KR20090070031A - Method for forming contact hole of semiconductor device - Google Patents

Method for forming contact hole of semiconductor device Download PDF

Info

Publication number
KR20090070031A
KR20090070031A KR1020070137892A KR20070137892A KR20090070031A KR 20090070031 A KR20090070031 A KR 20090070031A KR 1020070137892 A KR1020070137892 A KR 1020070137892A KR 20070137892 A KR20070137892 A KR 20070137892A KR 20090070031 A KR20090070031 A KR 20090070031A
Authority
KR
South Korea
Prior art keywords
contact hole
semiconductor device
manufacturing
photoresist pattern
etching
Prior art date
Application number
KR1020070137892A
Other languages
Korean (ko)
Other versions
KR100929750B1 (en
Inventor
황상일
Original Assignee
주식회사 동부하이텍
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 동부하이텍 filed Critical 주식회사 동부하이텍
Priority to KR1020070137892A priority Critical patent/KR100929750B1/en
Publication of KR20090070031A publication Critical patent/KR20090070031A/en
Application granted granted Critical
Publication of KR100929750B1 publication Critical patent/KR100929750B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76825—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by exposing the layer to particle radiation, e.g. ion implantation, irradiation with UV light or electrons etc.
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76828—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. thermal treatment

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

A method for forming a contact hole of a semiconductor device is provided to maintain the top of the contact hole and a critical dimension uniform by increasing a contact hole etch margin through a hydrogen(H) and an ion injection process. An etch target layer is formed on a semiconductor substrate(10), and a photoresist pattern(26) defining a contact hole area at the upper part of the etching object film is formed. A part of a target layer to be etched is changed into a low dielectric oxide film by performing ion injection process to the photoresist pattern and the whole target layer. A contact hole is formed by etching the target layer and the low dielectric oxide film.

Description

반도체 소자의 콘택홀 제조 방법{METHOD FOR FORMING CONTACT HOLE OF SEMICONDUCTOR DEVICE}Method for manufacturing contact hole of semiconductor device {METHOD FOR FORMING CONTACT HOLE OF SEMICONDUCTOR DEVICE}

본 발명은 반도체 소자의 제조 방법에 관한 것으로, 더욱 상세하게는 90nm급 반도체 소자의 콘택홀 제조 공정시 아르곤 플루오린(ArF) 노광 장비와 이의 포토레지스트를 사용하여 콘택홀 식각 마진을 증가시키는데 적합한 반도체 소자의 콘택홀 제조 방법에 관한 것이다.The present invention relates to a method for manufacturing a semiconductor device, and more particularly, a semiconductor suitable for increasing the contact hole etching margin by using an argon fluorine (ArF) exposure apparatus and its photoresist in the process of manufacturing a contact hole of a 90 nm class semiconductor device. The present invention relates to a method for manufacturing a contact hole of an element.

잘 알려진 바와 같이, 포토 리소그래피 기술은 빛을 이용하여 반도체 기판인 웨이퍼 위에 패턴을 형성하는 것이다. 즉, 웨이퍼 중에서 절연막이나 도전막 등의 패턴을 형성하여야 할 위치에 자외선, 전자빔, X선 등과 같은 노광 장비의 빛에 따라 용해도가 변화하는 포토레지스트를 도포하고, 포토 마스크를 이용하여 포토레지스트의 소정 부위를 빛에 노출시킨 후, 현상액에 대하여 용해도가 큰 부분을 제거함으로써 포토레지스트 패턴을 형성한다. 이후 포토레지스트 패턴에 의해 노출된 부분을 식각 공정으로 제거함으로써, 웨이퍼에 원하는 반도체 소자의 패턴을 형성 한다.As is well known, photolithography techniques use light to form a pattern on a wafer, which is a semiconductor substrate. That is, a photoresist whose solubility is changed in accordance with the light of exposure equipment such as ultraviolet rays, electron beams, X-rays, etc. is applied to a position where a pattern such as an insulating film, a conductive film, etc. is to be formed in the wafer, and a predetermined photoresist is formed using a photo mask. After exposing the site to light, a photoresist pattern is formed by removing the high solubility of the developer. Thereafter, the portion exposed by the photoresist pattern is removed by an etching process, thereby forming a pattern of a desired semiconductor device on the wafer.

현재 반도체 소자의 고집적화에 따라 소자 패턴의 크기 또한 축소되고 있으며, 이러한 미세 패턴을 구현하기 위해서 노광 공정의 광원 또한 점차 파장 길이가 짧은 광원으로 대체하고 있다.Currently, the size of the device pattern is also reduced according to the high integration of semiconductor devices. In order to realize such a fine pattern, the light source of the exposure process is gradually replaced by a light source having a short wavelength.

예컨대, 1㎛, 90nm 이하의 미세 패턴을 구현하기 위해서는, 파장이 248㎚인 크립톤 플루오린(KrF) 또는 93㎚인 아르곤 플루오린(ArF) 엑시머 레이저(excimer laser)를 광원으로 사용하는 노광 장비를 사용하고 있다.For example, in order to realize a fine pattern of 1 μm or less than 90 nm, an exposure apparatus using Krypton fluorine (KrF) having a wavelength of 248 nm or an argon fluorine (ArF) excimer laser having a wavelength of 93 nm is used as a light source. I use it.

더욱이, 크립톤 플루오린(KrF) 노광 장비로는 미세 패턴의 임계 치수(CD)를 확보하기 힘들어 해상도가 높은 아르곤 플루오린(ArF) 노광 장비를 사용하고 있다.Furthermore, it is difficult to secure a critical dimension (CD) of a fine pattern as a krypton fluorine (KrF) exposure equipment, and a high resolution argon fluorine (ArF) exposure equipment is used.

여기에서, 아르곤 플루오린(ArF) 포토레지스트의 경우 포토레지스트에 함유된 카본(carbon)의 양이 감소하면서 플라즈마 식각에 대한 저항이 감소하고 짧은 파장에 대한 투과성도 줄어들게 되어 포토레지스트의 두께가 줄어들 수 있다는 장점을 갖기 때문에, 반도체 소자의 미세 패턴 제조 공정에 널리 사용되고 있다.Herein, in the case of argon fluorine (ArF) photoresist, the amount of carbon contained in the photoresist decreases, thereby reducing the resistance to plasma etching and decreasing the transmittance for short wavelengths, thereby reducing the thickness of the photoresist. Since it has the advantage that it is, it is widely used for the micropattern manufacturing process of a semiconductor element.

이러한 아르곤 플루오린(ArF) 노광 장비 및 이의 포토레지스트를 사용하면서 반도체 소자의 미세 패턴을 임계 치수(CD : Critical Dimension)대로 확보하기 위한 기술이 도처에서 연구/개발되고 있다.While argon fluorine (ArF) exposure equipment and photoresist thereof, a technique for securing a fine pattern of a semiconductor device to a critical dimension (CD) has been researched and developed everywhere.

이러한 예로, 대한민국 특허등록 제 770540호(등록일 : 2007년 10월 19일)에서는 하부 금속배선이 형성된 기판 상에 층간 절연막을 적층하고, 층간 절연막 상에 BARC막을 형성하며, BARC막 상부에 ArF 포토 레지스트를 도포하여 식각 마스크를 형성하고, ArF 포토 레지스트를 식각 마스크로 하여 BARC막과 층간 절연막을 CxFy 계열 가스로 식각하여 콘택홀을 형성한 후에 ArF 포토 레지스트를 애싱하여 CxFy 가스에 의해 식각 마스크와 식각되는 물질의 식각 선택비를 크게 함으로써, 미세 임계 치수(CD)를 확보하는 기술이 공개되고 있다.For example, Korean Patent Registration No. 770540 (Registration Date: October 19, 2007) laminates an interlayer insulating film on a substrate on which a lower metal wiring is formed, forms a BARC film on the interlayer insulating film, and forms an ArF photoresist on the BARC film. To form an etch mask, etch a BARC film and an interlayer insulating film with a CxFy-based gas using an ArF photoresist as an etch mask to form a contact hole, and then etch the ArF photoresist to etch the etch mask with a CxFy gas. By increasing the etching selectivity of materials, techniques for securing fine critical dimensions (CD) have been disclosed.

전술한 종래 기술에 의한 반도체 소자의 콘택홀 제조 방법에서는, 아르곤 플루오린(ArF) 노광 장비와 이의 포토레지스트를 사용하여 미세 임계 치수를 갖는 콘택홀을 형성할 수 있었다.In the above-described conventional method for manufacturing a contact hole of a semiconductor device, a contact hole having a fine critical dimension can be formed using an argon fluorine (ArF) exposure apparatus and a photoresist thereof.

한편, 반도체 소자의 집적도가 증가됨에 따라 콘택홀 임계 치수 또한 증가하는 반면에 절연층 두께는 일정하게 유지되기 때문에 콘택홀의 어스펙트(aspect) 비율이 증가하게 되는 문제가 있다.On the other hand, as the integration degree of the semiconductor device increases, the contact hole critical dimension also increases, while the insulating layer thickness is kept constant, which causes a problem in that the aspect ratio of the contact hole increases.

즉, 아르곤 플루오린(ArF) 노광 장비와 이의 포토레지스트를 사용하여 높은 어스펙트 비율의 콘택홀 제조 공정을 진행할 경우 광원 특성과 한정된 포토레지스트 두께로 인해 콘택홀 식각 마진이 작아지게 된다.In other words, when a high aspect ratio contact hole manufacturing process is performed using argon fluorine (ArF) exposure equipment and its photoresist, the contact hole etching margin is reduced due to the light source characteristics and the limited photoresist thickness.

도 1a 및 도 1b는 종래 기술에 의해 아르곤 플루오린(ArF) 노광원 및 포토레지스트 패턴을 사용하여 콘택홀을 식각하기 전과 식각한 후를 비교한 도면들이다.1A and 1B illustrate a comparison between before and after etching a contact hole using an argon fluorine (ArF) exposure source and a photoresist pattern according to the related art.

도 1a에 도시된 바와 같이, 포토 마스크 공정을 통해 포토레지스트 패턴(10)을 형성한 후 이를 이용하여 콘택홀 식각 공정을 진행하면, 도 1b와 같이 콘택홀이 일그러지는 현상(12)이 나타나게 된다.As shown in FIG. 1A, when the photoresist pattern 10 is formed through a photo mask process and then the contact hole etching process is performed using the photoresist pattern, a phenomenon 12 in which the contact hole is distorted occurs as shown in FIG. 1B. .

그 이유는 아르곤 플루오린 광원의 약한 식각 내성과 부족한 포토레지스트 두께 마진 때문이다. 즉, 아르곤 플루오린(ArF) 노광 공정을 진행하기 위해서는 포토레지스트 두께를 3000Å 이상 도포하지 못한다.The reason is the weak etch resistance and insufficient photoresist thickness margin of the argon fluorine light source. That is, in order to proceed with the argon fluorine (ArF) exposure process, the photoresist thickness may not be applied more than 3000 Pa.

도 2는 아르곤 플루오린(ArF) 노광 장비 및 포토레지스트를 사용하여 콘택홀 제조 공정을 진행할 경우 발생하는 콘택홀 수직 프로파일의 불량 상태를 나타낸 도면이다.FIG. 2 is a view illustrating a defective state of a contact hole vertical profile generated when a contact hole manufacturing process is performed using an argon fluorine (ArF) exposure apparatus and a photoresist.

도 2에 도시된 바와 같이, 해상도가 높은 아르곤 플루오린(ArF) 노광원을 사용하여 높은 어스펙트 비율의 콘택홀을 제조할 경우 콘택홀 상부와 바닥의 임계 치수(CD)가 달라지게 되어 원하는 수직 프로파일(20)을 확보할 수 없다는 한계가 있었다.As shown in FIG. 2, when a high aspect ratio contact hole is manufactured using a high-resolution argon fluorine (ArF) exposure source, the critical dimension (CD) of the upper and the bottom of the contact hole is changed to a desired vertical angle. There was a limitation that the profile 20 could not be obtained.

이에, 본 발명은 아르곤 플루오린(ArF) 노광 장비 및 이의 포토레지스트를 사용하여 높은 어스펙트 비율의 콘택홀을 제조할 때, 포토레지스트 패턴을 형성한 후 이온 주입 공정으로 포토레지스트 패턴을 경화시킴과 동시에 층간 절연막을 저유전상수의 산화막으로 연화시켜 콘택홀 식각 마진을 증가시킬 수 있는 반도체 소자의 콘택홀 제조 방법을 제공한다.Accordingly, the present invention, when manufacturing a high aspect ratio contact hole using the argon fluorine (ArF) exposure equipment and its photoresist, after curing the photoresist pattern by forming a photoresist pattern and ion implantation process and At the same time, a method of manufacturing a contact hole in a semiconductor device capable of increasing a contact hole etching margin by softening an interlayer insulating film to an oxide film having a low dielectric constant is provided.

본 발명은, 반도체 소자의 콘택홀을 제조하는 방법으로서, 반도체 기판에 식각 대상막을 형성하는 단계와, 상기 식각 대상막 상부에 상기 콘택홀 영역을 정의하는 포토레지스트 패턴을 형성하는 단계와, 상기 포토레지스트 패턴과 상기 식각 대상막 전면에 이온 주입 공정을 실시하여 이온 주입된 상기 식각 대상막의 일부를 저유전 산화막으로 변화시키는 단계와, 상기 식각 대상막과 상기 저유전 산화막을 식각하여 콘택홀을 형성하는 단계를 포함하는 반도체 소자의 콘택홀 제조 방법을 제공한다.According to an aspect of the present invention, there is provided a method of manufacturing a contact hole of a semiconductor device, the method comprising: forming an etching target layer on a semiconductor substrate, forming a photoresist pattern defining the contact hole region on the etching target layer, Performing an ion implantation process on the resist pattern and the entire surface of the etching target layer to change a portion of the ion implanted etching layer into a low dielectric oxide layer, and etching the etching target layer and the low dielectric oxide layer to form a contact hole It provides a method for manufacturing a contact hole of a semiconductor device comprising the step.

본 발명은, 해상도가 높은 아르곤 플루오린(ArF) 노광 장비와 이의 포토레지스트를 사용하여 콘택홀을 제조할 경우 적어도 1회 이상 포토레지스트 패턴을 형성하고 나서 카본(C) 및 하이드로젠(H) 이온을 주입하는 공정을 실시하여 포토레지스트 패턴을 경화시킴과 동시에 층간 절연막의 일부 깊이를 저유전상수의 산화막으로 연화시킴으로써, 후속하는 층간 절연막의 콘택홀 식각 공정시 식각 마진을 증가시킬 수 있다.According to the present invention, when a contact hole is manufactured by using a high resolution argon fluorine (ArF) exposure apparatus and a photoresist thereof, at least one photoresist pattern is formed and then carbon (C) and hydrogen (H) ions. The photoresist pattern may be cured by injecting the same, and the depth of the interlayer insulating layer may be softened to an oxide film having a low dielectric constant, thereby increasing the etching margin during the subsequent contact hole etching process of the interlayer insulating layer.

따라서, 본 발명은, 고집적 반도체 소자의 높은 어스펙트 비율의 콘택홀 상부와 바닥의 임계 치수(CD)를 균일하게 유지하면서 식각할 수 있기 때문에 원하는 콘택홀 수직 프로파일을 확보할 수 있다.Therefore, since the present invention can be etched while maintaining the critical dimensions (CD) of the top and bottom contact holes of the high aspect ratio of the highly integrated semiconductor device uniformly, the desired contact hole vertical profile can be secured.

본 발명의 기술요지는, 반도체 기판의 식각 대상막인 층간 절연막에 콘택홀 영역을 정의하는 아르곤 플루오린(ArF) 포토레지스트 패턴을 형성하고, 포토레지스트 패턴 및 식각 대상막 전면에 카본(C) 및 하이드로젠(H)으로 이온 주입 공정을 실시하여 포토레지스트 패턴을 경화시킴과 동시에 층간 절연막의 일부를 저유전 산화막으로 만들며, 열처리 공정으로 저유전 산화막을 안정화시킨 후에, 층간 절연막 및 저유전 산화막을 식각하여 콘택홀을 형성함으로써, 콘택홀 식각 마진을 향상시켜 콘택홀 수직 프로파일을 양호하게 확보할 수 있도록 한다는 것이다.SUMMARY OF THE INVENTION An aspect of the present invention is to form an argon fluorine (ArF) photoresist pattern defining a contact hole region in an interlayer insulating film that is an etch target film of a semiconductor substrate, and to form carbon (C) and The ion implantation process is performed with hydrogen (H) to cure the photoresist pattern, and a part of the interlayer insulating film is made into a low dielectric oxide film, and the interlayer insulating film and the low dielectric oxide film are etched after the low dielectric oxide film is stabilized by the heat treatment process. By forming a contact hole, the contact hole etching margin is improved to ensure a good contact hole vertical profile.

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시 예에 대하여 상세하게 설명한다.Hereinafter, with reference to the accompanying drawings will be described in detail a preferred embodiment of the present invention.

도 3a 내지 도 3f는 본 발명의 바람직한 실시 예에 따른 반도체 소자의 콘택홀 제조 공정을 순차적으로 나타낸 공정 순서도이다.3A through 3F are flowcharts sequentially illustrating a process of manufacturing a contact hole in a semiconductor device according to an exemplary embodiment of the present invention.

도 3a를 참조하면, 실리콘 등의 반도체 기판(10)에 STI(섀로우 트렌치 분리막) 등의 공정을 진행하여 활성 영역과 비활성 영역을 정의하는 소자 분리막(도시 생략)을 형성한다. 예컨대, 식각 마스크 패턴을 이용하는 식각 공정을 진행하여 반도체 기판(10)에 일정 깊이를 갖는 트렌치를 형성하고, 트렌치에 절연물질을 갭필한 후에 화학적기계적연마(CMP : Chemical Mechanical Polishing) 공정을 진행하여 기판 표면의 절연물질을 평탄하게 제거함으로써, STI 구조의 소자 분리막을 형성한다.Referring to FIG. 3A, a device isolation film (not shown) defining an active region and an inactive region is formed on a semiconductor substrate 10 such as silicon by performing a process such as a shallow trench isolation (STI). For example, an etching process using an etching mask pattern is performed to form a trench having a predetermined depth in the semiconductor substrate 10, a gap filling of an insulating material in the trench, and then a chemical mechanical polishing (CMP) process is performed. By removing the insulating material on the surface evenly, the device isolation film of the STI structure is formed.

다음에, 이온 주입 공정을 통해 소자 분리막이 형성된 반도체 기판(10)에 n형 도펀트 또는 p형 도펀트를 이온 주입하여 웰(도시 생략)을 형성하고, 열처리 공정을 진행하여 주입된 도펀트 이온을 활성화시킨다.Next, an n-type dopant or a p-type dopant is ion-implanted into the semiconductor substrate 10 on which the device isolation layer is formed through an ion implantation process to form a well (not shown), and a heat treatment process is performed to activate the implanted dopant ions. .

이어서, 반도체 기판(10) 상부면에 게이트 절연막(14)으로서, 실리콘 산화막(SiO2)을 대략 100Å 정도 증착한다. 여기에서, 게이트 절연막(14)은 열산화 공정을 진행하거나, 화학기상증착(CVD : Chemical Vapor Deposition) 공정으로 TEOS(Tetraethylorthosilicate) 산화막을 증착하는 방식으로 형성할 수 있다.Subsequently, a silicon oxide film (SiO 2 ) is deposited on the upper surface of the semiconductor substrate 10 as the gate insulating film 14. Here, the gate insulating layer 14 may be formed by thermal oxidation, or by depositing a TEOS (Tetraethylorthosilicate) oxide film by a chemical vapor deposition (CVD) process.

그리고, 게이트 절연막(14) 상부에 도전막을 화학적기상증착(CVD) 공정 등으로 증착하고 이를 패터닝(선택적 식각 공정)함으로써, 게이트 전극(16)을 형성한다.The gate electrode 16 is formed by depositing a conductive film on the gate insulating film 14 by a chemical vapor deposition (CVD) process or the like and patterning the conductive film.

이때, 게이트 전극(16)의 도전막은 도프트 폴리실리콘, 코발트(Co), 텅스텐(W), 티타늄(Ti), 니켈(Ni), 탄탈륨(Ta), 티타늄 질화막(TiN), 탄탈륨 질화막(TaN), 텅스텐 질화막(WN) 중에서 어느 하나, 또는 이의 복합물로 구성할 수 있다.At this time, the conductive film of the gate electrode 16 is doped polysilicon, cobalt (Co), tungsten (W), titanium (Ti), nickel (Ni), tantalum (Ta), titanium nitride film (TiN), tantalum nitride film (TaN) ), Or a tungsten nitride film (WN), or a composite thereof.

이어서, 화학기상증착(CVD) 공정 등을 진행하여 반도체 기판의 구조물 전면에 절연막을 증착하고, 반응성 이온 식각(RIE : Reactive Ion Etching) 공정을 진행하여 절연막을 식각함으로서, 게이트 전극(16)의 측벽에 스페이서(18)를 형성한다.Subsequently, a chemical vapor deposition (CVD) process is performed to deposit an insulating film on the entire surface of the structure of the semiconductor substrate, and a reactive ion etching (RIE) process is performed to etch the insulating film, thereby forming sidewalls of the gate electrode 16. The spacer 18 is formed in this.

이후 고농도 이온 주입 공정을 진행함으로서, 게이트 전극(16)과 스페이서(18)에 의해 드러난(노출된) 반도체 기판(10) 내에 소오스/드레인 영역(20)을 형성한다.Thereafter, a high concentration ion implantation process is performed to form the source / drain regions 20 in the semiconductor substrate 10 exposed (exposed) by the gate electrode 16 and the spacer 18.

다음에, 증착 공정을 진행하여 반도체 기판(10)의 하부 구조물에 BPSG(Boro Phospho Silicate Glass), TEOS, HDP(High Density Plasma) 산화막 등과 같은 후막의 층간 절연막(21)을 형성하는데, 이러한 층간 절연막(21)은 후속하는 공정을 통해 콘택홀이 형성될 식각 대상막이다.Next, a deposition process is performed to form an interlayer insulating film 21 of a thick film such as a BOSG (Boro Phospho Silicate Glass), TEOS, or HDP (High Density Plasma) oxide film on the lower structure of the semiconductor substrate 10. Reference numeral 21 is an etching target film through which a contact hole is to be formed through a subsequent process.

다시, 스핀 코팅 등의 공정을 진행하여 층간 절연막(21)의 상부에 아르곤 플 루오린(ArF)용 포토레지스트를 도포하고, 콘택홀 영역을 정의하는 마스크와 아르곤 플루오린(ArF) 노광 장비를 이용한 노광 및 현상 공정을 진행함으로써, 층간 절연막(21)의 상부 일부를 선택적으로 노출시키는 포토레지스트 패턴(22)을 형성한다.Then, a process such as spin coating is performed to apply an argon fluorine (ArF) photoresist on the interlayer insulating film 21, and using a mask defining an contact hole region and an argon fluorine (ArF) exposure apparatus. By performing an exposure and development process, the photoresist pattern 22 which selectively exposes a part of upper part of the interlayer insulation film 21 is formed.

이어서, 포토레지스트 패턴(22)과 층간 절연막(21)의 전면에 이온 주입 공정을 실시하는데, 이러한 이온 주입 공정에서는, 예컨대 카본(C)과 하이드로젠(H) 이온을 이용할 수 있다.Subsequently, an ion implantation process is performed on the entire surface of the photoresist pattern 22 and the interlayer insulating film 21. In such an ion implantation process, for example, carbon (C) and hydrogen (H) ions may be used.

또한, 이온 주입 공정은, 층간 절연막(21)의 일부 깊이까지만 진행, 즉 게이트 전극(16)의 상부면에서 정지되도록 실시하는데, 그 이유는 게이트 전극(16)을 이온 주입 공정의 도펀트 이온으로부터 보호하기 위해서이다.In addition, the ion implantation process proceeds only to a partial depth of the interlayer insulating film 21, that is, stopped at the upper surface of the gate electrode 16, because the gate electrode 16 is protected from the dopant ions of the ion implantation process. To do that.

다시 도 3b를 참조하면, 이러한 이온 주입 공정에 의해 포토레지스트 패턴은 경화 포토레지스터 패턴(22a)으로 변화되고, 경화 포토레지스트 패턴(22a)에 의해 오픈된 층간 절연막(21)의 일정 깊이는 저유전상수(low-k)의 산화막이 변화된다. 즉, 층간 절연막(21)내 실리콘과 이온 주입된 카본(C) 이온과 하이드로젠(H) 이온이 결합한 SiCxHy가 형성된다.Referring again to FIG. 3B, the photoresist pattern is changed to the cured photoresist pattern 22a by the ion implantation process, and the predetermined depth of the interlayer insulating film 21 opened by the cured photoresist pattern 22a is a low dielectric constant. (low-k) oxide film is changed. That is, SiCxHy in which silicon, ion-implanted carbon (C) ions, and hydrogen (H) ions are combined in the interlayer insulating film 21 is formed.

이어서, 에슁(ashing) 등의 공정을 진행하여 포토레지스트 패턴을 제거한 후 세정 공정을 진행한다.Subsequently, a process such as ashing is performed to remove the photoresist pattern, followed by a cleaning process.

이후, 도 3c에 도시된 바와 같이, 열처리 공정을 실시하여 이온 주입에 의 해 층간 절연막(21)내에 형성된 저유전상수 산화막(24)을 안정화시킨다. 여기에서, 열처리 공정은, 예컨대 200℃∼300℃ 온도 범위에서 진행함으로써, 저유전상수의 산화막(24)이 안정된 결합을 이루도록 할 수 있다.Thereafter, as shown in FIG. 3C, a heat treatment process is performed to stabilize the low dielectric constant oxide film 24 formed in the interlayer insulating film 21 by ion implantation. Here, the heat treatment step can be performed at a temperature range of 200 ° C. to 300 ° C., for example, so that the oxide film 24 of low dielectric constant can be stably bonded.

즉, 본 실시 예에서는, 층간 절연막 위에 포토레지스트 패턴을 형성한 후 카본(C)과 하이드로젠(H) 이온 주입 공정을 적어도 1회 이상 실시하여 후속하는 공정을 통해 층간 절연막 내에 형성될 콘택홀의 식각 마진을 높인다.That is, in the present embodiment, after forming the photoresist pattern on the interlayer insulating film, at least one or more carbon (C) and hydrogen (H) ion implantation processes are performed to etch the contact holes to be formed in the interlayer insulating film through a subsequent process. Increase your margin.

도 3d를 참조하면, 스핀 코팅 등의 공정을 진행하여 층간 절연막(21)의 상부에 아르곤 플루오린(ArF)용 포토레지스트를 도포하고, 콘택홀 영역을 정의하는 마스크와 아르곤 플루오린(ArF) 노광 장비를 이용한 노광 및 현상 공정을 진행함으로써, 층간 절연막(21)의 상부에 포토레지스트 패턴(26)을 형성한다.Referring to FIG. 3D, a process such as spin coating is performed to apply an argon fluorine (ArF) photoresist on the interlayer insulating film 21, and expose a mask and argon fluorine (ArF) defining a contact hole region. The photoresist pattern 26 is formed on the interlayer insulating film 21 by the exposure and development process using the equipment.

다음에, 포토레지스트 패턴(26)과 층간 절연막(21)의 전면에 카본(C) 및 하이드로젠(H) 이온으로 이온 주입 공정을 진행하여 포토레지스트 패턴(26)을 경화시키고, 이와 동시에 포토레지스트 패턴(26)에 의해 오픈된 층간 절연막(21)의 일정 깊이를 저유전상수(low-k)의 산화막(24)을 변화시킨다.Next, an ion implantation process is performed on the entire surface of the photoresist pattern 26 and the interlayer insulating film 21 with carbon (C) and hydrogen (H) ions to cure the photoresist pattern 26, and at the same time, the photoresist A predetermined depth of the interlayer insulating film 21 opened by the pattern 26 is changed to the low-k oxide film 24.

여기에서, 다시 한 번 카본(C)과 하이드로젠(H) 이온 주입 공정을 실시하는 이유는 포토레지스트 패턴(26)을 경화시켜 이후 콘택홀 식각 공정시 식각 마진을 넓히기 위해서이다.Here, the reason why the carbon (C) and hydrogen (H) ion implantation process is performed once again is to cure the photoresist pattern 26 to widen the etching margin during the subsequent contact hole etching process.

이어서, 도 3e에 도시된 바와 같이, RIE, ICP(Inductive Coupled Plasma), 헤리컬(Hellical) 등의 플라즈마 소오스를 사용하는 플라즈마 식각 장비를 이용하여 포토레지스트 패턴(26)에 의해 오픈되는 저유전상수 산화막(24) 및 층간 절연막(21)을 식각함으로써, 반도체 기판(10)의 소오스/드레인 영역(20)의 표면과 게이트 전극(16)의 표면을 각각 오픈시키는 콘택홀(28, 30)을 형성한다.Subsequently, as shown in FIG. 3E, a low dielectric constant oxide film opened by the photoresist pattern 26 using a plasma etching apparatus using a plasma source such as RIE, Inductive Coupled Plasma (ICP), Helical, or the like. The 24 and the interlayer insulating film 21 are etched to form contact holes 28 and 30 for opening the surface of the source / drain region 20 and the surface of the gate electrode 16 of the semiconductor substrate 10, respectively. .

다시, 에슁(ashing), 세정 공정 등을 진행하여 층간 절연막(21) 상에 잔류하 는 포토레지스트 패턴을 제거함으로써, 일 예로서 도 3f에 도시된 바와 같이, 콘택홀(28, 30)을 완성한다.Again, ashing, cleaning, and the like are performed to remove the photoresist pattern remaining on the interlayer insulating film 21, thereby completing the contact holes 28 and 30 as an example, as shown in FIG. 3F. do.

이후, 도면에서의 도시는 생략하였으나, 층간 절연막(21)의 콘택홀(28, 30)에 배리어 메탈(barrier metal)로서 Ti, TiN, Ti/TiN 등을 증착하는데, 이러한 배리어 메탈(22)은 물리적기상증착(PVD : Physical Vapor Deposition) 공정 또는 화학적기상증착(CVD) 공정 등으로 진행될 수 있으며, 주로 물리적기상증착 공정의 하나인 플라즈마 스퍼터링(plasma sputtering) 증착 공정을 통해 형성할 수 있다.Subsequently, although not shown in the drawings, Ti, TiN, Ti / TiN, and the like are deposited on the contact holes 28 and 30 of the interlayer insulating film 21 as barrier metals. Physical vapor deposition (PVD) process or chemical vapor deposition (CVD) process may be carried out, and can be formed mainly through the plasma sputtering (plasma sputtering) deposition process, one of the physical vapor deposition process.

그리고 배리어 메탈이 형성된 콘택홀에 도전 물질로서 갭필 특성이 우수한 텅스텐(W) 등을 화학기상증착(CVD) 공정 등으로 증착하여 콘택홀을 갭필한 후에, 화학적기계적연마(CMP) 공정으로 텅스텐(W) 및 배리어 메탈을 식각해서 게이트 전극(16) 및 소오스/드레인 영역(20)에 각각 수직으로 연결된 콘택을 형성하는데, 이러한 화학적기계적연마(CMP) 공정은 층간 절연막(21) 표면이 드러날 때까지 진행된다.Tungsten (W) or the like having excellent gap fill characteristics as a conductive material is deposited on the barrier metal formed by a chemical vapor deposition (CVD) process, and the like and gap fill the contact hole, followed by chemical mechanical polishing (CMP) process. ) And the barrier metal are etched to form contacts vertically connected to the gate electrode 16 and the source / drain regions 20, respectively. This chemical mechanical polishing (CMP) process proceeds until the surface of the interlayer insulating film 21 is exposed. do.

따라서, 본 발명은, 해상도가 높은 아르곤 플루오린(ArF) 노광 장비와 이의 포토레지스트를 사용하여 높은 어스펙트 비율의 콘택홀을 제조할 때 적어도 1회 이상 포토레지스트 패턴을 형성한 후 이온 주입 공정으로 포토레지스트 패턴을 경화시킴과 동시에 층간 절연막의 일부 깊이를 저유전상수의 산화막으로 연화시킴으로써, 후속하는 층간 절연막의 콘택홀 식각 공정시 식각 마진을 증가시킬 수 있다.Accordingly, the present invention provides an ion implantation process after forming a photoresist pattern at least one or more times when manufacturing a high aspect ratio contact hole using a high resolution argon fluorine (ArF) exposure apparatus and a photoresist thereof. By hardening the photoresist pattern and softening a part of the depth of the interlayer insulating film to an oxide film having a low dielectric constant, the etching margin may be increased during the subsequent contact hole etching process of the interlayer insulating film.

이상의 설명에서는 본 발명의 바람직한 실시 예를 제시하여 설명하였으나, 본 발명이 반드시 이에 한정되는 것은 아니며, 본 발명이 속하는 기술분야에서 통 상의 지식을 가진 자라면 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능함을 것을 쉽게 알 수 있을 것이다.In the above description has been described by presenting a preferred embodiment of the present invention, the present invention is not necessarily limited thereto, and those skilled in the art to which the present invention pertains should be within the scope not departing from the technical spirit of the present invention. It will be readily appreciated that various substitutions, modifications, and variations are possible.

도 1a 및 도 1b는 종래 기술에 의해 아르곤 플루오린(ArF) 노광원 및 포토레지스트 패턴을 사용하여 콘택홀을 식각하기 전과 식각한 후를 비교한 도면들,1A and 1B are views comparing before and after etching of a contact hole using an argon fluorine (ArF) exposure source and a photoresist pattern according to the prior art;

도 2는 아르곤 플루오린(ArF) 노광 장비 및 포토레지스트를 사용하여 콘택홀 제조 공정을 진행할 경우 발생하는 콘택홀 수직 프로파일의 불량 상태를 나타낸 도면,2 is a view showing a bad state of a contact hole vertical profile generated when a process of manufacturing a contact hole using an argon fluorine (ArF) exposure equipment and a photoresist;

도 3a 내지 도 3f는 본 발명의 바람직한 실시 예에 따른 반도체 소자의 콘택홀 제조 공정을 순차적으로 나타낸 공정 순서도.3A through 3F are flowcharts sequentially illustrating a process of manufacturing a contact hole in a semiconductor device according to an exemplary embodiment of the present invention.

＜도면의 주요 부분에 대한 부호의 설명＞<Description of the code | symbol about the principal part of drawing>

10 : 반도체 기판 14 : 게이트 전극10 semiconductor substrate 14 gate electrode

16 : 게이트 전극 18 : 스페이서16 gate electrode 18 spacer

20 : 소오스/드레인 영역 21 : 층간 절연막20 source / drain region 21 interlayer insulating film

22, 26 : 아르곤 플루오린(ArF) 포토레지스트 패턴22, 26: argon fluorine (ArF) photoresist pattern

22a : 경화 포토레지스트 패턴 24 : 저유전상수 산화막22a: cured photoresist pattern 24: low dielectric constant oxide film

28, 30 : 콘택홀28, 30: contact hole

Claims (6)

반도체 소자의 콘택홀을 제조하는 방법으로서,As a method of manufacturing a contact hole of a semiconductor device, 반도체 기판에 식각 대상막을 형성하는 단계와,Forming an etching target layer on the semiconductor substrate; 상기 식각 대상막 상부에 상기 콘택홀 영역을 정의하는 포토레지스트 패턴을 형성하는 단계와,Forming a photoresist pattern defining the contact hole region on the etching target layer; 상기 포토레지스트 패턴과 상기 식각 대상막 전면에 이온 주입 공정을 실시하여 이온 주입된 상기 식각 대상막의 일부를 저유전 산화막으로 변화시키는 단계와,Performing an ion implantation process on the entire surface of the photoresist pattern and the etching target film to change a portion of the ion implanted etching film into a low dielectric oxide film; 상기 식각 대상막과 상기 저유전 산화막을 식각하여 콘택홀을 형성하는 단계Forming a contact hole by etching the etch target layer and the low dielectric oxide layer 를 포함하는 반도체 소자의 콘택홀 제조 방법.Contact hole manufacturing method of a semiconductor device comprising a. 제 1 항에 있어서,The method of claim 1, 상기 제조 방법은,The manufacturing method, 상기 콘택홀의 형성 전에, 열처리 공정을 실시하여 상기 저유전 산화막을 안정화시키는 단계Stabilizing the low-k dielectric layer by performing a heat treatment process before forming the contact hole. 를 더 포함하는 것을 특징으로 하는 반도체 소자의 콘택홀 제조 방법.Contact hole manufacturing method of a semiconductor device characterized in that it further comprises. 제 2 항에 있어서,The method of claim 2, 상기 열처리 공정은, 200℃∼300℃ 온도 범위에서 진행되는 것을 특징으로 하는 반도체 소자의 콘택홀 제조 방법.The heat treatment step is a contact hole manufacturing method of a semiconductor device, characterized in that the progress in the temperature range of 200 ℃ to 300 ℃. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,The method according to any one of claims 1 to 3, 상기 포토레지스트 패턴은, 아르곤 플루오린(ArF) 노광 공정 및 아르곤 플루오린(ArF) 포토레지스트로 형성되는 것을 특징으로 하는 반도체 소자의 콘택홀 제조 방법.And the photoresist pattern is formed of an argon fluorine (ArF) exposure process and an argon fluorine (ArF) photoresist. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,The method according to any one of claims 1 to 3, 상기 이온 주입 공정은, 카본(C)과 하이드로젠(H) 이온을 주입하는 것을 특징으로 하는 반도체 소자의 콘택홀 제조 방법.The ion implantation step is a method for manufacturing a contact hole in a semiconductor device, characterized in that the implanted carbon (C) and hydrogen (H) ions. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,The method according to any one of claims 1 to 3, 상기 제조 방법은,The manufacturing method, 상기 콘택홀을 형성하기 이전에, 상기 식각 대상막의 상부에 다른 포토레지스트 패턴을 형성하는 단계와,Before forming the contact hole, forming another photoresist pattern on the etching target layer; 상기 다른 포토레지스트 패턴과 상기 식각 대상막 전면에 2차 이온 주입 공정을 실시하는 단계Performing a second ion implantation process on the other photoresist pattern and the entire surface of the etching target layer; 더 포함하는 것을 특징으로 하는 반도체 소자의 콘택홀 제조 방법.Method for manufacturing a contact hole of a semiconductor device further comprising.
KR1020070137892A 2007-12-26 2007-12-26 Method for manufacturing contact hole of semiconductor device KR100929750B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070137892A KR100929750B1 (en) 2007-12-26 2007-12-26 Method for manufacturing contact hole of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070137892A KR100929750B1 (en) 2007-12-26 2007-12-26 Method for manufacturing contact hole of semiconductor device

Publications (2)

Publication Number Publication Date
KR20090070031A true KR20090070031A (en) 2009-07-01
KR100929750B1 KR100929750B1 (en) 2009-12-03

Family

ID=41321618

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070137892A KR100929750B1 (en) 2007-12-26 2007-12-26 Method for manufacturing contact hole of semiconductor device

Country Status (1)

Country Link
KR (1) KR100929750B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8986554B2 (en) 2012-05-07 2015-03-24 Samsung Electronics Co., Ltd. Method of forming patterns

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100338940B1 (en) * 1999-11-18 2002-05-31 박종섭 Manufacturing method for contact hole in semiconductor device
KR100628217B1 (en) * 2004-12-24 2006-09-26 동부일렉트로닉스 주식회사 method for forming metal line of semiconductor device
KR100774802B1 (en) * 2006-10-19 2007-11-07 동부일렉트로닉스 주식회사 Forming method of low k intermetal dielectric layer by ion implantation

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8986554B2 (en) 2012-05-07 2015-03-24 Samsung Electronics Co., Ltd. Method of forming patterns

Also Published As

Publication number Publication date
KR100929750B1 (en) 2009-12-03

Similar Documents

Publication Publication Date Title
US6972262B2 (en) Method for fabricating semiconductor device with improved tolerance to wet cleaning process
US6025273A (en) Method for etching reliable small contact holes with improved profiles for semiconductor integrated circuits using a carbon doped hard mask
TWI251296B (en) Method for fabricating semiconductor device capable of preventing damage by wet cleaning process
KR102111418B1 (en) Metal routing with flexible space formed using self-aligned spacer patterning
US6900002B1 (en) Antireflective bi-layer hardmask including a densified amorphous carbon layer
US9478459B2 (en) Device and methods for small trench patterning
US7365000B2 (en) Method for fabricating semiconductor device
US10901317B2 (en) Extreme ultraviolet (EUV) lithography patterning methods utilizing EUV resist hardening
US9564371B2 (en) Method for forming semiconductor device
US7700493B2 (en) Method for fabricating semiconductor device
US8125069B2 (en) Semiconductor device and etching apparatus
US20070082482A1 (en) Method for forming contact hole of semiconductor device
US10685871B2 (en) Method for forming semiconductor structure
KR100929750B1 (en) Method for manufacturing contact hole of semiconductor device
KR100824994B1 (en) Method for forming contact hole in semiconductor device
US20090102025A1 (en) Semiconductor device and method for manufacturing the same, dry-etching process, method for making electrical connections, and etching apparatus
US9799550B2 (en) Manufacturing method for forming a semiconductor structure
US20090160070A1 (en) Metal line in a semiconductor device
KR100548570B1 (en) method for forming metal line of semiconductor device
KR101073126B1 (en) Method for fabrication of semiconductor device capable of protecting attack by wet clening
KR100945870B1 (en) Method for manufacturing sidewall spacer of semiconductor device
TW200411830A (en) Method for fabricating semiconductor device
KR100613454B1 (en) Method for polishing of the semiconductor device
KR100670686B1 (en) Method for manufacturing contact plug in semiconductor device
JP2012079792A (en) Method of manufacturing semiconductor device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J201 Request for trial against refusal decision
AMND Amendment
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121026

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee