KR20090052455A - Ferroelectric capacitor and method of manufacturing a ferroelectric capacitor - Google Patents

Ferroelectric capacitor and method of manufacturing a ferroelectric capacitor Download PDF

Info

Publication number
KR20090052455A
KR20090052455A KR1020070118958A KR20070118958A KR20090052455A KR 20090052455 A KR20090052455 A KR 20090052455A KR 1020070118958 A KR1020070118958 A KR 1020070118958A KR 20070118958 A KR20070118958 A KR 20070118958A KR 20090052455 A KR20090052455 A KR 20090052455A
Authority
KR
South Korea
Prior art keywords
lower electrode
ferroelectric
oxide
layer
gas
Prior art date
Application number
KR1020070118958A
Other languages
Korean (ko)
Inventor
허장은
이도행
이충만
이영희
임동현
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020070118958A priority Critical patent/KR20090052455A/en
Publication of KR20090052455A publication Critical patent/KR20090052455A/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/75—Electrodes comprising two or more layers, e.g. comprising a barrier layer and a metal layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/65—Electrodes comprising a noble metal or a noble metal oxide, e.g. platinum (Pt), ruthenium (Ru), ruthenium dioxide (RuO2), iridium (Ir), iridium dioxide (IrO2)

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Semiconductor Memories (AREA)

Abstract

중성자 빔 개질 공정에 의해 하부 전극과 강유전체층 사이에서 이상층(dead layer) 발생을 억제시킬 수 있는 강유전체 캐패시터 및 이의 제조 방법에 있어서, 상기 강유전체 캐패시터는 기판 상에 형성된 하부 구조물을 포함한다. 하부 구조물과 전기적으로 연결되며, 중성자 빔으로 표면 처리되고, 제1 하부 전극막 패턴 및 제2 하부 전극막 패턴을 구비하는 하부 전극을 포함한다. 하부 전극 상에 강유전체층 패턴을 포함한다. 강유전체층 패턴 상에 제1 상부 전극막 패턴 및 제2 상부 전극막 패턴을 구비하는 상부 전극을 포함한다. 하부 전극을 중성자 빔으로 표면 개질하여 표면의 활성화 에너지를 높임으로써, 강유전체층 패턴과의 계면에서 불안정한 원자들로 인한 이상층 생성을 억제시킬 수 있으며, 산소 결핍(oxygen vacancy)층의 제거로 일부 영역에서 피닝(pinning)되는 결함을 줄일 수 있다. In a ferroelectric capacitor capable of suppressing the occurrence of a dead layer between a lower electrode and a ferroelectric layer by a neutron beam modification process and a method of manufacturing the same, the ferroelectric capacitor includes a lower structure formed on a substrate. And a lower electrode electrically connected to the lower structure, surface treated with a neutron beam, and having a first lower electrode layer pattern and a second lower electrode layer pattern. A ferroelectric layer pattern is included on the lower electrode. The upper electrode includes a first upper electrode film pattern and a second upper electrode film pattern on the ferroelectric layer pattern. By modifying the lower electrode with a neutron beam to increase the activation energy of the surface, it is possible to suppress the formation of an abnormal layer due to unstable atoms at the interface with the ferroelectric layer pattern, and to remove some regions by removing the oxygen vacancy layer It is possible to reduce the pinning defects.

Description

강유전체 캐패시터 및 이의 제조 방법{Ferroelectric capacitor and method of manufacturing a ferroelectric capacitor}Ferroelectric capacitor and method of manufacturing the same {Ferroelectric capacitor and method of manufacturing a ferroelectric capacitor}

본 발명은 강유전체 캐패시터 및 이의 제조 방법에 관한 것이다. 보다 상세하게는, 본 발명은 하부 전극과 강유전체층의 계면에서 이상층(dead layer)의 생성을 방지하여 강유전적 특성 및 전기적인 특성을 향상시킬 수 있는 강유전체 캐패시터 및 이의 제조 방법에 관한 것이다. The present invention relates to a ferroelectric capacitor and a method of manufacturing the same. More specifically, the present invention relates to a ferroelectric capacitor and a method for manufacturing the same, which can improve the ferroelectric and electrical properties by preventing the formation of a dead layer at the interface between the lower electrode and the ferroelectric layer.

일반적으로 반도체 메모리 장치는 크게 휘발성 반도체 메모리 장치와 불휘발성 반도체 메모리 장치로 구분될 수 있다. 휘발성 반도체 메모리 장치는 DRAM 장치나 SRAM 장치와 같이 전원 공급이 중단되었을 경우에 저장된 데이터가 상실되는 메모리 장치이다. 이에 반하여, EPROM 장치, EEPROM 및 플래시 장치 등의 불휘발성 반도체 메모리 장치는 전원 공급이 중단되어도 저장된 데이터를 상실하지 않는 장치이다. 상기 휘발성 반도체 메모리 장치의 경우 데이터의 휘발성으로 인하여 사용에 제한이 있으며, 상기 불휘발성 반도체 메모리 장치의 경우에도 그 집적도가 낮고, 동작 속도가 느리며, 고전압을 필요로 하는 단점으로 인하여 그 사용이 제한적이다. 전술한 문제점들을 해결하기 위하여, 강유전성 물질을 이용한 반도체 메모리 장치에 대한 연구가 활발하게 진행되고 있다.In general, semiconductor memory devices may be classified into volatile semiconductor memory devices and nonvolatile semiconductor memory devices. Volatile semiconductor memory devices, such as DRAM devices or SRAM devices, are memory devices that lose stored data when their power supply is interrupted. In contrast, nonvolatile semiconductor memory devices such as EPROM devices, EEPROMs, and flash devices are devices that do not lose their stored data even when their power supply is interrupted. In the case of the volatile semiconductor memory device, its use is limited due to the volatility of data, and in the case of the nonvolatile semiconductor memory device, its use is limited due to its low density, low operation speed, and high voltage. . In order to solve the above-mentioned problems, researches on semiconductor memory devices using ferroelectric materials have been actively conducted.

강유전체는 인가되는 전계에 따라 발생된 분극이 전계가 제거된 후에도 잔존하며, 이러한 분극의 배열 방향을 인가되는 전계의 방향에 따라 변화시킬 수 있는 물질을 말한다. 상기 강유전체를 이용한 FRAM 장치는 강유전체의 이중 안정적인 분극 상태를 이용한 불휘발성 반도체 메모리 장치에 속한다. 상기 FRAM 장치는 DRAM 장치의 유전체를 강유전체로 대체한 구조를 가질 수 있으며, 전원이 지속적으로 인가되지 않더라도 저장된 정보를 유지하는 특성을 지닌다. 또한, 상기 FRAM 장치는 빠른 동작 속도, 저전압에서의 동작 및 높은 내구성으로 인하여 차세대 불휘발성 반도체 메모리 장치로 주목받고 있다. 현재, 상기 강유전성 물질로서 PZT[Pb(Zr, Ti)O3], SBT[Sr(Bi, Ti)O3] 또는 BLT[Bi(La, Ti)O3] 등이 활발하게 연구되고 있다.The ferroelectric refers to a material in which polarization generated according to an applied electric field remains even after the electric field is removed, and the arrangement direction of such polarization can be changed according to the direction of the applied electric field. The FRAM device using the ferroelectric belongs to a nonvolatile semiconductor memory device using the dual stable polarization state of the ferroelectric. The FRAM device may have a structure in which a dielectric of a DRAM device is replaced with a ferroelectric, and has a characteristic of maintaining stored information even when power is not continuously applied. In addition, the FRAM device is attracting attention as a next generation nonvolatile semiconductor memory device due to its high operating speed, low voltage operation, and high durability. Currently, PZT [Pb (Zr, Ti) O 3 ], SBT [Sr (Bi, Ti) O 3 ] or BLT [Bi (La, Ti) O 3 ] and the like are actively studied as the ferroelectric material.

상기 강유전체를 포함하는 강유전체 캐패시터는 일반적으로 하부 전극, 강유전체층 및 상부 전극을 포함한다. 이때, 하부 전극은 금속 산화물층과 금속 산화물층 상에 형성된 금속층을 포함한다. 상기 하부 전극은 열산화막 보다 작은 면적으로 형성된다. 상기 강유전체층은 금속층 상에 순차적으로 형성된 PZT계 물질층을 포함한다. 상기 강유전체층은 하부 전극 보다 작은 면적을 가진다. 상기 강유전체층 상에 형성된 상부 전극은 금속 산화물층을 포함한다. 상부 전극은 주로 스퍼터링(sputtering) 공정을 이용하여 형성된다. 상부 전극에 약 600℃ 정도의 온도에서 약 1분 동안 열처리 공정을 수행하여 상기 스퍼터링 공정 동안 발생된 손상을 큐어링(curing)한다.The ferroelectric capacitor including the ferroelectric generally includes a lower electrode, a ferroelectric layer, and an upper electrode. In this case, the lower electrode includes a metal oxide layer and a metal layer formed on the metal oxide layer. The lower electrode is formed with a smaller area than the thermal oxide film. The ferroelectric layer includes a PZT-based material layer sequentially formed on a metal layer. The ferroelectric layer has a smaller area than the lower electrode. The upper electrode formed on the ferroelectric layer includes a metal oxide layer. The upper electrode is mainly formed using a sputtering process. A heat treatment process is performed on the upper electrode at a temperature of about 600 ° C. for about 1 minute to cure damage generated during the sputtering process.

반도체 장치가 고집적화됨에 따라 셀 단면적의 감소와 상관없이 소자 동작에 필요한 정전 용량을 갖는 캐패시터를 제작하기 위해서 캐패시터의 박막화 작업이 요구된다. 특히, 유전막 두께를 줄이는 박막화 작업이 필수적으로 요구되고 있다. As semiconductor devices become more integrated, thinning of capacitors is required to fabricate capacitors having the capacitance required for device operation regardless of the reduction in cell cross-sectional area. In particular, a thinning operation to reduce the dielectric film thickness is indispensable.

도 1은 약 30nm 정도의 얇은 두께의 강유전체층을 구비하는 종래의 강유전체 캐패시터의 분극-전압 이력(P-V hysteresis) 곡선을 나타낸 그래프이다.1 is a graph showing a polarization-voltage hysteresis (P-V hysteresis) curve of a conventional ferroelectric capacitor having a thin ferroelectric layer of about 30 nm.

도 1에 도시된 바와 같이, 강유전체층의 두께가 약 30mm로 줄어든 경우에, 강유전체 캐패시터의 히스테리시스 곡선(hysteresis loop)이 찌그러진 형태(I)로 형성됨을 알 수 있다. 이는 상기 강유전체층의 두께가 감소되면서 상부 전극과 하부 전극과의 계면에서 격자 불일치(lattice mismatch)로 이상층(dead layer)이 발생되었거나, 강유전체층 내에 불순물들이 존재함을 알려준다. As shown in FIG. 1, when the thickness of the ferroelectric layer is reduced to about 30 mm, it can be seen that the hysteresis loop of the ferroelectric capacitor is formed in a distorted form (I). This indicates that as the thickness of the ferroelectric layer is reduced, a dead layer occurs due to lattice mismatch at the interface between the upper electrode and the lower electrode, or impurities are present in the ferroelectric layer.

상기 격자 불일치로 인한 이상층 문제를 해결하기 위해 페로브스카이트(perovskite) 결정 구조의 강유전층과 동일한 결정 구조의 하부 전극을 형성한다. 상기 하부 전극은 스트론튬-루세늄 산화물(SrRuO3)과 같은 물질을 사용하고 있다. 그러나, 상기 스트론튬-루세늄 산화물(SrRuO3)은 휘발성(volatile)이며, 표면에서 루세늄(Ru) 화합물이 쉽게 환원될 수 있다. 따라서, 불안정한 원자들이 많이 존재하므로, 강유전층과 하부 전극과의 계면에 강유전적 특성을 갖지 않는 이상층을 쉽게 형성시킬 수 있다.In order to solve the problem of the abnormal layer due to the lattice mismatch, a lower electrode having the same crystal structure as the ferroelectric layer having a perovskite crystal structure is formed. The lower electrode uses a material such as strontium-rucenium oxide (SrRuO 3 ). However, the strontium ruthenium oxide (SrRuO 3 ) is volatile, and the ruthenium (Ru) compound may be easily reduced on the surface. Therefore, since there are many unstable atoms, it is possible to easily form an ideal layer having no ferroelectric characteristics at the interface between the ferroelectric layer and the lower electrode.

또한, 강유전체 커패시터의 강유전층 내에 불순물들이 존재하는 경우, 스페이스 전하 극성(space charge polarization) 또는 계면 극성(interfacial polarization)을 유발하며, 상기 강유전층 내 산소 결핍(oxygen vacancy) 부위가 확산됨에 따라 일부 영역이 피닝(pinning)되는 결함을 발생시킬 수 있다. 따라서, 강유전체 캐패시터의 피로(Fatigue) 특성 및 데이터 보존(data retention) 특성과 같은 강유전적 특성이 열화되는 문제가 발생될 수 있다. In addition, when impurities are present in the ferroelectric layer of the ferroelectric capacitor, a space charge polarization or an interfacial polarization may be caused, and a portion of the region may be diffused due to the diffusion of oxygen vacancies in the ferroelectric layer. This pinning defect can be generated. Thus, a problem may occur in that ferroelectric characteristics, such as fatigue and data retention characteristics of the ferroelectric capacitor, are degraded.

상술한 문제점을 해결하기 위하여, 본 발명의 목적은 개선된 표면 처리 기술을 사용하여 하부 전극과 강유전체층 사이에서 불완전 원자에 의한 이상층(dead layer) 발생을 억제시켜 향상된 특성을 갖는 강유전체 캐패시터를 제공하는 것이다. SUMMARY OF THE INVENTION In order to solve the above problems, an object of the present invention is to provide a ferroelectric capacitor having improved characteristics by suppressing the occurrence of dead layers due to incomplete atoms between the lower electrode and the ferroelectric layer using an improved surface treatment technique. It is.

본 발명의 다른 목적은 하부 전극과 강유전체층 사이에서 불완전 원자에 의한 이상층(dead layer) 발생을 억제시켜 향상된 특성을 갖는 강유전체 캐패시터의 제조 방법을 제공하는 것이다. Another object of the present invention is to provide a method of manufacturing a ferroelectric capacitor having improved characteristics by suppressing occurrence of a dead layer due to incomplete atoms between a lower electrode and a ferroelectric layer.

상술한 일 목적을 달성하기 위한 본 발명의 실시예들에 따른 강유전체 캐패시터는 기판 상에 형성된 하부 구조물을 포함한다. 상기 하부 구조물에 전기적으로 연결되며, 제1 하부 전극막 패턴 및 제2 하부 전극막 패턴을 구비하고 중성자 빔으로 표면 처리된 하부 전극을 포함한다. 상기 하부 전극 상에 형성된 강유전체층 패턴을 포함한다. 상기 강유전체층 패턴 상에 형성되며, 제1 상부 전극막 패턴 및 제2 상부 전극막 패턴을 구비하는 상부 전극을 포함한다. A ferroelectric capacitor according to embodiments of the present invention for achieving the above object includes a lower structure formed on a substrate. And a lower electrode electrically connected to the lower structure, the lower electrode having a first lower electrode layer pattern and a second lower electrode layer pattern and surface-treated with a neutron beam. It includes a ferroelectric layer pattern formed on the lower electrode. An upper electrode is formed on the ferroelectric layer pattern and includes a first upper electrode film pattern and a second upper electrode film pattern.

본 발명의 실시예들에 있어서, 상기 중성자 빔은 육불화황(SF6) 가스, 사불화탄소(CF4) 가스, 염소(Cl) 가스, 질소(N2) 가스, 산소(O2) 가스, 헬륨(He) 가스, 아르곤(Ar) 가스 등을 중성자 빔 소스로 사용하여 생성될 수 있다. 상기 중성자 빔은 200 내지 1,000eV의 이온 에너지값으로 인가될 수 있다.In embodiments of the present invention, the neutron beam is sulfur hexafluoride (SF 6 ) gas, carbon tetrafluoride (CF 4 ) gas, chlorine (Cl) gas, nitrogen (N 2 ) gas, oxygen (O 2 ) gas, Helium (He) gas, argon (Ar) gas and the like can be generated using a neutron beam source. The neutron beam may be applied at an ion energy value of 200 to 1,000 eV.

본 발명의 실시예들에 있어서, 상기 제1 하부 전극막 패턴은 스트론튬-루테늄 산화물(SrRuO3), 이리듐-루테늄 산화물(SrIrO3), 칼슘-루테늄 산화물(CaRuO3), 칼슘-니켈 산화물(CaNiO3), 바륨-루테늄 산화물(BaRuO3), 바륨-스트론튬-루테늄 산화물((Ba,Sr)RuO3), 이리듐(Ir), 이리듐-루테늄 합금(IrRu), 이리듐 산화물(IrO2), 티타늄-알루미늄 질화물(TiAlN), 티타늄 산화물(TiO2), 루테늄(Ru), 플래티늄(Pt), 지르코늄 산화물(ZrO2), 주석 산화물(SnO2), 인듐-주석 산화물(ITO)등을 포함할 수 있다.In example embodiments, the first lower electrode layer pattern may include strontium-ruthenium oxide (SrRuO 3 ), iridium-ruthenium oxide (SrIrO 3 ), calcium-ruthenium oxide (CaRuO 3 ), and calcium-nickel oxide (CaNiO). 3 ), barium-ruthenium oxide (BaRuO 3 ), barium-strontium-ruthenium oxide ((Ba, Sr) RuO 3 ), iridium (Ir), iridium-ruthenium alloy (IrRu), iridium oxide (IrO 2 ), titanium- Aluminum nitride (TiAlN), titanium oxide (TiO 2 ), ruthenium (Ru), platinum (Pt), zirconium oxide (ZrO 2 ), tin oxide (SnO 2 ), indium-tin oxide (ITO), and the like. .

본 발명의 실시예들에 있어서, 상기 강유전체층 패턴은 바륨-스트론튬-티타늄 산화물(BST[(Ba,Sr)TiO3]), 스트론튬-티타늄 산화물(SrTiO3), 바륨-티타늄 산화물(BaTiO3), PZT[Pb(Zr,Ti)O3], PLZT[Pb(La,Zr)TiO3]등을 포함할 수 있다.In embodiments of the present invention, the ferroelectric layer pattern is barium-strontium-titanium oxide (BST [(Ba, Sr) TiO 3 ]), strontium-titanium oxide (SrTiO 3 ), barium-titanium oxide (BaTiO 3 ) , PZT [Pb (Zr, Ti) O 3 ], PLZT [Pb (La, Zr) TiO 3 ], and the like.

본 발명의 실시예들에 있어서, 상기 제1 상부 전극막은 란탄-니켈 산화물, 스트론튬-루테늄 산화물(SRO), 인듐-주석 산화물(ITO), 이리듐 산화물 및 스트론튬-티타늄 산화물로 이루어진 그룹 중에서 선택된 어느 하나를 포함하며, 상기 제2 상부 전극막은 이리듐, 이리듐 산화물, 칼슘-니켈 산화물, 칼슘-루테늄 산화물, 스트론튬-루테늄 산화물(SRO), 이리듐-루테늄 합금 등을 포함할 수 있다.In example embodiments, the first upper electrode layer may be any one selected from the group consisting of lanthanum-nickel oxide, strontium-ruthenium oxide (SRO), indium-tin oxide (ITO), iridium oxide, and strontium-titanium oxide. The second upper electrode layer may include iridium, iridium oxide, calcium-nickel oxide, calcium-ruthenium oxide, strontium-ruthenium oxide (SRO), or iridium-ruthenium alloy.

상술한 다른 목적을 달성하기 위한 본 발명의 실시예들에 따른 강유전체 캐패시터의 제조 방법은 기판 상에 상기 하부 구조물을 형성한다. 상기 기판 상의 상기 하부 구조물에 전기적으로 연결되며, 제1 하부 전극막 및 제2 하부 전극막을 포함하며, 페로브스카이트형 결정 구조를 갖는 하부 전극층을 형성한다. 상기 하부 전극층을 중성자 빔으로 표면 처리한다. 상기 하부 전극층 상에 강유전체층을 형성한다. 상기 강유전체층 상에 제1 상부 전극막 및 제2 상부 전극막을 포함하는 상부 전극층을 형성한다. 상기 상부 전극층, 상기 강유전체층, 상기 하부 전극층을 식각하여 하부 전극, 강유전체층 패턴 및 상부 전극을 형성한다. In another aspect of the present invention, there is provided a method of manufacturing a ferroelectric capacitor, which forms the lower structure on a substrate. The lower electrode layer is electrically connected to the lower structure on the substrate, and includes a first lower electrode layer and a second lower electrode layer and has a perovskite crystal structure. The lower electrode layer is surface treated with a neutron beam. A ferroelectric layer is formed on the lower electrode layer. An upper electrode layer including a first upper electrode film and a second upper electrode film is formed on the ferroelectric layer. The upper electrode layer, the ferroelectric layer, and the lower electrode layer are etched to form a lower electrode, a ferroelectric layer pattern, and an upper electrode.

본 발명의 실시예들에 있어서, 상기 중성자 빔은 육불화황 가스, 사불화탄소 가스, 염소 가스, 질소 가스, 산소 가스, 헬륨 가스, 아르곤 가스등을 중성자 빔 소스로 사용하여 생성될 수 있다. 여기서, 상기 중성자 빔 소스의 도즈(doze) 양은 1×1015원자/cm2 내지 1×1018원자/cm2일 수 있으며, 상기 중성자 빔은 1keV 이하의 이온 에너지값으로 인가될 수 있다.In embodiments of the present invention, the neutron beam may be generated by using sulfur hexafluoride gas, carbon tetrafluoride gas, chlorine gas, nitrogen gas, oxygen gas, helium gas, argon gas, or the like as the neutron beam source. The dose of the neutron beam source may be 1 × 10 15 atoms / cm 2 to 1 × 10 18 atoms / cm 2 , and the neutron beam may be applied with an ion energy value of 1 keV or less.

본 발명에 따르면, 페로브스카이트 결정 구조의 하부 전극에 중성자 빔을 이용한 표면 개질을 수행한 다음 상기 하부 전극 상에 동일한 결정 구조의 강유전체층을 형성함으로써, 하부 전극의 표면 활성화 에너지가 증가되어 강유전체층과의 계면에서 이상층(dead layer)의 생성을 억제시킬 수 있다. According to the present invention, by performing a surface modification using a neutron beam on the lower electrode of the perovskite crystal structure and then forming a ferroelectric layer of the same crystal structure on the lower electrode, the surface activation energy of the lower electrode is increased to ferroelectric It is possible to suppress the generation of a dead layer at the interface with the layer.

상기와 같은 본 발명의 강유전체 케패시터에 따르면, 페로브스카이트 구조의 하부 전극에 중성자 빔을 이용한 표면 개질을 수행한 다음 상기 하부 전극 상에 동일 결정 구조의 강유전체층을 형성할 수 있다. According to the ferroelectric capacitor of the present invention as described above, after the surface modification using a neutron beam to the lower electrode of the perovskite structure can be formed on the lower electrode to form a ferroelectric layer of the same crystal structure.

따라서, 상기 중성자 빔을 이용하여 표면 개질된 하부 전극은 표면 활성화 에너지가 증가되어 강유전체층과의 계면에서 이상층(dead layer)의 생성을 억제시켜 전기적 콘택 특성을 향상시킬 수 있다. 또한, 강유전체층 내에 존재하는 산소 결핍(oxygen vacancy)층을 제거시킬 수 있어 일부 영역에서 피닝(pinning)되는 결함을 줄일 수 있다. Accordingly, the lower electrode surface-modified using the neutron beam may increase surface activation energy to suppress the generation of a dead layer at the interface with the ferroelectric layer, thereby improving electrical contact characteristics. In addition, it is possible to remove the oxygen vacancy layer present in the ferroelectric layer to reduce the pinning (pinning) in some areas.

이에 따라, 상기 하부 전극 상에 약 30nm 정도의 초박막 강유전체층을 형성시킨 강유전체 캐패시터에서도 분극 특성과 같은 전기적 특성을 확보할 수 있다. 더욱이, 상기 강유전체 캐패시터를 FRAM 장치 등의 반도체 장치에 적용할 경우 상기 반도체 장치의 신뢰성 및 전기적 특성을 크게 개선할 수 있다.Accordingly, even in a ferroelectric capacitor having an ultra-thin ferroelectric layer of about 30 nm formed on the lower electrode, electrical characteristics such as polarization characteristics can be secured. Furthermore, when the ferroelectric capacitor is applied to a semiconductor device such as an FRAM device, the reliability and electrical characteristics of the semiconductor device can be greatly improved.

이하, 본 발명의 바람직한 실시예들에 따른 강유전체 캐패시터 및 이의 제조 방법을 첨부된 도면을 참조하여 상세하게 설명하지만, 본 발명이 하기의 실시예들에 제한되는 것은 아니며, 해당 분야에서 통상의 지식을 가진 자라면 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 본 발명을 다양한 다른 형태로 구현할 수 있을 것이다. 특정한 구조적 내지 기능적 설명들은 단지 본 발명의 실시예들을 설명하기 위한 목적으로 예시된 것으로, 본 발명의 실시예들은 다양한 형태로 실시될 수 있으며 본문에 설명된 실시예들에 한정되는 것으로 해석되지는 않는다. 본문에 설명된 실시예들에 의해 한정되는 것이 아니므로 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.Hereinafter, a ferroelectric capacitor and a method of manufacturing the same according to preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings, but the present invention is not limited to the following embodiments, and the general knowledge in the art. Those skilled in the art can implement the present invention in various other forms without departing from the technical spirit of the present invention. Specific structural to functional descriptions are merely illustrated for the purpose of describing embodiments of the present invention, and embodiments of the present invention may be embodied in various forms and should not be construed as limited to the embodiments set forth herein. . It is not to be limited by the embodiments described in the text, it should be understood to include all changes, equivalents, and substitutes included in the spirit and scope of the present invention.

제1, 제2 등의 용어는 다양한 구성 요소들을 설명하는데 사용될 수 있지만, 이러한 구성 요소들은 상기 용어들에 의해 한정되는 것은 아니다. 상기 용어들은 하나의 구성 요소를 다른 구성 요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위로부터 벗어나지 않고, 제1 구성 요소는 제2 구성 요소로 명명될 수 있고, 유사하게 제2 구성 요소도 제1 구성 요소로 명명될 수 있다.Terms such as first and second may be used to describe various components, but such components are not limited by the terms. The terms are used only for the purpose of distinguishing one component from another. For example, without departing from the scope of the present invention, the first component may be referred to as the second component, and similarly, the second component may also be referred to as the first component.

어떤 구성 요소가 다른 구성 요소에 "연결되어" 있다거나 "접속되어" 있다고 언급된 때에는, 그 다른 구성 요소에 직접적으로 연결되어 있거나 또는 접속되어 있을 수도 있지만, 중간에 다른 구성 요소가 존재할 수도 있다고 이해될 것이다. 반면에, 어떤 구성 요소가 다른 구성 요소에 "직접 연결되어" 있다거나 "직접 접속되어" 있다고 언급된 때에는, 중간에 다른 구성 요소가 존재하지 않는 것으로 이해될 것이다. 구성 요소들 간의 관계를 설명하는 다른 표현들, 즉 "~사이에"와 "바로~ 사이에" 또는 "~에 이웃하는"과 "~에 직접 이웃하는" 등도 마찬가지로 해석될 것이다.When a component is said to be "connected" or "connected" to another component, it may be directly connected to or connected to that other component, but it may be understood that other components may exist in the middle. Will be. On the other hand, when a component is said to be "directly connected" or "directly connected" to another component, it will be understood that there is no other component in between. Other expressions describing the relationship between components, such as "between" and "immediately between" or "neighboring to" and "directly neighboring", will likewise be interpreted.

본 출원에서 사용한 용어는 단지 특정한 실시예들을 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "구비하다" 등의 용어는 실시된 특징, 숫자, 단계, 동작, 구성 요소, 부분품 또는 이 들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해될 것이다. The terminology used herein is for the purpose of describing particular embodiments only and is not intended to be limiting of the invention. Singular expressions include plural expressions unless the context clearly indicates otherwise. In the present application, the terms "comprise" or "include" are intended to indicate that there is a feature, number, step, action, component, part, or combination thereof, that is, one or more other features. It will be understood that they do not exclude in advance the possibility of the presence or addition of numbers, steps, operations, components, parts or combinations thereof.

다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가진다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥 상 가지는 의미와 일치하는 의미를 가지는 것으로 해석되며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.Unless defined otherwise, all terms used herein, including technical or scientific terms, have the same meaning as commonly understood by one of ordinary skill in the art. Terms such as those defined in the commonly used dictionaries are to be interpreted as having meanings consistent with the meanings in the context of the related art, and are not construed in ideal or excessively formal meanings unless expressly defined in this application. .

첨부된 도면에 있어서, 기판, 막(층), 영역, 패턴 또는 구조물의 치수는 본 발명의 명확성을 기하기 위하여 실제보다 확대하여 도시한 것이다. 본 발명에 있어서, 각 막(층), 영역, 패턴 또는 구조물이 기판, 막(층), 영역, 패드 또는 패턴들의 "상에", "상부에" 또는 "아래쪽에", "하부에" 형성되는 것으로 언급되는 경우에는 각 막(층), 영역, 패턴 또는 구조물이 직접 기판, 각 막(층), 영역 또는 패턴 위에 형성되거나 아래에 위치하는 것을 의미하거나, 다른 막(층), 다른 영역, 다른 패턴 또는 다른 구조물이 기판 상에 추가적으로 형성될 수 있다.In the accompanying drawings, the dimensions of the substrate, film (layer), region, pattern or structure are shown to be larger than actual for clarity of the invention. In the present invention, each film (layer), region, pattern or structure is formed "on", "top" or "bottom", "bottom" of a substrate, film (layer), region, pad or pattern. When referred to as meaning that each film (layer), region, pattern or structure is formed directly over or below the substrate, each film (layer), region or pattern, or other films (layers), other regions, Other patterns or other structures may additionally be formed on the substrate.

강유전체 캐패시터Ferroelectric capacitors

도 2는 본 발명의 일 실시예에 따른 강유전체 캐패시터의 단면도를 도시한 것이다.2 is a cross-sectional view of a ferroelectric capacitor according to an embodiment of the present invention.

도 2를 참조하면, 강유전체 캐패시터(160)는 하부 구조물(105)을 포함하는 기판(100), 기판(100) 상에 형성된 절연 구조물(110), 절연 구조물(110)을 관통하여 하부 구조물(105)에 접촉되는 패드(120), 절연 구조물(110) 및 패드(120) 상에 중성빔으로 표면처리된 하부 전극(135), 하부 전극(135) 상에 형성된 강유전체층 패턴(140) 및 강유전체층 패턴(140) 상에 형성된 상부 전극(155)을 구비한다.Referring to FIG. 2, the ferroelectric capacitor 160 penetrates the lower structure 105 by penetrating the substrate 100 including the lower structure 105, the insulating structure 110 formed on the substrate 100, and the insulating structure 110. ), The lower electrode 135 and the ferroelectric layer pattern 140 and the ferroelectric layer formed on the lower electrode 135 which are surface-treated with a neutral beam on the pad 120, the insulating structure 110, and the pad 120. The upper electrode 155 formed on the pattern 140 is provided.

기판(100)은 실리콘 기판, 게르마늄 기판, 금속 산화물 단결정 기판, SOI 기판, GOI 기판 등을 포함할 수 있다. 하부 구조물(105)은 기판(100) 상에 형성된 트랜지스터, 콘택 영역, 패드, 도전성 패턴, 도전성 배선, 게이트 구조물 및/또는 트랜지스터를 포함할 수 있다. The substrate 100 may include a silicon substrate, a germanium substrate, a metal oxide single crystal substrate, an SOI substrate, a GOI substrate, or the like. The lower structure 105 may include a transistor, a contact region, a pad, a conductive pattern, a conductive wiring, a gate structure, and / or a transistor formed on the substrate 100.

절연 구조물(110)은 하부 구조물(105)을 덮으면서 기판(100) 상에 형성된다. 절연 구조물(110)은 하부 구조물(105) 및 기판(100) 상에 형성된 적어도 하나의 절연층을 포함할 수 있다. 이 경우, 절연 구조물(110)은 산화물, 질화물 및/또는 산질화물로 이루어질 수 있다. 예를 들면, 절연 구조물(110)은 BPSG, PSG, USG, SOG, FOX, TEOS, PE-TEOS, HDP-CVD 산화물, 실리콘 질화물, 실리콘 산질화물 등으로 이루어질 수 있다.The insulating structure 110 is formed on the substrate 100 while covering the lower structure 105. The insulating structure 110 may include the lower structure 105 and at least one insulating layer formed on the substrate 100. In this case, the insulating structure 110 may be made of oxide, nitride and / or oxynitride. For example, the insulating structure 110 may be made of BPSG, PSG, USG, SOG, FOX, TEOS, PE-TEOS, HDP-CVD oxide, silicon nitride, silicon oxynitride, and the like.

절연 구조물(110)에는 하부 구조물(105)을 노출시키는 개구(115)가 형성된다. 패드(120)는 개구(115)를 매립하면서 하부 구조물(105) 상에 형성된다. 패드(120)는 금속 및/또는 금속 질화물로 구성된다. 예를 들면, 패드(120)는 텅스텐(W), 알루미늄(Al), 티타늄(Ti), 탄탈륨(Ta), 구리(Cu), 텅스텐 질화물(WN), 알루미늄 질화물(AlN), 티타늄 질화물(TiN), 탄탈륨 질화물(TaN) 등으로 이루어질 수 있다.The insulating structure 110 is formed with an opening 115 exposing the lower structure 105. The pad 120 is formed on the lower structure 105 while filling the opening 115. Pad 120 is comprised of metal and / or metal nitride. For example, the pad 120 may include tungsten (W), aluminum (Al), titanium (Ti), tantalum (Ta), copper (Cu), tungsten nitride (WN), aluminum nitride (AlN), and titanium nitride (TiN). ), Tantalum nitride (TaN), or the like.

하부 전극(135)은 패드(120)와 절연 구조물(110) 상에 위치하며, 제1 및 제2 하부 전극막 패턴(125, 130)을 구비한다. The lower electrode 135 is positioned on the pad 120 and the insulating structure 110 and includes first and second lower electrode film patterns 125 and 130.

제1 하부 전극막 패턴(125)은 절연 구조물(110) 및 패드(120) 상에 형성된다. 제1 하부 전극막 패턴(125)은 단일막 구조 또는 이중막 구조를 가질 수 있다. 또한, 제1 하부 전극막 패턴(125)은 제1 금속, 제1 금속 산화물 및/또는 제1 합금으로 이루어질 수 있다. 예를 들면, 제1 하부 전극막 패턴(125)은 스트론튬-루테늄 산화물(SrRuO3), 이리듐-루테늄 산화물(SrIrO3), 칼슘-루테늄 산화물(CaRuO3), 칼슘-니켈 산화물(CaNiO3), 바륨-루테늄 산화물(BaRuO3), 바륨-스트론튬-루테늄 산화물((Ba,Sr)RuO3), 이리듐(Ir), 이리듐-루테늄 합금(IrRu), 이리듐 산화물(IrO2), 티타늄-알루미늄 질화물(TiAlN), 티타늄 산화물(TiO2), 루테늄(Ru), 플래티늄(Pt), 지르코늄 산화물(ZrO2), 주석 산화물(SnO2), 인듐-주석 산화물(ITO) 등을 포함할 수 있다. 이들은 단독으로 또는 서로 혼합되어 사용될 수 있다. 제1 하부 전극막 패턴(125)은 절연 구조물(110)의 상면을 기준으로 약 50Å 내지 약 500Å 정도의 두께를 가질 수 있다. 제1 하부 전극막 패턴(125)은 패드(120)를 통하여 하부 구조물(105)에 전기적으로 연결된다. 또한, 제1 하부 전극막 패턴(125)은 절연 구조물(110)과 하부 전극(135) 사이의 접착력을 향상시킬 수 있으며, 강유전체층 패턴(140)으로부터 산소가 확산되는 것을 방지하는 역할을 수행할 수 있다. The first lower electrode film pattern 125 is formed on the insulating structure 110 and the pad 120. The first lower electrode layer pattern 125 may have a single layer structure or a double layer structure. In addition, the first lower electrode layer pattern 125 may be formed of a first metal, a first metal oxide, and / or a first alloy. For example, the first lower electrode layer pattern 125 may include strontium-ruthenium oxide (SrRuO 3 ), iridium-ruthenium oxide (SrIrO 3 ), calcium-ruthenium oxide (CaRuO 3 ), calcium-nickel oxide (CaNiO 3 ), Barium-ruthenium oxide (BaRuO 3 ), barium-strontium-ruthenium oxide ((Ba, Sr) RuO 3 ), iridium (Ir), iridium-ruthenium alloy (IrRu), iridium oxide (IrO 2 ), titanium-aluminum nitride ( TiAlN), titanium oxide (TiO 2 ), ruthenium (Ru), platinum (Pt), zirconium oxide (ZrO 2 ), tin oxide (SnO 2 ), indium-tin oxide (ITO), and the like. These may be used alone or in combination with each other. The first lower electrode layer pattern 125 may have a thickness of about 50 μs to about 500 μs based on the top surface of the insulating structure 110. The first lower electrode film pattern 125 is electrically connected to the lower structure 105 through the pad 120. In addition, the first lower electrode layer pattern 125 may improve the adhesion between the insulating structure 110 and the lower electrode 135 and may prevent the diffusion of oxygen from the ferroelectric layer pattern 140. Can be.

제2 하부 전극막 패턴(130)은 제1 하부 전극막 패턴(125) 상에 위치한다. 제2 하부 전극막 패턴(130)은 제1 하부 전극막 패턴(135)의 상면으로부터 약 500Å 내지 약 1,500Å 정도의 두께를 가질 수 있다. 제2 하부 전극막 패턴(130)은 페로브스카이트(perovskite) 계열의 제1 금속 산화물로 구성될 수 있다. 예를 들면, 제2 하부 전극막 패턴(130)은 스트론튬-루테늄 산화물(SrRuO3; SRO), 이리듐-루테늄 산화물(SrIrO3), 칼슘-루테늄 산화물(CaRuO3), 칼슘-니켈 산화물(CaNiO3), 바륨-루테늄 산화물(BaRuO3), 바륨-스트론튬-루테늄 산화물((Ba,Sr)RuO3) 등을 포함할 수 있다. The second lower electrode film pattern 130 is positioned on the first lower electrode film pattern 125. The second lower electrode film pattern 130 may have a thickness of about 500 kPa to about 1,500 kPa from an upper surface of the first lower electrode film pattern 135. The second lower electrode layer pattern 130 may be formed of a perovskite-based first metal oxide. For example, the second lower electrode layer pattern 130 may include strontium-ruthenium oxide (SrRuO 3 ; SRO), iridium-ruthenium oxide (SrIrO 3 ), calcium-ruthenium oxide (CaRuO 3 ), and calcium-nickel oxide (CaNiO 3). ), Barium-ruthenium oxide (BaRuO 3 ), barium-strontium-ruthenium oxide ((Ba, Sr) RuO 3 ), and the like.

본 발명의 실시예들에 있어서, 제2 하부 전극막 패턴(130)의 표면을 중성자 빔을 이용하여 표면 처리함으로써, 제2 하부 전극막 패턴(130)과 강유전체층 패턴(140) 사이에 원치 않는 이상층이 생성되는 현상을 방지할 수 있다. 제2 하부 전극막 패턴(130)은 육불화황(SF6) 가스, 사불화탄소(CF4) 가스, 염소(Cl) 가스, 질소(N2) 가스, 산소(O2) 가스, 헬륨(He) 가스, 아르곤(Ar) 가스 등으로부터 생성된 중성자 빔을 이용하고, 약 1keV 이하의 이온 에너지를 인가하여 표면 처리될 수 있다. 예를 들면, 제2 하부 전극막 패턴(130)은 약 200eV 내지 약 600eV 정도의 이온 에너지가 인가된 중성자 빔을 이용하여 표면 처리될 수 있다. 산소(O2) 가스를 이용하여 표면 처리하는 경우, 제2 하부 전극막 패턴(130)의 표면에 과량의 산소가 형성되어, 루테늄 등의 금속의 환원을 방지하기 때문에 강유전체층 패턴(140)과 제2 하부 전극막 패턴(130) 사이에 산소 결핍층이 형성되는 것을 방지할 수 있다. In embodiments of the present invention, the surface of the second lower electrode film pattern 130 is surface-treated using a neutron beam, thereby preventing unwanted contact between the second lower electrode film pattern 130 and the ferroelectric layer pattern 140. The phenomenon that an abnormal layer is produced can be prevented. The second lower electrode layer pattern 130 may include sulfur hexafluoride (SF 6 ) gas, carbon tetrafluoride (CF 4 ) gas, chlorine (Cl) gas, nitrogen (N 2 ) gas, oxygen (O 2 ) gas, and helium (He). ) Using a neutron beam generated from a gas, argon (Ar) gas and the like, and may be surface treated by applying ion energy of about 1 keV or less. For example, the second lower electrode layer pattern 130 may be surface treated using a neutron beam to which ion energy of about 200 eV to about 600 eV is applied. When surface treatment is performed using oxygen (O 2 ) gas, excess oxygen is formed on the surface of the second lower electrode film pattern 130 to prevent the reduction of metals such as ruthenium, so that the ferroelectric layer pattern 140 and An oxygen depletion layer may be prevented from being formed between the second lower electrode layer patterns 130.

상술한 바와 같이 표면 개질된 제2 하부 전극막 패턴(130)의 표면은 소수성에서 친수성으로 전환되며, 이에 따라 제2 하부 전극막 패턴(130)과 강유전체층 패턴(140) 사이에 강유전적 특성을 갖지 않는 이상층의 생성 없이 치밀한 강유전체층 패턴(140)을 형성할 수 있다. 이러한 이상층은 제2 하부 전극막 패턴(130)에 포함된 루테늄과 같은 금속의 용이한 환원 반응 때문에 발생되며, 강유전체층 패턴(140) 내에 비화학양론적 구조를 갖는 산소 결핍(oxygen vacancy)층을 형성시킨다. 또한, 상기 중성자 빔을 이용한 표면 처리에 의해 상기 이상층에 의해 일부 영역에서 피닝(pinning)되는 결함이 개선되며, 제2 하부 전극막 패턴(130) 상에 형성되는 강유전체층 패턴(140)의 그레인 사이즈(grain size)를 증가시켜 강유전체층 패턴(140)이 우수한 히스테리시스 곡선을 나타낼 수 있다.As described above, the surface of the surface-modified second lower electrode layer pattern 130 is converted from hydrophobicity to hydrophilic, thereby forming ferroelectric characteristics between the second lower electrode layer pattern 130 and the ferroelectric layer pattern 140. The dense ferroelectric layer pattern 140 may be formed without generation of an abnormal layer that does not have. Such an abnormal layer is generated due to an easy reduction reaction of a metal such as ruthenium included in the second lower electrode layer pattern 130, and an oxygen vacancy layer having a nonstoichiometric structure in the ferroelectric layer pattern 140. To form. In addition, defects that are pinned in some regions by the abnormal layer are improved by surface treatment using the neutron beam, and grains of the ferroelectric layer pattern 140 formed on the second lower electrode layer pattern 130 are improved. By increasing the grain size, the ferroelectric layer pattern 140 may exhibit an excellent hysteresis curve.

강유전체층 패턴(140)은 표면 처리된 제2 하부 전극막 패턴(130) 상에 형성된다. 강유전체층 패턴(140)은 바륨-스트론튬-티타늄 산화물(BST[(Ba,Sr)TiO3]), 스트론튬-티타늄 산화물(SrTiO3), 바륨-티타늄 산화물(BaTiO3), PZT[Pb(Zr,Ti)O3], PLZT[Pb(La,Zr)TiO3] 등과 같은 페로브스카이트 계열의 강유전성 물질로 구성될 수 있다. 또한, 강유전체층 패턴(140)은 화학 기상 증착(CVD) 공정, 유기 금속 화학 기상 증착(MOCVD) 공정, 졸-겔(sol-gel) 공정, 액상 에피택시(Liquid Phase Epitaxy; LPE) 공정, 원자층 적층 공정을 이용하여 형성될 수 있다. 본 발명의 일 실시예에 있어서, 강유전체층 패턴(140)은 PZT[Pb(Zr,Ti)O3]를 유기 금속 화학 기상 증착 공정으로 증착하여 형성될 수 있다. 강유전체층 패턴(140)은 제2 하부 전극막 패턴(130)의 상면으로부터 약 200Å 내지 약 1,200Å 정도의 두께를 가질 수 있다. 또한, 강유전체층 패턴(140)은 하부 전극(135) 보다 약간 작은 면적을 가지면서 하부 전극(135) 상에 형성될 수 있다. The ferroelectric layer pattern 140 is formed on the surface-treated second lower electrode film pattern 130. The ferroelectric layer pattern 140 includes barium-strontium-titanium oxide (BST [(Ba, Sr) TiO 3 ]), strontium-titanium oxide (SrTiO 3 ), barium-titanium oxide (BaTiO 3 ), PZT [Pb (Zr, Ti) O 3 ], PLZT [Pb (La, Zr) TiO 3 ] and the like can be composed of a perovskite-based ferroelectric material. In addition, the ferroelectric layer pattern 140 may include a chemical vapor deposition (CVD) process, an organic metal chemical vapor deposition (MOCVD) process, a sol-gel process, a liquid phase epitaxy (LPE) process, and an atom. It can be formed using a layer lamination process. In one embodiment of the present invention, the ferroelectric layer pattern 140 may be formed by depositing PZT [Pb (Zr, Ti) O 3 ] by an organometallic chemical vapor deposition process. The ferroelectric layer pattern 140 may have a thickness of about 200 GPa to about 1,200 GPa from an upper surface of the second lower electrode layer pattern 130. In addition, the ferroelectric layer pattern 140 may be formed on the lower electrode 135 while having a slightly smaller area than the lower electrode 135.

제1 상부 전극막 패턴(145)은 제2 금속 산화물을 포함할 수 있으며, 강유전체층 패턴(140) 상에 위치한다. 예를 들면, 제1 상부 전극막 패턴(145)은 란탄-니켈 산화물(LnNiO3; LNO), 스트론튬-루테늄 산화물(SRO), 인듐-주석 산화물(In2Sn2O7; ISO), 이리듐 산화물(IrO2), 스트론튬-티타늄 산화물(SrTiO3; STO) 등으로 이루어질 수 있다. 제1 상부 전극막 패턴(145)은 표면 처리된 강유전체층 패턴(140)의 상면을 기준으로 약 10Å 내지 약 300Å 정도의 두께를 가질 수 있다.The first upper electrode layer pattern 145 may include a second metal oxide, and is positioned on the ferroelectric layer pattern 140. For example, the first upper electrode layer pattern 145 may include lanthanum-nickel oxide (LnNiO 3 ; LNO), strontium-ruthenium oxide (SRO), indium-tin oxide (In 2 Sn 2 O 7 ; ISO), and iridium oxide (IrO 2 ), strontium-titanium oxide (SrTiO 3 ; STO), and the like. The first upper electrode layer pattern 145 may have a thickness of about 10 GPa to about 300 GPa based on the top surface of the ferroelectric layer pattern 140 that is surface-treated.

제2 상부 전극막 패턴(150)은 제1 상부 전극막 패턴(145) 상에 형성되며, 제2 금속, 제2 금속 산화물 또는 제2 합금으로 이루어질 수 있다. 예를 들면, 제2 상부 전극막 패턴(150)은 이리듐(Ir), 이리듐 산화물(IrO2), 칼슘-니켈 산화물(CaNiO3; CNO), 칼슘-루테늄 산화물(CaRuO3; CRO), 스트론튬-루테늄 산화물(SRO), 이리듐-루테늄(IrRu) 합금 등으로 이루어질 수 있다. 여기서, 제1 및 제2 상부 전극막 패턴(145, 150)을 포함하는 상부 전극(155)은 강유전체층 패턴(140) 보다 약간 작은 면적을 가질 수 있다. The second upper electrode film pattern 150 is formed on the first upper electrode film pattern 145 and may be made of a second metal, a second metal oxide, or a second alloy. For example, the second upper electrode layer pattern 150 may be formed of iridium (Ir), iridium oxide (IrO 2 ), calcium-nickel oxide (CaNiO 3 ; CNO), calcium-ruthenium oxide (CaRuO 3 ; CRO), strontium- It may be made of ruthenium oxide (SRO), iridium-ruthenium (IrRu) alloy and the like. Here, the upper electrode 155 including the first and second upper electrode film patterns 145 and 150 may have an area slightly smaller than that of the ferroelectric layer pattern 140.

본 발명의 실시예들에 있어서, 강유전체 캐패시터(160)가 중성자 빔을 이용하여 표면 처리된 제2 하부 전극막 패턴(130) 상에 강유전체층 패턴(140)을 형성한 경우, 제2 하부 전극막 패턴(130)의 표면이 소수성에서 친수성으로 변화되어 이상층 없이 치밀하게 강유전체층 패턴(140)을 형성할 수 있다. 또한, 종래의 표면 개질하지 않고 강유전체층 패턴(140)을 형성한 경우에 비해 강유전체층 패턴(140)의 그레인 사이즈(grain size)가 증가되어 강유전체층 패턴(140)이 얇은 두께를 가지는 경우에도 강유전체층 패턴(140)의 히스테리시스 곡선이 일그러지는 현상이 최소화될 수 있다. 예를 들면, 강유전체층 패턴(140)을 약 30nm 정도의 매우 얇은 두께를 가지는 경우에도, 강유전체층 패턴(140)이 분극 등과 같은 강유전체 특성이 우수하며, 이상 결함층에 의해 일부 영역에서 피닝(pinning)되는 현상을 방지할 수 있다. In the embodiments of the present invention, when the ferroelectric capacitor 160 forms the ferroelectric layer pattern 140 on the second lower electrode film pattern 130 surface-treated using the neutron beam, the second lower electrode film The surface of the pattern 130 may be changed from hydrophobic to hydrophilic to form the ferroelectric layer pattern 140 without an abnormal layer. In addition, the grain size of the ferroelectric layer pattern 140 is increased compared to the case where the ferroelectric layer pattern 140 is formed without surface modification, and thus the ferroelectric layer pattern 140 has a thin thickness. The distortion of the hysteresis curve of the layer pattern 140 may be minimized. For example, even when the ferroelectric layer pattern 140 has a very thin thickness of about 30 nm, the ferroelectric layer pattern 140 is excellent in ferroelectric characteristics such as polarization, and pinning in some regions due to the abnormal defect layer. This phenomenon can be prevented.

강유전체 캐패시터의 제조 방법Method of manufacturing ferroelectric capacitor

도 3 내지 도 7은 본 발명의 실시예들에 따른 강유전체 캐패시터의 제조 방법을 설명하기 위한 단면도들이다.3 to 7 are cross-sectional views illustrating a method of manufacturing a ferroelectric capacitor according to embodiments of the present invention.

도 3을 참조하면, 먼저 기판(100) 상에 하부 구조물(105)을 형성한다. 기판(100)은 금속 산화물 단결정 기판, 실리콘 기판, 게르마늄 기판, SOI 기판, GOI 기판 등을 포함할 수 있으며, 하부 구조물(105)은 기판(100) 상에 형성된 콘택 영역, 도전성 배선, 절연 패턴, 도전성 패턴, 패드, 플러그, 게이트 구조물 및/또는 트랜지스터 등을 포함할 수 있다.Referring to FIG. 3, first, a lower structure 105 is formed on a substrate 100. The substrate 100 may include a metal oxide single crystal substrate, a silicon substrate, a germanium substrate, an SOI substrate, a GOI substrate, and the like. The lower structure 105 may include a contact region, a conductive wiring, an insulating pattern, and the like formed on the substrate 100. Conductive patterns, pads, plugs, gate structures and / or transistors, and the like.

하부 구조물(105)을 덮으면서 기판(100) 상에 절연 구조물(110)을 형성한다. 절연 구조물(110)은 적어도 하나의 산화막, 적어도 하나의 질화막 및/또는 적어도 하나의 산질화물막을 포함할 수 있다. 예를 들면, 절연 구조물(110)은 PSG, USG, SOG, FOX, TEOS, PE-TEOS, HDP-CVD 산화물, 실리콘 질화물 및/또는 실리콘 산질화물을 사용하여 형성될 수 있다. 절연 구조물(110)은 화학 기상 증착 공정, 플라즈마 증대 화학 기상 증착 공정, 원자층 적층 공정, 고밀도 플라즈마 화학 기상 증착 공정을 이용하여 형성될 수 있다.The insulating structure 110 is formed on the substrate 100 while covering the lower structure 105. The insulating structure 110 may include at least one oxide film, at least one nitride film, and / or at least one oxynitride film. For example, insulating structure 110 may be formed using PSG, USG, SOG, FOX, TEOS, PE-TEOS, HDP-CVD oxide, silicon nitride and / or silicon oxynitride. The insulating structure 110 may be formed using a chemical vapor deposition process, a plasma enhanced chemical vapor deposition process, an atomic layer deposition process, and a high density plasma chemical vapor deposition process.

절연 구조물(110) 상에 포토레지스트 패턴(도시되지 않음)을 형성한 후, 상기 포토레지스트 패턴을 식각 마스크로 이용하여 절연 구조물(110)을 부분적으로 식각함으로써, 절연 구조물(110)에 상기 콘택 영역을 포함하는 하부 구조물(105)을 노출시키는 개구(115)를 형성한다. After forming a photoresist pattern (not shown) on the insulating structure 110, by partially etching the insulating structure 110 using the photoresist pattern as an etching mask, the contact region on the insulating structure 110 To form the opening 115 to expose the lower structure 105 comprising a.

개구(115)를 채우면서 절연 구조물(110) 상에 도전막(118)을 형성한다. 도전막(118)은 금속 및/또는 금속 질화물을 전자-빔 증착 공정, 스퍼터링 공정, 화학 기상 증착 공정, 펄스 레이저 증착 공정 또는 원자층 적층 공정으로 증착하여 형성될 수 있다. 예를 들면, 도전막(118)은 텅스텐, 알루미늄, 탄탈륨, 구리, 티타늄, 텅스텐 질화물, 알루미늄 질화물, 탄탈륨 질화물, 티타늄 질화물을 사용하여 형성될 수 있다. 이들은 단독으로 또는 서로 혼합되어 사용될 수 있다.The conductive film 118 is formed on the insulating structure 110 while filling the opening 115. The conductive layer 118 may be formed by depositing a metal and / or metal nitride by an electron-beam deposition process, a sputtering process, a chemical vapor deposition process, a pulse laser deposition process, or an atomic layer deposition process. For example, the conductive film 118 may be formed using tungsten, aluminum, tantalum, copper, titanium, tungsten nitride, aluminum nitride, tantalum nitride, titanium nitride. These may be used alone or in combination with each other.

도 4를 참조하면, 화학 기계적 연마 공정, 에치백 공정 또는 화학 기계적 연마와 에치백을 조합한 공정을 이용하여 절연 구조물(110)이 노출될 때까지 도전막(118)을 부분적으로 제거함으로써, 개구(115)를 채우면서 하부 구조물(105) 상에 패드(120) 또는 플러그를 형성한다.Referring to FIG. 4, the conductive film 118 is partially removed until the insulating structure 110 is exposed by using a chemical mechanical polishing process, an etch back process, or a combination of chemical mechanical polishing and etch back. Filling 115 forms pad 120 or plug on underlying structure 105.

절연 구조물(110) 및 패드(120) 상에 제1 하부 전극막(123) 및 제2 하부 전 극막(127)을 포함하는 하부 전극층(133)을 형성한다. 제1 하부 전극막(123)은 절연 구조물(110) 및 패드(120) 상에 형성된다. 제1 하부 전극막(127)은 제1 금속, 제1 금속 산화물 또는 제1 합금을 전자-빔 증착 공정, 화학 기상 증착 공정, 스퍼터링 공정, 원자층 적층 공정, 펄스 레이저 증착 공정 등으로 증착하여 형성할 수 있다. 예를 들면, 제1 하부 전극막(123)은 단일막 구조 또는 다중막 구조를 가질 수 있으며, 스트론튬-루테늄 산화물(SrRuO3), 이리듐-루테늄 산화물(SrIrO3), 칼슘-루테늄 산화물(CaRuO3), 칼슘-니켈 산화물(CaNiO3), 바륨-루테늄 산화물(BaRuO3), 바륨-스트론튬-루테늄 산화물((Ba,Sr)RuO3), 이리듐(Ir), 이리듐-루테늄 합금(IrRu), 이리듐 산화물(IrO2), 티타늄-알루미늄 질화물(TiAlN), 티타늄 산화물(TiO2), 루테늄(Ru), 플래티늄(Pt), 지르코늄 산화물(ZrO2), 주석 산화물(SnO2), 인듐-주석 산화물(ITO) 등을 사용하여 형성될 수 있다. 이들은 단독으로 또는 서로 혼합되어 사용될 수 있다. The lower electrode layer 133 including the first lower electrode layer 123 and the second lower electrode layer 127 is formed on the insulating structure 110 and the pad 120. The first lower electrode layer 123 is formed on the insulating structure 110 and the pad 120. The first lower electrode layer 127 is formed by depositing the first metal, the first metal oxide, or the first alloy by an electron-beam deposition process, a chemical vapor deposition process, a sputtering process, an atomic layer deposition process, a pulsed laser deposition process, or the like. can do. For example, the first lower electrode layer 123 may have a single layer structure or a multilayer structure, and include strontium-ruthenium oxide (SrRuO 3 ), iridium-ruthenium oxide (SrIrO 3 ), and calcium-ruthenium oxide (CaRuO 3). ), Calcium-nickel oxide (CaNiO 3 ), barium-ruthenium oxide (BaRuO 3 ), barium-strontium-ruthenium oxide ((Ba, Sr) RuO 3 ), iridium (Ir), iridium-ruthenium alloy (IrRu), iridium Oxide (IrO 2 ), titanium-aluminum nitride (TiAlN), titanium oxide (TiO 2 ), ruthenium (Ru), platinum (Pt), zirconium oxide (ZrO 2 ), tin oxide (SnO 2 ), indium-tin oxide ( ITO) and the like. These may be used alone or in combination with each other.

제1 하부 전극막(123) 상에는 제2 하부 전극막(127)이 형성된다. 제2 하부 전극막(127)은 제1 금속 산화물을 전자-빔 증착 공정, 스퍼터링 공정, 화학 기상 증착 공정, 펄스 레이저 증착 공정, 원자층 적층 공정으로 증착하여 형성할 수 있다. 예를 들면, 제2 하부 전극막(127)은 스트론튬-루테늄 산화물(SrRuO3), 이리듐-루테늄 산화물(SrIrO3), 칼슘-루테늄 산화물(CaRuO3), 칼슘-니켈 산화물(CaNiO3), 바륨-루테늄 산화물(BaRuO3), 바륨-스트론튬-루테늄 산화물((Ba,Sr)RuO3) 등의 페로 브스카이트형 결정 구조를 갖는 금속 산화물을 사용하여 형성될 수 있다. 이들은 단독으로 또는 서로 혼합되어 사용될 수 있다.The second lower electrode film 127 is formed on the first lower electrode film 123. The second lower electrode layer 127 may be formed by depositing the first metal oxide by an electron-beam deposition process, a sputtering process, a chemical vapor deposition process, a pulsed laser deposition process, or an atomic layer deposition process. For example, the second lower electrode layer 127 may include strontium-ruthenium oxide (SrRuO 3 ), iridium-ruthenium oxide (SrIrO 3 ), calcium-ruthenium oxide (CaRuO 3 ), calcium-nickel oxide (CaNiO 3 ), and barium. It can be formed using a metal oxide having a perovskite crystal structure, such as-ruthenium oxide (BaRuO 3 ), barium-strontium-ruthenium oxide ((Ba, Sr) RuO 3 ). These may be used alone or in combination with each other.

본 발명의 실시예들에 따른 제1 하부 전극막(123) 상에 제2 하부 전극막(127)을 형성하는 공정에 있어서, 기판(100)은 반응 챔버 내에 도입한 후, 상기 반응 챔버를 약 20℃ 내지 약 350℃ 정도의 온도 및 약 3mTorr 내지 약 10mTorr 정도의 낮은 압력으로 유지시킨다. 제2 하부 전극막(127)은 불활성 가스 분위기 하에서 약 300Ｗ 내지 약 1,000Ｗ 정도의 전력을 인가하여 형성될 수 있다. 예를 들면, 상기 불활성 가스는 아르곤 가스, 질소 가스, 헬륨 가스 등을 포함할 수 있다.In the process of forming the second lower electrode film 127 on the first lower electrode film 123 according to embodiments of the present invention, the substrate 100 is introduced into the reaction chamber, and then the reaction chamber is approximately The temperature is maintained at a temperature of about 20 ° C. to about 350 ° C. and a low pressure of about 3 mTorr to about 10 mTorr. The second lower electrode layer 127 may be formed by applying electric power of about 300 kW to about 1,000 kW in an inert gas atmosphere. For example, the inert gas may include argon gas, nitrogen gas, helium gas, and the like.

도 5를 참조하면, 제2 하부 전극막(127)에 대해 중성자 빔을 이용하는 표면 처리 공정(R)을 수행한다. 이에 따라, 제2 하부 전극막(127)의 표면은 소수성에서 친수성 상태로 변화되며, 하부 전극층(133)은 표면 처리된 하부 전극층(133a)으로 변화된다. 여기서, 상기 중성자 빔을 이온 상태로 사용할 수도 있으나 이온 상태로 사용하는 경우 하부 전극층(133)의 표면을 국부적으로 차징(charging)시켜 후속의 강유전체층(137)(도 6 참조)이 편향적으로 형성될 수 있으므로, 중성 상태로 사용하는 것이 바람직하다. 본 발명의 실시예들에 따르면, 상기 표면 처리 공정(R)은 육불화황(SF6) 가스, 사불화탄소(CF4) 가스, 염소(Cl) 가스, 질소(N2) 가스, 산소(O2) 가스, 헬륨(He) 가스, 아르곤(Ar) 가스 등을 중성자 빔 소스로서 반응 챔버 내에 공급하여 상기 중성자 빔을 생성시킨다. 이때, 상기 표면 처리 공정(R)과 제2 하부 전극막(127)의 형성은 동일한 반응 챔버 내에서 인시튜(in-situ)로 수행될 수 있다. 상기 반응 챔버 내에 제공되는 상기 중성자 빔 소스의 도즈(doze) 양은 약 1×1015 원자/cm2 내지 약 1×1018 원자/cm2 정도가 될 수 있다. 예를 들면, 상기 중성자 빔의 도즈 양은 약 1×1016 원자/cm2 정도가 될 수 있다. 또한, 상기 중성자 빔은 약 1keV 이하의 낮은 이온 에너지값으로 인가될 수 있다. 예를 들면, 상기 중성자 빔의 이온 에너지 값은 약 200eV 내지 약 600eV 정도가 될 수 있다. 상기 중성자 빔의 이온 에너지값이 약 1keV를 초과하는 경우에는 금속 산화물을 포함하는 하부 전극층(133)이 식각되는 문제가 발생할 수 있다. Referring to FIG. 5, a surface treatment process R using a neutron beam is performed on the second lower electrode layer 127. Accordingly, the surface of the second lower electrode layer 127 is changed from hydrophobic to a hydrophilic state, and the lower electrode layer 133 is changed into a surface-treated lower electrode layer 133a. Here, the neutron beam may be used in an ionic state, but when the neutron beam is used in an ionic state, the surface of the lower electrode layer 133 may be locally charged so that a subsequent ferroelectric layer 137 (see FIG. 6) is deflected. Since it can be used, it is preferable to use it in a neutral state. According to embodiments of the present invention, the surface treatment process R may include sulfur hexafluoride (SF 6 ) gas, carbon tetrafluoride (CF 4 ) gas, chlorine (Cl) gas, nitrogen (N 2 ) gas, and oxygen (O). 2 ) Gas, helium (He) gas, argon (Ar) gas and the like are supplied into the reaction chamber as a neutron beam source to generate the neutron beam. In this case, the surface treatment process R and the formation of the second lower electrode layer 127 may be performed in-situ in the same reaction chamber. The dose of the neutron beam source provided in the reaction chamber may be about 1 × 10 15 atoms / cm 2 to about 1 × 10 18 atoms / cm 2 . For example, the dose of the neutron beam may be about 1 × 10 16 atoms / cm 2 . In addition, the neutron beam may be applied at a low ion energy value of about 1 keV or less. For example, the ion energy value of the neutron beam may be about 200 eV to about 600 eV. When the ion energy value of the neutron beam exceeds about 1 keV, the lower electrode layer 133 including the metal oxide may be etched.

본 발명의 실시예들에 있어서, 제2 하부 전극막(127)이 스트론튬-루테늄 산화물을 포함하며 상기 중성자 빔 소스로 산소(O2) 가스를 사용하는 표면 처리 공정(R)을 수행하는 경우, 제2 하부 전극막(127) 표면에 산소가 결합되어 루테늄(Ru)의 환원을 방지할 수 있으며, 이에 따라 후속하여 형성되는 강유전체층(137)(도 6 참조) 내 산소 결핍(oxygen vacancy)층이 형성되는 것을 방지할 수 있다. In the embodiments of the present invention, when the second lower electrode layer 127 includes strontium-ruthenium oxide and performs a surface treatment process R using oxygen (O 2 ) gas as the neutron beam source, Oxygen is bonded to the surface of the second lower electrode layer 127 to prevent the reduction of ruthenium (Ru), and thus an oxygen vacancy layer in the ferroelectric layer 137 (see FIG. 6) that is subsequently formed. This can be prevented from forming.

도 6을 참조하면, 표면 처리된 하부 전극층(133a) 상에 강유전체층(137)을 형성한다. 강유전체층(137)은 화학 기상 증착 공정, 유기 금속 화학 기상 증착 공정, 액상 에피택시 공정, 졸-겔 공정, 스퍼터링 공정, 펄스 레이저 증착 공정, 원자층 적층 공정 등을 이용하여 형성될 수 있다. 예를 들면, 강유전체층(137)은 바륨-스트론튬-티타늄 산화물(BST[(Ba,Sr)TiO3]), 스트론튬-티타늄 산화물(SrTiO3), 바륨-티타늄 산화물(BaTiO3), PZT[Pb(Zr,Ti)O3] 및 PLZT[Pb(La,Zr)TiO3] 등과 같은 강유전성을 갖는 금속 산화물을 사용하여 형성될 수 있다. Referring to FIG. 6, a ferroelectric layer 137 is formed on the surface-treated lower electrode layer 133a. The ferroelectric layer 137 may be formed using a chemical vapor deposition process, an organometallic chemical vapor deposition process, a liquid phase epitaxy process, a sol-gel process, a sputtering process, a pulsed laser deposition process, an atomic layer deposition process, or the like. For example, the ferroelectric layer 137 may be formed of barium-strontium-titanium oxide (BST [(Ba, Sr) TiO 3 ]), strontium-titanium oxide (SrTiO 3 ), barium-titanium oxide (BaTiO 3 ), or PZT [Pb. It may be formed using a metal oxide having ferroelectric properties such as (Zr, Ti) O 3 ] and PLZT [Pb (La, Zr) TiO 3 ].

본 발명의 실시예들에 따라 유기 금속 화학 기상 증착 공정을 이용하여 강유전체층(137)을 형성할 경우, 표면 처리된 하부 전극층(133a)이 형성된 기판(100)을 반응 챔버 내에 로딩시킨 후, 상기 반응 챔버를 약 500℃ 내지 약 600℃ 정도의 온도 및 약 1Torr 내지 약 10Torr 정도의 압력으로 유지한다. 이어서, 유기 금속 전구체를 표면 처리된 하부 전극층(133a) 상으로 도입한 다음, 산화제를 공급하여 표면 처리된 하부 전극층(133a) 상에 강유전체층(137)을 형성할 수 있다. 강유전체층(137)이 PZT를 포함하는 경우, 상기 유기 금속 전구체는 납 또는 납을 포함하는 제1 화합물, 지르코늄 또는 지르코늄을 포함하는 제2 화합물, 그리고 티타늄 또는 티타늄을 포함하는 제2 화합물로 이루어질 수 있으며, 상기 산화제는 산소(O2), 오존(O3), 이산화질소(NO2) 또는 산화이질소(N2O)를 포함할 수 있다. When the ferroelectric layer 137 is formed using an organometallic chemical vapor deposition process according to embodiments of the present invention, the substrate 100 on which the surface-treated lower electrode layer 133a is formed is loaded into the reaction chamber. The reaction chamber is maintained at a temperature of about 500 ° C. to about 600 ° C. and a pressure of about 1 Torr to about 10 Torr. Subsequently, the organic metal precursor may be introduced onto the surface-treated lower electrode layer 133a, and then an oxidant may be supplied to form the ferroelectric layer 137 on the surface-treated lower electrode layer 133a. When the ferroelectric layer 137 includes PZT, the organometallic precursor may be formed of lead or a first compound including lead, zirconium or a second compound including zirconium, and a second compound including titanium or titanium. The oxidizing agent may include oxygen (O 2 ), ozone (O 3 ), nitrogen dioxide (NO 2 ) or dinitrogen oxide (N 2 O).

본 발명의 실시예들에 따르면, 강유전체층(137)에 대하여 열처리 공정을 수행하여 강유전체층(137)을 구성하는 물질들을 결정화시킬 수 있다. 예를 들면, 강유전체층(137)은 산소(O2) 가스, 질소(N2) 가스, 아르곤(Ar) 가스, 암모니아(NH4) 가스 또는 이들의 혼합 가스 분위기 하에서 급속 열처리 공정(RTP)으로 열처리될 수 있다. 여기서, 상기 급속 열처리 공정은 약 500℃ 내지 약 650℃ 정도의 온도에서 약 30초 내지 약 3분 동안 수행될 수 있다.According to the exemplary embodiments of the present invention, the ferroelectric layer 137 may be subjected to a heat treatment process to crystallize materials constituting the ferroelectric layer 137. For example, the ferroelectric layer 137 may be subjected to a rapid heat treatment process (RTP) under an oxygen (O 2 ) gas, nitrogen (N 2 ) gas, argon (Ar) gas, ammonia (NH 4 ) gas, or a mixed gas atmosphere thereof. It may be heat treated. Here, the rapid heat treatment process may be performed for about 30 seconds to about 3 minutes at a temperature of about 500 ℃ to about 650 ℃.

도 7을 참조하면, 강유전체층(137) 상에 제1 및 제2 상부 전극막(143, 147)을 포함하는 상부 전극층(153)을 형성한다. 제1 상부 전극막(143)은 강유전체 층(137) 상에 제2 금속 산화물을 전자-빔 증착 공정, 스퍼터링 공정, 화학 기상 증착 공정, 원자층 적층 공정, 펄스 레이저 증착 공정으로 증착하여 형성될 수 있다. 예를 들면, 제1 상부 전극막(143)은 란탄-니켈 산화물(LnNiO3), 스트론튬-루테늄 산화물(SrRuO3), 인듐-주석 산화물(In2Sn2O7), 이리듐 산화물(IrO2) 및 스트론튬-티타늄 산화물(SrTiO3) 등을 사용하여 형성될 수 있다. 상기 스퍼터링 공정을 통하여 제1 상부 전극막(143)을 형성할 경우, 강유전체층(137)이 형성된 기판(100)을 반응 챔버 내에 위치시킨 다음, 상기 반응 챔버 내의 온도 및 압력을 각기 약 300℃ 내지 약 400℃ 및 약 3mTorr 내지 약 10mTorr로 유지한다. 또한, 제1 상부 전극막(143)은 불활성 가스 분위기 하에서 약 300Ｗ 내지 약 1,000Ｗ 정도의 전력을 인가하여 형성될 수 있다. 이 경우, 상기 불활성 가스는 아르곤 가스만을 포함할 수 있다.Referring to FIG. 7, an upper electrode layer 153 including first and second upper electrode layers 143 and 147 is formed on the ferroelectric layer 137. The first upper electrode layer 143 may be formed by depositing a second metal oxide on the ferroelectric layer 137 by an electron-beam deposition process, a sputtering process, a chemical vapor deposition process, an atomic layer deposition process, and a pulse laser deposition process. have. For example, the first upper electrode layer 143 may include lanthanum-nickel oxide (LnNiO 3 ), strontium-ruthenium oxide (SrRuO 3 ), indium-tin oxide (In 2 Sn 2 O 7 ), and iridium oxide (IrO 2 ). And strontium-titanium oxide (SrTiO 3 ). When the first upper electrode layer 143 is formed through the sputtering process, the substrate 100 on which the ferroelectric layer 137 is formed is positioned in the reaction chamber, and then the temperature and pressure in the reaction chamber are about 300 ° C. to about 300 ° C., respectively. It is maintained at about 400 ° C. and about 3 mTorr to about 10 mTorr. In addition, the first upper electrode layer 143 may be formed by applying electric power of about 300 kW to about 1,000 kW in an inert gas atmosphere. In this case, the inert gas may include only argon gas.

제2 상부 전극막(147)은 제2 합금을 제1 상부 전극막(143) 상에 스퍼터링 공정, 전자-빔 증착 공정, 화학 기상 증착 공정, 원자층 적층 공정, 펄스 레이저 증착 공정 등으로 증착하여 형성할 수 있다. 예를 들면, 제2 상부 전극막(147)은 이리듐(Ir), 이리듐 산화물(IrO2), 칼슘-니켈 산화물(CaNiO3), 칼슘-루테늄 산화물(CaRuO3), 스트론튬-루테늄 산화물(SRO), 이리듐-루테늄 합금(IrRu) 등을 사용하여 형성될 수 있다. The second upper electrode layer 147 is deposited on the first upper electrode layer 143 by a sputtering process, an electron beam deposition process, a chemical vapor deposition process, an atomic layer deposition process, a pulse laser deposition process, or the like. Can be formed. For example, the second upper electrode layer 147 may be formed of iridium (Ir), iridium oxide (IrO 2 ), calcium-nickel oxide (CaNiO 3 ), calcium-ruthenium oxide (CaRuO 3 ), or strontium-ruthenium oxide (SRO). , Iridium-ruthenium alloy (IrRu) and the like.

본 발명의 일 실시예에 따라 스퍼터링 공정을 이용하여 제2 상부 전극 막(147)을 형성할 경우, 제1 상부 전극막(143)이 형성된 기판(100)을 반응 챔버 내에 로딩한 다음, 상기 반응 챔버 내의 온도 및 압력을 상온 및 약 3mTorr 내지 약 10 mTorr로 유지한다. 제2 상부 전극막(147)은 불활성 가스 분위기 하에서 약 400W 내지 약 600W의 전력이 인가하여 형성될 수 있다. 이 경우, 상기 불활성 가스는 아르곤 가스만을 포함할 수 있다.When the second upper electrode film 147 is formed by using a sputtering process according to an embodiment of the present invention, the substrate 100 on which the first upper electrode film 143 is formed is loaded into the reaction chamber, and then the reaction is performed. The temperature and pressure in the chamber are maintained at room temperature and from about 3 mTorr to about 10 mTorr. The second upper electrode layer 147 may be formed by applying electric power of about 400 W to about 600 W in an inert gas atmosphere. In this case, the inert gas may include only argon gas.

제2 상부 전극막(147) 상에는 강유전체 캐패시터(160)를 형성하기 위한 하드 마스크(157)를 형성한다. 하드 마스크(157)는 산화물, 질화물, 산질화물 또는 금속 산화물을 화학 기상 증착 공정, 스퍼터링 공정, 전자-빔 증착 공정, 원자층 적층 공정, 펄스 레이저 증착 공정 등으로 증착하여 형성될 수 있다. 예를 들면, 하드 마스크(157)는 실리콘 산화물, 실리콘 질화물, 실리콘 산질화물, 스트론튬-루테늄 산화물을 사용하여 형성될 수 있다.A hard mask 157 is formed on the second upper electrode layer 147 to form the ferroelectric capacitor 160. The hard mask 157 may be formed by depositing an oxide, nitride, oxynitride or metal oxide by a chemical vapor deposition process, a sputtering process, an electron-beam deposition process, an atomic layer deposition process, a pulsed laser deposition process, or the like. For example, the hard mask 157 may be formed using silicon oxide, silicon nitride, silicon oxynitride, strontium-ruthenium oxide.

본 발명의 실시예들에 있어서, 제1 및 제2 상부 전극막(143, 147)을 포함하는 상부 전극층(153)에 대하여 열처리 공정을 수행하여 제1 상부 전극막(143)으로부터 금속의 휘발을 방지하는 동시에 상기 스퍼터링 공정 동안 제2 상부 전극막(147)에 발생된 손상을 큐어링할 수 있다. In embodiments of the present invention, a heat treatment process is performed on the upper electrode layer 153 including the first and second upper electrode layers 143 and 147 to volatilize metal from the first upper electrode layer 143. At the same time, damage caused to the second upper electrode layer 147 during the sputtering process may be cured.

이후에, 하드 마스크(157)를 식각 마스크로 이용하여 상부 전극층(153), 강유전체층(137) 및 표면 개질된 하부 전극층(133a)을 차례로 패터닝함으로써, 절연 구조물(110) 및 패드(120) 상에 하부 전극(135), 강유전체층 패턴(140) 및 상부 전극(155)을 순차적으로 형성한다. 하부 전극(135)은 제1 하부 전극막 패턴(125) 및 제2 하부 전극막 패턴(130)을 포함하며, 상부 전극(155)은 제1 상부 전극막 패 턴(145) 및 제2 상부 전극막 패턴(150)을 포함한다. 이에 따라, 반도체 기판(100) 상에 하부 전극(135), 강유전체층 패턴(140) 및 상부 전극(155)을 포함하는 강유전체 캐패시터(160)가 완성된다.Subsequently, the upper electrode layer 153, the ferroelectric layer 137, and the surface-modified lower electrode layer 133a are sequentially patterned using the hard mask 157 as an etching mask, thereby forming the insulating structure 110 and the pad 120. The lower electrode 135, the ferroelectric layer pattern 140, and the upper electrode 155 are sequentially formed on the substrate. The lower electrode 135 includes a first lower electrode film pattern 125 and a second lower electrode film pattern 130, and the upper electrode 155 includes the first upper electrode film pattern 145 and the second upper electrode. A film pattern 150. Accordingly, the ferroelectric capacitor 160 including the lower electrode 135, the ferroelectric layer pattern 140, and the upper electrode 155 is completed on the semiconductor substrate 100.

본 발명의 다른 실시예들에 따르면, 강유전체 패턴(140) 및 상부 전극(155)을 포함하는 강유전체 캐패시터(160)에 대하여 추가적인 열처리 공정을 수행하여 제1 상부 전극막 패턴(145) 및 강유전체층 패턴(140)을 구성하는 물질들을 결정화시킬 수 있다. 예를 들면, 제1 상부 전극막 패턴(145) 및 강유전체층 패턴(140)은 산소(O2) 가스, 질소(N2) 가스, 아르곤(Ar) 가스, 암모니아(NH4) 가스 또는 이들의 혼합 가스 분위기 하에서 급속 열처리 공정(RTP)으로 열처리될 수 있다. 여기서, 상기 급속 열처리 공정은 약 500℃ 내지 약 650℃ 정도의 온도에서 약 30초 내지 약 3분 동안 수행될 수 있다.According to other embodiments of the present disclosure, an additional heat treatment process is performed on the ferroelectric capacitor 160 including the ferroelectric pattern 140 and the upper electrode 155 to form the first upper electrode layer pattern 145 and the ferroelectric layer pattern. The materials constituting 140 may be crystallized. For example, the first upper electrode layer pattern 145 and the ferroelectric layer pattern 140 may be an oxygen (O 2 ) gas, nitrogen (N 2 ) gas, argon (Ar) gas, ammonia (NH 4 ) gas, or a combination thereof. Heat treatment may be performed by a rapid heat treatment process (RTP) under a mixed gas atmosphere. Here, the rapid heat treatment process may be performed for about 30 seconds to about 3 minutes at a temperature of about 500 ℃ to about 650 ℃.

강유전체 캐패시터의 특성 측정Characterization of Ferroelectric Capacitors

이하, 첨부된 도면들을 참조로 하여 본 발명의 실험예들 및 비교예에 따라 제조된 강유전체 캐패시터들의 강유전적 및 전기적인 특성을 측정한 결과를 설명한다.Hereinafter, with reference to the accompanying drawings will be described the results of measuring the ferroelectric and electrical properties of the ferroelectric capacitors prepared according to the experimental examples and comparative examples of the present invention.

실험예 1Experimental Example 1

기판 상에 스퍼터링 공정을 이용하여 제1 및 제2 하부 전극막을 갖는 하부 전극층을 형성하였다. 상기 제1 하부 전극막은 이리듐을 사용하여 형성하였으며, 상기 제2 하부 전극막은 스트론튬-루테늄 산화물(SrRuO3)을 사용하여 형성하였다. 상기 하부 전극층에 약 1keV 정도의 에너지 하에서 산소(O2) 가스를 공급하여 생성된 산소 중성빔을 형성시켜 상기 하부 전극층의 표면을 상기 하부 전극층의 표면을 소수성에서 친수성 상태로 변화시켰다. The lower electrode layer having the first and second lower electrode films was formed on the substrate by a sputtering process. The first lower electrode layer was formed using iridium, and the second lower electrode layer was formed using strontium-ruthenium oxide (SrRuO 3 ). Oxygen (O 2 ) gas was formed by supplying oxygen (O 2 ) gas to the lower electrode layer under an energy of about 1 keV to change the surface of the lower electrode layer from a hydrophobic state to a hydrophilic state.

상기 표면 처리된 하부 전극층 상에 유기 금속 화학 기상 증착 공정으로 PZT를 증착하여 강유전체층을 형성한 다음, 상기 강유전체층 상에 스퍼터링 공정을 이용하여 스트론튬-루테늄 산화물을 사용하여 제1 상부 전극막을 형성하였다. 상기 제1 상부 전극막 상에 상온에서 이리듐을 스퍼터링하여 제2 상부 전극막을 형성하였다. 상기 제1 및 제2 상부 전극막은 아르곤 가스 분위기 하에서 형성되었다. PZT was deposited on the surface-treated lower electrode layer by an organic metal chemical vapor deposition process to form a ferroelectric layer, and then a first upper electrode layer was formed on the ferroelectric layer using strontium-ruthenium oxide using a sputtering process. . Iridium was sputtered at room temperature on the first upper electrode film to form a second upper electrode film. The first and second upper electrode films were formed under an argon gas atmosphere.

상기 제1 및 제2 상부 전극막을 갖는 상부 전극층이 형성된 기판에 대하여 약 600℃의 온도에서 약 60초 동안 급속 열처리 공정을 수행하였다. 상기 급속 열처리 공정은 산소 가스 분위기 하에서 수행하였다.A rapid heat treatment process was performed on the substrate on which the upper electrode layers having the first and second upper electrode layers were formed at a temperature of about 600 ° C. for about 60 seconds. The rapid heat treatment process was performed under an oxygen gas atmosphere.

상기 상부 전극층, 상기 강유전체층 및 상기 표면 처리된 하부 전극층을 패터닝하여, 상기 기판 상에 하부 전극, 강유전체층 패턴 및 상부 전극을 포함하는 강유전체 캐패시터를 형성하였다.The upper electrode layer, the ferroelectric layer, and the surface-treated lower electrode layer were patterned to form a ferroelectric capacitor including a lower electrode, a ferroelectric layer pattern, and an upper electrode on the substrate.

실험예 2 및 3Experimental Examples 2 and 3

실험예 2 및 3은 실험예 1과 실질적으로 동일한 방법으로 강유전체 캐패시터 를 제조하되, 실험예 2에서는 실험예 1과는 달리 아르곤(Ar) 가스를 공급하여 아르곤 중성자 빔을 형성시켜 하부 전극층을 표면 처리하였으며, 실험예 3에서는 아르곤(Ar) 및 산소(O2)의 혼합 가스를 공급하여 중성자 빔을 형성시켜 하부 전극층을 표면 처리하였다. Experimental Example 2 and 3 to produce a ferroelectric capacitor in substantially the same manner as Experimental Example 1, in Experimental Example 2, unlike Experimental Example 1, by supplying argon (Ar) gas to form an argon neutron beam to surface-treat the lower electrode layer In Experimental Example 3, a mixed gas of argon (Ar) and oxygen (O 2 ) was supplied to form a neutron beam to surface-treat the lower electrode layer.

비교예Comparative example

비교예는 실험예 1과 실질적으로 동일한 방법으로 강유전체 캐패시터를 제조하되, 실험예 1과는 달리 하부 전극층에 중성자 빔을 이용한 표면 개질 공정을 수행하지 않고 강유전체층을 형성하였다. In Comparative Example 1, a ferroelectric capacitor was manufactured in substantially the same manner as in Experimental Example 1. Unlike Experimental Example 1, the ferroelectric layer was formed without performing a surface modification process using a neutron beam on the lower electrode layer.

도 8 내지 도 11은 각각 실험예 1 내지 3 및 비교예에 따른 강유전체 캐패시터들의 강유전체층 형성 후 주사 전자 현미경(SEM)을 이용하여 촬영한 사진들이다.8 to 11 are photographs taken using a scanning electron microscope (SEM) after the ferroelectric layer formation of the ferroelectric capacitors according to Experimental Examples 1 to 3 and Comparative Examples, respectively.

도 8 내지 도 11을 참조하면, 비교예에 따른 강유전체 캐패시터들의 강유전체층의 그레인 사이즈는 약 63nm 정도로 측정되었다. 실험예 1에 따라 질소(N2) 가스로 표면 처리한 후 형성된 강유전체층의 그레인 사이즈는 약 98nm 정도였으며, 실험예 2에 따라 아르곤(Ar) 가스로 표면 처리한 후 형성된 강유전체층의 그레인 사이즈는 약 100nm 정도였고, 실험예 3에 따라 아르곤(Ar) 및 산소(O2)의 혼합 가스로 표면 처리한 후 형성된 강유전체층의 그레인 사이즈는 약 90nm 정도였다. 8 to 11, the grain size of the ferroelectric layer of the ferroelectric capacitors according to the comparative example was measured about 63 nm. The grain size of the ferroelectric layer formed after surface treatment with nitrogen (N 2 ) gas according to Experimental Example 1 was about 98 nm, and argon (Ar) according to Experimental Example 2 The grain size of the ferroelectric layer formed after surface treatment with gas was about 100 nm, and the grain size of the ferroelectric layer formed after surface treatment with a mixed gas of argon (Ar) and oxygen (O 2 ) according to Experimental Example 3 was about 90 nm. It was about.

도 8 내지 도 11에 도시된 바와 같이, 하부 전극층을 중성자 빔을 이용하여 표면 처리한 실험예 1 내지 3에 따른 강유전체 캐패시터가 표면 처리 공정 없이 형성된 비교예에 따른 강유전체 캐패시터에 비하여 강유전체층들의 그레인 사이즈들이 증가되는 특징을 보였다. 이와 같이 강유전체층의 그레인 사이즈가 증가됨에 따라 강유전체 캐패시터가 우수한 강유전적 특성을 가짐을 알 수 있다.As shown in FIGS. 8 to 11, the grain sizes of the ferroelectric layers compared to the ferroelectric capacitors according to the comparative example in which the ferroelectric capacitors according to Experimental Examples 1 to 3 in which the lower electrode layer was surface treated using a neutron beam without a surface treatment process were formed. Showed an increased feature. As the grain size of the ferroelectric layer increases, it can be seen that the ferroelectric capacitor has excellent ferroelectric characteristics.

도 12 내지 도 14는 각각 실험예 1 내지 3에 따라 표면 처리된 하부 전극층들을 구비하는 강유전체 캐패시터들의 전압에 따른 분극-전압 이력(P-V hysteresis) 곡선을 나타내는 그래프들이다. 도 12 내지 도 14에 있어서, "Ⅱ"는 하부 전극층에 중성자 빔의 에너지를 약 200eV 정도로 가하여 표면 처리한 경우의 분극-전압 이력 곡선을 나타내고, "Ⅲ"는 하부 전극층에 중성자 빔의 에너지를 약 600eV로 가하여 표면 처리한 경우의 분극-전압 이력 곡선을 나타낸다. 여기서, 강유전체층은 PZT를 사용하여 약 30nm 정도의 두께로 형성하였다. 12 to 14 are graphs showing polarization-voltage hysteresis curves according to voltages of ferroelectric capacitors having lower electrode layers surface-treated according to Experimental Examples 1 to 3, respectively. 12 to 14, "II" shows a polarization-voltage hysteresis curve when the surface treatment is performed by applying the energy of the neutron beam to the lower electrode layer at about 200 eV, and "III" shows the energy of the neutron beam to the lower electrode layer. The polarization-voltage hysteresis curve in the case of surface treatment by applying at 600 eV is shown. Here, the ferroelectric layer was formed to a thickness of about 30 nm using PZT.

도 12 내지 도 14를 참조하면, 실험예 1 내지 3에 따른 강유전체 캐패시터들은 각기 우수한 분극 보전 특성을 나타냄을 확인할 수 있다. 이에 따라, 실험예 1에 따른 강유전체 캐패시터의 데이터 보존력 등과 같은 전기적인 특성은 상기 강유전체층이 약 30nm 정도까지 얇게 형성되어도 여전히 우수함을 알 수 있다.12 to 14, it can be seen that the ferroelectric capacitors according to Experimental Examples 1 to 3 exhibited excellent polarization preservation characteristics. Accordingly, it can be seen that the electrical properties such as data retention of the ferroelectric capacitor according to Experimental Example 1 are still excellent even when the ferroelectric layer is thinly formed to about 30 nm.

상술한 바와 같이 하부 전극 내 환원성이 강한 원자의 반응에 의하여 이상 계면층이 형성되는 것을 방지하기 위해 중성자 빔을 이용하여 표면 처리함으로써, 하부 전극의 표면 활성화 에너지가 증가되어 강유전체층과의 계면에서 이상 계면층의 발생이 억제될 수 있다. 또한, 표면 처리된 하부 전극을 포함하는 강유전체 캐패시터에서는 강유전체층을 약 30nm 정도로 초박막화하여도 우수한 강유전적 및 전 기적 특성을 확보할 수 있다.As described above, the surface activation energy of the lower electrode is increased by surface treatment using a neutron beam to prevent the formation of the abnormal interface layer by the reaction of the highly reducing atoms in the lower electrode, thereby causing an abnormality at the interface with the ferroelectric layer. Generation of an interfacial layer can be suppressed. In addition, in the ferroelectric capacitor including the surface-treated lower electrode, excellent ferroelectric and electrical characteristics can be secured even if the ferroelectric layer is made ultra thin by about 30 nm.

본 발명에 따르면, 페로브스카이트 결정 구조의 하부 전극에 중성자 빔을 이용한 표면 처리 공정을 수행한 다음, 상기 하부 전극 상에 실질적으로 동일한 결정 구조의 강유전체층을 형성한다. 따라서, 표면 처리된 하부 전극은 표면 활성화 에너지가 증가되어 강유전체층과의 계면에서 이상층(dead layer)의 생성이 억제될 수 있다. 이와 같이 표면 처리된 하부 전극을 포함하는 강유전체 캐패시터가 약 30nm 정도의 매우 얇은 두께의 강유전체층을 구비하여도 강유전체 캐패시터에 요구되는 강유전적 특성 및 전기적 특성을 확보할 수 있다.According to the present invention, after performing a surface treatment process using a neutron beam on the lower electrode of the perovskite crystal structure, a ferroelectric layer having substantially the same crystal structure is formed on the lower electrode. Therefore, the surface-treated lower electrode can increase the surface activation energy, thereby suppressing the generation of a dead layer at the interface with the ferroelectric layer. Even if the ferroelectric capacitor including the surface-treated lower electrode has a very thin ferroelectric layer of about 30 nm, the ferroelectric characteristics and the electrical characteristics required for the ferroelectric capacitor can be secured.

상술한 바에 있어서는 본 발명의 실시예들을 참조하여 설명하였지만, 해당 기술 분야에 통상의 지식을 가진 자라면 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.Although the above has been described with reference to the embodiments of the present invention, those skilled in the art may vary the present invention without departing from the spirit and scope of the present invention as set forth in the claims below. It will be understood that modifications and changes can be made.

도 1은 종래의 얇은 강유전체층을 갖는 강유전체 캐패시터의 분극-전압 이력(P-V hysteresis) 곡선을 나타낸 그래프이다.1 is a graph showing a polarization-voltage hysteresis (P-V hysteresis) curve of a conventional ferroelectric capacitor having a thin ferroelectric layer.

도 2는 본 발명의 실시예들에 따른 강유전체 캐패시터의 단면도를 도시한 것이다.2 illustrates a cross-sectional view of a ferroelectric capacitor according to embodiments of the present invention.

도 3 내지 도 7은 본 발명의 실시예들에 따른 강유전체 캐패시터의 제조 방법을 설명하기 위한 단면도들이다.3 to 7 are cross-sectional views illustrating a method of manufacturing a ferroelectric capacitor according to embodiments of the present invention.

도 8은 본 발명의 실험예 1에 따른 강유전체 캐패시터의 주사 전자 현미경(SEM) 사진이다.8 is a scanning electron microscope (SEM) photograph of a ferroelectric capacitor according to Experimental Example 1 of the present invention.

도 9는 본 발명의 실험예 2에 따른 강유전체 캐패시터의 주사 전자 현미경(SEM) 사진이다.9 is a scanning electron microscope (SEM) photograph of a ferroelectric capacitor according to Experimental Example 2 of the present invention.

도 10은 본 발명의 실험예 3에 따른 강유전체 캐패시터의 주사 전자 현미경(SEM) 사진이다.10 is a scanning electron microscope (SEM) photograph of a ferroelectric capacitor according to Experimental Example 3 of the present invention.

도 11은 본 발명의 비교예에 따른 강유전체 캐패시터의 주사 전자 현미경(SEM) 사진이다.11 is a scanning electron microscope (SEM) photograph of a ferroelectric capacitor according to a comparative example of the present invention.

도 12는 본 발명의 실험예 1에 따른 강유전체 캐패시터에 인가되는 전압에 따른 분극-전압 이력(P-V hysteresis) 곡선을 나타내는 그래프이다.12 is a graph showing a polarization-voltage hysteresis (P-V hysteresis) curve according to a voltage applied to a ferroelectric capacitor according to Experimental Example 1 of the present invention.

도 13은 본 발명의 실험예 2에 따른 강유전체 캐패시터에 인가되는 전압에 따른 분극-전압 이력(P-V hysteresis) 곡선을 나타내는 그래프이다.13 is a graph showing a polarization-voltage hysteresis (P-V hysteresis) curve according to a voltage applied to a ferroelectric capacitor according to Experimental Example 2 of the present invention.

도 14는 본 발명의 실험예 3에 따른 강유전체 캐패시터에 인가되는 전압에 따른 분극-전압 이력(P-V hysteresis) 곡선을 나타내는 그래프이다.14 is a graph showing a polarization-voltage hysteresis (P-V hysteresis) curve according to a voltage applied to a ferroelectric capacitor according to Experimental Example 3 of the present invention.

<도면의 주요부분에 대한 부호의 설명><Description of the symbols for the main parts of the drawings>

100 : 반도체 기판 135 : 하부 전극100 semiconductor substrate 135 lower electrode

137 : 강유전체층 155 : 상부 전극137: ferroelectric layer 155: upper electrode

105 : 하부 구조물 110 : 절연 구조물105: lower structure 110: insulating structure

115 : 개구 118 : 도전막115: opening 118: conductive film

120 : 패드 123 : 제1 하부 전극막120: pad 123: first lower electrode film

125 : 제1 하부 전극막 패턴 127 : 제2 하부 전극막125: first lower electrode film pattern 127: second lower electrode film

130 : 제2 하부 전극막 패턴 133 : 하부 전극층130: second lower electrode film pattern 133: lower electrode layer

133a : 표면개질된 하부전극층 137 : 강유전체층133a: surface-modified lower electrode layer 137: ferroelectric layer

140 : 강유전체층 패턴 143 : 제1 상부 전극막 140: ferroelectric layer pattern 143: first upper electrode film

145 : 제1 상부 전극막 패턴 147 : 제2 상부 전극막145: first upper electrode film pattern 147: second upper electrode film

150 : 제2 상부 전극막 패턴 153 : 상부 전극층150: second upper electrode film pattern 153: upper electrode layer

160 : 강유전체 캐패시터160: ferroelectric capacitor

Claims (10)

기판 상에 형성된 하부 구조물;A bottom structure formed on the substrate; 상기 하부 구조물에 전기적으로 연결되며, 제1 하부 전극막 패턴 및 제2 하부 전극막 패턴을 구비하고 중성자 빔으로 표면 처리된 하부 전극;A lower electrode electrically connected to the lower structure, the lower electrode having a first lower electrode layer pattern and a second lower electrode layer pattern and surface-treated with a neutron beam; 상기 하부 전극 상에 형성된 강유전체층 패턴; 및A ferroelectric layer pattern formed on the lower electrode; And 상기 강유전체층 패턴 상에 형성되며, 제1 상부 전극막 패턴 및 제2 상부 전극막 패턴을 구비하는 상부 전극을 포함하는 강유전체 캐패시터.A ferroelectric capacitor formed on the ferroelectric layer pattern, the ferroelectric capacitor including an upper electrode having a first upper electrode film pattern and a second upper electrode film pattern. 제1항에 있어서, 상기 중성자 빔은 육불화황(SF6) 가스, 사불화탄소(CF4) 가스, 염소(Cl) 가스, 질소(N2) 가스, 산소(O2) 가스, 헬륨(He) 가스 및 아르곤(Ar) 가스로 이루어진 그룹 중에서 선택된 적어도 하나의 가스를 중성자 빔 소스로 사용하여 생성되는 것을 특징으로 하는 강유전체 캐패시터.According to claim 1, The neutron beam is sulfur hexafluoride (SF 6 ) gas, carbon tetrafluoride (CF 4 ) gas, chlorine (Cl) gas, nitrogen (N 2 ) gas, oxygen (O 2 ) gas, helium (He ) At least one gas selected from the group consisting of gas and argon (Ar) gas is generated using a neutron beam source. 제1항에 있어서, 상기 중성자 빔은 200 내지 1,000eV의 이온 에너지값으로 인가되는 것을 특징으로 하는 강유전체 캐패시터.The ferroelectric capacitor of claim 1, wherein the neutron beam is applied at an ion energy value of 200 to 1,000 eV. 제1항에 있어서, 상기 제1 하부 전극막 패턴은 스트론튬-루테늄 산화물(SrRuO3), 이리듐-루테늄 산화물(SrIrO3), 칼슘-루테늄 산화물(CaRuO3), 칼슘-니 켈 산화물(CaNiO3), 바륨-루테늄 산화물(BaRuO3), 바륨-스트론튬-루테늄 산화물((Ba,Sr)RuO3), 이리듐(Ir), 이리듐-루테늄 합금(IrRu), 이리듐 산화물(IrO2), 티타늄-알루미늄 질화물(TiAlN), 티타늄 산화물(TiO2), 루테늄(Ru), 플래티늄(Pt), 지르코늄 산화물(ZrO2), 주석 산화물(SnO2) 및 인듐-주석 산화물(ITO)로 이루어진 그룹으로부터 선택된 적어도 하나를 포함하는 것을 특징으로 하는 강유전체 캐패시터.The method of claim 1, wherein the first lower electrode layer pattern includes strontium-ruthenium oxide (SrRuO 3 ), iridium-ruthenium oxide (SrIrO 3 ), calcium-ruthenium oxide (CaRuO 3 ), and calcium-nickel oxide (CaNiO 3 ). , Barium-ruthenium oxide (BaRuO 3 ), barium-strontium-ruthenium oxide ((Ba, Sr) RuO 3 ), iridium (Ir), iridium-ruthenium alloy (IrRu), iridium oxide (IrO 2 ), titanium-aluminum nitride At least one selected from the group consisting of (TiAlN), titanium oxide (TiO 2 ), ruthenium (Ru), platinum (Pt), zirconium oxide (ZrO 2 ), tin oxide (SnO 2 ), and indium tin oxide (ITO) A ferroelectric capacitor, comprising: 제1항에 있어서, 상기 강유전체층 패턴은 바륨-스트론튬-티타늄 산화물(BST[(Ba,Sr)TiO3]), 스트론튬-티타늄 산화물(SrTiO3), 바륨-티타늄 산화물(BaTiO3), PZT[Pb(Zr,Ti)O3] 및 PLZT[Pb(La,Zr)TiO3]으로 이루어진 그룹 중에서 선택된 어느 하나를 포함하는 것을 특징으로 하는 강유전체 캐패시터.The ferroelectric layer pattern of claim 1, wherein the ferroelectric layer pattern includes barium-strontium-titanium oxide (BST [(Ba, Sr) TiO 3 ]), strontium-titanium oxide (SrTiO 3 ), barium-titanium oxide (BaTiO 3 ), and PZT [ A ferroelectric capacitor comprising any one selected from the group consisting of Pb (Zr, Ti) O 3 ] and PLZT [Pb (La, Zr) TiO 3 ]. 제1항에 있어서, 상기 제1 상부 전극막은 란탄-니켈 산화물, 스트론튬-루테늄 산화물(SRO), 인듐-주석 산화물(ITO), 이리듐 산화물 및 스트론튬-티타늄 산화물로 이루어진 그룹 중에서 선택된 어느 하나를 포함하며, 상기 제2 상부 전극막은 이리듐, 이리듐 산화물, 칼슘-니켈 산화물, 칼슘-루테늄 산화물, 스트론튬-루테늄 산화물(SRO) 및 이리듐-루테늄 합금으로 이루어진 그룹 중에서 선택된 어느 하나를 포함하는 것을 특징으로 하는 강유전체 캐패시터.The method of claim 1, wherein the first upper electrode layer includes any one selected from the group consisting of lanthanum-nickel oxide, strontium-ruthenium oxide (SRO), indium-tin oxide (ITO), iridium oxide, and strontium-titanium oxide. The second upper electrode layer may include any one selected from the group consisting of iridium, iridium oxide, calcium-nickel oxide, calcium-ruthenium oxide, strontium-ruthenium oxide (SRO), and iridium-ruthenium alloy. . 기판 상에 상기 하부 구조물을 형성하는 단계;Forming the substructure on a substrate; 상기 기판 상의 상기 하부 구조물에 전기적으로 연결되며, 제1 하부 전극막 및 제2 하부 전극막을 포함하며, 페로브스카이트형 결정 구조를 갖는 하부 전극층을 형성하는 단계;Forming a lower electrode layer electrically connected to the lower structure on the substrate, the lower electrode layer comprising a first lower electrode layer and a second lower electrode layer and having a perovskite crystal structure; 상기 하부 전극층을 중성자 빔으로 표면 처리하는 단계;Surface treating the lower electrode layer with a neutron beam; 상기 하부 전극층 상에 강유전체층을 형성하는 단계;Forming a ferroelectric layer on the lower electrode layer; 상기 강유전체층 상에 제1 상부 전극막 및 제2 상부 전극막을 포함하는 상부 전극층을 형성하는 단계; 및Forming an upper electrode layer including a first upper electrode film and a second upper electrode film on the ferroelectric layer; And 상기 상부 전극층, 상기 강유전체층, 상기 하부 전극층을 식각하여 하부 전극, 강유전체층 패턴 및 상부 전극을 형성하는 단계를 포함하는 강유전체 캐패시터의 제조 방법.And etching the upper electrode layer, the ferroelectric layer, and the lower electrode layer to form a lower electrode, a ferroelectric layer pattern, and an upper electrode. 제7항에 있어서, 상기 중성자 빔은 육불화황 가스, 사불화탄소 가스, 염소 가스, 질소 가스, 산소 가스, 헬륨 가스 및 아르곤 가스로 이루어진 그룹 중에서 선택된 적어도 하나의 가스를 중성자 빔 소스로 사용하여 생성되는 것을 특징으로 하는 강유전체 캐패시터의 제조 방법.The neutron beam of claim 7, wherein the neutron beam is generated using at least one gas selected from the group consisting of sulfur hexafluoride gas, carbon tetrafluoride gas, chlorine gas, nitrogen gas, oxygen gas, helium gas, and argon gas as a neutron beam source. Method for producing a ferroelectric capacitor, characterized in that. 제8항에 있어서, 상기 중성자 빔 소스의 도즈(doze) 양은 1×1015원자/cm2 내 지 1×1018원자/cm2인 것을 특징으로 하는 강유전체 캐패시터의 제조 방법.The method of claim 8, wherein the dose of the neutron beam source is 1 × 10 15 atoms / cm 2 to 1 × 10 18 atoms / cm 2 . 제8항에 있어서, 상기 중성자 빔은 1keV 이하의 이온 에너지값으로 인가되는 것을 특징으로 하는 강유전체 캐패시터의 제조 방법.The method of manufacturing a ferroelectric capacitor according to claim 8, wherein the neutron beam is applied at an ion energy value of 1 keV or less.
KR1020070118958A 2007-11-21 2007-11-21 Ferroelectric capacitor and method of manufacturing a ferroelectric capacitor KR20090052455A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070118958A KR20090052455A (en) 2007-11-21 2007-11-21 Ferroelectric capacitor and method of manufacturing a ferroelectric capacitor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070118958A KR20090052455A (en) 2007-11-21 2007-11-21 Ferroelectric capacitor and method of manufacturing a ferroelectric capacitor

Publications (1)

Publication Number Publication Date
KR20090052455A true KR20090052455A (en) 2009-05-26

Family

ID=40860183

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070118958A KR20090052455A (en) 2007-11-21 2007-11-21 Ferroelectric capacitor and method of manufacturing a ferroelectric capacitor

Country Status (1)

Country Link
KR (1) KR20090052455A (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014088691A1 (en) * 2012-12-03 2014-06-12 Advanced Technology Materials Inc. IN-SITU OXIDIZED NiO AS ELECTRODE SURFACE FOR HIGH k MIM DEVICE
CN108470735A (en) * 2018-04-10 2018-08-31 湘潭大学 A kind of reinforcement means of the anti-single particle disturbance of ferroelectric memory
KR102399957B1 (en) * 2021-01-25 2022-05-19 강원대학교산학협력단 Manufacturing method of ferroelectric thin film and the same manufactured thereby
KR20230062205A (en) 2021-10-29 2023-05-09 서울과학기술대학교 산학협력단 Capacitor for semiconductor device and mlcc

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014088691A1 (en) * 2012-12-03 2014-06-12 Advanced Technology Materials Inc. IN-SITU OXIDIZED NiO AS ELECTRODE SURFACE FOR HIGH k MIM DEVICE
US10475575B2 (en) 2012-12-03 2019-11-12 Entegris, Inc. In-situ oxidized NiO as electrode surface for high k MIM device
CN108470735A (en) * 2018-04-10 2018-08-31 湘潭大学 A kind of reinforcement means of the anti-single particle disturbance of ferroelectric memory
CN108470735B (en) * 2018-04-10 2020-06-30 湘潭大学 Reinforcing method for resisting single-particle disturbance of ferroelectric memory
KR102399957B1 (en) * 2021-01-25 2022-05-19 강원대학교산학협력단 Manufacturing method of ferroelectric thin film and the same manufactured thereby
KR20230062205A (en) 2021-10-29 2023-05-09 서울과학기술대학교 산학협력단 Capacitor for semiconductor device and mlcc

Similar Documents

Publication Publication Date Title
KR100763559B1 (en) Method of forming a ferroelectric layer and method of manufacturing a ferroelectric capacitor
KR100729231B1 (en) Ferroelectric structure, method of forming the ferroelectric structure, semiconductor device including the ferroelectric structure, and method of manufacturing the ferroelectric structure
US6890769B2 (en) Ferroelectric capacitor having upper electrode lamination and manufacture thereof
JP6287278B2 (en) Semiconductor device and manufacturing method thereof
KR100718267B1 (en) Ferroelectric structure, Method of forming the ferroelectric structure, Semiconductor device having the ferroelectric structure and Method of manufacturing the semiconductor device
US20090061538A1 (en) Methods of forming ferroelectric capacitors and methods of manufacturing semiconductor devices using the same
JP4800627B2 (en) Ferroelectric memory device
JPH1154718A (en) Integrated circuit device having buffer film constituted of metal oxide film which is stabilized by low temperature treatment, and its manufacture
US8120087B2 (en) Ferroelectric capacitor with underlying conductive film
US20040072401A1 (en) Method for forming capacitor
US8729707B2 (en) Semiconductor device
US20060263909A1 (en) Methods of fabricating thin ferroelectric layers and capacitors having ferroelectric dielectric layers therein
US7939347B2 (en) Semiconductor device manufacturing method
KR101084408B1 (en) Semiconductor device and process for producing the semiconductor device
KR100382719B1 (en) Semiconductor device comprising ferroelectric capacitor and method of manufacturing the same
KR20090052455A (en) Ferroelectric capacitor and method of manufacturing a ferroelectric capacitor
US7368300B2 (en) Capacitor in semiconductor device and method for fabricating the same
KR101227446B1 (en) Method of forming a ferro-electric layer and method of manufacturing a ferro-electric capacitor
US20050255663A1 (en) Semiconductor device and method of manufacturing the same
JP2007081443A (en) Semiconductor device and method of manufacturing the same
JP7395823B2 (en) Semiconductor device and its manufacturing method
US7300805B2 (en) Method of manufacturing a ferroelectric capacitor
KR100925028B1 (en) A dielectric layer, forming method thereof and a capacitor of semiconductor device and forming method thereof using the same
JP2007103769A (en) Semiconductor device
KR20090026458A (en) Ferroelectric capacitor and method of manufacturing the same

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid