KR20090051529A - Active ic chip embedded multilayer flexible printed circuit board and method of making the same - Google Patents
Active ic chip embedded multilayer flexible printed circuit board and method of making the same Download PDFInfo
- Publication number
- KR20090051529A KR20090051529A KR1020070117968A KR20070117968A KR20090051529A KR 20090051529 A KR20090051529 A KR 20090051529A KR 1020070117968 A KR1020070117968 A KR 1020070117968A KR 20070117968 A KR20070117968 A KR 20070117968A KR 20090051529 A KR20090051529 A KR 20090051529A
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- adhesive material
- core substrate
- copper foil
- prepreg
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/03—Use of materials for the substrate
- H05K1/0393—Flexible materials
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/115—Via connections; Lands around holes or via connections
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
- H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3457—Solder materials or compositions; Methods of application thereof
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
내장되는 능동 IC 칩의 두께에 맞추어 절연층의 두께를 조절하고 굴곡성을 향상시키며 능동 IC 칩에 손상을 주지 않기 위하여, (ⅰ) 연성 코어 기판에 비아홀(via hole)을 형성하는 단계, (ⅱ) 상기 연성 코어 기판의 적어도 일 면의 동박층에 내층 회로패턴을 형성하는 단계, (ⅲ) 상기 연성 코어 기판의 적어도 일 면에 전기소자를 부착하는 단계, (ⅳ) 상기 연성 코어 기판의 적어도 일 면에 적어도 상기 전기소자를 매립하도록 접착물질을 형성하는 단계, (ⅴ) 프리프레그- 동박층을 동박층이 외부를 향하도록 상기 접착물질 위에 부착하는 단계, (ⅵ) 상기 전기소자 및 내층 회로패턴을 상기 프리프레그-동박층에 전기적으로 접속하기 위하여 비아홀을 형성하는 단계, 및 (ⅵ) 상기 프리프레그-동박층에 외층 회로패턴을 형성하는 단계를 포함하는 전기소자 내장 다층 연성 인쇄회로기판 제조 방법 및 전기소자 내장 다층 연성 인쇄회로기판을 제공한다.(I) forming via holes in the flexible core substrate in order to adjust the thickness of the insulating layer according to the thickness of the embedded active IC chip, to improve bendability, and not to damage the active IC chip, (ii) Forming an inner circuit pattern on at least one copper foil layer of the flexible core substrate, (i) attaching an electrical element to at least one surface of the flexible core substrate, (iii) at least one surface of the flexible core substrate Forming an adhesive material so as to embed at least the electric element therein, (i) attaching a prepreg-copper foil layer on the adhesive material so that the copper foil layer faces outward, and (i) the electric element and the inner circuit pattern Forming a via hole to electrically connect to the prepreg-copper layer, and (iii) forming an outer circuit pattern on the prepreg-copper layer. It provides a multi-layer flexible printed circuit board manufacturing method and the electric device built in the multi-layer flexible printed circuit board.
전기소자 내장, 연성 인쇄회로기판, 연성 동박적층필름, 굴곡성 Built-in electric element, flexible printed circuit board, flexible copper clad laminated film, flexible
Description
본 발명은 전기소자 내장 다층 연성 인쇄회로기판(Flexible Printed Circuit Board, 이하 FPCB라고 함) 및 그 제조 방법에 관한 것으로서, 더 상세하게는 부피를 감소시키고 굴곡성을 향상시키며 솔더 레지스트층 코팅 및 표면 처리가 우수하며 능동 IC 칩에 손상을 주지 않는 능동 IC 칩을 내장한 다층 FPCB 및 그 제조 방법에 관한 것이다.BACKGROUND OF THE
전자 제품이 소형화되고 얇아짐에 따라 이에 부응하기 위하여 PCB 기판에 저항, 콘덴서와 같은 수동 소자를 내장하는 수동소자 내장 기술뿐만 아니라 IC 칩과 같은 능동 소자를 PCB 기판에 내장하는 능동소자 내장 기술이 이슈가 되고 있다. 왜냐하면 기판 표면에 능동 소자를 내장하게 되면, 부품 집적도를 향상시켜 빠른 응답 속도를 구현할 수 있고 전기적 성능을 향상시킬 수 있기 때문이다. As electronic products become smaller and thinner, in order to meet this problem, passive element embedding technology that embeds passive elements such as resistors and capacitors on the PCB substrate, as well as active element embedding technology that embeds active elements such as IC chips on the PCB substrate It is becoming. This is because embedding active devices on the substrate surface improves component integration, resulting in faster response times and improved electrical performance.
이러한 능동소자 내장 기술에서는 3D 설계의 용이성, 응답속도 성능 및 노이즈 발생 측면에서, FPCB가 얇고 부피가 작을수록 그리고 굴곡성이 좋을수록 유리하 다.This active element embedded technology is advantageous in terms of ease of 3D design, response speed performance and noise generation, the thinner, smaller volume and better bendability of the FPCB.
종래의 능동 IC 칩 내장 다층 FPCB의 제조 방법에 대하여 간단히 설명하면, 내층 코어 기판을 패터닝한 후, 코어 기판의 일 면에 접착제를 도포하여 능동 IC 칩을 접착한다. 그러고 나서 능동 IC 칩과 외부와의 절연을 위하여 능동 IC 칩이 접착된 코어 기판의 각 면에 RCC(resin coated copper foil)를 접합한다. 이후 외부 동박층을 패터닝하고 층간 회로패턴의 배선을 연결한 후, 외부 동박층 위에 솔더 레지스트를 형성함으로써 제조가 이루어지게 된다.A brief description will be made of a conventional method for manufacturing an active IC chip-embedded multilayer FPCB. After patterning the inner core substrate, an active IC chip is adhered by applying an adhesive to one surface of the core substrate. Then, a resin coated copper foil (RCC) is bonded to each side of the core substrate to which the active IC chip is bonded to insulate the active IC chip from the outside. After the patterning of the outer copper foil layer and connecting the wiring of the interlayer circuit pattern, the manufacturing is made by forming a solder resist on the outer copper foil layer.
그런데, 이와 같이 IC 칩과 외부와의 절연을 위한 절연층으로서 RCC를 사용하는 경우 다음과 같은 문제점이 있다.However, when using the RCC as an insulating layer for the insulation between the IC chip and the outside as described above has the following problems.
일반적으로 상용화된 RCC의 두께는 능동 IC 칩의 두께보다 얇고, 상용화된 RCC의 두께는 이미 정해진 규격에 따라 한정되어 있으며 다양하지 않다. 따라서 능동 IC 칩을 연마(grinding)하게 되는데, 이러한 능동 IC 칩의 두께는 50~100㎛로 매우 얇아서 고도의 연마 기술이 필요하다는 문제점이 있다.In general, the thickness of a commercialized RCC is thinner than that of an active IC chip, and the thickness of a commercialized RCC is limited according to a predetermined standard and is not varied. Therefore, the active IC chip is ground, and the thickness of the active IC chip is very thin, such as 50 to 100 μm, which requires a high level of polishing technology.
그리고 FPCB의 절연층의 두께는 능동 IC 칩 및 RCC의 두께에 의해 결정되는데, 상용화된 RCC의 수지(resin)의 두께는 60~80㎛로 이미 정해져 있으므로 능동 IC 칩의 종류에 따라 FPCB의 절연층의 두께를 조절할 수 없다. 이는 고밀도 패키지 제품의 전체 부피를 증가시키게 되고, 절연층의 두께 증가로 인하여 굴곡성 및 3D 설계가 어려워져서 응답속도가 저하되고 노이즈 발생에 취약해진다는 문제점이 있다.The thickness of the insulating layer of the FPCB is determined by the thicknesses of the active IC chip and the RCC. Since the thickness of the commercially available RCC resin is already set at 60 to 80 μm, the insulating layer of the FPCB is depending on the type of the active IC chip. You can't adjust the thickness. This increases the overall volume of the high-density package product, and due to the increase in the thickness of the insulating layer, the flexibility and 3D design becomes difficult, resulting in a low response speed and vulnerable to noise.
또한, 절연층으로서 에폭시 수지를 이용하는데, 에폭시 수지의 특성상 굴곡 성이 좋지 않아서 3D 설계가 용이하지 않다는 문제점이 있으며, 절연층 형성시 능동 IC 칩의 두께로 인해 표면 평탄도를 해치므로 솔더 레지스트 코팅 및 표면 처리 공정의 진행시 솔더 레지스트 표면의 뭉침 현상이나 표면 처리가 잘 되지 않는 문제점이 있다. 뿐만 아니라 RCC를 접착하기 위하여 열압착 방식을 사용하여야 하는데, 이 경우 능동 IC 칩에 손상을 주게 되는 문제점도 안고 있다. 그리고 열압착 방식을 사용하기 때문에 연성 코어 기판의 양 면에 동일한 물성의 RCC를 사용하여야 하는 제약으로 인하여 전체 두께가 두꺼워질 수 있는 문제점도 있다.In addition, an epoxy resin is used as the insulating layer, which has a problem in that 3D design is not easy due to poor flexibility due to the characteristics of the epoxy resin, and solder resist coating because the surface flatness is damaged due to the thickness of the active IC chip when forming the insulating layer. And there is a problem that the surface of the solder resist surface agglomeration phenomenon or surface treatment is not well progressed. In addition, a thermocompression method should be used to bond the RCC. In this case, the active IC chip may be damaged. In addition, there is a problem in that the overall thickness becomes thick due to the limitation of using RCC having the same physical properties on both sides of the flexible core substrate since the thermocompression bonding method is used.
본 발명은, 내장되는 능동 IC 칩의 두께에 맞추어 절연층의 두께를 조절하고 굴곡성을 향상시키며, 능동 IC 칩에 손상을 주지 않는 능동소자 내장형 다층 연성 FPCB 및 그 제조 방법을 제공하고자 한다.The present invention provides an active element-embedded multilayer flexible FPCB and a method of manufacturing the same, which adjust the thickness of the insulating layer and improve the bendability according to the thickness of the embedded active IC chip, and do not damage the active IC chip.
상기한 과제를 해결하기 위하여, 본 발명의 일 측면에 의하면 (ⅰ) 연성 코어 기판에 비아홀(via hole)을 형성하는 단계, (ⅱ) 상기 연성 코어 기판의 적어도 일 면의 동박층에 내층 회로패턴을 형성하는 단계, (ⅲ) 상기 연성 코어 기판의 적어도 일 면에 전기소자를 부착하는 단계, (ⅳ) 상기 연성 코어 기판의 적어도 일 면에 적어도 상기 전기소자를 매립하도록 접착물질을 형성하는 단계, (ⅴ) 프리프레그-동박층을 동박층이 외부를 향하도록 상기 접착물질 위에 부착하는 단계, (ⅵ) 상기 전기소자 및 내층 회로패턴을 상기 프리프레그-동박층에 전기적으로 접속하기 위하여 비아홀을 형성하는 단계, 및 (ⅵ) 상기 프리프레그-동박층에 외층 회로패턴을 형성하는 단계를 포함하는 전기소자 내장 다층 연성 인쇄회로기판 제조 방법을 개시한다.In order to solve the above problems, according to an aspect of the present invention, (i) forming a via hole in the flexible core substrate, (ii) an inner circuit pattern on the copper foil layer on at least one surface of the flexible core substrate Forming an adhesive material on at least one surface of the flexible core substrate, (i) forming an adhesive material to embed the electrical device on at least one surface of the flexible core substrate, (Iii) attaching a prepreg-copper foil layer on the adhesive material with the copper foil layer facing outward; (iii) forming a via hole for electrically connecting the electrical element and the inner circuit pattern to the prepreg-copper layer. And (iii) forming an outer circuit pattern on the prepreg-copper layer.
상기 접착물질은 페이스트(paste)형 접착제이거나 본딩 시트(bonding sheet)일 수 있다. 상기 프리프레그-동박층은 폴리이미드(Polyimide) 수지에 동박층이 형성된 PI 수지 필름일 수 있다. 상기 PI 수지 필름은 진공 적층 방법에 의하여 상기 접착물질에 접착될 수 있다.The adhesive material may be a paste adhesive or a bonding sheet. The prepreg-copper foil layer may be a PI resin film having a copper foil layer formed on a polyimide resin. The PI resin film may be attached to the adhesive material by a vacuum lamination method.
본 발명의 또 다른 측면에 의하면, 본 발명은 (ⅰ) 적어도 일 면에 내층 회로패턴이 형성된 연성 코어 기판, (ⅱ) 상기 연성 코어 기판의 적어도 일 면에 부착되며, 외부와의 전기 접속을 위한 전극 패드가 형성된 전기소자, (ⅲ) 적어도 상기 전기소자를 매립하도록 상기 연성 코어 기판의 적어도 일 면에 각각 형성된 접착물질층, (ⅳ) 상기 각 접착물질층 위에 배치된 프리프레그-동박층, (ⅴ) 상기 프리프레그-동박층의 외층 회로패턴과 상기 전기소자 및 내층 회로패턴을 전기적으로 접속하도록 형성된 비아홀, 및 (ⅵ) 상기 외층 회로패턴 위에 형성된 보호층을 포함하는 전기소자 내장 다층 연성 인쇄회로기판을 개시한다.According to another aspect of the invention, the present invention is (i) a flexible core substrate having an inner layer circuit pattern formed on at least one surface, (ii) attached to at least one surface of the flexible core substrate, for electrical connection with the outside (I) an adhesive layer formed on at least one surface of the flexible core substrate so as to embed at least the electrical element, (iii) a prepreg-copper layer disposed on each of the adhesive layer, Iii) a via hole formed to electrically connect the outer circuit pattern of the prepreg-copper layer with the electrical element and the inner circuit pattern, and (iii) a protective layer formed on the outer circuit pattern. Start the substrate.
본 발명에 따르면, 접착물질층 및 절연층의 두께를 능동 IC 칩의 두께에 맞춰 조절함으로써 전기소자 내장 다층 FPCB의 전체 두께를 얇게 할 수 있고 굴곡성이 향상된다. 그럼으로써 3D 설계가 용이해져서 응답속도도 향상되고 노이즈 발생도 감소되는 효과가 있다.According to the present invention, by adjusting the thickness of the adhesive material layer and the insulating layer in accordance with the thickness of the active IC chip, it is possible to reduce the overall thickness of the multi-layer FPCB embedded in the electrical device and improve the flexibility. This facilitates 3D design, improving response speed and reducing noise.
또한, 절연층으로서 에폭시 수지 대신에 폴리이미드 수지를 사용하기 때문에 굴곡성이 우수해짐으로써 3D 설계가 용이해져서 응답속도도 향상되고 노이즈 발생도 감소시킬 수 있다.In addition, since the polyimide resin is used as the insulating layer instead of the epoxy resin, the flexibility is excellent, thereby facilitating 3D design, thereby improving response speed and reducing noise.
그리고 접착물질층에 PI 수지 필름을 접착할 때 진공 적층 방법을 사용하기 때문에 능동 IC 칩에 발생할 수 있는 손상을 최소화시킬 수 있다. In addition, since the vacuum lamination method is used to bond the PI resin film to the adhesive material layer, damage to the active IC chip can be minimized.
뿐만 아니라, 접착물질로서 페이스트형 접착제를 도포할 경우, 도포면이 평탄해지기 때문에 표면 평탄도가 우수하여 솔더 레지스트 코팅 및 표면 처리 공정의 진행시 솔더 레지스트 표면의 뭉침 현상이나 표면 처리가 잘 되지 않는 현상이 발생하지 않는 장점이 있다. In addition, when the paste-type adhesive is applied as an adhesive material, the coated surface becomes flat, so the surface flatness is excellent, so that the solder resist surface is not aggregated or surface treatment is poor during the solder resist coating and surface treatment processes. This has the advantage of not occurring.
이하에서는 첨부된 도면들을 참고하여 본 발명의 실시예에 따른 능동소자 내장형 다층 연성 인쇄회로기판 및 그 제조 방법을 상세하게 설명한다.Hereinafter, an active element-embedded multilayer flexible printed circuit board and a manufacturing method thereof according to an embodiment of the present invention will be described in detail with reference to the accompanying drawings.
도 1은 본 발명의 일 실시예에 따른 전기소자 내장 다층 연성 인쇄회로기판의 단면도이다. 도 1을 참조하면, 본 실시예에 따른 전기소자 내장 다층 연성 인쇄회로기판은 연성 코어 기판(1), 능동 IC 칩(10), 접착물질(15), 프리프레그-동박층(20), 및 비아홀(1b, 20a)을 구비한다.1 is a cross-sectional view of an electric device-embedded multilayer flexible printed circuit board according to an exemplary embodiment of the present invention. Referring to FIG. 1, a multilayer flexible printed circuit board having an electric device according to the present embodiment may include a
연성 코어 기판(1)은 휘어질 수 있는 내층 코어 기판으로서, 일 실시예로서 연성 동박적층필름(Flexible Copper Clad Laminate, 이하 FCCL'이라고 함)이 사용될 수 있다. FCCL(1)은 폴리이미드 필름이나 폴리에스터 필름에 동박이 입혀진 것이다. 도 1에 도시된 실시예의 경우, FCCL(1)의 양면, 즉 상면과 하면에 각각 동박이 입혀져 있다. 그러나 본 발명의 보호범위는 도 1에 도시된 FCCL(1)에 한정되지 아니하며 다른 구조의 FCCL 또는 다른 재료의 코어 기판도 포함됨은 물론이다.The
연성 코어 기판(1)은 양면에 형성된 내층 회로패턴(1a) 사이의 층간 배선을 위하여 비아홀(1b)이 형성되어 있다. 형성된 비아홀(1b)의 내벽을 도금하는 등의 방법에 의하여 각 회로패턴(1a)층간에 배선이 연결된다.In the
그러고 나서 연성 코어 기판(1)의 일 면 또는 양 면에 있는 동박층에는 내층 회로패턴(1a)이 형성될 수 있다. 내층 회로패턴(1a)은 부식법, 예를 들면 정면처 리, 감광성 필름 적층, 노광, 현상, 식각 및 박리 공정에 의해 형성될 수 있다. 내층 회로패턴(1a)은 이와 달리, 연성 코어 기판(1)의 양면에 회로패턴(1a)이 형성된 이후에 비아홀(1b)을 형성하는 것도 가능하다.Then, an
연성 코어 기판(1)의 일 면에는 전기 소자, 예를 들면 능동 IC 칩(10)이 접착된다. 능동 IC 칩(10)은 접착물질(15)에 의하여 접착될 수 있다. 능동 IC 칩(10)의 상면, 즉 접착되는 면의 반대면에는 외부와의 전기 접속을 위한 전극 패드(10a)가 형성되어 있다. 능동 IC 칩(10)의 두께는 일반적으로 50~100㎛로 매우 얇다.An electric element, for example, an
연성 코어 기판(1)의 상면과 하면에는 접착물질(15)층이 형성되어 있다. 능동 IC 칩(10)이 배치된 상면의 경우, 접착물질(15)층은 능동 IC 칩(10)을 매립하고 있다. 즉, 접착물질(15)층의 형성 두께는 능동 IC 칩(10)이 매립될 정도로만 두꺼워야 한다. 연성 코어 기판(1)의 하면에도 내층 회로패턴(1a) 등이 모두 매립될 정도로 접착물질(15)층이 형성되어 있다. 접착물질(15)층은 페이스트형 접착제 또는 본딩 시트로 이루어진다. 페이스트형 접착제는 실크 스크린법, 도포법 또는 스프레이법으로 도포된 후 진공 증착 방법으로 PI 수지 필름을 접착시키고 경화된다. 본딩 시트는 B-스테이지 상태로서 본딩 시트위에 PI 수지 필름을 배치시키고 열과 압력을 가하면 액체 상태로 되었다가 경화되어 고체가 된다.The
접착물질(15)층의 위에는 프리프레그-동박층(20)이 배치된다. 본 실시예의 경우, 프리프레그-동박층(20)은 단일층 PI 수지 필름이다. 단일층 PI 수지 필름은 폴리이미드로 된 프리프레그(21)의 일 면에 동박층(22)이 형성된 것이다. 접착물 질(15)층위에는 절연층인 프리프레그(21)층이 접하고 동박층(22)은 바깥쪽을 향하여 배치된다.The prepreg-
단일층 PI 수지 필름(20)상의 외층 회로패턴(22)과 내층 회로패턴(1a) 또는 능동 IC 칩(10)의 전극 패드(10a) 사이의 배선 연결은 비아홀(20a)을 통하여 이루어진다.The wiring connection between the
도 2는 도 1에 도시된 능동소자 내장형 다층 연성 인쇄회로기판의 제조 공정을 나타내는 흐름도이며, 도 3a 내지 3g는 도 1에 도시된 능동소자 내장형 다층 연성 인쇄회로기판의 제조 공정을 나타내는 단면도이다. 도면을 참조하여 본 발명의 실시예에 따른 내장형 다층 연성 인쇄회로기판의 제조 방법을 설명한다.2 is a flowchart illustrating a manufacturing process of an active element embedded multilayer flexible printed circuit board of FIG. 1, and FIGS. 3A to 3G are cross-sectional views illustrating a manufacturing process of an active element embedded multilayer flexible printed circuit board of FIG. 1. A method of manufacturing an embedded multilayer flexible printed circuit board according to an embodiment of the present invention will be described with reference to the drawings.
먼저, 도 3a에 도시된 바와 같이, 연성 코어 기판(1)에 비아홀(1b)을 형성한다.(S10) 연성 코어 기판(1)은 휘어질 수 있는 내층 코어 기판으로서, 일 실시예로서 FCCL이 사용될 수 있다. FCCL은 PI나 폴리에스터 필름에 동박이 입혀진 것으로서, 본 실시예에서 사용된 FCCL은 그 상면과 하면에 각각 동박이 입혀져 있는 FCCL이다. 비아홀(1b)은 다양한 방법으로 형성될 수 있다. 예를 들면, 비아홀(1b)은 기계적 드릴이나 레이저를 이용한 드릴을 함으로써 형성할 수 있다. First, as shown in FIG. 3A, the via hole 1b is formed in the
다음으로 도 3b에 도시된 바와 같이, 형성된 비아홀(1b)의 내벽을 도금하는 등의 방법에 의하여 상층과 하층 사이의 배선을 연결하는 동시에 내층 회로패턴(1a)을 형성한다.(S20) 비아홀(1b) 내벽의 도금은 무전해 동도금을 행한 후 전해 동도금을 행함으로써 가능하다. 왜냐하면 비아홀의 내벽은 절연체로 되어 있기 때문에 무전해 동도금을 먼저 수행해야 하기 때문이다. Next, as shown in FIG. 3B, the
전해 동도금은 연성 코어 기판(1)의 전체 면에 대하여 이루어질 수 있다. 그리고 내층 회로패턴(1a)은 부식법, 예를 들면 정면처리 공정, 감광성 필름 적층 공정, 노광 공정, 현상 공정, 식각 공정 및 박리 공정에 의해 형성될 수 있다. 이 경우, 공정 중에 비아홀(1b) 내벽의 손상을 방지하기 위하여 비아홀을 매립용 잉크로 채우거나 가린 상태에서 내층 회로패턴(1a)을 형성한 후, 매립용 잉크를 제거하게 된다.Electrolytic copper plating may be performed on the entire surface of the
이와 달리, 전해 동도금은 기판면 중 내층 회로패턴(1a)이 될 부분에만 선택적으로 이루어질 수도 있다. 이 경우, 기판(1)의 전체 면과 비아홀(1b)의 내벽에 무전해 동도금을 행한 다음, 그 위에 도금 레지스트 패턴을 형성한다. 도금 레지스트는 기판 표면을 선택적으로 도금하기 위한 것으로, 내층 회로패턴(1a)이 될 부분만 남기고 다른 부분을 덮도록 형성해야 한다. 도금 레지스트 패턴을 형성한 다음 전해 동도금을 실시한다. 이러한 전해 동도금은 패턴 도금이라고도 한다. 그러면 도금 레지스트 패턴이 형성되지 않은 곳에만 전해 동도금이 형성된다. 이후, 배선이 될 부분의 전해 동도금 위에만 솔더 도금을 형성한 후, 식각을 수행하면 도금 레지스트와 그에 대응하는 부분의 무전해 동도금이 식각되고 솔더 도금을 박리하면 전해 동도금이 패턴 형성되어 내층 회로패턴(1a)이 완료된다.Alternatively, the electrolytic copper plating may be selectively performed only on the portion of the substrate surface to be the
다음으로 도 3c에 도시된 바와 같이, 능동 IC 칩(10)과 같은 전기소자(10)를 연성 코어 기판(1)의 일 면에 접착한다.(S30) 전기소자(10)의 접착은 접착물질(15)을 이용하여 실시할 수 있다.Next, as shown in FIG. 3C, the
내층 회로패턴(1a)이 형성되고 전기소자(10)가 접착된 연성 코어 기판(1)의 양 면에 접착물질(15)을 도포한다.(S40) 접착물질(15)로서, 페이스트(paste)형 접착제가 사용될 수 있다. 페이스트형 접착제는 실크 스크린 인쇄법, 도포법 또는 스프레이법에 의해 도포될 수 있다. 실크 스크린 인쇄법은 패턴이 형성된 마스크의 개구부를 통해 페이스트를 통과시켜 원하는 패턴으로 페이스트를 도포하는 방법이다. 도포법은 페이스트형 접착제를 소정의 두께로 도포하는 방법이다. 스프레이법은 페이스트형 접착제를 스프레이(spray) 함으로써 도포하는 방법이다The
이때, 페이스트형 접착제는, 능동 IC 칩(10) 전체를 덮을 정도의 두께이면서, 페이스트형 접착제를 통해 접착되는 프리프레그-동박층(20)을 관통하여 능동 IC 칩(10)의 전극패드(10a)를 외부로 노출시키는 비아(20a)홀을 형성할 수 있을 정도의 두께로 도포되어야 한다. 즉, 상기한 두 조건의 두께 중 더 큰 두께만큼만 도포되면 된다. At this time, the paste adhesive is thick enough to cover the entire
일반적으로 능동 IC 칩(10)의 두께는 50~100㎛이며, 페이스트형 접착제의 도포 두께는 능동 IC 칩(10)의 두께에 맞춰 결정될 수 있다. 이처럼 능동 IC 칩(10)의 두께에 맞춰 최적화되도록 페이스트형 접착제의 도포 두께를 조절할 수 있기 때문에 전기소자 내장 다층 FPCB를 얇게 만들 수 있으며, 굴곡성을 향상시킬 수 있다. 그럼으로써 3D 설계가 용이해져서 응답속도도 향상되고 노이즈 발생도 감소되는 효과가 있다. 또한, RCC를 사용하던 종래의 방식과 비교하였을 때, 능동 IC 칩(10)의 두께를 줄이기 위하여 연마할 필요도 없어지게 된다.In general, the thickness of the
다른 실시예에 따른 접착물질(15)로서, 본딩 시트가 사용될 수 있다. 본딩 시트는 B-스테이지 상태의 물질로서 프리프레그-동박층(20)을 연성 코어 기판(1)에 접착하는 기능을 수행한다. 본딩 시트는 B-스테이지 상태이므로 보통 때는 반 경화상태로 있다고 열과 압력을 가하면 액체 상태로 변화되면서 접착된 후 고체 상태로 다시 변화됨으로써 접착 기능을 수행하는 특징을 가지고 있다. 본딩 시트는 다양한 두께로 출시되기 때문에 능동 IC 칩(10)의 두께에 맞는 본딩 시트를 사용함으로써 접착물질(15)층의 두께를 가능한 얇게 조절할 수 있다. 그러므로 전기소자 내장 다층 FPCB를 얇게 만들 수 있으며, 굴곡성을 향상시킬 수 있다.As the
마찬가지로, 능동 IC 칩(10)이 부착되는 연성 코어 기판(1) 면과 반대 면에도 접착물질(15), 예를 들면 상기한 페이스트형 접착제를 도포하거나 본딩 시트를 부착한다. 이 경우에도, 필요한 만큼의 두께로 페이스트형 접착제를 도포하거나 필요한 만큼의 두께를 가진 본딩 시트를 부착함으로써 가능한 얇은 전기소자 내장 다층 FPCB를 만들 수 있으며, 그럼으로써 굴곡성을 향상시킬 수 있다.Similarly, the
접착물질(15)이 형성된 이후에는 도 3e에 도시된 바와 같이, 프리프레그- 동박층(20)을 배치하고 접착한다.(S50) 일 실시예로서, 프리프레그-동박층(20)은 PI 수지 필름일 수 있다. 단일층 PI 수지 필름은 폴리이미드로 된 프리프레그(21)의 일 면에 동박층(22)이 형성된 것이다. 즉, 단일층 PI 수지 필름은 절연층과 동박층으로 이루어져 있다. After the
PI 수지 필름(20)을 페이스트형 접착제로 된 접착물질(15)층에 접착하는 방법으로 진공 적층 방법이 있다. 즉, PI 수지 필름(20)을 접착물질(15)층에 배치하고 진공을 가하면 PI 수지 필름의 절연층(21)과 접착물질(15)이 서로 접착된다. 그러고 나서 경화 공정을 더 거치면 PI 수지 필름의 절연층(21)이 연성 코어 기판(1)에 접착되어 최외곽 상부면과 하부면에는 동박층(22)이 각각 배치된다.The vacuum lamination method is a method of adhering the
한편, PI 수지 필름(20)을 본딩 시트로 된 접착물질(15)층에 접착하는 방법으로 진공 적층 방법과 열압착 방법이 있다. 진공 적층 방법은 PI 수지 필름(20)을 접착물질(15)층에 배치하고 진공을 가함으로써 PI 수지 필름의 절연층(21)과 접착물질(15)층을 서로 접착시키는 방법이다. 선택적으로 경화 공정을 더 거칠수도 있다. 열압착 방법은 본딩 시트 위에 PI 수지 필름(20)을 배치하고 PI 수지 필름(20)에 열과 압력을 가하여 PI 수지 필름의 절연층(21)과 접착물질(15)층을 서로 접착시키는 방법이다. 선택적으로 경화 공정을 더 거칠수도 있다. On the other hand, there is a vacuum lamination method and a thermocompression method as a method of bonding the
본 실시예에서는 절연층으로서 PI 수지 필름을 사용하는데, PI 수지 필름을 구성하는 폴리이미드 수지는 종래 사용하던 RCC를 구성하는 에폭시 수지에 비하여 굴곡성이 우수하다. 따라서 3D 설계가 용이해져서 응답속도도 향상되고 노이즈 발생도 감소될 수 있다. In this embodiment, a PI resin film is used as the insulating layer. The polyimide resin constituting the PI resin film is superior in flexibility to the epoxy resin constituting the RCC. As a result, 3D design can be facilitated to improve response speed and reduce noise.
그리고 접착물질(15)층에 PI 수지 필름(20)을 접착할 때 진공 적층 방법을 사용하기 때문에 능동 IC 칩(10)에 발생할 수 있는 손상을 최소화시킬 수 있다. In addition, since the vacuum lamination method is used to bond the
또한, 접착물질(15)로서 페이스트형 접착제를 도포할 경우, 도포면이 평탄해지기 때문에 표면 평탄도가 우수하여 솔더 레지스트(23) 코팅 및 표면 처리 공정의 진행시 솔더 레지스트(23) 표면의 뭉침 현상이나 표면 처리가 잘 되지 않는 현상이 발생하지 않는 장점이 있다. In addition, when the paste-like adhesive is applied as the
양 면에 PI 수지 필름(20)을 적층한 이후에는, 도 3f에 도시된 바와 같이, 양 면의 PI 수지 필름(20)에 비아홀(20a)을 형성하고, 내층과 외층 사이의 배선 연결을 행한다.(S60) 이를 위하여 드릴 방법으로 비아홀(20a)을 형성한 후, 비아홀(20a)의 내벽에 도금을 형성하여야 한다. 비아홀(20a) 내벽의 도금은 무전해 동도금을 행한 후 전해 동도금을 행함으로써 가능하다. 왜냐하면 비아홀(20a)의 내벽은 절연체로 되어 있기 때문에 무전해 동도금을 먼저 수행해야 하기 때문이다. After laminating the
전해 동도금은 기판의 전체 면에 대하여 이루어질 수 있다. 그리고 외층 회로패턴(22a)은 부식법, 예를 들면 정면처리 공정, 감광성 필름 적층 공정, 노광 공정, 현상 공정, 식각 공정 및 박리 공정에 의해 형성될 수 있다. 이 경우, 공정 중에 비아홀(20a) 내벽의 손상을 방지하기 위하여 비아홀(20a)을 매립용 잉크로 채우거나 가린 상태에서 외층 회로패턴(22a)을 형성한 후, 매립용 잉크를 제거하게 된다.(S70)Electrolytic copper plating can be made for the entire surface of the substrate. The
이와 달리, 전해 동도금은 기판면 중 외층 회로패턴(22a)이 될 부분만 선택적으로 이루어질 수도 있다. 이 경우, 기판의 전체 면과 비아홀(20a)의 내벽에 무전해 동도금을 행한 다음, 그 위에 도금 레지스트 패턴을 형성한다. 도금 레지스트는 기판 표면을 선택적으로 도금하기 위한 것으로, 배선이 될 부분만 남기고 다른 부분을 덮도록 형성해야 한다. 도금 레지스트 패턴을 형성한 다음 전해 동도금을 실시한다. 이러한 전해 동도금은 패턴 도금이라고도 한다. 그러면 도금 레지스트 패턴이 형성되지 않은 곳에만 전해 동도금이 형성된다. 이후, 외층 회로패턴(22a)이 될 부분의 전해 동도금 위에만 솔더 도금을 형성한 후, 식각을 수 행하면 도금 레지스트와 그에 대응하는 부분의 무전해 동도금이 식각되고 솔더 도금을 박리하면 전해 동도금이 패턴 형성되어 도 3g에 도시된 바와 같이 외층 회로패턴(22a)이 완료된다. 이후 외층 회로패턴(22a)을 보호하기 위하여 보호층이 형성된다. 보호층은 솔더 레지스트(23)를 도포한 후, 부식법에 의하여 외층 회로패턴이 형성된 부분에만 솔더 레지스트(23)를 남김으로써 형성된다.(S80)Alternatively, the electrolytic copper plating may selectively be made of only a portion of the substrate surface to be the outer
본 발명은 전기/전자 및 정보/통신 산업에 이용될 수 있다.The invention can be used in the electrical / electronics and information / communication industries.
도 1은 본 발명의 일 실시예에 따른 능동소자 내장형 다층 연성 인쇄회로기 판의 단면도이다.1 is a cross-sectional view of an active element-embedded multilayer flexible printed circuit board according to an exemplary embodiment of the present invention.
도 2는 도 1에 도시된 능동소자 내장형 다층 연성 인쇄회로기판의 제조 공정을 나타내는 흐름도이다.2 is a flowchart illustrating a manufacturing process of an active element-embedded multilayer flexible printed circuit board illustrated in FIG. 1.
도 3a 내지 3g는 도 1에 도시된 능동소자 내장형 다층 연성 인쇄회로기판의 제조 공정을 나타내는 단면도이다.3A to 3G are cross-sectional views illustrating a manufacturing process of an active element-embedded multilayer flexible printed circuit board illustrated in FIG. 1.
* 도면의 부호에 대한 간단한 설명* Brief description of the symbols in the drawing
1: 연성 코어 기판 1a: 내층 회로패턴1:
1b, 20a: 비아홀 10: 능동 IC 칩1b, 20a: Via Hole 10: Active IC Chip
11: 접착제 15: 접착물질11: adhesive 15: adhesive material
20: PI 수지 필름 21: 프리프레그20: PI resin film 21: prepreg
22: 외층 회로패턴 23: 솔더 레지스트22: outer circuit pattern 23: solder resist
Claims (10)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020070117968A KR101204083B1 (en) | 2007-11-19 | 2007-11-19 | Active IC chip embedded multilayer flexible printed circuit board and Method of making the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020070117968A KR101204083B1 (en) | 2007-11-19 | 2007-11-19 | Active IC chip embedded multilayer flexible printed circuit board and Method of making the same |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20090051529A true KR20090051529A (en) | 2009-05-22 |
KR101204083B1 KR101204083B1 (en) | 2012-11-22 |
Family
ID=40859588
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020070117968A KR101204083B1 (en) | 2007-11-19 | 2007-11-19 | Active IC chip embedded multilayer flexible printed circuit board and Method of making the same |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR101204083B1 (en) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101150036B1 (en) * | 2010-08-11 | 2012-05-30 | 삼성테크윈 주식회사 | Active ic chip embedded multilayer flexible printed circuit board and method of manufacturing the same |
KR101504011B1 (en) * | 2013-06-26 | 2015-03-18 | (주)인터플렉스 | Complex integrated circuit device package manufacturing method |
KR101504010B1 (en) * | 2013-06-26 | 2015-03-18 | (주)인터플렉스 | Integrated circuit device package manufacturing method |
CN116456619A (en) * | 2022-01-10 | 2023-07-18 | 无锡深南电路有限公司 | Manufacturing method of printed circuit board |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100771310B1 (en) | 2006-08-22 | 2007-10-29 | 삼성전기주식회사 | Rigid flexible printed circuit board and fabricating method of the same |
KR100765022B1 (en) | 2006-08-29 | 2007-10-09 | 엘지이노텍 주식회사 | Flexible printed circuit board and manufacture method thereof |
-
2007
- 2007-11-19 KR KR1020070117968A patent/KR101204083B1/en active IP Right Grant
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101150036B1 (en) * | 2010-08-11 | 2012-05-30 | 삼성테크윈 주식회사 | Active ic chip embedded multilayer flexible printed circuit board and method of manufacturing the same |
KR101504011B1 (en) * | 2013-06-26 | 2015-03-18 | (주)인터플렉스 | Complex integrated circuit device package manufacturing method |
KR101504010B1 (en) * | 2013-06-26 | 2015-03-18 | (주)인터플렉스 | Integrated circuit device package manufacturing method |
CN116456619A (en) * | 2022-01-10 | 2023-07-18 | 无锡深南电路有限公司 | Manufacturing method of printed circuit board |
Also Published As
Publication number | Publication date |
---|---|
KR101204083B1 (en) | 2012-11-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100656751B1 (en) | Electronic components embedded pcb and the method for manufacturing thereof | |
KR100584962B1 (en) | Rigid-flexible PCB having a coverlay made from Liquid Crystal Polymer and manufacturing method thereof | |
JP5997260B2 (en) | Printed circuit board and manufacturing method thereof | |
US7768116B2 (en) | Semiconductor package substrate having different thicknesses between wire bonding pad and ball pad and method for fabricating the same | |
WO2007080713A1 (en) | Printed wiring board with built-in semiconductor element, and process for producing the same | |
JP7074409B2 (en) | Built-in element type printed circuit board | |
WO2007126090A1 (en) | Circuit board, electronic device and method for manufacturing circuit board | |
KR100956688B1 (en) | Printed Circuit Board and Manufacturing Method Thereof | |
JP2001028483A (en) | Wiring board, multilayer wiring board, circuit component package, and manufacturing method of wiring board | |
KR20080044174A (en) | Semiconductor package and method for manufacturing the same | |
JP4497548B2 (en) | Wiring board | |
KR20160099934A (en) | Rigid-flexible printed circuit board and method for manufacturing the same | |
JP2008159973A (en) | Electronic component module and circuit board with built-in components incorporating the module | |
KR101204083B1 (en) | Active IC chip embedded multilayer flexible printed circuit board and Method of making the same | |
KR101905879B1 (en) | The printed circuit board and the method for manufacturing the same | |
KR101701380B1 (en) | Device embedded flexible printed circuit board and manufacturing method thereof | |
KR101150036B1 (en) | Active ic chip embedded multilayer flexible printed circuit board and method of manufacturing the same | |
KR100716809B1 (en) | A PCB using the ACF and manufacturing method thereof | |
JP7148278B2 (en) | Wiring board and its manufacturing method | |
KR100699237B1 (en) | Manufacturing Method for Embedded Printed Circuit Board | |
JP4863076B2 (en) | Wiring board and manufacturing method thereof | |
KR100674320B1 (en) | PCB with circuit pattern formed by injection nozzle | |
KR101109287B1 (en) | Printed circuit board with electronic components embedded therein and method for fabricating the same | |
JP2011222962A (en) | Print circuit board and method of manufacturing the same | |
KR101543031B1 (en) | Printed circuit board and method for manufacturing the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20151102 Year of fee payment: 4 |
|
FPAY | Annual fee payment |
Payment date: 20161102 Year of fee payment: 5 |
|
FPAY | Annual fee payment |
Payment date: 20171030 Year of fee payment: 6 |
|
FPAY | Annual fee payment |
Payment date: 20181029 Year of fee payment: 7 |
|
FPAY | Annual fee payment |
Payment date: 20191028 Year of fee payment: 8 |