KR20090049307A - Crystallization method using solution fabricating process and silicon nano-structures - Google Patents
Crystallization method using solution fabricating process and silicon nano-structures Download PDFInfo
- Publication number
- KR20090049307A KR20090049307A KR1020070115517A KR20070115517A KR20090049307A KR 20090049307 A KR20090049307 A KR 20090049307A KR 1020070115517 A KR1020070115517 A KR 1020070115517A KR 20070115517 A KR20070115517 A KR 20070115517A KR 20090049307 A KR20090049307 A KR 20090049307A
- Authority
- KR
- South Korea
- Prior art keywords
- silicon
- thin film
- manufacturing process
- nanostructure
- metal
- Prior art date
Links
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 title claims abstract description 152
- 229910052710 silicon Inorganic materials 0.000 title claims abstract description 152
- 239000010703 silicon Substances 0.000 title claims abstract description 152
- 239000002086 nanomaterial Substances 0.000 title claims abstract description 80
- 238000000034 method Methods 0.000 title claims abstract description 78
- 238000002425 crystallisation Methods 0.000 title claims description 30
- 239000010409 thin film Substances 0.000 claims abstract description 81
- 239000002184 metal Substances 0.000 claims abstract description 64
- 229910052751 metal Inorganic materials 0.000 claims abstract description 64
- 239000000758 substrate Substances 0.000 claims abstract description 38
- 238000004519 manufacturing process Methods 0.000 claims abstract description 36
- 239000007791 liquid phase Substances 0.000 claims abstract description 20
- 229920000548 poly(silane) polymer Polymers 0.000 claims abstract description 19
- 239000003054 catalyst Substances 0.000 claims abstract description 17
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 13
- 238000000151 deposition Methods 0.000 claims abstract description 6
- 239000010931 gold Substances 0.000 claims description 36
- 239000004973 liquid crystal related substance Substances 0.000 claims description 19
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 18
- 229910052737 gold Inorganic materials 0.000 claims description 18
- 239000007787 solid Substances 0.000 claims description 17
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims description 12
- 239000002070 nanowire Substances 0.000 claims description 12
- 239000000843 powder Substances 0.000 claims description 11
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical compound [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 claims description 10
- 238000004528 spin coating Methods 0.000 claims description 7
- 230000003197 catalytic effect Effects 0.000 claims description 6
- 239000002074 nanoribbon Substances 0.000 claims description 5
- CVLHDNLPWKYNNR-UHFFFAOYSA-N pentasilolane Chemical compound [SiH2]1[SiH2][SiH2][SiH2][SiH2]1 CVLHDNLPWKYNNR-UHFFFAOYSA-N 0.000 claims description 5
- 238000003618 dip coating Methods 0.000 claims description 4
- 229910052759 nickel Inorganic materials 0.000 claims description 4
- 239000007921 spray Substances 0.000 claims description 4
- 201000006549 dyspepsia Diseases 0.000 claims description 3
- 208000024798 heartburn Diseases 0.000 claims description 3
- 238000007641 inkjet printing Methods 0.000 claims description 3
- 229910021471 metal-silicon alloy Inorganic materials 0.000 claims description 3
- 239000002073 nanorod Substances 0.000 claims description 3
- 208000024981 pyrosis Diseases 0.000 claims description 3
- 238000012719 thermal polymerization Methods 0.000 claims description 3
- 239000007788 liquid Substances 0.000 abstract description 8
- 229920005591 polysilicon Polymers 0.000 abstract 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 10
- 229910045601 alloy Inorganic materials 0.000 description 6
- 239000000956 alloy Substances 0.000 description 6
- 230000008018 melting Effects 0.000 description 6
- 238000002844 melting Methods 0.000 description 6
- 230000015572 biosynthetic process Effects 0.000 description 5
- 229910052732 germanium Inorganic materials 0.000 description 5
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 5
- 238000003786 synthesis reaction Methods 0.000 description 5
- 230000008025 crystallization Effects 0.000 description 4
- 238000000608 laser ablation Methods 0.000 description 4
- 238000005499 laser crystallization Methods 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 4
- -1 for example Chemical compound 0.000 description 3
- 239000012705 liquid precursor Substances 0.000 description 3
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 3
- 239000000178 monomer Substances 0.000 description 3
- VLKZOEOYAKHREP-UHFFFAOYSA-N n-Hexane Chemical compound CCCCCC VLKZOEOYAKHREP-UHFFFAOYSA-N 0.000 description 3
- 239000002105 nanoparticle Substances 0.000 description 3
- 230000005540 biological transmission Effects 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 239000006185 dispersion Substances 0.000 description 2
- 230000006698 induction Effects 0.000 description 2
- 239000012071 phase Substances 0.000 description 2
- 238000004098 selected area electron diffraction Methods 0.000 description 2
- 239000002904 solvent Substances 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 229910000676 Si alloy Inorganic materials 0.000 description 1
- 229910018619 Si-Fe Inorganic materials 0.000 description 1
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- 229910008289 Si—Fe Inorganic materials 0.000 description 1
- UHYPYGJEEGLRJD-UHFFFAOYSA-N cadmium(2+);selenium(2-) Chemical compound [Se-2].[Cd+2] UHYPYGJEEGLRJD-UHFFFAOYSA-N 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 239000006023 eutectic alloy Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 238000005224 laser annealing Methods 0.000 description 1
- 239000011344 liquid material Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000005543 nano-size silicon particle Substances 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000001953 recrystallisation Methods 0.000 description 1
- SBIBMFFZSBJNJF-UHFFFAOYSA-N selenium;zinc Chemical compound [Se]=[Zn] SBIBMFFZSBJNJF-UHFFFAOYSA-N 0.000 description 1
- 229910000077 silane Inorganic materials 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 238000002834 transmittance Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
- H01L21/02664—Aftertreatments
- H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
- H01L21/02672—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using crystallisation enhancing elements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02524—Group 14 semiconducting materials
- H01L21/02532—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02587—Structure
- H01L21/0259—Microstructure
- H01L21/02603—Nanowires
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/02623—Liquid deposition
Abstract
본 발명은 실리콘 나노 구조체를 이용한 액상 제조 공정 기반의 실리콘 박막 결정화방법에 관한 것으로, 일정 형태의 촉매 금속을 기판 상부에 형성하는 단계와, 상기 촉매 금속을 통해 상기 기판 상부에 결정화된 실리콘 나노 구조체를 형성하는 단계와, 상기 결정화된 실리콘 나노 구조체를 포함한 기판 상부에 액상 제조 공정을 이용하여 폴리실란(Polysilane)을 증착하는 단계와, 상기 폴리실란(Polysilane)을 열처리하여 결정화된 실리콘 박막을 형성하는 단계를 포함함으로써, 실리콘 나노 구조체의 결정성을 이용하여 보다 낮은 온도에서 높은 결정성을 갖는 실리콘박막을 얻을 수 있으며, 액상 제조 공정을 이용하기 때문에 보다 저렴한 비용으로 실리콘박막을 제조할 수 있게 된다.The present invention relates to a method for crystallizing a silicon thin film based on a liquid phase manufacturing process using a silicon nanostructure, the method comprising: forming a catalyst metal of a certain type on a substrate, and forming a silicon nanostructure crystallized on the substrate through the catalyst metal. Forming polysilicon by depositing polysilane on the substrate including the crystallized silicon nanostructure by using a liquid phase manufacturing process, and heat treating the polysilane to form a crystallized silicon thin film. By including, it is possible to obtain a silicon thin film having a high crystallinity at a lower temperature by using the crystallinity of the silicon nanostructure, it is possible to manufacture a silicon thin film at a lower cost because it uses a liquid phase manufacturing process.
다결정 실리콘, 나노 구조체, 폴리실란(Polysilane), 액상 제조 공정 Polycrystalline Silicon, Nanostructures, Polysilane, Liquid Process
Description
본 발명은 실리콘 나노 구조체를 이용한 액상 제조 공정 기반의 실리콘 박막 결정화방법에 관한 것으로, 보다 상세하게는 실리콘 나노 구조체의 결정성을 이용하여 보다 낮은 온도에서 높은 결정성을 갖는 실리콘 박막을 얻을 수 있으며, 액상 제조 공정을 이용하여 보다 저렴한 비용으로 실리콘 박막을 제조할 수 있는 실리콘 나노 구조체를 이용한 액상 제조 공정 기반의 실리콘 박막 결정화방법에 관한 것이다.The present invention relates to a method for crystallizing a silicon thin film based on a liquid phase manufacturing process using a silicon nanostructure, and more specifically, to obtain a silicon thin film having high crystallinity at a lower temperature by using the crystallinity of the silicon nanostructure. The present invention relates to a method for crystallizing a silicon thin film based on a liquid phase manufacturing process using a silicon nanostructure capable of manufacturing a silicon thin film at a lower cost using a liquid phase manufacturing process.
일반적으로, 액정 표시 장치(Liquid Crystal Display; LCD)는 화소 전극, 스토리지 커패시터 및 각 화소를 스위칭하는 박막 트랜지스터(Thin Film Transistor; TFT) 등으로 형성되는 박막 트랜지스터 기판과, 공통 전극으로 형성된 공통 전극 기판 및 상기 기판들 사이에 밀봉된 액정으로 구성된다. 여기서, 액정 표시 장치는 두 기판 사이에 전압을 인가하여 액정을 구동시킨 후 광의 투과율을 제어함으로써 화상을 디스플레이 하게 된다.In general, a liquid crystal display (LCD) includes a thin film transistor substrate formed of a pixel electrode, a storage capacitor, and a thin film transistor (TFT) for switching each pixel, and a common electrode substrate formed of a common electrode. And liquid crystal sealed between the substrates. Here, the liquid crystal display displays an image by controlling a light transmittance after driving a liquid crystal by applying a voltage between two substrates.
이러한 액정 표시 장치의 박막 트랜지스터는, 반도체 층으로써 비정질 실리콘 또는 다결정 실리콘을 주로 사용하여 형성되는데, 비정질 실리콘으로 제조된 박막 트랜지스터(TFT)는 균일성이 우수하여 특성이 안정된 장점을 갖는다.A thin film transistor of such a liquid crystal display device is mainly formed using amorphous silicon or polycrystalline silicon as a semiconductor layer. A thin film transistor (TFT) made of amorphous silicon has excellent uniformity and stable characteristics.
하지만, 비정질 실리콘 박막 트랜지스터(TFT)는 전하 이동도가 낮아 소자의 응답속도가 느리기 때문에 비정질 실리콘 박막 트랜지스터(TFT)는 빠른 응답속도를 요하는 고해상도 표시 패널이나 게이트 또는 데이터 드라이버의 구동 소자에 적용하기에는 어려운 단점이 있다.However, because the amorphous silicon thin film transistor (TFT) has a low charge mobility and a slow response time, the amorphous silicon thin film transistor (TFT) is not suitable for driving a high resolution display panel, a gate, or a data driver driving device that requires a fast response speed. It has a hard disadvantage.
한편, 다결정 실리콘으로 제조된 박막 트랜지스터(TFT)는 전하 이동도가 높아 빠른 응답속도를 요하는 고해상도 표시 패널에 적합할 뿐 아니라 주변 구동 회로들을 표시 패널 내에 내장할 수 있다는 장점을 갖고 있다.On the other hand, a thin film transistor (TFT) made of polycrystalline silicon has an advantage of being suitable for a high resolution display panel requiring high response speed due to its high charge mobility and having peripheral drive circuits embedded in the display panel.
때문에 현재 다결정 실리콘 박막 트랜지스터(TFT)를 이용한 액정 표시 장치(LCD)가 대두되고 있다.As a result, liquid crystal displays (LCDs) using polycrystalline silicon thin film transistors (TFTs) are emerging.
이러한 특성을 갖는 다결정 실리콘 박막은 비정질 실리콘 박막을 높은 열이나 에너지를 통하여 재결정함으로써 형성되는데, 실제로 실리콘의 재결정화를 위해서는 1400℃이상의 고온의 열에너지를 가해야만 한다.A polycrystalline silicon thin film having such characteristics is formed by recrystallizing an amorphous silicon thin film through high heat or energy. Actually, in order to recrystallize silicon, high temperature thermal energy of 1400 ° C. or higher must be applied.
하지만, 고온에서는 유리 기판을 사용할 수 없기 때문에 보다 낮은 온도에서 실리콘을 결정화 할 수 있는 방법이 제시되고 있는데, 그 중, 금속 유도 결정화방법(Metal Induced Crystallization; MIC), 금속 유도 측면 결정화방법(Metal Induced Lateral Crystallization; MILC) 또는 레이저 결정화방법이 일반적으로 알려져 있다.However, since glass substrates cannot be used at high temperatures, a method of crystallizing silicon at lower temperatures has been proposed. Among them, metal induced crystallization (MIC) and metal induced side crystallization (Metal Induced) Lateral crystallization (MILC) or laser crystallization methods are generally known.
먼저, 금속 유도 결정화방법(MIC) 및 금속 유도 측면 결정화방법(MILC)은 실리콘의 재결정화를 위한 녹는점을 낮추기 위해, 실리콘 박막에 금속을 포함시켜 실리콘과 공정 합금(Eutectic Alloy)을 형성시킨다.First, the metal induction crystallization method (MIC) and the metal induction side crystallization method (MILC) form a eutectic alloy with silicon by including a metal in the silicon thin film to lower the melting point for recrystallization of silicon.
하지만 이때 포함시킨 금속은, 박막 트랜지스터(TFT)를 제작하였을 때 누설전류의 원인이 되며, 박막 트랜지스터(TFT)의 오프 커런트(Off Current)를 증가시키게 된다는 문제점이 있다.However, the metal included in this case is a source of leakage current when the TFT is manufactured, and there is a problem in that the OFF current of the TFT is increased.
또한, 레이저 결정화방법은 주로 레이저 열처리 방법(Excimer Laser Annealing; ELA)이 이용되는데, 레이저 열처리 방법(ELA)은 30~200나노초의 짧은 시간동안 레이저빔을 박막에 조사시켜 비정질 실리콘을 용융상태로 만든 후, 냉각함으로써 다결정 실리콘을 형성한다. 이러한 방법은 400℃ 이하의 저온에서도 결정화가 가능하고 형성된 박막의 특성이 우수하기 때문에, 전 세계 액정 표시 장치(LCD)를 양산하는 대부분의 업체에서 사용하고 있다.In addition, the laser crystallization method is mainly used as an Excimer Laser Annealing (ELA), which is a method of irradiating a thin film with a laser beam for a short time of 30 ~ 200 nanoseconds to make amorphous silicon in a molten state After that, polycrystalline silicon is formed by cooling. This method is used by most companies that mass-produce liquid crystal displays (LCDs) in the world because it can crystallize even at a low temperature of 400 ° C. or less and the characteristics of the formed thin film are excellent.
하지만 이러한 방법은 공정 과정이 복잡하고, 공정 단가가 비싸다고 하는 문제점이 있다.However, this method has a problem that the process is complicated, the process cost is expensive.
본 발명은 전술한 문제점을 해결하기 위하여 안출된 것으로서, 본 발명의 목적은 비정질 실리콘 박막으로 형성된 박막 트랜지스터(TFT)의 이동도를 높이기 위해서, 비정질 실리콘박막을 결정화시킬 수 있는 실리콘 나노 구조체를 이용한 액상 제조 공정 기반의 실리콘 박막 결정화방법을 제공하는데 있다.The present invention has been made to solve the above problems, an object of the present invention is to improve the mobility of a thin film transistor (TFT) formed of an amorphous silicon thin film, a liquid phase using a silicon nanostructure that can crystallize the amorphous silicon thin film It is to provide a method for crystallization of silicon thin film based on the manufacturing process.
본 발명의 다른 목적은 실리콘 나노 구조체의 높은 결정성을 이용하여, 낮은 온도에서도 높은 결정성을 갖는 다결정 실리콘 박막을 형성할 수 있는 실리콘 나노 구조체를 이용한 액상 제조 공정 기반의 실리콘 박막 결정화방법을 제공하는데 있다.It is another object of the present invention to provide a silicon thin film crystallization method based on a liquid phase manufacturing process using a silicon nanostructure that can form a polycrystalline silicon thin film having high crystallinity even at a low temperature by using the high crystallinity of the silicon nanostructure. have.
전술한 목적을 달성하기 위하여 본 발명의 제1 측면은, 일정 형태의 촉매 금속을 기판 상부에 형성하는 단계; 상기 촉매 금속을 통해 상기 기판 상부에 결정화된 실리콘 나노 구조체를 형성하는 단계; 상기 결정화된 실리콘 나노 구조체를 포함한 기판 상부에 액상 제조 공정을 이용하여 폴리실란(Polysilane)을 증착하는 단계; 및 상기 폴리실란(Polysilane)을 열처리하여 결정화된 실리콘 박막을 형성하는 단계를 포함하는 실리콘 나노 구조체를 이용한 액상 제조 공정 기반의 실리콘 박막 결정화방법을 제공한다.In order to achieve the above object, a first aspect of the present invention comprises the steps of forming a catalyst metal of some type on the substrate; Forming a crystallized silicon nanostructure on the substrate via the catalytic metal; Depositing polysilane on a substrate including the crystallized silicon nanostructure using a liquid phase manufacturing process; And forming a crystallized silicon thin film by heat-treating the polysilane to provide a silicon thin film crystallization method based on a liquid crystal manufacturing process using a silicon nanostructure.
여기서, 상기 촉매 금속은 금속 박막 또는 금속 파우더의 형태로 하는 것이 바람직하다.Here, the catalyst metal is preferably in the form of a metal thin film or metal powder.
바람직하게는, 상기 금속 박막은 상기 기판 상부에 증착하여 형성하는 것으로써, 1Å~100nm의 두께를 가질 수 있다.Preferably, the metal thin film is formed by depositing on the substrate, and may have a thickness of about 1 μm to about 100 nm.
바람직하게는, 상기 금속 박막은 하나 또는 그 이상의 금속 조각으로써, 기판 상부에 일정 패턴을 형성할 수 있다.Preferably, the metal thin film is one or more pieces of metal, and may form a predetermined pattern on the substrate.
바람직하게는, 상기 금속 파우더는 스핀 코팅(Spin Coating) 방법을 이용하여 상기 기판 상부에 분산시켜 형성하는 것으로써, 1nm~1000nm의 지름을 가질 수 있다.Preferably, the metal powder is formed by dispersing the upper portion of the substrate using a spin coating method, and may have a diameter of 1 nm to 1000 nm.
바람직하게는, 상기 촉매 금속은 금(Au), 철(Fe) 또는 니켈(Ni) 중 선택된 어느 하나의 종으로 이루어질 수 있다.Preferably, the catalyst metal may be made of any one selected from gold (Au), iron (Fe), or nickel (Ni).
바람직하게는, 상기 결정화된 실리콘 나노 구조체는 VLS(Vaper-Liquid-Solid) 또는 SLS(Solution-Liquid-Solid) 방법을 이용하여 상기 기판 상부에 형성할 수 있다.Preferably, the crystallized silicon nanostructure may be formed on the substrate using a VLS (Vaper-Liquid-Solid) or SLS (Solution-Liquid-Solid) method.
바람직하게는, 상기 결정화된 실리콘 나노 구조체는 금속-실리콘 합금으로써, 실리콘 나노와이어(Nano Wire), 실리콘 나노로드(Nano Rod) 또는 실리콘 나노리본(Nano Ribbon)중 선택된 어느 하나의 구조체일 수 있다.Preferably, the crystallized silicon nanostructure is a metal-silicon alloy, and may be any one structure selected from silicon nanowires, silicon nanorods, or silicon nanoribbons.
바람직하게는, 상기 결정화된 실리콘 나노 구조체의 지름은 1nm~1000nm이며, 길이는 100nm~100μm일 수 있다.Preferably, the diameter of the crystallized silicon nanostructure is 1nm ~ 1000nm, the length may be 100nm ~ 100μm.
바람직하게는, 상기 폴리실란(Polysilane)은 스핀 코팅(Spin Coating), 딥 코팅(Dip Coating), 스프레이 피로시스(Spray Pyrosis) 또는 잉크 분사(Ink Jetting) 방법 중 선택된 어느 하나의 방법으로 할 수 있다.Preferably, the polysilane may be any one selected from among spin coating, dip coating, spray pyrosis, and ink jetting. .
바람직하게는, 상기 폴리실란(Polysilane)은 시클로펜타실란(Cyclopentasilane)을 광중합 또는 열중합하여 형성할 수 있다.Preferably, the polysilane may be formed by photopolymerization or thermal polymerization of cyclopentasilane.
바람직하게는, 상기 결정화된 실리콘박막은 다결정 실리콘박막으로 할 수 있다.Preferably, the crystallized silicon thin film may be a polycrystalline silicon thin film.
이상에서 설명한 바와 같은 본 발명의 실리콘 나노 구조체를 이용한 액상 제조 공정 기반의 실리콘 박막 결정화방법에 따르면, 실리콘 나노 구조체의 높은 결정성을 이용하여, 낮은 온도에서도 높은 결정성을 갖는 다결정 실리콘 박막을 형성할 수 있는 이점이 있다.According to the liquid crystal manufacturing process-based silicon thin film crystallization method using the silicon nanostructure of the present invention as described above, by using the high crystallinity of the silicon nanostructure, it is possible to form a polycrystalline silicon thin film having high crystallinity even at low temperature There is an advantage to this.
또한, 본 발명에 따르면, 다결정 실리콘 박막을 형성함에 있어서, 기존의 금속 유도 결정화방법(MIC), 금속 유도 측면 결정화방법(MILC) 또는 레이저 결정화방법이 아닌 액상 제조 공정에 의한 결정화방법을 이용하기 때문에 제조비용을 절감할 수 있는 이점이 있다.In addition, according to the present invention, in forming the polycrystalline silicon thin film, because it uses a crystallization method by a liquid phase manufacturing process rather than the conventional metal induced crystallization method (MIC), metal induced side crystallization method (MILC) or laser crystallization method There is an advantage that can reduce the manufacturing cost.
이하, 첨부 도면을 참조하여 본 발명의 실시예를 상세하게 설명한다. 그러나, 다음에 예시하는 본 발명의 실시예는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 다음에 상술하는 실시예에 한정되는 것은 아니다. 본 발명의 실시예는 당업계에서 통상의 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위하여 제공되어지는 것이다. 한편, 도면상에서 동일 부호는 동일한 요소를 지칭하며, 중복되는 요소에 대해서는 설명을 생략하기로 한다.Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings. However, embodiments of the present invention illustrated below may be modified in many different forms, and the scope of the present invention is not limited to the embodiments described below. The embodiments of the present invention are provided to more completely explain the present invention to those skilled in the art. In the drawings, the same reference numerals refer to the same elements, and descriptions of overlapping elements will be omitted.
도 1a 내지 도 1d는 본 발명의 일 실시예에 따른 실리콘 나노 구조체를 이용한 액상 제조 공정 기반의 실리콘박막 결정화방법을 설명하기 위한 단면도이다.1A to 1D are cross-sectional views illustrating a method of crystallizing a silicon thin film based on a liquid phase manufacturing process using a silicon nanostructure according to an embodiment of the present invention.
도 1a를 참조하면, 일정 두께를 갖는 촉매 금속을 준비한 기판(100) 상부에 증착하여 형성한다.Referring to FIG. 1A, a catalyst metal having a predetermined thickness is deposited on the prepared
여기서, 기판(100)은 반도체 소자의 기판으로서 사용되는 것이라면 특히 한정하지 않고 적용가능하며, 기판(100) 상부에 증착하는 촉매 금속은 금속 박막(200)으로써, 그 두께를 약 1Å~100nm로 하는 것이 바람직하다.Here, the
특히, 금속 박막(200)은 후술하는 결정화된 실리콘 나노 구조체(300, 도 1b참조)를 형성하기 위한 촉매로써 이용하게 되는데, 이러한 금속 박막(200)은 실리콘의 녹는점을 낮출 수 있는 예컨대, 금(Au), 철(Fe) 또는 니켈(Ni) 등의 금속으로 할 수 있으며, 다양한 패터닝을 통하여 기판(100) 상부에 증착하는 것이 가능하다.In particular, the metal
즉, 금속 박막(200)을 단 하나의 금속 층으로 하여 기판(100) 상부에 증착하거나, 둘 또는 그 이상의 조각으로 분할하여 일정한 패턴에 의해 분산시켜 증착할 수 있는데, 이러한 패턴들은 결정화된 실리콘 나노 구조체(300)를 형성함에 있어서, 그 구조체의 형태를 결정하는 요인이 될 수 있다.That is, the metal
이때, 본 발명의 일 실시예에 따른 촉매 금속으로는, 도면상에 도시되지는 않았지만, 금속 박막(200)의 형태가 아닌, 금속 파우더의 형태로써 기판 상부에 형성하는 것도 가능하다.In this case, although not shown in the drawings as the catalyst metal according to an embodiment of the present invention, it is also possible to form the upper portion of the substrate in the form of a metal powder, not in the form of the metal
이러한 경우 예컨대, 스핀 코팅(Spin Coating) 등의 방법을 이용하여 기판(100) 상부에 금속 파우더를 분산시켜 형성하게 되는데, 이때, 금속 파우더의 지름은 약 1nm~1000nm로 하는 것이 바람직하다.In this case, for example, by dispersing the metal powder on the
여기서, 금속 파우더는 금속 박막(200)과 비교했을 때, 기판(100) 상부에 형성되는 방법 및 형태만이 다를 뿐, 촉매 금속으로써의 역할은 금속 박막(200)과 동일하다.Here, the metal powder is different from the metal
도 1b를 참조하면, 촉매 금속 즉, 금속 박막(200) 또는 금속 파우더(미 도시)를 통하여 기판(100) 상부에 결정화된 실리콘 나노 구조체(300)를 형성하게 되는데, 이러한 구조체는 금속-실리콘 합금으로써 예컨데, 실리콘 나노와이어(Nano Wire), 실리콘 나노로드(Nano Rod) 또는 실리콘 나노리본(Nano Ribbon) 등의 형태로 할 수 있으며, 이에 국한하지는 않는다. Referring to FIG. 1B, the crystallized
또한, 결정화된 실리콘 나노 구조체(300)는 후술하는 결정화된 실리콘 박막(500, 도 1d참조)을 형성하기 위한 시드(Seed)로써의 역할을 하게 되는데. 이러한 결정화된 실리콘 나노 구조체(300)의 지름은 약 1nm~1000nm로 하고, 그 길이는 약 100nm~100μm로 하는 것이 바람직하다.In addition, the crystallized
이때, 결정화된 실리콘 나노 구조체(300)의 결정성은 단결정 또는 다결정 등의 실리콘 나노 구조체를 모두 포함할 수 있는 것이 바람직하다.In this case, it is preferable that the crystallinity of the crystallized
한편, 결정화된 실리콘 나노 구조체(300)를 형성하는 방법으로는 예컨데, VLS(Vaper-Liquid-Solid) 또는 SLS(Solution-Liquid-Solid) 방법 등을 이용할 수 있다.Meanwhile, as a method of forming the crystallized
VLS(Vaper-Liquid-Solid) 방법을 이용하여 결정화된 실리콘 나노 구조체(300)를 제작하기 위해서는 촉매제가 필요한데, 이러한 촉매제로는 실리콘의 녹는점을 낮출 수 있는 금속으로써, 예컨데, 금(Au), 니켈(Ni), 철(Fe) 등의 금속을 이용할 수 있다.A catalyst is required to fabricate the crystallized
이러한 VLS(Vaper-Liquid-Solid) 방법은, 촉매 금속의 기판(100) 상부에서의 위치와 크기를 통하여 결정화된 실리콘 나노 구조체(300)의 위치와 지름을 제어할 수 있으며, 높은 결정성을 갖는 결정화된 실리콘 나노 구조체(300)를 합성할 수 있게 한다는 특징을 갖는다.This VLS (Vaper-Liquid-Solid) method, can control the position and diameter of the crystallized
한편, 결정화된 실리콘 나노 구조체(300)를 형성하기 위한 또 다른 방법인 SLS(Solution-Liquid-Solid) 방법도 VLS(Vaper-Liquid-Solid) 방법에서와 같이 촉매제를 필요로 하는데, 이러한 촉매제 또한 실리콘의 녹는점을 낮출 수 있는 금속을 촉매 금속으로 하여 이용할 수 있으며, 이러한 촉매 금속 역시 결정화된 실리콘 나노 구조체(300)의 위치와 지름을 제어하는 역할을 하게 된다.Meanwhile, another solution for forming the crystallized
다만, SLS(Solution-Liquid-Solid) 방법은 촉매제뿐만 아니라 실리콘 액체 전구체(Silicon Liquid Precursor)를 더 필요로 한다는 점과, SLS(Solution-Liquid-Solid) 방법으로 제작한 결정화된 실리콘 나노 구조체(300)는, VLS(Vaper-Liquid-Solid) 방법으로 제작한 결정화된 실리콘 나노 구조체(300)와 비교했을 때, 그 성장 온도가 낮으며, 실리콘의 결정성이 더 떨어진다고 하는 점에서 VLS(Vaper- Liquid-Solid)방법과는 구별된다고 할 수 있다.However, the solution-liquid-solid (SLS) method requires a silicon liquid precursor (Silicon Liquid Precursor) as well as a catalyst, and the crystallized
이하에는, 결정화된 실리콘 나노 구조체를 형성하기 위한 방법으로써 이용되는 VLS(Vaper-Liquid-Solid) 및 SLS(Solution-Liquid-Solid) 방법에 대해서 상세하게 설명한다.Hereinafter, the VLS (Vaper-Liquid-Solid) and SLS (Solution-Liquid-Solid) methods used as methods for forming the crystallized silicon nanostructure will be described in detail.
도 2는 본 발명의 일 실시예에 적용된 VLS방법을 이용한 실리콘 나노 구조체의 형성 과정을 나타낸 도면이다.2 is a view showing a process of forming a silicon nanostructure using the VLS method applied to an embodiment of the present invention.
도 2를 참조하면, 도 2의 A는 레이저 어블레이션(Laser ablation)에 의해 Si1-xFex 타겟으로부터 실리콘(Si) 원자와 소량의 철(Fe) 원자가 기화되어 기판으로 이동하는 것을 보여준다.Referring to FIG. 2, A of FIG. 2 shows that silicon (Si) atoms and a small amount of iron (Fe) atoms are vaporized from the Si1-xFex target and moved to the substrate by laser ablation.
이때, 레이저 어블레이션 방법 외에도, 화학 기상 성장(Chemical Vapor Deposition; CVD) 방법으로 실란(SiH4) 기체를 주입시키는 방법을 이용할 수 있다.In this case, in addition to the laser ablation method, a method of injecting silane (SiH 4) gas by chemical vapor deposition (CVD) may be used.
도 2의 B는 실리콘(Si)과 철(Fe)이 액상 얼로이(Liquid alloy)가 되어있는 상태를 나타낸다. 이때, 철(Fe)은 실리콘(Si) 나노 구조체 성장의 시드(Seed)가 되며, 철(Fe)은 실리콘(Si)과 같이 액상 얼로이를 이룰 수 있을 정도로 실리콘(Si)의 녹는점을 크게 낮추는 역할을 한다.FIG. 2B shows a state in which silicon (Si) and iron (Fe) are liquid alloys. At this time, iron (Fe) becomes a seed of growth of the silicon (Si) nanostructure, and iron (Fe) significantly lowers the melting point of silicon (Si) to achieve a liquid alloy like silicon (Si). Play a role.
이러한 사실은 도면상에 도시되지는 않았지만, 실리콘(Si)과 철(Fe)의 상평형도를 통해 알 수 있다.This fact is not shown in the figure, but it can be seen through the phase balance of silicon (Si) and iron (Fe).
한편, 도 2의 C에서는 실리콘(Si)과 철(Fe)의 액상 얼로이(Liquid alloy)에서 실리콘(Si)이 계속 주입되면, Si-Fe 액상 얼로이의 실리콘이 과포화 되어 액상 얼로이로부터 석출되게 되고 결정성을 가지며 자라나게 되는 것을 보여주고 있는데, 이러한 일련의 과정을 통하여 VLS(Vaper-Liquid-Solid)방법을 이용한 실리콘(Si)나노 구조체를 형성할 수 있다{참고문헌; Alfredo M. Morales et al. "A Laser Ablation Method for the Synthesis of Crystalline Semiconductor Nanowires" Science 279, 208, (1998)}.Meanwhile, in FIG. 2C, when silicon (Si) is continuously injected from the liquid alloy of silicon (Si) and iron (Fe), the silicon of the Si-Fe liquid alloy is supersaturated to precipitate from the liquid alloy. It has been shown to become crystallized and grow, and through this series of processes it is possible to form a silicon (Si) nanostructure using the VLS (Vaper-Liquid-Solid) method {Reference; Alfredo M. Morales et al. "A Laser Ablation Method for the Synthesis of Crystalline Semiconductor Nanowires" Science 279, 208, (1998)}.
도 3은 본 발명의 일 실시예에 적용된 VLS방법을 이용한 게르마늄(Ge) 나노 구조체 형성 과정을 나타낸 도면이다.3 is a view illustrating a process of forming germanium (Ge) nanostructures using the VLS method applied to an embodiment of the present invention.
도 3의 B는 게르마늄(Ge)과 금(Au)의 상평형도를 나타내는 그래프로써, Ge-Au의 액상 얼로이를 이루어 게르마늄(Ge)의 녹는점을 낮추고 있는 것을 확인할 수 있다. 3B is a graph showing the phase equilibrium of germanium (Ge) and gold (Au), and it can be confirmed that the melting point of germanium (Ge) is reduced by forming a liquid alloy of Ge-Au.
도 3의 A와 같이 VLS방법은 실리콘(Si)뿐만 아니라 게르마늄(Ge)은 물론, ZnO, ZnSe, GaAs, GaP, GaN, InP, CdS 또는 CdSe 등 1차원적인 나노 구조체를 얻는 대표적인 방법이라 할 수 있다{참고문헌; Younan Xia et al. "One Dimensional Nanostructures : Synthesis, Characaterizaiton, and Application" Advanced Materials 15, 353, (2003)}.As shown in FIG. 3A, the VLS method is a representative method of obtaining not only silicon (Si) but also germanium (Ge) as well as one-dimensional nanostructures such as ZnO, ZnSe, GaAs, GaP, GaN, InP, CdS, or CdSe. {Reference; Younan Xia et al. "One Dimensional Nanostructures: Synthesis, Characaterizaiton, and Application"
도 4는 본 발명의 일 실시예에 적용된 SLS 방법을 이용한 실리콘 나노 구조체의 형성 과정을 나타내는 도면이다.4 is a view showing a process of forming a silicon nanostructure using the SLS method applied to an embodiment of the present invention.
도 4를 참조하면, 금속 촉매제로써 금(Au) 나노 파티클을 사용하였으며, 실리콘(Si) 액상 프리커서(Precursor)와 용매로는 (C6H5)2SiH2 및 헥산을 사용하였다.Referring to FIG. 4, gold (Au) nanoparticles were used as metal catalysts, and silicon (Si) liquid precursors and (C 6 H 5 ) 2 SiH 2 and hexane were used as a solvent.
이때, (C6H5)2SiH2 실리콘(Si) 원자로 분해되고 마찬가지로 실리콘(Si)과 금(Au)이 액상 얼로이(Liquid alloy)를 이루어 실리콘(Si)이 석출되는 방식으로 실리콘(Si) 나노 구조체가 합성된다{참고문헌; Xianmao Lu et al. "Growth of Single Crystal Silicon Nanowires in Supercritical Solution from Tethered Gold Particles on a Silicon Substrate" Nano letters 3, 93, (2003)}.At this time, the silicon (Si) is decomposed into (C 6 H 5 ) 2 SiH 2 silicon (Si) atoms and similarly, silicon (Si) and gold (Au) form liquid alloys to precipitate silicon (Si). ) Nanostructures are synthesized {reference; Xianmao Lu et al. "Growth of Single Crystal Silicon Nanowires in Supercritical Solution from Tethered Gold Particles on a Silicon Substrate" Nano letters 3, 93, (2003)}.
도 5는 금(Au) 나노 클러스터 분산에 의해 제작된 실리콘 나노 구조체를 나타내기 위한 도면이다.5 is a view for showing a silicon nanostructure produced by the dispersion of gold (Au) nano clusters.
도 5를 참조하면, 금(Au) 나노 파티클이 존재하는 부분에서만 실리콘 나노 구조체가 형성된 것을 알 수 있다. 즉, 금속 촉매제는 나노 구조체의 지름을 결정지을 수 있으며, 위치를 제어할 수 있다{참고문헌; Yi Cui et al. "Diameter-controlled synthesis of single-crystal silicon nanowire" Applied Physics Letters 78, 2214, (2001)}.Referring to FIG. 5, it can be seen that the silicon nanostructure is formed only at the portion where the gold (Au) nanoparticles are present. In other words, the metal catalyst can determine the diameter of the nanostructure and control the position {reference; Yi Cui et al. "Diameter-controlled synthesis of single-crystal silicon nanowire" Applied Physics Letters 78, 2214, (2001)}.
도 6은 금(Au)나노 클러스터의 지름에 따른 실리콘 나노 와이어의 지름을 비교하기 위한 그래프들이다.6 are graphs for comparing diameters of silicon nanowires according to diameters of gold (Au) nano clusters.
도 6을 참조하면, 도 6의 (a)는 5nm의 금(Au)나노 클러스터, (b)는 10nm의 금(Au)나노 클러스터, (c)는 20nm의 금(Au)나노 클러스터, (d)는 30nm의 금(Au)나노 클러스터를 각각 도시하고 있는데, 이러한 각각의 그래프를 통하여 금(Au) 나노 파티클의 크기에 따른 실리콘 나노구조체의 지름이 달라지는 것을 확인할 수 있다{참고문헌; Yi Cui et al. "Diameter-controlled synthesis of single-crystal silicon nanowire" Applied Physics Letters 78, 2214, (2001)}.Referring to Figure 6, Figure 6 (a) is a 5nm gold (Au) nano cluster, (b) is a 10nm gold (Au) nano cluster, (c) is a 20nm gold (Au) nano cluster, (d ) Shows gold (Au) nano clusters of 30 nm, respectively, and it can be seen from these graphs that the diameters of the silicon nanostructures vary depending on the size of the gold (Au) nanoparticles {Reference; Yi Cui et al. "Diameter-controlled synthesis of single-crystal silicon nanowire" Applied Physics Letters 78, 2214, (2001)}.
도 7은 본 발명의 일 실시예에 적용된 VLS 방법으로 형성한 실리콘 나노 구조체의 결정성을 설명하기 위한 도면으로써, 도 7의 (a)는 주사전자현미경(SEM) 이미지이고, (b)는 투과전자현미경(TEM) 이미지와 선택된지역전자회절(SAED) 패턴 이미지이며, (c)는 고분해능투과전자현미경(HRTEM) 이미지를 각각 나타낸다.7 is a view for explaining the crystallinity of the silicon nanostructure formed by the VLS method applied to an embodiment of the present invention, Figure 7 (a) is a scanning electron microscope (SEM) image, (b) is a transmission An electron microscope (TEM) image and a selected area electron diffraction (SAED) pattern image, and (c) shows a high resolution transmission electron microscope (HRTEM) image, respectively.
도 7을 참조하면, VLS 또는 SLS 방법으로 제작한 실리콘 나노 구조체는 비정질 실리콘이 아닌 높은 결정성을 가지고 있는 결정화된 실리콘이라는 것을 알 수 있다{참고자료; Alfredo M. Morales et al. "A Laser Ablation Method for the Synthesis of Crystalline Semiconductor Nanowires" Science 279, 208, (1998)}.Referring to FIG. 7, it can be seen that the silicon nanostructures fabricated by the VLS or SLS method are crystallized silicon having high crystallinity rather than amorphous silicon {Reference; Alfredo M. Morales et al. "A Laser Ablation Method for the Synthesis of Crystalline Semiconductor Nanowires" Science 279, 208, (1998)}.
전술한 바와 같이, 본 발명의 일 실시예에 따른 결정화된 실리콘 박막을 결정화하기 위하여 이용되는 실리콘 나노 구조체는 VLS 또는 SLS 방법을 통하여 형성할 수 있게 된다.As described above, the silicon nanostructures used to crystallize the crystallized silicon thin film according to an embodiment of the present invention can be formed through the VLS or SLS method.
도 1c를 참조하면, 결정화된 실리콘 나노 구조체(300)를 포함한 기판(100) 상부에는 액상 제조 공정을 이용하여 폴리실란(Polysilane)(400)을 증착하게 된다.Referring to FIG. 1C, the
여기서, 폴리실란(Polysilane)(400)을 결정화된 실리콘 나노 구조체(300)를 포함한 기판(100) 상부에 증착하는 방법으로는 예컨데, 스핀 코팅(Spin Coating), 딥 코팅(Dip Coating), 스프레이 피로시스(Spray Pyrosis) 또는 잉크 분사(Ink Jetting) 방법 등을 이용할 수 있는데, 이에 국한하지는 않는다.Here, as a method of depositing a polysilane (400) on the
이때, 폴리실란(Polysilane)(400)은 시클로펜타실란(Cyclopentasilane) 등과 같은 단위체(Monomer)의 액상 물질에 대한 광중합 또는 열중합을 통하여 얻을 수 있는데, 이에 국한하지는 않으며, 본 발명의 일 실시예에 적용이 가능하다고 한다면 시클로펜타실란(Cyclopentasilane) 이외의 단위체(Monomer)에 대해서도 적용 할 수 있다.In this case, the
한편, 폴리실란(Polysilane)(400)을 형성하는 과정은 물론, 후술하는 결정화된 실리콘 박막(500, 도 1d참조)을 형성하는 과정까지의 전 공정은 액상 제조 공정을 이용하게 되는데, 이러한 공정은 결정화된 실리콘 박막(500)을 형성함에 있어서, 기존의 금속 유도 결정화방법(MIC), 금속 유도 측면 결정화방법(MILC) 또는 레이저 결정화방법을 이용하는 것과 비교하여 제조비용을 절감할 수 있게 된다는 이점이 있다.Meanwhile, the entire process up to the process of forming the
도 1d는 폴리실란(Polysilane)(400)을 열처리하여 결정화된 실리콘 박막(500)을 형성하는 공정을 나타내는 것으로써, 이러한 공정은 본 발명의 일 실시예에 따른 실리콘 나노 구조체를 이용한 액상 제조 공정 기반의 실리콘박막 결정화방법의 최종 단계가 된다.FIG. 1D illustrates a process of forming a crystallized silicon
도 1d를 참조하면, 결정화된 실리콘 박막(500)은 폴리실란(Polysilane)(400)을 열처리하여 용매(Solvent)를 건조시키고, 실리콘의 결합을 통하여 형성할 수 있다.Referring to FIG. 1D, the crystallized silicon
즉, 실리콘 박막이 형성될 때, 높은 결정성의 결정화된 실리콘 나노 구조체(300)가 시드(Seed)역할을 함으로써 낮은 온도에서도 실리콘 박막이 결정성을 갖는 것을 가능하게 하는데, 이러한 과정을 통하여 실리콘 박막을 비정질 실리콘 박 막이 아닌 결정화된 실리콘 박막(예컨데, 다결정 실리콘 박막)(500)으로 형성할 수 있게 하는 것이다.That is, when the silicon thin film is formed, the highly crystalline
전술한 본 발명에 따른 실리콘 나노 구조체를 이용한 액상 제조 공정 기반의 실리콘박막 결정화방법에 대한 바람직한 실시예에 대하여 설명하였지만, 본 발명은 이에 한정되는 것이 아니고 특허청구범위와 발명의 상세한 설명 및 첨부한 도면의 범위 안에서 여러 가지로 변형하여 실시하는 것이 가능하고 이 또한 본 발명에 속한다.Although a preferred embodiment of the silicon thin film crystallization method based on the liquid phase manufacturing process using the silicon nanostructure according to the present invention described above, the present invention is not limited thereto, the claims and the detailed description of the invention and the accompanying drawings It is possible to carry out various modifications within the scope of this also belongs to the present invention.
도 1a 내지 도 1d는 본 발명의 일 실시예에 따른 실리콘 나노 구조체를 이용한 액상 제조 공정 기반의 실리콘박막 결정화방법을 설명하기 위한 단면도이다.1A to 1D are cross-sectional views illustrating a method of crystallizing a silicon thin film based on a liquid phase manufacturing process using a silicon nanostructure according to an embodiment of the present invention.
도 2는 본 발명의 일 실시예에 적용된 VLS방법을 이용한 실리콘 나노 구조체의 형성 과정을 나타낸 도면이다.2 is a view showing a process of forming a silicon nanostructure using the VLS method applied to an embodiment of the present invention.
도 3은 본 발명의 일 실시예에 적용된 VLS방법을 이용한 게르마늄(Ge) 나노 구조체 형성 과정을 나타낸 도면이다.3 is a view illustrating a process of forming germanium (Ge) nanostructures using the VLS method applied to an embodiment of the present invention.
도 4는 본 발명의 일 실시예에 적용된 SLS 방법을 이용한 실리콘 나노 구조체의 형성 과정을 나타내는 도면이다.4 is a view showing a process of forming a silicon nanostructure using the SLS method applied to an embodiment of the present invention.
도 5는 금(Au) 나노 클러스터 분산에 의해 제작된 실리콘 나노 구조체를 나타내기 위한 도면이다.5 is a view for showing a silicon nanostructure produced by the dispersion of gold (Au) nano clusters.
도 6은 금(Au)나노 클러스터의 지름에 따른 실리콘 나노 와이어의 지름을 비교하기 위한 그래프들이다.6 are graphs for comparing diameters of silicon nanowires according to diameters of gold (Au) nano clusters.
도 7은 본 발명의 일 실시예에 적용된 VLS 방법으로 형성한 실리콘 나노 구조체의 결정성을 설명하기 위한 도면이다.7 is a view for explaining the crystallinity of the silicon nanostructure formed by the VLS method applied to an embodiment of the present invention.
Claims (14)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020070115517A KR100952048B1 (en) | 2007-11-13 | 2007-11-13 | Crystallization method using solution fabricating process and silicon nano-structures |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020070115517A KR100952048B1 (en) | 2007-11-13 | 2007-11-13 | Crystallization method using solution fabricating process and silicon nano-structures |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20090049307A true KR20090049307A (en) | 2009-05-18 |
KR100952048B1 KR100952048B1 (en) | 2010-04-07 |
Family
ID=40858076
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020070115517A KR100952048B1 (en) | 2007-11-13 | 2007-11-13 | Crystallization method using solution fabricating process and silicon nano-structures |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100952048B1 (en) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101121164B1 (en) * | 2009-07-10 | 2012-03-19 | 연세대학교 산학협력단 | Method for Preparing Graphene Nano-Ribbon |
KR101940067B1 (en) | 2017-08-24 | 2019-01-18 | 건국대학교 산학협력단 | Preparation Method for Wire with hollow structure |
KR20210002935A (en) * | 2019-07-01 | 2021-01-11 | 주식회사 엘지화학 | Method for manufacturing silicon wafer |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2856702B1 (en) * | 2003-06-27 | 2005-09-09 | Centre Nat Rech Scient | PROCESS FOR SYNTHESIZING CRYSTALLINE MATERIAL AND MATERIAL OBTAINED THEREBY |
US7282738B2 (en) * | 2003-07-18 | 2007-10-16 | Corning Incorporated | Fabrication of crystalline materials over substrates |
CN101010780B (en) * | 2004-04-30 | 2012-07-25 | 纳米***公司 | Systems and methods for nanowire growth and harvesting |
KR101138865B1 (en) * | 2005-03-09 | 2012-05-14 | 삼성전자주식회사 | Nano wire and manufacturing method for the same |
-
2007
- 2007-11-13 KR KR1020070115517A patent/KR100952048B1/en not_active IP Right Cessation
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101121164B1 (en) * | 2009-07-10 | 2012-03-19 | 연세대학교 산학협력단 | Method for Preparing Graphene Nano-Ribbon |
KR101940067B1 (en) | 2017-08-24 | 2019-01-18 | 건국대학교 산학협력단 | Preparation Method for Wire with hollow structure |
KR20210002935A (en) * | 2019-07-01 | 2021-01-11 | 주식회사 엘지화학 | Method for manufacturing silicon wafer |
Also Published As
Publication number | Publication date |
---|---|
KR100952048B1 (en) | 2010-04-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7919777B2 (en) | Bottom gate thin film transistor and method of manufacturing the same | |
US7157737B2 (en) | Structures with seeded single-crystal domains | |
US7629629B2 (en) | Semiconductor nanowire and semiconductor device including the nanowire | |
US8513641B2 (en) | Core-shell nanowire comprising silicon rich oxide core and silica shell | |
JP2010509171A (en) | Nanowire growth system and method | |
JP2008500745A (en) | Production of crystalline materials on substrates | |
US20070155067A1 (en) | Method of fabricating polycrystalline silicon film and method of fabricating thin film transistor using the same | |
US8445332B2 (en) | Single crystal silicon rod fabrication methods and a single crystal silicon rod structure | |
KR100952048B1 (en) | Crystallization method using solution fabricating process and silicon nano-structures | |
JP5144135B2 (en) | Nanowire, device including nanowire, and method for manufacturing the same | |
KR100790059B1 (en) | Semiconductor device, method of making the same and liquid crystal display device | |
KR100785019B1 (en) | A bottom gate thin film transistor and method of manufacturing thereof | |
US7662678B2 (en) | Method of forming a more highly-oriented silicon layer and substrate having the same | |
KR101289055B1 (en) | Process and system for laser annealing and laser-annealed semiconductor film | |
US8673750B2 (en) | Single crystal silicon TFTs made by lateral crystallization from a nanowire seed | |
KR20100096812A (en) | Synthesis method for nanowires | |
JPH03290924A (en) | Manufacture of crystalline silicon film, crystalline silicon semiconductor utilizing the same and its manufacture | |
KR101738238B1 (en) | Synthetic method of nano structure using spinodal decomposition by multi-layered precursor | |
JP3266185B2 (en) | Method for manufacturing polycrystalline semiconductor thin film | |
KR20040061795A (en) | fabrication method of a poly crystal silicon film | |
JP2642587B2 (en) | Method of forming polycrystalline thin film | |
KR101024080B1 (en) | Fabrication method of poly-si thin film and poly-si thin film transistor using single crystalline si nanowire seed template | |
US8022408B2 (en) | Crystalline nanowire substrate, method of manufacturing the same, and method of manufacturing thin film transistor using the same | |
KR102063746B1 (en) | Three-dimensional structured transition metal dichalcogenide wire and method for preparing the same | |
KR101095368B1 (en) | Method for forming polycrystalline film |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20130313 Year of fee payment: 4 |
|
FPAY | Annual fee payment |
Payment date: 20140305 Year of fee payment: 5 |
|
FPAY | Annual fee payment |
Payment date: 20150429 Year of fee payment: 6 |
|
FPAY | Annual fee payment |
Payment date: 20160420 Year of fee payment: 7 |
|
LAPS | Lapse due to unpaid annual fee |