KR20090045774A - Digital-to-analog converter - Google Patents

Abstract

본 발명은 디지털-아날로그 변환기에서 입력되는 디지털 신호의 비트 수에 따라 증가하는 디지털-아날로그 변환기의 전체 면적을 줄이고 정확도를 높이는 내부 구성과 방법을 제공한다. 이를 위해 본 발명에 따른 디지털-아날로그 변환기는 N(N은 자연수) 비트의 디지털 신호를 입력받아 하위 비트부터 상위 비트를 순서대로 M(M은 자연수) 개의 그룹으로 분류한 뒤 각각의 그룹의 디지털 신호에 가중치를 적용하여 대응하는 아날로그 값을 생성하고 M개의 하위부터 상위 그룹에서 출력된 각각의 아날로그 값을 순서대로 2^(N/M)*0, 2^(N/M)*1, ..., 2^(N/M)*(M-1) 배만큼 증가시켜 출력하기 위한 변환 회로를 포함한다. 따라서, 본 발명은 입력되는 디지털 신호의 비트 수에 따라 디지털-아날로그 변환기의 전체 면적이 기하급수적으로 증가하는 것을 막아 고해상도 전자 장치 및 시스템에 적용이 가능하면서 동시에 작은 면적을 가질 수 있다.The present invention provides an internal configuration and method for increasing the accuracy and reducing the overall area of the digital-to-analog converter that increases with the number of bits of the digital signal input from the digital-to-analog converter. To this end, the digital-to-analog converter according to the present invention receives a digital signal of N bits (N is a natural number) and classifies the M bits into a group of M bits (M is a natural number) in order from the lower bits to the digital signals of each group. The corresponding analog values are generated by applying weights to each of them, and each analog value outputted from M lower to upper groups in order is 2 ^{(N / M) * 0} , 2 ^{(N / M) * 1} , ..., It includes a conversion circuit for output by increasing by 2 ^{(N / M) * (M-1)} times. Accordingly, the present invention can be applied to high resolution electronic devices and systems while having a small area while preventing the exponential increase in the total area of the digital-to-analog converter according to the number of bits of the input digital signal.

이진 가중치 기법, 디지털-아날로그 변환기, 미세 조정, 어림 조정, 칩 면적 Binary weighting technique, digital-to-analog converter, fine tuning, approximation, chip area

Description

디지털-아날로그 변환기{DIGITAL-TO-ANALOG CONVERTER}DIGITAL-TO-ANALOG CONVERTER}

본 발명은 디지털-아날로그 변환기에 관한 것으로, 특히 해상도가 증가함에 따라 전체 면적이 증가하는 단점을 극복하고 전력 소모 및 면적을 줄이기 위한 내부 구성 및 변환 방법에 관한 것이다.The present invention relates to a digital-to-analog converter, and more particularly, to an internal configuration and a conversion method for overcoming the disadvantage of increasing the total area as the resolution increases and reducing power consumption and area.

일반적으로, 반도체 메모리 장치, 신호 처리 장치 등의 전자 장치 및 이를 포함하는 시스템은 아날로그 혹은 디지털 신호를 처리하는 회로를 포함하고 있으며, 필요에 따라 아날로그 신호를 디지털 신호로 변환하기 위한 아날로그-디지털 변환기(Analog-to-Digital Converter, ADC) 및 디지털 신호를 아날로그 신호로 변환하기 위한 디지털-아날로그 변환기(Digital-to-Analog Converter, DAC)를 선택적으로 더 포함한다.In general, an electronic device such as a semiconductor memory device, a signal processing device, and a system including the same include a circuit for processing an analog or digital signal, and an analog-to-digital converter for converting an analog signal into a digital signal as needed. And optionally a digital-to-analog converter (DAC) for converting an analog-to-digital converter (ADC) and a digital signal into an analog signal.

디지털-아날로그 변환기(DAC)는 입력되는 수 비트의 디지털 신호에 대응하는 적절한 전압 혹은 전류를 가지는 아날로그 신호로 출력하는 장치로, 디지털 신호의 각 비트에 대응하는 전압 혹은 전류를 생성한 뒤 재조합하여 아날로그 신호를 출력 한다. 디지털-아날로그 변환기(DAC)의 종류로는 우선 N개의 디지털 입력 신호에 대해 디코더를 이용하여 2^N개의 기준신호를 발생시키고 이 기준신호들을 입력에 해당하는 신호로 조합하여 아날로그 신호를 출력하는 디코더 기반의 디지털-아날로그 변환기(Decoder Based DAC), 디지털 입력의 이진수 신호들에 대해 전류나 전압 또는 전하로 적절한 가중치(Weight)를 부여한 후 이를 배열하여 원하는 아날로그 신호를 얻는 이진 가중 기법을 적용한 디지털-아날로그 변환기(Binary Weighted Array DAC), 전술한 디지털-아날로그 변환기(DAC)의 장점을 이용하여 만든 저항 및 캐패시터 정렬 구조를 가지는 디지털-아날로그 변환기(Resistor-Capacitor Array DAC, Capacitor-Resistor Array DAC), 및 온도계 코드(Thermometer Code) 기법을 적용한 디지털-아날로그 변환기(DAC) 등이 있다. 이들 중 이진 가중 기법을 적용한 디지털-아날로그 변환기가 가장 널리 사용된다.A digital-to-analog converter (DAC) is a device that outputs an analog signal having an appropriate voltage or current corresponding to a multi-bit digital signal input. The digital-to-analog converter (DAC) generates a voltage or current corresponding to each bit of the digital signal and then reassembles the analog signal. Output the signal. As a type of digital-to-analog converter (DAC), a decoder-based apparatus that first generates 2 ^N reference signals using a decoder for N digital input signals and combines the reference signals into a signal corresponding to the input to output an analog signal 'Decoder Based DAC' is a digital-to-analog converter that applies binary weighting techniques to give binary weights of digital inputs with current, voltage, or charge, and arrange them to obtain desired analog signals. (Binary Weighted Array DAC), Digital-to-Analog Converter (Capacitor-Resistor Array DAC) with resistance and capacitor alignment structure made using the advantages of Digital-to-Analog Converter (DAC) described above, and Thermometer Code Digital-to-analog converter (DAC) using the Thermometer Code technique. Among them, the digital-to-analog converter using the binary weighting technique is most widely used.

이진 가중 기법을 적용한 디지털-아날로그 변환기는 입력되는 디지털 신호(이진수 신호)들에 적절한 가중치(Weight)를 부여한 후, 이를 배열하여 원하는 아날로그 신호를 얻는 디지털-아날로그 변환기 설계기법으로서 그 중에서도 가중치 전류를 이용한 디지털-아날로그 변환기(DAC)에 대해 살펴본다.The digital-to-analog converter using the binary weighting technique is a digital-to-analog converter design technique that obtains a desired analog signal by assigning an appropriate weight to input digital signals (binary signals), and among them, using a weight current. We look at digital-to-analog converters (DACs).

도 1은 이진 가중 기법을 적용하여 가중치 전류를 사용하는 디지털-아날로그 변환기를 설명하기 위한 회로도이다.1 is a circuit diagram illustrating a digital-to-analog converter using a weighted current by applying a binary weighting technique.

도시된 바와 같이, 디지털 아날로그 변환기는 디지털 신호가 입력되는 스위칭부(140), 스위칭부(140)의 출력에 대해 가중치 전류를 인가하기 위한 전류 가중 치부(160), 전류 가중치부(160)에 전류를 공급하기 위한 전류원(120), 및 디지털 신호의 각 비트에 대응하는 가중치 전류를 합하여 출력하기 위한 출력부(180)를 포함한다. As shown in the drawing, the digital-to-analog converter includes a switching unit 140 into which a digital signal is input, a current weighting unit 160 for applying a weighted current to the output of the switching unit 140, and a current to the current weighting unit 160. And a current source 120 for supplying a sum, and an output unit 180 for adding and outputting a weighted current corresponding to each bit of the digital signal.

디지털 아날로그 변환기는 8비트의 디지털 신호를 입력받아 전류원(120)에서 나오는 전류를 캐스코드 전류 복제유도 회로(Cascode Current Mirror)를 통해 디지털 신호에 대응하는 배율만큼 증가시켜 출력한다. 전류 가중지부(160)는 디지털 신호의 각 비트를 입력받는 각 단의 트랜지스터의 채널 폭과 길이(W/L)를 조정함으로써 대응하는 배율만큼의 전류를 흐르게 할 수 있도록 하며, 이진수 신호인 디지털 코드의 특성에 따라 각 단의 흐르는 전류량의 비율은 2배의 차이가 있도록 한다. 따라서, 총 8비트의 디지털 신호에 대응하는 각 단은 X1, X2, X4, X8, X16, X32, X64, X128의 전류가 흐를 수 있도록 트랜지스터의 채널 폭과 길이를 조정한다.The digital analog converter receives an 8-bit digital signal and increases the current from the current source 120 by a magnification corresponding to the digital signal through a cascode current mirror. The current weighting unit 160 adjusts the channel width and length (W / L) of transistors of each stage receiving each bit of the digital signal to allow current to flow by a corresponding magnification, and is a binary code digital code. The ratio of the amount of current flowing in each stage depends on the characteristics of. Therefore, each stage corresponding to the total 8-bit digital signal adjusts the channel width and length of the transistor so that currents of X1, X2, X4, X8, X16, X32, X64, and X128 can flow.

도 1에서는 8비트의 디지털 신호를 입력받는 예를 들어 설명하였으나, 10비트, 16비트 등 입력되는 디지털 신호의 비트 수가 증가할 수록 디지털 신호를 입력받는 스위치 역활의 회로와 각 비트의 가중치를 부여할 가중치 회로의 크기가 커진다. 따라서, 일반적으로 사용되는 이진 가중 기법을 적용한 디지털-아날로그 변환기의 경우 입력되는 디지털 신호의 비트 수가 늘어날수록 회로의 면적이 증가하는 것을 막을 수 없다. 또한, 기준 전류를 생성한 뒤 기준 전류를 가지고 디지털 신호의 각 비트에 가중치를 부여할 경우 디지털 신호의 비트 수가 늘어날수록 각 비트에 적용할 가중치의 정밀도를 유지하기 어려워진다.In FIG. 1, an example of receiving an 8-bit digital signal has been described. However, as the number of bits of an input digital signal, such as 10 bits or 16 bits, increases, a circuit of a switch role receiving a digital signal and a weight of each bit may be assigned. The size of the weighting circuit increases. Therefore, in the case of a digital-to-analog converter using a commonly used binary weighting technique, as the number of bits of an input digital signal increases, the area of the circuit cannot be prevented from increasing. In addition, when the reference current is generated and weighted to each bit of the digital signal with the reference current, as the number of bits of the digital signal increases, it becomes difficult to maintain the precision of the weight to be applied to each bit.

최근 시스템과 각종 전자 장치는 보다 정밀하고 빠른 동작을 요구받고 있으 며, 이에 따라 디지털 신호의 비트수도 증가하고 있다. 그러나, 기존의 디지털-아날로그 변환기는 입력되는 디지털 신호의 비트 수가 늘어날수록 면적과 정확성에 단점을 가짐으로 인하여 새로운 구조의 디지털-아날로그 변환기가 요구되고 있다.Recently, systems and various electronic devices are required for more precise and faster operation. Accordingly, the number of bits of digital signals is increasing. However, the existing digital-to-analog converter has a disadvantage in area and accuracy as the number of bits of the input digital signal increases, so a digital-to-analog converter having a new structure is required.

본 발명은 디지털-아날로그 변환기에서 입력되는 디지털 신호의 비트 수에 따라 전체 면적이 기하급수적으로 증가하는 것을 막고 정밀도가 떨어지지 않도록 하기 위해, 디지털 신호를 일정 비트 단위로 분류하여 각각 그룹 지은 후 비트별 가중치를 적용하여 대응하는 아날로그 값을 얻은 후 각 그룹별 가중치를 보상하는 방법을 채택하여 전체 면적의 증가를 감소시키고 높은 정밀도를 유지할 수 있는 내부 구성과 방법을 제공한다.According to the present invention, in order to prevent the total area from increasing exponentially according to the number of bits of the digital signal input from the digital-to-analog converter and to prevent the precision from falling, the digital signals are classified into a predetermined bit unit and grouped, respectively, and then weighted by bit. By adopting the method to obtain the corresponding analog value by compensating and to compensate the weight for each group, it provides the internal configuration and method that can reduce the increase of the total area and maintain the high precision.

본 발명은 N(N은 자연수) 비트의 디지털 신호를 입력받아 하위 비트부터 상위 비트를 순서대로 M(M은 자연수) 개의 그룹으로 분류한 뒤 각각의 그룹의 디지털 신호에 가중치를 적용하여 대응하는 아날로그 값을 생성하고 M개의 하위부터 상위 그룹에서 출력된 각각의 아날로그 값을 순서대로 2^(N/M)*0, 2^(N/M)*1, ..., 2^(N/M)*(M-1) 배만큼 증가시켜 출력하기 위한 변환 회로를 포함하고, N비트의 디지털 신호에 대응하는 아날로그 신호를 출력하기 위한 디지털-아날로그 컨버터를 제공한다.The present invention receives a digital signal of N (N is a natural number) bits, classifies the lower bits to the upper bits into M (M is a natural number) groups in order, and then applies a weight to each group of digital signals to correspond to the analog signal. Create a value, and in turn, set each analog value output from the M lower to upper groups in order 2 ^{(N / M) * 0} , 2 ^{(N / M) * 1} , ..., 2 ^{(N / M) * ( It} provides a digital-to-analog converter for outputting the analog signal corresponding to the N-bit digital signal, including a conversion circuit for increasing the ^M-1) times.

또한, 본 발명은 전류를 공급하기 위한 바이어스부, N(N은 자연수) 비트의 디지털 신호를 입력받아 하위 비트부터 상위 비트를 순서대로 M(M은 자연수) 개의 그룹으로 분류한 뒤 각각의 그룹의 디지털 신호에 가중치를 적용하여 대응하는 아 날로그 값을 생성하고 M개의 그룹에서 출력된 각각의 아날로그 값을 각각 일정한 배율만큼 증가시켜 출력하기 위한 변환 회로, 및 변환 회로로부터 출력되는 전류를 합산하여 N비트의 디지털 신호에 대응하는 전류값을 가진 아날로그 신호를 출력하기 위한 전류 합산부를 포함하는 디지털-아날로그 컨버터를 제공한다.In addition, the present invention receives a bias unit for supplying a current, N (N is a natural number) bit received a digital signal is divided into a group of M (M is a natural number) from the lower bit to the upper bit in order to each group A conversion circuit for generating a corresponding analog value by applying a weight to the digital signal, increasing each of the analog values outputted from the M groups by a constant magnification, and summing the currents output from the conversion circuit, N A digital-analog converter including a current adder for outputting an analog signal having a current value corresponding to a digital signal of a bit is provided.

더 나아가, 본 발명은 N(N은 자연수) 비트의 디지털 신호를 입력받는 단계, 상기 디지털 신호의 하위 비트부터 상위 비트를 순서대로 M(M은 자연수) 개의 그룹으로 분류하는 단계, 분류된 각각의 그룹의 디지털 신호에 가중치를 적용하여 아날로그 값을 생성하는 단계, 및 M개의 하위부터 상위 그룹에서 출력된 각각의 아날로그 값을 순서대로 2^(N/M)*0, 2^(N/M)*1, ..., 2^(N/M)*(M-1) 배만큼 증가시켜 전류를 출력하는 단계를 포함하는 디지털 신호에 대응하는 아날로그 신호를 출력하기 위한 변환 방법을 제공한다.Furthermore, the present invention comprises the steps of receiving a digital signal of N (N is a natural number) bits, classifying the lower bits and the upper bits of the digital signal into M (M is a natural number) in order, each classified Generating an analog value by applying weights to the digital signals of the group, and 2 ^{(N / M) * 0} , 2 ^{(N / M) * 1} in order of each analog value output from the M lower to upper groups in order Provides a conversion method for outputting an analog signal corresponding to a digital signal comprising the step of outputting a current by increasing by 2 ^{(N / M) * (M-1)} times.

디지털-아날로그 변환기 설계시 해상도의 증가에 따라 증가하는 전력소모 및 면적을 줄이기 위해, 본 발명에서는 미세 단위 조정(fine scaling) 및 어림 단위 조정(coarse scaling) 하는 방법을 적용한 디지털-아날로그 변환기를 제안한다. 입력되는 디지털 신호의 각 비트 수에 대응하는 가중치를 적용하기 위해 트랜지스터의 채널 폭과 길이를 변경하는 일반적 방법으로는 디지털 신호의 비트 수가 증가할수록 디지털-아날로그 변환기의 크기가 급격히 커지는 단점과 다수의 가중치의 적용으로 인해 정확성이 떨어지는 단점을 극복하기 위해, 본 발명에서는 디지털 신호 를 일정 비트 단위로 분류하여 각각 그룹 지은 후 비트별 가중치를 적용하여 대응하는 아날로그 값을 얻은 후 각 그룹별 가중치를 보상할 수 있도록 한다.In order to reduce the power consumption and the area that increase with the increase of the resolution when designing the digital-to-analog converter, the present invention proposes a digital-to-analog converter using a method of fine scaling and coarse scaling. . As a general method of changing the channel width and length of a transistor to apply a weight corresponding to each bit number of an input digital signal, the size of the digital-to-analog converter increases rapidly as the number of bits of the digital signal increases and a number of weights are applied. In order to overcome the disadvantage that the accuracy is poor due to the application of the present invention, the digital signal is classified into a predetermined bit unit and grouped, and each weight is applied to each bit to obtain a corresponding analog value, and then the weight of each group can be compensated. Make sure

본 발명은 입력되는 디지털 신호의 비트 수에 따라 디지털-아날로그 변환기의 전체 면적이 기하급수적으로 증가하는 것을 막아 고해상도 전자 장치 및 시스템에 적용이 가능하면서 동시에 작은 면적을 가지는 장점이 있다.The present invention is advantageous in that the total area of the digital-to-analog converter is exponentially increased according to the number of bits of the input digital signal, thereby being applicable to high resolution electronic devices and systems while having a small area.

또한, 본 발명은 입력되는 디지털 신호의 비트 수를 일정 단위로 묶어 그룹지어 변환하고 추후 그룹별 가중치를 적용하기 때문에 한번에 디지털 신호의 비트 수에 대응하는 가중치를 적용하는 경우보다 더욱 정밀도를 높일 수 있다.In addition, the present invention can further increase the precision than when applying a weight corresponding to the number of bits of the digital signal at a time because the number of bits of the input digital signal is grouped and converted into a predetermined unit and grouped and subsequently weighted for each group. .

상술한 목적, 특징 및 장점은 첨부된 도면과 관련한 다음의 상세한 설명을 통하여 더욱 분명해 질 것이며, 그에 따라 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 것이다. 또한, 본 발명을 설명함에 있어서 본 발명과 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에 그 상세한 설명을 생략하기로 한다. 이하, 첨부된 도면을 참조하여 본 발명에 따른 바람직한 일실시예를 상세히 설명하기로 한다.The above objects, features, and advantages will become more apparent from the following detailed description taken in conjunction with the accompanying drawings, whereby those skilled in the art may easily implement the technical idea of the present invention. There will be. In addition, in describing the present invention, when it is determined that the detailed description of the known technology related to the present invention may unnecessarily obscure the gist of the present invention, the detailed description thereof will be omitted. Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.

도 1은 본 발명의 일 실시예에 따른 디지털-아날로그 변환기를 설명하기 위 한 블록도이다.1 is a block diagram illustrating a digital-to-analog converter according to an embodiment of the present invention.

도시된 바와 같이, 디지털-아날로그 변환기는 N 비트의 디지털 신호를 입력받아 하위 비트부터 상위 비트를 순서대로 M 개의 그룹으로 분류한 뒤 각각의 그룹의 디지털 신호에 가중치를 적용하여 대응하는 아날로그 값을 생성하고 M개의 그룹에서 출력된 각각의 아날로그 값을 각각 일정한 배율만큼 증가시켜 출력하기 위한 변환 회로를 포함한다. 여기서, N과 M은 자연수이다. 이때 변환 회로는 M개의 하위부터 상위 그룹에서 출력된 각각의 전류를 순서대로 2^(N/M)*0, 2^(N/M)*1, ..., 2^(N/M)*(M-1) 배만큼 증폭한다. 이를 통해 N비트의 디지털 신호를 아날로그 신호로 변환하는 디지털-아날로그 변환기가 입력되는 디지털 신호의 비트 수에 대응하여 크기가 커지고 정밀도가 떨어지는 단점을 극복할 수 있다.As shown in the drawing, the digital-to-analog converter receives an N-bit digital signal, classifies the lower bits to the higher bits into M groups in order, and applies a weight to each group of digital signals to generate corresponding analog values. And a conversion circuit for increasing the respective analog values output from the M groups by a predetermined magnification. Where N and M are natural numbers. At this time, the conversion circuit converts each current output from the M lower to upper groups in order 2 ^{(N / M) * 0} , 2 ^{(N / M) * 1} , ..., 2 ^{(N / M) * (M -1)} multiply by a factor. As a result, a digital-to-analog converter for converting an N-bit digital signal into an analog signal can overcome the disadvantage that the size increases and the precision decreases corresponding to the number of bits of the input digital signal.

도 2를 참조하여 구체적으로 살펴보면, 디지털-아날로그 변환기는 전술한 변환 회로, 변환 회로에 전류를 공급하기 위한 바이어스부(220), 및 변환 회로로부터 출력되는 전류를 합산하기 위한 전류 합산부(280)를 포함한다. 여기서 변환 회로는 제 1 변환부(240)와 제 2 변환부(260)를 포함한다. 더 나아가, 디지털-아날로그 변환기는 전류 합산부(280)에서 출력되는 전류량에 대응하는 전압을 출력하기 위한 전압 변환부(290)를 더 포함하고 있다. 디지털-아날로그 변환기의 출력은 입력되는 디지털 신호에 대응하는 전류값 혹은 전압 레벨을 가지는 아날로그 신호인데, 본 발명의 일 실시예에서는 대응되는 전압 레벨을 가지는 아날로그 신호를 출력하는 경우를 설명한다. Specifically, referring to FIG. 2, the digital-analog converter includes the above-described conversion circuit, a bias unit 220 for supplying current to the conversion circuit, and a current summing unit 280 for summing the currents output from the conversion circuit. It includes. The conversion circuit includes a first converter 240 and a second converter 260. Furthermore, the digital-analog converter further includes a voltage converter 290 for outputting a voltage corresponding to the amount of current output from the current adder 280. The output of the digital-to-analog converter is an analog signal having a current value or a voltage level corresponding to the input digital signal. An embodiment of the present invention describes a case of outputting an analog signal having a corresponding voltage level.

도시된 본 발명의 일 실시예로서 입력되는 디지털 신호가 10비트 신호이고, 이를 2개의 그룹으로 분류하여 아날로그 신호로 변환하는 경우를 설명한다. 즉, N은 10이고 상기 M은 2인 경우, 변환 회로 내 포함된 제 1 변환부(240)와 제 2 변환부(260)는 각각 입력된 디지털 신호에 대응하여 출력되는 전류량을 2^(10/2)*0배 및 2^(10/2)*(2-1)배만큼 증가시킨다. 제 1 변환부(240)는 10비트의 디지털 신호 중 하위 5비트만을 입력받아 각 비트에 대응하는 전압을 생성한 뒤 각 전압에 대응하는 전류량을 가진 신호로 변환하여 출력하고, 제 2 변환부(260)는 10비트의 디지털 신호 중 상위 5비트만을 입력받아 동일한 방법으로 아날로그 값에 대응하는 전류량을 가진 신호를 출력한다. As an exemplary embodiment of the present invention, an input digital signal is a 10-bit signal, which is classified into two groups and converted into an analog signal. That is, when N is 10 and M is 2, the first converter 240 and the second converter 260 included in the conversion circuit respectively output a current amount corresponding to the input digital signal by 2 ^{(10 / 2) increase by 0} times and by 2 ^{(10/2) * (2-1)} times. The first converter 240 receives only the lower 5 bits of the 10-bit digital signal, generates a voltage corresponding to each bit, converts the signal into a signal having a current amount corresponding to each voltage, and outputs the second voltage. The 260 receives only the upper 5 bits of the 10-bit digital signal and outputs a signal having a current amount corresponding to the analog value in the same manner.

여기서, 제 1 변환부(240)와 제 2 변환부(260) 모두 5비트의 디지털 신호에 대한 가중치를 구별하였으나 제 2 변환부(260)에 입력되는 디지털 신호는 제 1 변한부(240)로 입력되는 디지털 신호보다 상위 비트에 해당하므로 제 2 변환부(260)의 출력을 일정량만큼 증가시켜야 한다. 제 1 변환부(240)로 입력된 하위 비트의 수가 5이므로, 제 2 변환부(260)의 출력을 2^{5=(10/2)*(2-1)} 만큼(32배) 증가시켜야 원래 10비트의 디지털 신호에 대응하는 아날로그 신호를 생성할 수 있다.Here, although both the first converter 240 and the second converter 260 distinguish the weights for the 5-bit digital signals, the digital signal input to the second converter 260 is transferred to the first converter 240. Since the bit is higher than the input digital signal, the output of the second converter 260 must be increased by a predetermined amount. Since the number of lower bits inputted to the first converter 240 is 5, the output of the second converter 260 should be increased by 2 ^{5 = (10/2) * (2-1)} (32 times). An analog signal corresponding to the digital signal of the bit can be generated.

구체적인 구성을 살펴보면, 제 1 변환부(240)는 디지털 신호의 하위 비트부터 5비트를 입력받아 각 비트에 대응하여 가중치에 따라 전류를 흐르게 하기 위한 미세 변환셀부(244), 초기 시작 전압을 결정하여 미세 변환셀부(244)의 바이어스를 생성하기 위한 미세 전압 결정부(246), 미세 변환셀부(244)의 전류값에 대응하는 전압을 출력하기 위한 미세 조정부(242), 및 미세 조정부(242)에서 출력되는 전압에 대응하는 전류값으로 변환하여 출력하기 위한 미세 전류 변환부(248)를 포함한다.In detail, the first converter 240 receives 5 bits from the lower bit of the digital signal and determines the micro conversion cell unit 244 and the initial start voltage to allow a current to flow according to a weight corresponding to each bit. In the fine voltage determination unit 246 for generating a bias of the fine conversion cell unit 244, the fine adjustment unit 242 for outputting a voltage corresponding to the current value of the fine conversion cell unit 244, and the fine adjustment unit 242. It includes a fine current converter 248 for converting into a current value corresponding to the output voltage and output.

마찬가지로, 제 2 변환부(260)는 디지털 신호의 상위 비트부터 5비트를 입력받아 각 비트에 대응하여 가중치에 따라 전류를 흐르게 하기 위한 어림 변환셀부(264), 초기 시작 전압을 결정하여 어림 변환셀부(264)의 바이어스를 생성하기 위한 어림 전압 결정부(266), 어림 변환셀부(264)의 전류값에 대응하는 전압을 출력하기 위한 어림 조정부(262), 및 어림 조정부(262)에서 출력되는 전압에 대응하는 전류값으로 변환하여 출력하기 위한 어림 전류 변환부(268)를 포함한다. Similarly, the second converter 260 receives an input of 5 bits from the upper bits of the digital signal, and estimates the conversion cell unit 264 for flowing a current according to a weight corresponding to each bit. Estimation voltage determiner 266 for generating bias of 264, Estimation adjuster 262 for outputting voltage corresponding to current value of approximation conversion cell unit 264, and voltage output from approximation adjuster 262. Approximate current converter 268 for converting and outputting a current value corresponding to the.

하지만, 제 2 변환부(260)에서 출력을 32배 증가시키기 위해서 어림 조정부(262)는 제 1 변환부(240) 내 미세 조정부(242)에 포함된 저항보다 4배의 큰 저항값을 가진 저항을 포함하고, 어림 변환셀부(264)로부터 출력된 전류를 통과시켜 미세 조정부(242)보다 동일한 디지털 신호가 입력되더라도 4배로 큰 전압 레벨을 출력하게 한다. 또한, 어림 조정부(262)로부터 출력된 전압 레벨에 대응하는 전류를 생성하는 어림 전류 변환부(268)도 미세 전류 변환부(248)보다 동일한 환경에서 8배로 큰 전류량을 가진 신호를 출력한다. 이러한 과정을 통해 제 2 변환부(260)는 동일한 디지털 신호의 입력시 제 1 변환부(240)보다 32배 큰 전류량을 가진 아날로그 신호를 생성할 수 있게 되어 10비트의 디지털 신호 중 상위 5비트에 해당하는 가중치가 부여된 아날로그 신호를 생성할 수 있다.However, in order to increase the output by the second converter 260 by 32 times, the estimator 262 may have a resistance that is four times larger than the resistance included in the fine controller 242 in the first converter 240. And a current output from the approximation conversion cell unit 264 to pass a voltage level four times larger than the same digital signal as the fine adjustment unit 242. In addition, the approximation current converter 268 generating a current corresponding to the voltage level output from the approximation adjuster 262 also outputs a signal having an amount of current eight times larger in the same environment than the fine current converter 248. Through this process, the second converter 260 can generate an analog signal having a current amount of 32 times larger than that of the first converter 240 when the same digital signal is input, and thus, the second converter 260 can generate an analog signal having the upper 5 bits of the 10-bit digital signal. Corresponding weighted analog signals can be generated.

도 2에 도시된 본 발명에서는 10비트의 디지털 신호를 크게 두 그룹으로 분 류하여 각각 아날로그 신호로 변환한 후 합산하는 과정을 보여주고 있지만, 12비트의 디지털 신호를 두 그룹, 세 그룹, 혹은 M개의 그룹으로 나누어서 아날로그 신호로 변환하는 것도 가능하며 디지털-아날로그 변환기가 사용되는 시스템 환경에 따라 변형이 가능하다.In the present invention shown in FIG. 2, a process of classifying a 10-bit digital signal into two groups and converting each signal into an analog signal and summing them is shown. However, the 12-bit digital signal is divided into two groups, three groups, or M. It is also possible to convert into analog signals by dividing into groups and to modify them according to the system environment in which the digital-to-analog converter is used.

도 2는 도 1에 도시된 미세 변환셀부(244)를 설명하기 위한 회로도이다.FIG. 2 is a circuit diagram illustrating the fine conversion cell unit 244 illustrated in FIG. 1.

도시된 바와 같이, 미세 변환셀부(244)는 디지털 신호의 각 비트에 대응하여 가중치를 적용한 만큼의 전류를 흐르게하기 위한 다수의 전류단을 포함한다. 구체적으로, 각 전류단은 디지털 신호의 각 비트 신호(DACSEL<0:4>)에 대응하여 턴온되는 제 1 트랜지트터, 활성화 제어 신호(NCAS)에 대응하여 턴온되는 제 2 트랜지스터, 및 바이어스부(220)의 출력(NBIAS)에 대응하여 턴온되는 제 3 트랜지스터를 포함하며, 제 1 ~ 제 3 트랜지스터는 모두 앤모스(PMOS) 트랜지스터로 구동 전압과 접지 전압간 직렬로 연결된다.As shown, the fine conversion cell unit 244 includes a plurality of current stages for flowing the current by the weight corresponding to each bit of the digital signal. Specifically, each current stage includes a first transistor turned on in response to each bit signal DACSEL <0: 4> of the digital signal, a second transistor turned on in response to an activation control signal NCAS, and a bias unit. And a third transistor that is turned on corresponding to the output NBAIAS of 220, and all of the first to third transistors are NMOS transistors connected in series between a driving voltage and a ground voltage.

본 발명의 일 실시예에 따른 디지털-아날로그 변환기에서는 미세 변환셀부(244)와 어림 변환셀부(264)의 내부 구성이 동일하다. 즉, 디지털 신호의 각 비트에 따라 다르게 부여되는 가중치는 5가지이며 내부 전류단 간의 배율의 차이(X1, X2, X4, X8, X16)가 있을 뿐 미세 변환셀부(244)와 어림 변환셀부(264)는 동일한 기능과 구조(특히, 채널의 폭과 길이)를 가지는 트랜지스터로 구성될 수 있다. 이는 종래의 디지털-아날로그 변환기에서 입력되는 디지털 신호의 각각의 비트에 대응하여 가중치를 다르게하고 배율에 차이를 두기 위해 트랜지스터의 채널 폭과 길이를 다르게 조정했던 것과 달리(예를 들어, 10비트일 경우 10가지, 20비트일 경우 20가지의 가중치를 적용하기 위해 트랜지스터의 채널 폭과 길이가 달라져야 함), 본 발명에서는 5가지의 가중치만을 적용하여도 10비트의 디지털 신호에 대응하는 아날로그 신호를 생성할 수 있다.In the digital-to-analog converter according to an embodiment of the present invention, the internal structure of the fine conversion cell unit 244 and the approximation conversion cell unit 264 are identical. That is, five weights are differently assigned according to each bit of the digital signal, and there are only differences in magnification (X1, X2, X4, X8, X16) between internal current stages. ) May be composed of transistors having the same function and structure (especially the width and length of the channel). This is different from the case in which the channel width and length of the transistor are differently adjusted (e.g., 10-bit) in order to vary the weight and to vary the magnification for each bit of the digital signal input from the conventional digital-to-analog converter. In the case of 10 or 20 bits, the channel width and length of the transistor must be changed in order to apply 20 weights.) In the present invention, even if only 5 weights are applied, an analog signal corresponding to a 10-bit digital signal can be generated. Can be.

본 발명은 입력되는 디지털 신호의 비트 수만큼이 아닌 몇 그룹으로 분류한 뒤 각 그룹 내 비트 수만큼 가중치를 구분할 수 있도록 하여 디지털-아날로그 변환기의 전체 크기를 줄일 수 있을 뿐만 아니라 정밀도도 높일 수 있게 된다. 특히, 10비트의 디지털 신호에 대응하는 아날로그 신호를 생성하기 위한 디지털-아날로그 변환기에서 하위 및 상위 5 비트로 묶어 대응되는 각각의 아날로그 값을 미세 단위 조정(fine scaling) 및 어림 단위 조정(coarse scaling) 하는 방법을 사용하여 전체 면적을 줄였다. 더 나아가, 본 발명에 따르는 미세 조정 및 어림 조정 방법은 고집적 회로와 높은 정밀도를 요구하는 반도체 메모리 장치, 신호 처리 장치, 전자 장비, 및 시스템 등에 응용이 가능하다.According to the present invention, it is possible to classify the weights by the number of bits in each group rather than the number of bits of the input digital signal, thereby reducing the overall size of the digital-to-analog converter and increasing the precision. . In particular, a digital-to-analog converter for generating an analog signal corresponding to a 10-bit digital signal is grouped into lower and upper 5 bits to fine scale and coarse scale each corresponding analog value. The method was used to reduce the total area. Furthermore, the fine adjustment and approximation adjustment method according to the present invention can be applied to semiconductor memory devices, signal processing devices, electronic equipment, systems and the like that require high integration circuits and high precision.

이상에서 설명한 본 발명은, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하므로 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니다.The present invention described above is capable of various substitutions, modifications, and changes without departing from the technical spirit of the present invention for those skilled in the art to which the present invention pertains. It is not limited by the drawings.

도 1은 이진 가중 기법을 적용하여 가중치 전류를 사용하는 디지털-아날로그 변환기를 설명하기 위한 회로도이다.1 is a circuit diagram illustrating a digital-to-analog converter using a weighted current by applying a binary weighting technique.

도 2는 본 발명의 일 실시예에 따른 디지털-아날로그 변환기를 설명하기 위한 블록도이다.2 is a block diagram illustrating a digital-to-analog converter according to an embodiment of the present invention.

도 3은 도 2에 도시된 미세 변환셀부를 설명하기 위한 회로도이다.FIG. 3 is a circuit diagram illustrating the micro conversion cell unit illustrated in FIG. 2.

Claims (25)

N(N은 자연수) 비트의 디지털 신호를 입력받아 하위 비트부터 상위 비트를 순서대로 M(M은 자연수) 개의 그룹으로 분류한 뒤 각각의 그룹의 디지털 신호에 가중치를 적용하여 대응하는 아날로그 값을 생성하고 M개의 하위부터 상위 그룹에서 출력된 각각의 아날로그 값을 순서대로 2^(N/M)*0, 2^(N/M)*1, ..., 2^(N/M)*(M-1) 배만큼 증가시켜 출력하기 위한 변환 회로를 포함하고, 상기 N비트의 디지털 신호에 대응하는 아날로그 신호를 출력하기 위한 디지털-아날로그 컨버터.The digital signal of N (N is natural number) is input and the lower bits are classified into M (M is natural number) groups in order, and the corresponding analog values are generated by applying weights to the digital signals of each group. And each analog value output from M low to high group in order 2 ^{(N / M) * 0} , 2 ^{(N / M) * 1} , ..., 2 ^{(N / M) * (M-1 )} times, and comprises a converter circuit for outputting increased by, digital to output an analog signal corresponding to the digital signals of the N-bit-to-analog converter. 제　1항에 있어서,The method of claim 1, 상기 변환 회로에 전류를 공급하기 위한 바이어스부; 및A bias unit for supplying current to the conversion circuit; And 상기 변환 회로로부터 출력되는 전류를 합산하기 위한 전류 합산부를 더 포함하는 디지털-아날로그 컨버터.And a current adder for summing the currents output from the conversion circuit. 제 2항에 있어서,The method of claim 2, 상기 전류 합산부에서 출력되는 전류량에 대응하는 전압을 출력하기 위한 전압 변환부를 더 포함하는 디지털-아날로그 컨버터.And a voltage converter configured to output a voltage corresponding to the amount of current output from the current adder. 제 2항에 있어서,The method of claim 2, 상기 N은 10이고 상기 M은 2인 경우, 상기 변환 회로는 제 1 변환부와 제 2 변환부를 포함하고 상기 제 1 변환부에서 출력된 전류량은 2^(10/2)*0배만큼 증가시키고 상기 제 2 변환부에서 출력된 전류량은 2^(10/2)*(2-1)배만큼 증가시키는 것을 특징으로 하는 디지털-아날로그 컨버터.When N is 10 and M is 2, the conversion circuit includes a first converter and a second converter, and the amount of current output from the first converter is increased by 2 ^{(10/2) * 0} times and the And a current amount output from the second converter is increased by 2 ^{(10/2) * (2-1)} times. 제4항에 있어서,The method of claim 4, wherein 상기 제 1 변환부는The first conversion unit 상기 디지털 신호의 하위 비트부터 5비트를 입력받아 각 비트에 대응하여 가중치에 따라 전류를 흐르게 하기 위한 미세 변환셀부;A fine conversion cell unit configured to receive 5 bits from the lower bits of the digital signal and flow a current according to a weight corresponding to each bit; 초기 시작 전압을 결정하여 상기 미세 변환셀부의 바이어스를 생성하기 위한 미세 전압 결정부;A fine voltage determination unit for determining an initial start voltage to generate a bias of the fine conversion cell unit; 상기 미세 변환셀부의 전류값에 대응하는 전압을 출력하기 위한 미세 조정부; 및A fine adjustment unit for outputting a voltage corresponding to the current value of the fine conversion cell unit; And 상기 미세 조정부에서 출력되는 전압에 대응하는 전류값으로 변환하여 출력하기 위한 미세 전류 변환부를 포함하는 디지털-아날로그 변환기.And a fine current converter for converting and outputting a current value corresponding to the voltage output from the fine controller. 제 5항에 있어서,The method of claim 5, 상기 미세 변환셀부는The fine conversion cell unit 상기 디지털 신호의 각 비트에 대응하여 가중치를 적용한 만큼의 전류를 흐르게하기 위한 다수의 전류단을 포함하는 디지털-아날로그 변환기.And a plurality of current stages for flowing a weighted current corresponding to each bit of the digital signal. 제　6항에 있어서,The method of claim 6, wherein 상기 각 전류단은Each current stage is 상기 디지털 신호의 각 비트 신호에 대응하여 턴온되는 제 1 트랜지트터;A first transistor turned on corresponding to each bit signal of the digital signal; 활성화 제어 신호에 대응하여 턴온되는 제 2 트랜지스터; 및A second transistor turned on in response to an activation control signal; And 상기 바이어스부의 출력에 대응하여 턴온되는 제 3 트랜지스터를 포함하고, 상기 제 1 ~ 제 3 트랜지스터는 구동 전압과 접지 전압간 직렬로 연결된 것을 특징으로 하는 디지털-아날로그 변환기.And a third transistor turned on corresponding to the output of the bias unit, wherein the first to third transistors are connected in series between a driving voltage and a ground voltage. 제 5항에 있어서,The method of claim 5, 상기 제 2 변환부는The second conversion unit 상기 디지털 신호의 상위 비트부터 5비트를 입력받아 각 비트에 대응하여 가중치에 따라 전류를 흐르게 하기 위한 어림 변환셀부;An approximate conversion cell unit configured to receive 5 bits from the upper bits of the digital signal and flow a current according to a weight corresponding to each bit; 초기 시작 전압을 결정하여 상기 어림 변환셀부의 바이어스를 생성하기 위한 어림 전압 결정부;An approximate voltage determination unit for determining an initial start voltage to generate a bias of the approximation conversion cell unit; 상기 어림 변환셀부의 전류값에 대응하는 전압을 출력하기 위한 어림 조정부; 및An approximation adjusting unit for outputting a voltage corresponding to a current value of the approximating conversion cell unit; And 상기 어림 조정부에서 출력되는 전압에 대응하는 전류값으로 변환하여 출력하기 위한 어림 전류 변환부를 포함하는 디지털-아날로그 변환기.And a rough current converter for converting and outputting a current value corresponding to the voltage output from the roughness adjusting section. 제 8항에 있어서,The method of claim 8, 상기 미세 변환셀부와 상기 어림 변환셀부의 내부 구성이 동일한 것을 특징으로 하는 디지털-아날로그 변환기.And the internal structure of the fine conversion cell portion and the approximation conversion cell portion are identical. 제 9항에 있어서,The method of claim 9, 상기 어림 조정부는 상기 미세 조정부보다 4배로 큰 저항값을 가진 저항을 포함하여 상기 어림 변환셀부로부터 출력된 전류를 통과시켜 상기 미세 조정부보다 4배로 큰 전압값을 출력하고, 상기 어림 전류 변환부는 상기 미세 전류 변환부보다 8배로 전류값을 증폭하여 출력하는 것을 특징으로 하는 디지털-아날로그 변환기.The approximation control unit includes a resistor having a resistance value four times larger than the fine adjustment unit to pass a current output from the approximation conversion cell unit to output a voltage value four times larger than the fine adjustment unit, and the estimation current conversion unit is fine. Digital-to-analog converter, characterized in that for amplifying and outputting the current value eight times than the current converter. 전류를 공급하기 위한 바이어스부;A bias unit for supplying a current; N(N은 자연수) 비트의 디지털 신호를 입력받아 하위 비트부터 상위 비트를 순서대로 M(M은 자연수) 개의 그룹으로 분류한 뒤 각각의 그룹의 디지털 신호에 가중치를 적용하여 대응하는 아날로그 값을 생성하고 M개의 그룹에서 출력된 각각의 아날로그 값을 각각 일정한 배율만큼 증가시켜 출력하기 위한 변환 회로; 및The digital signal of N (N is natural number) is input and the lower bits are classified into M (M is natural number) groups in order, and the corresponding analog values are generated by applying weights to the digital signals of each group. And a conversion circuit for increasing each analog value output from the M groups by a predetermined magnification and outputting the same; And 상기 변환 회로로부터 출력되는 전류를 합산하여 상기 N비트의 디지털 신호에 대응하는 전류값을 가진 아날로그 신호를 출력하기 위한 전류 합산부를 포함하는 디지털-아날로그 컨버터.And a current summing portion for summing the currents output from the conversion circuit and outputting an analog signal having a current value corresponding to the N-bit digital signal. 제 11항에 있어서,The method of claim 11, 상기 전류 합산부에서 출력되는 아날로그 신호의 전류량에 대응하는 전압 레벨을 가진 아날로그 신호를 출력하기 위한 전압 변환부를 더 포함하는 디지털-아날로그 컨버터.And a voltage converter configured to output an analog signal having a voltage level corresponding to the amount of current of the analog signal output from the current adder. 제　11항에 있어서,The method of claim 11, wherein 상기 변환회로는 M개의 하위부터 상위 그룹에서 출력된 각각의 전류를 순서대로 2^(N/M)*0, 2^(N/M)*1, ..., 2^(N/M)*(M-1) 배만큼 증폭하는 것을 특징으로 하는 디지털-아 날로그 컨버터.The conversion circuit converts each current output from the M lower to upper groups in order 2 ^{(N / M) * 0} , 2 ^{(N / M) * 1} , ..., 2 ^{(N / M) * (M -1)} a digital-to-analog converter characterized by amplifying by a factor of two. 제 13항에 있어서,The method of claim 13, 상기 N은 10이고 상기 M은 2인 경우, 상기 변환 회로는 제 1 변환부와 제 2 변환부를 포함하고 상기 제 1 변환부에서 출력된 전류량은 2^(10/2)*0배만큼 증가시키고 상기 제 2 변환부에서 출력된 전류량은 2^(10/2)*(2-1)배만큼 증가시키는 것을 특징으로 하는 디지털-아날로그 컨버터.When N is 10 and M is 2, the conversion circuit includes a first converter and a second converter, and the amount of current output from the first converter is increased by 2 ^{(10/2) * 0} times and the And a current amount output from the second converter is increased by 2 ^{(10/2) * (2-1)} times. 제 14항에 있어서,The method of claim 14, 상기 제 1 변환부는The first conversion unit 상기 디지털 신호의 하위 비트부터 5비트를 입력받아 각 비트에 대응하여 가중치에 따라 전류를 흐르게 하기 위한 미세 변환셀부;A fine conversion cell unit configured to receive 5 bits from the lower bits of the digital signal and flow a current according to a weight corresponding to each bit; 초기 시작 전압을 결정하여 상기 미세 변환셀부의 바이어스를 생성하기 위한 미세 전압 결정부;A fine voltage determination unit for determining an initial start voltage to generate a bias of the fine conversion cell unit; 상기 미세 변환셀부의 전류값에 대응하는 전압을 출력하기 위한 미세 조정부; 및A fine adjustment unit for outputting a voltage corresponding to the current value of the fine conversion cell unit; And 상기 미세 조정부에서 출력되는 전압에 대응하는 전류값으로 변환하여 출력 하기 위한 미세 전류 변환부를 포함하는 디지털-아날로그 변환기.And a fine current converter for converting and outputting a current value corresponding to the voltage output from the fine controller. 제 15항에 있어서,The method of claim 15, 상기 미세 변환셀부는The fine conversion cell unit 상기 디지털 신호의 각 비트에 대응하여 가중치를 적용한 만큼의 전류를 흐르게하기 위한 다수의 전류단을 포함하는 디지털-아날로그 변환기.And a plurality of current stages for flowing a weighted current corresponding to each bit of the digital signal. 제　16항에 있어서,The method of claim 16, wherein 상기 각 전류단은Each current stage is 상기 디지털 신호의 각 비트 신호에 대응하여 턴온되는 제 1 트랜지트터;A first transistor turned on corresponding to each bit signal of the digital signal; 활성화 제어 신호에 대응하여 턴온되는 제 2 트랜지스터; 및A second transistor turned on in response to an activation control signal; And 상기 바이어스부의 출력에 대응하여 턴온되는 제 3 트랜지스터를 포함하고, 상기 제 1 ~ 제 3 트랜지스터는 구동 전압과 접지 전압간 직렬로 연결된 것을 특징으로 하는 디지털-아날로그 변환기.And a third transistor turned on corresponding to the output of the bias unit, wherein the first to third transistors are connected in series between a driving voltage and a ground voltage. 제 15항에 있어서,The method of claim 15, 상기 제 2 변환부는The second conversion unit 상기 디지털 신호의 상위 비트부터 5비트를 입력받아 각 비트에 대응하여 가중치에 따라 전류를 흐르게 하기 위한 어림 변환셀부;An approximate conversion cell unit configured to receive 5 bits from the upper bits of the digital signal and flow a current according to a weight corresponding to each bit; 초기 시작 전압을 결정하여 상기 어림 변환셀부의 바이어스를 생성하기 위한 어림 전압 결정부;An approximate voltage determination unit for determining an initial start voltage to generate a bias of the approximation conversion cell unit; 상기 어림 변환셀부의 전류값에 대응하는 전압을 출력하기 위한 어림 조정부; 및An approximation adjusting unit for outputting a voltage corresponding to a current value of the approximating conversion cell unit; And 상기 어림 조정부에서 출력되는 전압에 대응하는 전류값으로 변환하여 출력하기 위한 어림 전류 변환부를 포함하는 디지털-아날로그 변환기.And a rough current converter for converting and outputting a current value corresponding to the voltage output from the roughness adjusting section. 제 18항에 있어서,The method of claim 18, 상기 미세 변환셀부와 상기 어림 변환셀부의 내부 구성이 동일한 것을 특징으로 하는 디지털-아날로그 변환기.And the internal structure of the fine conversion cell portion and the approximation conversion cell portion are identical. 제 19항에 있어서,The method of claim 19, 상기 어림 조정부는 상기 미세 조정부보다 4배로 큰 저항값을 가진 저항을 포함하여 상기 어림 변환셀부로부터 출력된 전류를 통과시켜 상기 미세 조정부보다 4배로 큰 전압값을 출력하고, 상기 어림 전류 변환부는 상기 미세 전류 변환부보다 8배로 전류값을 증폭하여 출력하는 것을 특징으로 하는 디지털-아날로그 변환기.The approximation control unit includes a resistor having a resistance value four times larger than the fine adjustment unit to pass a current output from the approximation conversion cell unit to output a voltage value four times larger than the fine adjustment unit, and the estimation current conversion unit is fine. Digital-to-analog converter, characterized in that for amplifying and outputting the current value eight times than the current converter. N(N은 자연수) 비트의 디지털 신호를 입력받는 단계;Receiving a digital signal of N (N is a natural number) bits; 상기 디지털 신호의 하위 비트부터 상위 비트를 순서대로 M(M은 자연수) 개의 그룹으로 분류하는 단계;Classifying the lower bits and the upper bits of the digital signal into M groups in which M is a natural number; 분류된 각각의 그룹의 디지털 신호에 가중치를 적용하여 아날로그 값을 생성하는 단계; 및Generating an analog value by applying weights to the classified digital signals of each group; And M개의 하위부터 상위 그룹에서 출력된 각각의 아날로그 값을 순서대로 2^(N/M)*0, 2^(N/M)*1, ..., 2^(N/M)*(M-1) 배만큼 증가시켜 전류를 출력하는 단계를 포함하는 디지털 신호에 대응하는 아날로그 신호를 출력하기 위한 변환 방법.Each analog value output from M low to high group in order 2 ^{(N / M) * 0} , 2 ^{(N / M) * 1} , ..., 2 ^{(N / M) * (M-1)} A conversion method for outputting an analog signal corresponding to a digital signal comprising the step of increasing the current by a multiple. 제　21항에 있어서,The method of claim 21, wherein 상기 전류를 출력하는 단계는Outputting the current is 상기 디지털 신호의 각 비트에 가중치를 적용하여 대응하는 전류값을 생성하는 단계;Generating a corresponding current value by applying a weight to each bit of the digital signal; 상기 전류값을 일정값을 가지는 저항을 통과시켜 대응하는 전압값으로 변환하는 단계;Converting the current value into a corresponding voltage value through a resistor having a predetermined value; 상기 전압값에 대응하는 전류값으로 변환하여 출력하기 위한 단계를 포함하는 디지털 신호에 대응하는 아날로그 신호를 출력하기 위한 변환 방법.And converting the current value corresponding to the voltage value to output the analog signal corresponding to the digital signal. 제 22항에 있어서,The method of claim 22, 상기 저항의 저항값을 달리하여 상기 전압값을 증폭하고 상기 전압값을 전류값으로 변환하면서 증폭하여 각 그룹에서 출력되는 전류값의 배율을 달리할 수 있는 것을 특징으로 하는 디지털 신호에 대응하는 아날로그 신호를 출력하기 위한 변환 방법.Amplifying the voltage value by changing the resistance value of the resistor and converting the voltage value into a current value, thereby amplifying the signal of the analog signal corresponding to the digital signal, characterized in that it can vary the magnification of the current value output from each group. Conversion method for outputting. 제 21항에 있어서,The method of claim 21, 상기 각 그룹에서 출력되는 전류값들을 합산하여 전류를 출력하는 단계를 더 포함하는 디지털 신호에 대응하는 아날로그 신호를 출력하기 위한 변환 방법.And outputting a current by summing the current values output from the respective groups. 제 24항에 있어서,The method of claim 24, 상기 합산하여 출력된 전류의 전류량에 대응하는 전압을 출력하기 위한 단계를 더 포함하는 디지털 신호에 대응하는 아날로그 신호를 출력하기 위한 변환 방법.And outputting a voltage corresponding to the sum of the currents of the summed and outputted currents.

Images