KR20090044586A - 오버레이 버니어 및 그 형성 방법 - Google Patents
오버레이 버니어 및 그 형성 방법 Download PDFInfo
- Publication number
- KR20090044586A KR20090044586A KR1020070110726A KR20070110726A KR20090044586A KR 20090044586 A KR20090044586 A KR 20090044586A KR 1020070110726 A KR1020070110726 A KR 1020070110726A KR 20070110726 A KR20070110726 A KR 20070110726A KR 20090044586 A KR20090044586 A KR 20090044586A
- Authority
- KR
- South Korea
- Prior art keywords
- vernier
- overlay
- pattern
- layer
- forming
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/70—Microphotolithographic exposure; Apparatus therefor
- G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
- G03F7/70605—Workpiece metrology
- G03F7/70616—Monitoring the printed patterns
- G03F7/70633—Overlay, i.e. relative alignment between patterns printed by separate exposures in different layers, or in the same layer in multiple exposures or stitching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/68—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
- H01L21/682—Mask-wafer alignment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/10—Measuring as part of the manufacturing process
- H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
Abstract
본 발명은 오버레이 버니어 및 그 형성 방법에 관한 것으로서, 보다 상세하게는 띠형 제1 모 버니어, 상기 제1 모 버니어의 내측에 형성되는 띠형 제2 모 버니어, 및 상기 제2 모버니어의 내측에 형성되는 박스형 자 버니어를 포함하는 것을 특징으로 하는 오버레이 버니어 및 그 형성 방법에 관한 것이다. 본 발명의 오버레이 버니어 및 그 형성 방법은 이중 패터닝시의 오버레이 제어를 위한 목적으로만 추가되는 버니어를 스크레이브 레인의 다른 영역에 별도로 형성할 필요가 없으며, 또한 이중 패터닝을 적용할 시에도 한쪽 마스크에만 치우치는 일 없이 균등하게 오버랩 제어를 할 수 있다는 장점이 있다.
오버레이 버니어, 모 버니어, 자 버니어, 이중 패터닝
Description
본 발명은 오버레이 버니어 및 그 형성 방법에 관한 것으로서, 보다 상세하게는 이중 패터닝시 이중 패터닝된 층과 그 상부에 형성되는 다른 층과의 오버레이 리딩(reading)에 효과적으로 적용될 수 있는 오버레이 버니어 및 그 형성 방법에 관한 것이다.
반도체 소자가 고집적화됨에 따라 마스크에서 패턴 간의 피치가 감소하게 된다. 그러나, 해상력의 한계로 인해 최소한으로 구현할 수 있는 피치의 한계가 있으며, 이와 같은 해상력의 한계를 극복하기 위해 다중 노광 방식이 연구되고 있다.
도 1a 및 도 1b는 종래 기술에 따른 일반적인 오버레이 버니어용 노광 마스크를 도시한 평면도로서, 박스 인 박스(Box In Box) 형태의 오버레이 버니어 형성을 위한 노광 마스크를 도시한 것이다. 도 1a는 모 버니어용 노광 마스크(100)를 도시한 평면도로서, 모 버니어용 노광 마스크(100)는 일정 두께의 선폭을 가지는 사각 형태의 제1 차광 패턴(110)을 포함하도록 형성된다. 도 1b는 자 버니어용 노광 마스크(150)를 도시한 평면도로서, 자 버니어용 노광 마스크(150)는 모 버니어 용 노광 마스크(100)에 구비된 제1 차광 패턴(110) 내측에 박스 형태의 제2 차광 패턴(160)을 포함하도록 형성된다.
도 2a 및 도 2b는 종래 기술에 따른 노광 마스크를 이용한 반도체 소자의 일반적인 오버레이 버니어 형성 방법을 도시한 단면도이다.
도 2a를 참조하면, 반도체 기판(200) 상부에 피식각층(210) 및 제1 마스크층(미도시)을 형성하고, 상기 도 1a에 도시된 모 버니어용 노광 마스크(도 1a의 100)를 이용한 사진 식각 공정으로 상기 제1 마스크층(미도시)을 패터닝하여 제1 마스크층 패턴(미도시)을 형성한다. 다음에, 상기 제1 마스크층 패턴(미도시)을 마스크로 피식각층(210)을 식각하여 모 버니어를 정의하는 트렌치(215)를 형성한다.
도 2b를 참조하면, 트렌치(215)를 포함하는 반도체 기판(200) 전체 상부에 중간층(220)을 형성한 후, 상기 중간층(220) 상부에 감광막(미도시)을 형성하고, 상기 도 1b에 도시된 자 버니어용 노광 마스크(도 1b의 150)를 이용한 노광 및 현상 공정을 수행하여 자 버니어를 정의하는 제2 마스크층 패턴(230)을 형성한다.
한편, 종래의 이중 패터닝을 적용하는 공정에서는 모 버니어용 노광 마스크와 자 버니어용 노광 마스크 간의 오버랩(overlap)을 측정하기 위해 전체 집적(integration)에 상관없이 이중 패터닝을 위한 별도의 오버레이 버니어가 필요하였다. 따라서, 이중 패터닝이 적용되는 층마다 1개 이상의 버니어가 추가로 필요하기 때문에, 스크레이브 레인(scrabe lane)에서 차지하는 버니어 영역의 비중이 커지게 된다. 또한, 이중 패터닝이 형성되는 층과 다른 층과의 오버레이 리딩을 위하여, 이중 패터닝시 모 버니어용 노광 마스크 또는 자 버니어용 노광 마스크 위치에 다른 층과의 오버레이 버니어가 별도로 추가되게 되며, 이 경우 모 버니어용 노광 마스크 또는 자 버니어용 노광 마스크 중 한쪽에서만 다른 층에 대한 버니어가 형성되므로, 다른 층과의 오버레이 리딩도 이들 중 한쪽 마스크하고만 이뤄지게 된다. 이로 인하여 이중 패터닝으로 진행하는 마스크 공정이 다른 층과 균일하게 오버랩되지 못하고, 모 버니어용 노광 마스크 또는 자 버니어용 노광 마스크 중 버니어가 형성된 한쪽 마스크에만 치우쳐서 오버랩이 더 잘되게 되는 문제가 발생한다. 이 경우, 한 단계에만 적용되면 크게 문제가 되지 않을 수도 있으나, 단계별로 집적이 쌓여감에 따라 오버레이 문제로 작용될 수 있다. 즉, 고집적화된 소자가 개발됨에 따라 패턴의 크기가 작아지고, 이에 따라 오버레이 제어가 수 ㎚대로 요구되고 있으므로, 이와 같은 종래의 이중 패터닝 오버레이 리딩 방법으로는 취약해지는 오버레이를 제어하기 어려워진다는 문제점이 있었다.
본 발명은 상기와 같은 종래 오버레이 버니어 및 그 형성 방법상의 문제점을 개선하기 위해 안출된 것으로서, 이중 패터닝 적용시 형성되는 오버레이 버니어를 스크레이브 레인의 서로 다른 영역에 별도로 형성하지 않을 뿐만 아니라, 다른 층에 형성된 버니어와의 오버랩 시에도 한쪽 마스크에만 치우치는 일 없이 균등하게 오버랩 제어를 할 수 있는 오버레이 버니어 및 그 형성 방법을 제공하는 것을 목적으로 한다.
상기 목적을 달성하기 위하여, 본 발명은
띠형 제1 모 버니어;
상기 제1 모 버니어의 내측에 형성되는 띠형 제2 모 버니어; 및
상기 제2 모버니어의 내측에 형성되는 박스형 자 버니어를 포함하는 오버레이 버니어를 제공한다.
상기에서, 바람직하게는 제1 모 버니어와 제2 모 버니어 및 제2 모 버니어와 자 버니어 사이에는 중간층이 형성된다.
또한, 본 발명은
반도체 기판 상부에 피식각층 및 제1 마스크층을 형성한 후, 상기 제1 마스크층을 패터닝하여 띠형 제1 모 버니어 패턴을 형성하는 단계;
상기 제1 모 버니어 패턴 상부에 제2 마스크층을 형성한 후, 상기 제2 마스 크층을 패터닝하여 상기 제1 모 버니어 패턴 내측에 형성되는 띠형 제2 모 버니어 패턴을 형성하는 단계; 및
상기 제2 모 버니어 패턴 상부에 제3 마스크층을 형성한 후, 상기 제3 마스크층을 패터닝하여 상기 제2 모 버니어 패턴 내측에 형성되는 박스형 자 버니어 패턴을 형성하는 단계를 포함하는 오버레이 버니어의 형성 방법을 제공한다.
상기에서, 피식각층은 비정질 탄소층, 실리콘 산화질화막 및 이들의 조합 중 선택된 어느 하나인 것과, 상기 제1 마스크층 및 제2 마스크층은 도전배선 상측에 구비되는 하드마스크인 것과, 상기 제3 마스크층은 감광막인 것이 바람직하지만, 반드시 이에 한정되는 것은 아니다.
본 발명의 한 구현예에 따르면, 이중 패터닝을 적용할 때 형성되는 제1 모 버니어 패턴 및 제2 모 버니어 패턴을 스크레이브 레인의 별개 영역에 형성하는 것이 아니라, 그 상부에 형성되는 다른 층의 버니어 패턴이 위치하는 영역에 형성한다. 즉, 이중 패터닝이 적용되는 해당 층이 단일 패터닝으로 적용시에 형성되어야 하는 버니어 위치에 이중 패터닝의 제1 모 버니어 패턴을 형성하고 그 내측에 제2 모 버니어 패턴을 형성한 후, 상기 제2 모 버니어 패턴의 내측에 그 상부에 형성되는 층을 오버랩시키기 위한 자 버니어 패턴을 형성한다. 이로써 이중 패터닝의 오버레이를 제어할 목적으로 스크레이브 레인에 별도로 형성되었던 종래의 버니어 영역이 필요없게 된다. 또한, 이중 패터닝 층 상부에 형성된 자 버니어와의 오버레이 리딩을 이중 패터닝 적용 시 형성된 한쪽 마스크하고만 하는 것이 아니라, 제1 모 버니어 패턴 및 제2 모 버니어 패턴이 동일한 위치에 있기 때문에 상기 제1 및 제2 모 버니어 패턴과 자 버니어 패턴을 동시에 리딩할 수 있으므로, 이중 패터닝을 적용하여도 한쪽 마스크에만 치우치게 되는 일없이 균등하게 오버레이 제어를 할 수 있게 된다.
한편, 본 발명의 다른 구현예에 따르면, 이중 패터닝을 위해 형성되는 버니어가 제1 모 버니어 및 자 버니어가 되고, 그 상부에 형성되는 다른 층을 위한 버니어가 제2 모 버니어가 되어도 무방하다. 즉, 본 발명의 방법에서는 상기와 같은 3개의 버니어가 서브스크라이브 레인의 동일한 영역에 함께 형성된다는 것에 그 기술적 특징이 있다.
본 발명의 오버레이 버니어 및 그 형성 방법은 이중 패터닝을 적용할 때 형성되는 오버레이 버니어를 스크레이브 레인의 서로 다른 영역에 각각 형성하지 않고 해당 층이 단일 패터닝으로 적용될 경우에 형성되어야 하는 버니어 영역에 중첩되게 형성함으로써 이중 패터닝시의 오버레이 제어를 위한 목적으로만 추가되는 버니어를 스크레이브 레인에 별도로 추가할 필요가 없으며, 또한 이중 패터닝을 적용할 시에도 한쪽 마스크에만 치우치는 일 없이 균등하게 오버랩 제어를 할 수 있는 장점이 있어, DRAM 뿐만 아니라 향후 이중 패터닝을 적용하는 모든 공정 및 기술에 적용될 수 있다.
이하, 첨부된 도면을 참고하여 본 발명을 상세히 설명한다.
도 3a 내지 도 3d는 본 발명의 오버레이 버니어의 형성 방법을 보여주는 한 실시예이다. 이중 패터닝이 수행되는 스크레이브 레인의 소정 영역에 제1 모 버니어용 노광 마스크(도 3a, 300)를 이용한 노광 및 현상 공정을 수행하여 띠형 제1 모 버니어 패턴을 형성한 후, 상기 제1 모 버니어 패턴의 내측에 제2 모 버니어용 노광 마스크(도 3b, 310)를 이용한 노광 및 현상 공정을 수행하여 띠형 제2 모 버니어 패턴을 형성한다. 이때, 상기 제1 모 버니어 패턴과 제2 모 버니어 패턴 사이에는 중간층을 형성한다. 이후, 이중 패터닝이 형성되는 층의 상부에 형성되는 박스형 자 버니어 패턴을 자 버니어용 노광 마스크(도 3c, 320)를 이용한 노광 및 현상 공정으로 상기 제2 모 버니어 패턴의 내측에 형성한다. 이때, 상기 제2 모 버니어 패턴과 자 버니어 패턴 사이에는 중간층(미도시)을 형성한다. 최종적으로 형성되는 오버레이 버니어의 중첩 형태는 도 3d와 같다. 상기 노광 공정 시 노광 광원은 I-Line, KrF, ArF, ArFi 또는 EUV 중 선택된 어느 하나를 이용하여 수행하는 것이 바람직하며, 또한 노광 조명계는 컨벤셔널(Conventional), 애뉼러(Annular), 쿼드로폴(Quadrupole), 다이폴(Dipole) 및 이들의 조합 중 선택된 어느 하나를 이용하여 수행하는 것이 바람직하지만, 반드시 이에 한정되는 것은 아니다.
도 4a 내지 도 4d는 본 발명의 오버레이 버니어의 형성 방법을 보여주는 다른 실시예이다. 이중 패터닝이 수행되는 스크레이브 레인의 소정 영역에 제1 모 버니어용 노광 마스크(도 4a, 400)를 이용한 노광 및 현상 공정을 수행하여 띠형 제1 모 버니어 패턴을 형성한 후, 상기 제1 모 버니어 패턴의 내측에 자 버니어용 노광 마스크(도 4b, 410)를 이용하여 박스형 자 버니어 패턴을 형성한다. 이때, 상기 제1 모 버니어 패턴과 자 버니어 패턴 사이에는 중간층을 형성한다. 이후, 이중 패터닝이 형성되는 층의 상부에 형성되는 띠형 제2 모 버니어 패턴을 모 버니어용 노광 마스크(도 4c, 420)를 이용한 노광 및 현상 공정으로 상기 제1 모 버니어 패턴의 외측에 형성한다. 이때, 상기 제1 모 버니어 패턴과 제2 모 버니어 패턴 사이에는 중간층을 형성한다. 최종적으로 형성되는 오버레이 버니어의 중첩 형태는 도 4d와 같다. 상기 노광 공정 시 노광 광원은 I-Line, KrF, ArF, ArFi 또는 EUV 중 선택된 어느 하나를 이용하여 수행하는 것이 바람직하며, 또한 노광 조명계는 컨벤셔널, 애뉼러, 쿼드로폴, 다이폴 및 이들의 조합 중 선택된 어느 하나를 이용하여 수행하는 것이 바람직하지만, 반드시 이에 한정되는 것은 아니다.
도 1a 및 도 1b는 종래 기술에 따른 오버레이 버니어용 노광 마스크를 도시한 평면도이다.
도 2a 및 도 2b는 종래 기술에 따른 노광 마스크를 도시한 오버레이 버니어 형성 방법을 도시한 단면도이다.
도 3a 및 도 3d는 본 발명에 따른 오버레이 버니어용 노광 마스크의 일 예를 도시한 평면도이다.
도 4a 및 도 4d는 본 발명에 따른 오버레이 버니어용 노광 마스크의 다른 예를 도시한 평면도이다.
<도면의 주요 부분에 대한 부호 설명>
100,300,400 : 제1 모 버니어용 노광 마스크,
310,420 : 제2 모 버니어용 노광 마스크,
150,320,410 : 자 버니어용 노광 마스크,
110 : 제 1 차광 패턴, 160 : 제 2 차광 패턴
200 : 반도체 기판, 210 : 피식각층
215 : 트렌치, 220 : 중간층
Claims (6)
- 띠형 제1 모 버니어;상기 제1 모 버니어의 내측에 형성되는 띠형 제2 모 버니어; 및상기 제2 모버니어의 내측에 형성되는 박스형 자 버니어를 포함하는 오버레이 버니어.
- 청구항 1에 있어서,상기 제1 모 버니어와 제2 모 버니어 및 제2 모 버니어와 자 버니어 사이에는 중간층이 형성된 것을 특징으로 하는 오버레이 버니어.
- 반도체 기판 상부에 피식각층 및 제1 마스크층을 형성한 후, 상기 제1 마스크층을 패터닝하여 띠형 제1 모 버니어 패턴을 형성하는 단계;상기 제1 모 버니어 패턴 상부에 제2 마스크층을 형성한 후, 상기 제2 마스크층을 패터닝하여 상기 제1 모 버니어 패턴 내측에 형성되는 띠형 제2 모 버니어 패턴을 형성하는 단계; 및상기 제2 모 버니어 패턴 상부에 제3 마스크층을 형성한 후, 상기 제3 마스크층을 패터닝하여 상기 제2 모 버니어 패턴 내측에 형성되는 박스형 자 버니어 패턴을 형성하는 단계를 포함하는 오버레이 버니어의 형성 방법.
- 청구항 3에 있어서,상기 피식각층은 비정질 탄소층, 실리콘 산화질화막 및 이들의 조합 중 선택된 어느 하나인 것을 특징으로 하는 오버레이 버니어의 형성 방법.
- 청구항 3에 있어서,상기 제1 마스크층 및 제2 마스크층은 도전배선 상측에 구비되는 하드마스크인 것을 특징으로 하는 오버레이 버니어의 형성 방법.
- 청구항 3에 있어서,상기 제3 마스크층은 감광막인 것을 특징으로 하는 오버레이 버니어의 형성 방법.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020070110726A KR20090044586A (ko) | 2007-10-31 | 2007-10-31 | 오버레이 버니어 및 그 형성 방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020070110726A KR20090044586A (ko) | 2007-10-31 | 2007-10-31 | 오버레이 버니어 및 그 형성 방법 |
Publications (1)
Publication Number | Publication Date |
---|---|
KR20090044586A true KR20090044586A (ko) | 2009-05-07 |
Family
ID=40855128
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020070110726A KR20090044586A (ko) | 2007-10-31 | 2007-10-31 | 오버레이 버니어 및 그 형성 방법 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR20090044586A (ko) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8906584B2 (en) | 2012-08-31 | 2014-12-09 | SK Hynix Inc. | Photomask and method for forming pattern of semiconductor device using the same |
-
2007
- 2007-10-31 KR KR1020070110726A patent/KR20090044586A/ko not_active Application Discontinuation
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8906584B2 (en) | 2012-08-31 | 2014-12-09 | SK Hynix Inc. | Photomask and method for forming pattern of semiconductor device using the same |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7776750B2 (en) | Semiconductor device and method for forming a pattern in the same with double exposure technology | |
KR100843870B1 (ko) | 반도체 소자의 미세 패턴 형성 방법 | |
KR20190013409A (ko) | 다중-마스크 다중-노광 리소그래피 및 마스크들 | |
JP2007081403A (ja) | 半導体素子の微細パターン形成方法 | |
US20080014684A1 (en) | Two-print-two-etch method for enhancement of CD control using ghost poly | |
KR101154007B1 (ko) | 미세 패턴 형성 방법 | |
JP2009111329A (ja) | 半導体素子の微細パターン形成方法 | |
US20040248016A1 (en) | Method of designing a reticle and forming a semiconductor device therewith | |
KR20120126442A (ko) | 반도체 소자의 패턴 형성 방법 | |
US8003301B2 (en) | Manufacturing method for semiconductor device | |
JP2001235850A (ja) | フォトマスクパターンの設計方法、レジストパターンの形成方法および半導体装置の製造方法 | |
US7939225B2 (en) | Mask for controlling line end shortening and corner rounding arising from proximity effects | |
US7945869B2 (en) | Mask and method for patterning a semiconductor wafer | |
US20120135341A1 (en) | Method for double patterning lithography and photomask layout | |
CN106610563B (zh) | 掩膜版及双重图形化法的方法 | |
KR101051177B1 (ko) | 이중 노광을 이용한 반도체 소자의 패턴 형성방법 | |
US8778604B2 (en) | Mask set for double exposure process and method of using the mask set | |
KR101616744B1 (ko) | 포토 마스크, 기판의 노광 방법, 패턴의 형성방법 및 반도체 소자의 제조방법 | |
KR20090044586A (ko) | 오버레이 버니어 및 그 형성 방법 | |
KR101159689B1 (ko) | 반도체 소자의 오버레이 버니어 형성 방법 | |
US20070281218A1 (en) | Dummy Phase Shapes To Reduce Sensitivity Of Critical Gates To Regions Of High Pattern Density | |
KR100801738B1 (ko) | 포토마스크 및 그 형성방법 | |
US6767672B2 (en) | Method for forming a phase-shifting mask for semiconductor device manufacture | |
KR101096191B1 (ko) | 콘택홀 형성 방법 | |
WO2009125529A1 (ja) | マスクパターンの生成方法及びパターン形成方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
WITN | Withdrawal due to no request for examination |