KR20090043908A - 프로브 카드의 제조방법 - Google Patents
프로브 카드의 제조방법 Download PDFInfo
- Publication number
- KR20090043908A KR20090043908A KR1020070109712A KR20070109712A KR20090043908A KR 20090043908 A KR20090043908 A KR 20090043908A KR 1020070109712 A KR1020070109712 A KR 1020070109712A KR 20070109712 A KR20070109712 A KR 20070109712A KR 20090043908 A KR20090043908 A KR 20090043908A
- Authority
- KR
- South Korea
- Prior art keywords
- probe
- probe card
- film
- conductive pattern
- bumps
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R3/00—Apparatus or processes specially adapted for the manufacture or maintenance of measuring instruments, e.g. of probe tips
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
- G01R1/02—General constructional details
- G01R1/06—Measuring leads; Measuring probes
- G01R1/067—Measuring probes
- G01R1/073—Multiple probes
- G01R1/07307—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
- G01R1/07314—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card the body of the probe being perpendicular to test object, e.g. bed of nails or probe with bump contacts on a rigid support
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Measuring Leads Or Probes (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
본 발명에서는 프로브 카드의 제조방법이 개시된다. 상기 프로브 카드의 제조방법은, (a) 베이스 필름을 준비하는 단계, (b) 베이스 필름상에 금속 박판을 형성하는 단계, (c) 금속 박판을 패턴화하여 도전성 패턴을 형성하는 단계, (d) 도전성 패턴의 적어도 일부를 노출시키는 커버 필름을 형성하는 단계, (e) 커버 필름을 통하여 노출된 도전성 패턴 위에 프로브 범프를 형성하는 단계, 및 (f) 프로브 범프들 위에 프레스 판을 안착시킨 후, 지정된 압하량으로 가압하는 단계를 포함한다. 본 발명에 의하면, 측정대상과의 전기적인 접촉 신뢰성이 향상되는 프로브 카드의 제조방법이 제공된다.
Description
본 발명은 프로브 카드의 제조방법에 관한 것으로, 보다 구체적으로, 측정대상과의 전기적인 접촉 신뢰성이 향상되는 프로브 카드의 제조방법에 관한 것이다.
최근 전자부품의 경박단소화가 가속화되면서 전기적인 신호배선의 폭과 피치가 급속히 감소되고 있으며, 예를 들어, COF(Chip On Flex) 패키지에서 반도체 칩과 접점을 형성하는 리드의 피치는 20μm ~ 30μm 수준에 불과하다. 또한, 반도체 칩의 I/O는 수백에서 수천에 이르기 때문에 대응되는 신호배선의 개수도 상당한 정도에 이르게 된다. 이에 따라, 가요성 기판(flexible substrate) 등 미세 신호배선의 전기적인 신뢰성 및 품질을 검사하고, 단선이나 합선결함을 탐지하기 위하여, 측정대상의 규격에 부합하여 미세한 프로브들이 고집적도로 밀집된 형태의 프로브 카드가 개발되었다. 상기 프로브 카드는 프로브 형태에 따라 니들 타입(needle type), 캔틸레버 타입(cantilever type), 그리고 범프 타입(bump type)으로 크게 분류될 수 있다.
한편, 프로브 카드를 이용하는 테스트 방식으로는, 예를 들어, 신호배선 간의 누설전류를 측정하여 합선(short) 여부를 결정하는 쇼트 테스트(short test)와 신호배선의 단선 여부를 결정하는 오픈 테스트(open test) 등이 있다. 이들 테스트에서는 리드 양쪽 끝에 프로브를 연결하고 한쪽 끝에서 지정된 크기의 직류 혹은 교류 신호를 부가한 후, 반대쪽 끝에서 측정신호를 검출하여 제품의 전기적인 특성을 평가하게 된다. 정확한 측정결과를 얻기 위해서는 프로브들이 측정대상이 되는 신호배선들에 대해 충분히 밀착되어 신뢰적인 전기 접촉을 형성할 필요가 있으나, 공정상의 한계로 인하여 프로브 팁들이 동일 평면상에 존재하지 못하여 코플레너리티(co-planarity)가 확보되지 못하고, 프로브-신호배선 간에 다수의 동시적인 전기 접촉을 생성할 때, 그 중 일부에서 접촉 불량이 발생될 가능성이 높다. 이러한 문제점을 감안하여, 제조공정상에서 프로브들 간의 형상학적 균일성을 담보하기 위해 엄격한 공정관리도 고려될 수 있으나, 소요 비용이 증가하는 것과 함께 제품 수율이 떨어지는 문제가 발생하게 된다.
본 발명의 목적은 측정대상과의 전기적인 접촉 신뢰성이 향상되는 프로브 카드의 제조방법을 제공하는 것이다.
상기와 같은 목적 및 그 밖의 목적을 달성하기 위하여, 본 발명의 프로브 카드의 제조방법은,
(a) 베이스 필름을 준비하는 단계;
(b) 상기 베이스 필름상에 금속 박판을 형성하는 단계;
(c) 상기 금속 박판을 패턴화하여 도전성 패턴을 형성하는 단계;
(d) 상기 도전성 패턴의 적어도 일부를 노출시키는 커버 필름을 형성하는 단계;
(e) 상기 커버 필름을 통하여 노출된 도전성 패턴 위에 프로브 범프를 형성하는 단계;
(f) 상기 프로브 범프들 위에 프레스 판을 안착시킨 후, 지정된 압하량으로 가압하는 단계;를 포함한다.
바람직하게, 상기 베이스 필름은 폴리 이미드 필름(polyimide film)으로 이루어질 수 있다.
또한, 상기 프레스 판의 프로브 범프에 대한 접촉 면은 평편한 면으로 이루어지는 것이 바람직하다.
한편, 상기 (d) 커버 필름을 형성하기 전(前)에, 도전성 패턴 위에 커버 필름과의 결합을 매개하는 접착층을 형성하는 단계가 더 포함될 수 있다.
본 발명에서는, 상기 (f) 프레스 판의 가압 단계를 통하여, 상기 프로브 범프의 직하에 위치한 베이스 필름은 일부 두께를 통하여 또는 전체 두께를 통하여 소성 변형될 수 있다.
한편, 상기 (e) 단계에서는 전해도금 또는 무전해 도금을 수행하여, Ni 도금층을 피복하는 Au 도금층으로 상기 프로브 범프를 형성할 수 있다.
그리고, 상기 (f) 단계 이후에는, (g) 상기한 단계들을 통하여 얻어진 FPC 조립체를 T 자 형상의 지지부재 상에 부착시키되, 상기 프로브 범프가 지지부재의 중앙 선단부에 위치 정렬되도록 부착시키는 단계;를 더 포함할 수 있다.
한편, 상기 (g) 단계 이후에는,
(h) 개구가 형성된 회로기판을 준비하는 단계; 및
(i) 상기 회로기판의 개구와 지지부재의 중앙 선단부를 수직 정렬시킨 후, 지지부재의 양편 걸림턱이 회로기판상에 고정되도록 지지부재를 회로기판에 끼워 조립하는 단계;를 더 포함할 수 있다.
본 발명의 프로프 카드의 제조방법에 의하면, 프로브 범프들의 코플레너리티(co-planarity)가 확보됨으로써, 측정대상으로 하는 미세배선구조에 대해 동시에 다수의 전기적인 접점을 안정적으로 형성함으로써 프로브 카드의 측정 신뢰성이 향상되며, 프로브 카드와 측정대상 간의 접촉불량으로 인해 야기되는 양품/불량품 판 정의 측정 오류를 줄일 수 있다.
이하, 첨부된 도면들을 참조하여, 본 발명의 바람직한 실시예에 대해 상세히 설명하기로 한다. 도 1에는 본 발명의 프로브 카드가 측정대상으로 하는 신호배선 구조의 일 형태로서 COF(Chip On Flex) 필름기판이 도시되어 있다. 상기 COF 필름기판(10)상에는 점선으로 표시된 위치에 반도체 칩이 실장되어 하나의 COF 반도체 패키지를 구성하게 되며, 예를 들어, 신호 발생원으로서의 회로기판과 디스플레이 패널 사이에 개재되어 이들 사이의 신호 변환 및 중계를 담당하게 된다. 보다 구체적으로, 상기 필름기판(10)에는 다수의 도전 패턴들이 반도체 칩의 실장위치로부터 서로 반대 방향으로 신장되며, 일 방향으로 신장되는 도전패턴(20,30)들은 회로기판으로부터 신호가 들어오는 입력 배선(20)을 구성하고, 반대 방향으로 신장되는 도전패턴들은 디스플레이 패널로 변환 신호가 나가는 출력 배선(30)을 구성하게 된다. 각 도전패턴(20,30)을 따라 반도체 칩의 실장위치로 인출되어 있는 이너리드 (inner lead,15)는 반도체 칩에 형성된 전극 패드들과 와이어 본딩, 도전성 범프 본딩을 통하여 전기적인 접점을 형성하게 된다. 상기 도전패턴들(20,30)은 반도체 칩의 실장위치에서 집적된 형태로 조밀하게 배열되며, 이너리드(15)의 제1 선단(t1) 간에는 대체로 20~30μm 정도의 미세한 피치 간격(p1)을 유지하며, 이너리드(15)의 제2 선단(t2) 간에는 대체로 200~300μm 정도의 피치 간격(p2)을 유지하게 된다. 이너리드(15)의 전기적 특성을 분석하기 위하여, 프로브 카드에 형성된 프로브 팁을 이너리드(15)의 제1 선단(t1)과 제2 선단(t2) 상에 위치 정렬시키고 전기적인 접촉을 형성한 후, 예를 들어, 프로브 팁을 통하여 제1 선단(t1)에 대해 지정된 크기의 입력신호(ex. 직류 또는 교류 형태의 전류/전압)를 인가함과 동시에 제2 선단(t2)에서 출력신호(ex. 직류 또는 교류 형태의 전류/전압)를 검출하여 전기적인 입출력 관계를 획득함으로써 이너리드(15)의 단선 여부와 구체적인 전도 특성, 주파수 특성 등을 측정할 수 있다. 또한, 인접한 이너리드(15) 간에 전기적인 단락(short), 합선 결함을 탐지하기 위해서도 유사한 방식으로 프로브 카드를 접촉하여 이웃한 이너리드(15) 간에 일 편을 입력으로 하여 지정된 크기의 입력신호를 인가함과 동시에 다른 편으로부터 출력신호를 검출함으로써 합선 결함을 인식할 수 있다.
도 2는 본 발명의 바람직한 일 실시 형태에 따른 프로브 카드의 수직 단면도이다. 도시된 프로브 카드(100)는 중앙의 컬럼부(125)를 기준으로 양편에 걸림턱(121)이 형성되어 있는 대략 T 자 형상의 고정부재(120,fixture)와, 상기 걸림턱(121)과의 대면 접촉을 통하여 고정부재(120)를 구조적으로 지지하며, 측정신호를 적정개소에 배분하도록 제1 회로패턴(135)이 형성되어 있는 회로기판(130)과, 전기적인 접점을 통하여 제1 회로패턴(135)으로부터 연장되는 제2 회로패턴(118)이 형성되며 가요성을 바탕으로 컬럼부(125)의 윤곽을 따라 우회하여 회로기판(130)의 양편에 걸려 지지되어 있는 FPC(110, Flexible Printed Circuit, 가요성 회로기판)를 포함한다. 상기 고정부재(120)에서 길이방향으로 균일한 폭을 가진 컬럼부(125)와 상기 컬럼부(125)의 양 편에서 폭 방향으로 돌출되는 걸림턱(121)은 일체적으로 형성되거나, 개별 형성 후 조립을 통해 일체화될 수 있으며, 알루미늄(Al) 등의 금 속 블록으로 형성될 수 있다. 상기 회로기판(130)의 중앙위치에 형성되어 있는 개구 폭(Wopen)은 걸림턱(121)을 지지할 수 있도록 컬럼부(125) 보다는 크고, 걸림턱(121) 보다는 좁게 형성된다. 상기 걸림턱(121)과 회로기판(130) 사이의 상하로 중첩된 영역에는 FPC(110)가 개재되며, 고정부재(120)의 자중에 수반되는 걸림턱(121)의 압하 작용으로 FPC(110)의 위치가 견고히 고정된다. 상기 프로브 카드(100)는 전체적으로 좌우 대칭 구조로 형성될 수 있으며, 좌우 양편으로 고정부재(120)와 회로기판(130) 사이에서 압착되는 FPC(110)의 위치 고정이 이루어진다. 그리고, 고정된 위치 사이에서 FPC(110)는 고정부재(120)의 윤곽을 따라 우회하여 연장되며, 구체적으로, 컬럼부(125)에 의해 팽팽하게 신장된 상태로 하방으로 돌출되는 굴절 형상을 갖는다. 회로기판(130)상의 제1 회로패턴(135)과 FPC(110) 상의 제2 회로패턴(118)은 측정대상에 대한 입력신호와 측정대상으로부터의 출력신호에 대한 신호배선 구조를 형성하게 된다. 제1, 제2 회로패턴(135,118)은 적정 개소에서 전기적인 접점을 형성하게 되는데, 예를 들어, 걸림턱(121)의 압하 작용에 의해 FPC(110)와 회로기판(130)의 단부가 서로에 대해 강제 접촉되는 걸림턱(121)의 테두리 영역을 접속부로 형성할 수 있을 것이다.
고정부재(120)에 의해 하방으로 돌출되어 있는 FPC(110)에는 Ni/Au 범프로 이루어진 프로브 범프(115)가 형성되어 있다. 상기 프로브 범프(115)는 측정대상이 되는 배선 구조의 각 단자들과 대응되는 위치를 따라 병렬적으로 배열되어 있다. 도 3에는 도 2의 III 부분에 대한 상세 단면도로서 FPC에 대한 단면도가 도시되어 있다. 고정부재(120) 상에 부착된 FPC(110)의 단면구조를 참조하면, FPC(110)는 기 저를 이루는 베이스 필름(111)과, 상기 베이스 필름(111) 위에 마련된 도전성 패턴(112)과 상기 도전성 패턴(112)의 안쪽으로 개구 영역(Wb)을 정의하는 커버 필름(114)을 포함하며, 상기 개구 영역(Wb)을 통하여 도전성 패턴(112)과 전도성 결합을 이루는 프로브 범프(115)들을 포함한다. 그리고 층상 구조를 유지하기 위해 소요 개소에는 접착층(113)이 개재될 수 있는데, 예를 들어, 커버 필름(114)을 하부 층에 대해 고착시키기 위해 커버 필름(114)과 경계를 형성하는 베이스 필름(111) 및 도전 패턴(112)에 걸쳐서 접착층(113)이 개재될 수 있다. 한편, 고정부재(120)와 FPC(110) 사이에도 점착 특성이 양호한 접착층(123)이 개재되어 양 부재의 상대적인 위치를 고정시키는 것이 바람직하다. 신뢰성이 있는 측정결과를 얻기 위해 상기 프로브 범프(115)들은 측정 대상이 되는 배선단자들에 대해 밀착될 필요가 있으며, 베이스 필름(111)은 프로브 범프(115)들 간의 높이편차를 흡수하고 측정대상에 대한 신뢰적인 도전 접촉을 강제할 목적으로, 양호한 소성 변형성을 갖는 고분자 필름, 예를 들어, 폴리 이미드 필름(Polyimide film)으로 이루어질 수 있다. 즉, 도시되어 있는 바와 같이 공정상의 한계로 인하여 프로브 범프(115)들 간에는 어느 정도의 높이편차(e)를 수반하는 것이 통상적이므로, 본 발명에서는 프로브 범프(135)들을 일정한 깊이로 가압하는 것에 따라 완충 필름의 적정영역이 소성변형되면서 범프(135)들 간의 높이편차(e)를 완화시키는 방식을 이용한다. 한편, 상기 커버 필름(114)은 프로브 범프(115)와 도전성 패턴(112) 사이의 도전성 접촉영역을 정의하며, 폴리 이미드 필름으로 이루어질 수 있다. 상기 도전성 패턴(112)은 제2 회로패턴(118)의 신호 입력측 또는 신호 출력측을 구성하게 된다. 예를 들 어, 도전성 범프(115)를 통하여 입력된 전기신호는 FPC(110)의 제2 회로패턴(118)과 회로기판(130)의 제1 회로패턴(135)에 의해 제공되는 신호전달경로를 거쳐서 미도시된 테스터기로 입력될 수 있다.
도 4에는 베이스 필름(111)으로 채택되는 폴리 이미드 필름의 상온 인장 곡선이 도시되어 있다. 도면에서 수직축은 인장 응력(tensile stress, MPa)을 나타내고, 수평축은 단위길이 당 신장된 길이로 정의되는 인장 변형율(tensile strain, %)을 나타낸다. 인장 응력의 증가에 수반하여, 초기 인장상태에서는 선형적인 거동을 보이는 탄성영역이 나타나고, 항복응력 이상의 하중에 대해서는 비선형적인 거동을 보이는 소성영역이 나타난다. 하중이 제거되면 변형 전 상태로 복귀되는 탄성영역과는 달리, 상기 소성영역에서는 변형량의 상당부분이 하중이 완전히 제거된 이후에도 영구적으로 잔존하여 소성변형 또는 잔류변형으로 남게 된다. 도 5는 폴리 이미드 필름에 대해 하중을 부여하는 인장과 하중을 제거하는 제하를 반복적으로 수행하면서 획득된 폴리 이미드 필름의 소성 거동을 보여주는 인장-제하-인장 곡선이다. 폴리 이미드 필름의 소성 거동을 살펴보면, 상대적으로 인장하중이 적은 1차 하중 제하 시점에서는 대략 1% 미만의 소성변형(δres1)이 발생되며, 최대 인장하중이 걸리는 마지막 하중 제거 시점에서는 대략 15% 정도의 소성변형(δres2)이 발생된다. 한편, 앞서 살펴본 폴리 이미드 필름의 소성 거동은 인장하중에 대한 것이나, 인장/압축 간의 방향성을 갖지 않는 등방성 소재로서 폴리 이미드 필름은 압축하중에 대해서도 유사한 소성 거동을 보일 것이다. 이에 따라, 폴리 이미드 필름의 기반에 형성되어 있는 프로브 범프(115)들을 프레스 판을 이용하여 지정된 압 하량 만큼 일괄적으로 가압하면, 일군의 프로브 범프(115)들 중에서 평균 레벨보다 높게 돌출되어 있는 범프(115)의 직하에 위치한 폴리 이미드 필름에서는 국지적으로 많은 압축 변형이 유발될 것이고, 그 상당량이 소성변형으로 남게 됨으로써 범프들 간의 높이편차가 완화 내지 제거될 수 있다.
도 6a 내지 도 6e는 본 발명의 바람직한 일 실시 형태에 따른 프로브 카드의 공정 단계별 수직 단면도들이다. 먼저, 도 6a에 도시된 바와 같이, 기저를 이루는 베이스 필름(111)을 준비한다. 상기 베이스 필름(111)은 양호한 소성변형 특성을 갖는 폴리 이미드 필름으로 구성될 수 있으며, 자신의 소성변형을 통하여 프로브 범프(115)들 간의 높이편차를 흡수할 수 있도록 적정의 두께(Tb)로 형성되는 것이 바람직하다. 즉, 베이스 필름(111)을 너무 얇은 두께로 형성하면, 범프(135)들 간의 높이편차를 흡수하기 위해 제품 내구력이 허용하는 적정 범위를 넘어 과도한 압축하중이 요구될 수 있다. 다음에, 상기 베이스 필름(111)상에 구리 박판(112`)을 형성한 후, 마스킹을 통한 선택적인 에칭을 적용하여 도전성 패턴(112)을 형성한다. 그리고, 도 6b에 도시된 바와 같이, 상방으로 노출되어 있는 베이스 필름(111)과 도전성 패턴(112)의 전면에 걸쳐서 접착층(113)을 도포하고 그 위에 커버 필름(114)을 부착시킨다. 이때, 상기 커버 필름(114)에는 도전성 패턴의 안쪽 영역(Wb)에 대응되는 개구 패턴이 형성되어 있다. 다음에, 도 6c에 도시된 바와 같이, 포토리소그래피(photo-lithography)를 진행하여 접착층(113)의 일부를 식각 제거함으로써 도전성 패턴의 안쪽 영역(Wb)을 외부로 노출시킨다. 다음에, 도 6d에 도시된 바와 같이, 커버 필름(114)을 통하여 외부로 노출된 도전성 패턴(112)에 대 해 프로브 범프(115)를 형성하는 단계가 진행된다. 예를 들어, 상기 도전성 패턴(112)에 대해 전해도금 또는 무전해 도금을 수행함으로써 Ni 도금층 위에 Au 도금층이 피복된 프로브 범프(115)를 얻을 수 있다. 이때, 전해도금은 도금속도가 빠른 장점이 있는 반면에 전류밀도의 영향으로 도금층의 두께가 공간적으로 산포를 갖게 됨으로써 완성된 프로브 범프(115)들의 높이편차가 확대될 수 있으므로, 보완적인 공정으로서 연삭 공정(grinding)이 속행될 수 있다. 상기 무전해 도금은 전해 도금과 역관계의 장단점을 갖는데, 즉, 전류밀도의 영향이 적은 공정의 특성상 프로브 범프(115)들의 높이편차가 완화될 수 있는 장점이 있으나, 도금속도가 느리고, 도금액의 조성에 따라 도금상태가 민감하게 변화하며 도금액의 수명이 짧고 어려운 단점이 있다.
다음으로, 도 6e에 도시된 바와 같이, 상기 프로브 범프(115)들에 대한 일괄적인 프레싱 (pressing) 단계가 진행되는데, 보다 구체적으로 상기 프로브 범프(115)들 위에 평편한 표면을 갖는 프레스 판(Plate)을 올려놓고, 프레스 판(Plate)을 정해진 압하량(δcom1) 만큼 가압한다. 이때, 프로브 범프(115)들 간에는 공정상의 한계로 인하여 어느 정도의 높낮이 차이를 갖는 것이 통상적이므로, 프레스 판(Plate)의 작용하에 있는 일군의 프로브 범프(115)들 중에서 평균높이를 초과하여 돌출된 범프(115)에 대해서는 상대적으로 큰 변형이 강제될 것이다. 즉, 돌출된 범프(115)의 직하에 위치하는 층상 구조 중에서 가장 많은 변형을 수용하는 베이스 필름(111, 폴리 이미드 필름)에는 상당한 소성변형이 남게될 것이며, 이로부터 범프(115)들 간의 높이편차가 제거되고 평준화가 이루어질 수 있다. 한편, 상 기 프레스 판(Plate)의 압하량(δcom)과 관련하여서는 구체적인 제조공정에 따라 생성되는 프로브 범프(115)의 높이 산포를 고려하여, 일군의 프로브 범프(115)들 중에서 최고치와 최저치가 형성하는 높이편차 만큼으로 압하량(δcom)을 설정할 수 있을 것이다.
상술한 바와 같이, 프레스 판(Plate)을 이용하여 일군의 프로브 범프(115)들을 동시에 가압하더라도, 상대적인 높이에 따라 개별 프로브 범프(115)들이 경험하는 압하의 정도는 서로 상이하다. 즉, 상대적으로 높은 형상의 범프(115)들은 많은 양의 압하를 경험하게 되므로 그 직하에 위치한 폴리 이미드 필름의 압축거리는 커지게 되며, 상대적으로 낮은 형상의 범프(115)들은 적은 양의 압하를 경험하게 되므로 그 직하에 위치한 폴리 이미드 필름의 압축거리는 작아지게 된다. 이와 관련하여, 도 7에는 압축거리에 따른 폴리 이미드 필름의 소성 거동이 도시되어 있다. 도면에서, 수평축은 폴리 이미드 필름이 변형 전 상태로부터 하중에 반응하여 압축된 압축거리(δcom,μm)를 나타내고, 수직축은 단위 압축길이 당 소성 변형량(%)을 나타낸다. 도시된 폴리 이미드 필름의 소성 거동을 살펴보면, 압축거리(δcom)의 증가에 수반하여 단위 압축거리(δcom)에 대한 소성 변형량이 증가하게 된다. 이러한 폴리 이미드의 변형 특성으로 인하여, 높은 형상의 범프(115)들에서 보다 많은 소성변형이 자연스럽게 유발됨으로써 높이보정이 효과적으로 이루어질 수 있다. 일례를 들어, 25μm,15μm,10μm,5μm 높이를 갖는 일군의 프로브 범프(115)들을 프레스 판(Plate)으로 가압함으로써, 종전 20μm의 높이편차가 8.5μm로 감소하게 된다.
도 8은 베이스 필름에서 일어나는 소성변형을 유한요소법으로 컴퓨터 시뮬레이션하기 위해 이용되는 FPC의 기학적인 모델링이 도시되어 있다. FPC의 모델은 실제 제품의 형상을 반영하고 있으며, 고정부재(120`), 베이스 필름(111`), 도전성 패턴(112`), 그리고, 커버 필름(114`)과 접착층(113`,123`) 및 프로브 범프(115`)들이 각기 모델링되어 있다. 베이스 필름(111`)은 폴리 이미드 필름으로 구성된 것으로 전제하여, 그에 대한 물성치들이 입력조건으로 부여되었다. 도 8의 기하학적인 모델링에 대한 시뮬레이션 결과는 도 9a 및 9b에 도시되어 있다. 도 9a는 프레스 판(Plate`)에 대해 강제 압착된 FPC의 변형 분포를 보여주는 도면이고, 도 9b는 압박상태가 해제된 FPC의 영구 변형 분포를 보여주는 도면이다. 도면들에서, 높은 변형 정도를 나타내는 짙은 배색이 베이스 필름(111`) 영역에 집중되어 있다는 점에서, 압착 상태와 압착 해제 상태에서 베이스 필름(111`) 영역에서 가장 많은 변형이 일어나고 있음을 알 수 있으며, 압착 해제 상태에서도 잔존하는 소성변형으로 인하여 프로브 범프(115`)의 높이가 소정량(δ`res) 만큼 낮아졌음을 알 수 있다.
본 발명은 도면에 도시된 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 다른 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의하여 정해져야 할 것이다.
도 1은 프로브 카드가 측정대상으로 하는 신호배선 구조의 일 형태로서 COF(Chip On Flex) 필름기판에 관한 평면도이다.
도 2는 본 발명의 바람직한 일 실시 형태에 따른 프로브 기판의 수직 단면도이다.
도 3은 도 2의 III 부분에 대한 확대 단면도로서, FPC의 수직 단면도이다.
도 4는 베이스 필름으로 채택되는 폴리 이미드 필름의 상온 인장 곡선이다.
도 5는 폴리 이미드 필름에 대해 하중을 부여하는 인장과 하중을 제거하는 제하를 반복적으로 수행하면서 획득된 폴리 이미드 필름의 소성 거동을 보여주는 인장-제하-인장 곡선이다.
도 6a 내지 도 6e는 본 발명의 바람직한 일 실시 형태에 따른 프로브 카드의 공정 단계별 수직 단면도들이다.
도 7은 압축거리에 따른 폴리 이미드 필름의 소성 거동을 보여주는 도면이다.
도 8은 베이스 필름에서 일어나는 소성변형을 유한요소법으로 컴퓨터 시뮬레이션하기 위해 이용되는 FPC의 기학적인 모델링을 보여준다.
도 9a 및 도 9b는 도 8의 기하학적인 모델링에 대한 시뮬레이션 결과를 보여주는 도면들로서, 도 9a는 프레스 판에 대해 강제 압착된 FPC의 변형 분포를 보여주는 도면이고, 도 9b는 압박상태가 해제된 FPC의 영구 변형 분포를 보여주는 도면이다.
<도면의 주요 부분에 대한 부호의 설명>
10 : COF 필름기판 15 : 이너리드
20 : 입력 배선 30 : 출력 배선
100 : 프로브 카드 110 : FPC
111 : 베이스 필름 112 : 도전 패턴
113 : 접착층 114 : 커버 필름
115 : 프로브 범프 118 : 제2 회로패턴
120 : 고정부재 121 : 고정부재의 걸림턱
123 : 접착층 125 : 고정부재의 컬럼부
130 : 회로기판 135 : 제1 회로패턴
Claims (8)
- (a) 베이스 필름을 준비하는 단계;(b) 상기 베이스 필름상에 금속 박판을 형성하는 단계;(c) 상기 금속 박판을 패턴화하여 도전성 패턴을 형성하는 단계;(d) 상기 도전성 패턴의 적어도 일부를 노출시키는 커버 필름을 형성하는 단계;(e) 상기 커버 필름을 통하여 노출된 도전성 패턴 위에 프로브 범프를 형성하는 단계; 및(f) 상기 프로브 범프들 위에 프레스 판을 안착시킨 후, 지정된 압하량으로 가압하는 단계;를 포함하는 프로브 카드의 제조방법.
- 제1항에 있어서,상기 베이스 필름은 폴리 이미드 필름(polyimide film)인 것을 특징으로 하는 프로브 카드의 제조방법.
- 제1항에 있어서,상기 프레스 판의 프로브 범프에 대한 접촉 면은 평편한 면으로 이루어지는 것을 특징으로 하는 프로브 카드의 제조방법.
- 제1항에 있어서,상기 (d) 커버 필름을 형성하기 전(前)에, 도전성 패턴 위에 상기 커버 필름과의 결합을 매개하는 접착층을 형성하는 단계가 더 포함되는 것을 특징으로 하는 프로브 카드의 제조방법.
- 제1항에 있어서,상기 (f) 프레스 판의 가압 단계를 통하여, 상기 프로브 범프의 직하에 위치한 베이스 필름은 일부 두께를 통하여 또는 전체 두께를 통하여 소성 변형되는 것을 특징으로 하는 프로브 카드의 제조방법.
- 제1항에 있어서,상기 (e) 단계에서는 전해도금 또는 무전해 도금을 수행하여, Ni 도금층을 피복하는 Au 도금층으로 상기 프로브 범프를 형성하는 것을 특징으로 하는 프로브 카드의 제조방법.
- 제1항에 있어서,상기 (f) 단계 이후에는, (g) 상기한 단계들을 통하여 얻어진 FPC 조립체를 T 자 형상의 지지부재 상에 부착시키되, 상기 프로브 범프가 지지부재의 중앙 선단부에 위치 정렬되도록 부착시키는 단계;를 더 포함하는 것을 특징으로 하는 프로브 카드의 제조방법.
- 제7항에 있어서,상기 (g) 단계 이후에는,(h) 개구가 형성된 회로기판을 준비하는 단계; 및(i) 상기 회로기판의 개구와 지지부재의 중앙 선단부를 수직 정렬시킨 후, 지지부재의 양편 걸림턱이 회로기판상에 고정되도록 지지부재를 회로기판에 끼워 조립하는 단계;를 더 포함하는 것을 특징으로 하는 프로브 카드의 제조방법.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020070109712A KR20090043908A (ko) | 2007-10-30 | 2007-10-30 | 프로브 카드의 제조방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020070109712A KR20090043908A (ko) | 2007-10-30 | 2007-10-30 | 프로브 카드의 제조방법 |
Publications (1)
Publication Number | Publication Date |
---|---|
KR20090043908A true KR20090043908A (ko) | 2009-05-07 |
Family
ID=40854555
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020070109712A KR20090043908A (ko) | 2007-10-30 | 2007-10-30 | 프로브 카드의 제조방법 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR20090043908A (ko) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101338231B1 (ko) * | 2012-07-06 | 2013-12-06 | (주) 루켄테크놀러지스 | 프로브 필름, 그를 포함하는 프로브 유닛 및 프로브 필름의 제조방법 |
KR101386122B1 (ko) * | 2013-05-07 | 2014-04-17 | (주) 루켄테크놀러지스 | 프로브 블록 어셈블리 |
-
2007
- 2007-10-30 KR KR1020070109712A patent/KR20090043908A/ko not_active Application Discontinuation
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101338231B1 (ko) * | 2012-07-06 | 2013-12-06 | (주) 루켄테크놀러지스 | 프로브 필름, 그를 포함하는 프로브 유닛 및 프로브 필름의 제조방법 |
KR101386122B1 (ko) * | 2013-05-07 | 2014-04-17 | (주) 루켄테크놀러지스 | 프로브 블록 어셈블리 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4521611B2 (ja) | 半導体集積回路装置の製造方法 | |
US20210123950A1 (en) | Probe card for high frequency applications | |
US8134381B2 (en) | Connection board, probe card, and electronic device test apparatus comprising same | |
KR20000062209A (ko) | Bga 패키지의 전기적 검사를 위한 소켓 및 이를 이용한검사방법 | |
US20010054906A1 (en) | Probe card and a method of manufacturing the same | |
KR100980369B1 (ko) | 프로브 카드의 프로브 니들 구조체와 그 제조 방법 | |
JP2003084047A (ja) | 半導体装置の測定用治具 | |
KR101019554B1 (ko) | 프로브 및 그의 제조방법 | |
JP2004053409A (ja) | プローブカード | |
KR20090043908A (ko) | 프로브 카드의 제조방법 | |
JP4919365B2 (ja) | 半導体集積回路の製造方法 | |
US20080265920A1 (en) | Probe card | |
JP2007212472A (ja) | 半導体集積回路の製造方法及びプローブカード | |
KR100610803B1 (ko) | 반도체 소자 검침용 프로브 카드와 그 제조 방법 | |
KR101399542B1 (ko) | 프로브 카드 | |
KR20080021097A (ko) | 초소형 프로브 구조체 | |
KR100876077B1 (ko) | 초소형 프로브 구조체 | |
TWI743670B (zh) | 電性接觸元件及探針卡 | |
JP5015672B2 (ja) | プローブカード | |
KR20110139827A (ko) | 프로브 카드 및 이의 제조 방법 | |
JPH0562748A (ja) | Icソケツト | |
KR101704459B1 (ko) | 전기 신호 연결용 컨택터 | |
KR101689515B1 (ko) | 프로브 카드 | |
WO2001036986A1 (en) | Probe card | |
KR200380244Y1 (ko) | 반도체 소자 검침용 프로브 카드 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E601 | Decision to refuse application |