KR20090036413A - Fabrication method of phase-change memory device - Google Patents

Fabrication method of phase-change memory device Download PDF

Info

Publication number
KR20090036413A
KR20090036413A KR1020070101589A KR20070101589A KR20090036413A KR 20090036413 A KR20090036413 A KR 20090036413A KR 1020070101589 A KR1020070101589 A KR 1020070101589A KR 20070101589 A KR20070101589 A KR 20070101589A KR 20090036413 A KR20090036413 A KR 20090036413A
Authority
KR
South Korea
Prior art keywords
epitaxial silicon
silicon film
forming
memory device
change memory
Prior art date
Application number
KR1020070101589A
Other languages
Korean (ko)
Inventor
이영호
안태항
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020070101589A priority Critical patent/KR20090036413A/en
Publication of KR20090036413A publication Critical patent/KR20090036413A/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/20—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides

Landscapes

  • Semiconductor Memories (AREA)

Abstract

A method for manufacturing the phase-change memory device is provided to improve the performance characteristic by reducing the leakage current. The first mask is formed on the top of the peripheral area of the semiconductor substrate(100) in order to expose the cell region. The junction area(103) is formed by injecting N type ion into the exposed cell region. The first mask is removed. The epitaxial silicon film(105) which is the N- single crystal layer is formed by the selective epitaxial growth on the top of the semiconductor board. The second mask is formed on the upper part of the entire structure. The gate electrode is formed in the peripheral area. The first insulating layer is formed on the top of the entire structure. The PN diode(119) is completed by forming the P+ electrode on the epitaxial silicon film. The silicide layer(121) is formed on the top of the PN diode.

Description

상변화 메모리 소자 제조 방법{Fabrication Method of Phase-Change Memory Device}Fabrication Method of Phase-Change Memory Device

본 발명은 상변화 메모리 소자에 관한 것으로, 보다 구체적으로는 PN 다이오드를 셀 스위치로 적용하는 상변화 메모리 소자를 안정적으로 제조할 수 있는 상변화 메모리 소자 제조 방법에 관한 것이다.The present invention relates to a phase change memory device, and more particularly, to a method of manufacturing a phase change memory device capable of stably manufacturing a phase change memory device using a PN diode as a cell switch.

메모리 소자는 전원이 차단되면 입력된 정보가 소거되는 휘발성 메모리인 RAM(Random Access Memory)와, 입력 정보가 계속 유지되는 비휘발성 메모리인 ROM(Read Only Memory)으로 구분된다. 현재 보편적으로 사용되는 RAM 소자로는 DRAM, SRAM을 들 수 있고, ROM 소자로는 플래쉬 메모리를 들 수 있다.Memory devices are classified into random access memory (RAM), which is a volatile memory in which input information is erased when power is cut off, and read only memory (ROM), a nonvolatile memory in which input information is maintained. RAM and SRAM are commonly used as RAM devices, and flash memory may be used as ROM devices.

DRAM은 비용이 저렴하고 임의 접근이 가능한 이점이 있는 반면, 휘발성이며 높은 전하 저장 능력이 요구되어 캐패시터의 용량을 높여야 하므로 고집적화에 어려움이 따르는 단점이 있다. 캐쉬 메모리 등으로 사용되는 SRAM은 임의 접근이 가능하고 속도가 빠른 장점이 있으나, 휘발성일 뿐 아니라 사이즈가 커서 비용이 높다는 한계가 있다. 아울러, 플래쉬 메모리는 비휘발성 메모리이긴 하나, 두 개의 게이트가 적층된 구조를 갖기 때문에 전원전압에 비해 높은 동작 전압이 요구되고 이에 따라, 기록 및 소거 동작에 필요한 전압을 형성하기 위해 별도의 승압 회로를 필요로 하므로 고집적화가 어려운 단점이 있다.DRAM has the advantage of low cost and random access, but has a disadvantage of high integration because it requires volatile and high charge storage capability to increase the capacity of the capacitor. SRAM, which is used as cache memory, has the advantage of being randomly accessible and fast, but it is not only volatile but also has a large size and high cost. In addition, although the flash memory is a nonvolatile memory, it has a structure in which two gates are stacked, so that a higher operating voltage is required than a power supply voltage, and thus a separate boost circuit is required to form a voltage required for write and erase operations. There is a disadvantage that high integration is difficult because it requires.

이러한 메모리 소자들의 단점을 극복하기 위해 개발된 메모리 소자로 상변화 메모리 소자(Phase-change Random Access Memory; PRAM)를 들 수 있다.A memory device developed to overcome the disadvantages of such memory devices is a phase-change random access memory (PRAM).

PRAM은 비정질 상태에서는 높은 저항을, 결정질 상태에서는 낮은 저항을 갖는 상변화 물질의 상변화에 의해 정보를 기록하고 독출하는 메모리 소자로서, 플래쉬 메모리에 비해 빠른 동작 속도 및 높은 집적도를 갖는 장점이 있다.PRAM is a memory device that records and reads information by a phase change of a phase change material having a high resistance in an amorphous state and a low resistance in a crystalline state, and has an advantage of having a faster operation speed and a higher density than a flash memory. .

PRAM은 상변화 물질로서 칼코제나이드(Chalcogenide)막을 이용한다. 칼코제나이드막은 게르마늄(Ge), 안티몬(Sb), 텔루리움(Te)으로 이루어진 화합물막으로서, 인가된 전류 즉, 줄열(Joule Heat)에 의해 저항이 낮은 결정질(crystalline) 상태 즉, 세트(SET) 상태와 저항이 높은 비정질(amorphous) 상태 즉, 리셋(RESET) 상태 사이에서 상변화가 일어난다. 그리고, 쓰기 및 읽기 모드에서 상변화막을 통하여 흐르는 전류를 감지하여 상변화 기억 셀에 저장된 정보가 세트 상태의 데이터(0)인지 또는 리셋 상태의 데이터(1)인지 판별한다.PRAM uses a chalcogenide film as a phase change material. The chalcogenide film is a compound film made of germanium (Ge), antimony (Sb), and tellurium (Te). The chalcogenide film is a crystalline state having a low resistance due to an applied current, that is, Joule heat, that is, SET Phase change occurs between an amorphous state and a high resistance state, that is, a reset state. In the write and read modes, the current flowing through the phase change film is sensed to determine whether the information stored in the phase change memory cell is data 0 in the set state or data 1 in the reset state.

종래에는 이러한 PRAM 소자에서 셀 스위치로 트랜지스터를 주로 사용하였으나, 최근에는 집적도 향상을 위해 수직 PN 접합 다이오드를 셀 스위치로 적용함으로써, 집적도를 향상시킬 뿐 아니라, 워드라인 저항을 낮추고 동작 전류를 높일 수 있게 되었다.Conventionally, transistors are mainly used as cell switches in such PRAM devices. However, in recent years, vertical PN junction diodes are used as cell switches to improve integration, thereby increasing integration, lowering word line resistance and increasing operating current. It became.

도 1a 내지 1f는 일반적인 PRAM 소자 제조 방법을 설명하기 위해 순차적으로 도시한 단면도이다.1A to 1F are cross-sectional views sequentially illustrating a general PRAM device manufacturing method.

먼저, 도 1a에 도시한 것과 같이, PN 다이오드가 형성될 셀 영역(A)과 트랜지스터가 형성될 주변 영역(B)을 정의하고, 주변 영역(B) 상에 마스크를 형성한 후, 셀 영역(A)의 반도체 기판(1)에 N타입 이온을 주입하여 접합 영역(2)을 형성한다.First, as illustrated in FIG. 1A, a cell region A in which a PN diode is to be formed and a peripheral region B in which a transistor is to be formed are defined, and a mask is formed on the peripheral region B, and then the cell region ( The junction region 2 is formed by implanting N-type ions into the semiconductor substrate 1 of A).

그리고, 도 1b에 도시한 것과 같이 전체 구조 상에 절연막(3)을 형성하고, 도 1c에 도시한 것과 같이 셀 영역(A)의 접합 영역(2)의 소정 부분이 노출되도록 절연막(3)을 패터닝하여, PN 다이오드 형성 예정 영역(4)을 한정한다.As shown in FIG. 1B, the insulating film 3 is formed over the entire structure, and the insulating film 3 is exposed so that a predetermined portion of the junction region 2 of the cell region A is exposed as shown in FIG. 1C. By patterning, the region 4 to be formed of the PN diode is defined.

이후, 도 1d에 도시한 것과 같이 PN 다이오드 형성 예정 영역(4)에 선택적 에피택셜 성장 기법에 의해 N타입 실리콘 단결정 박막(5)을 형성하고, 전체 구조 상에 P타입 이온을 주입하여 P타입 영역(6)을 형성함으로써, 도 1e와 같이 PN 다이오드(7)를 완성한다.Thereafter, as shown in FIG. 1D, the N-type silicon single crystal thin film 5 is formed in the PN diode formation region 4 by the selective epitaxial growth technique, and P-type regions are implanted through the entire structure. By forming (6), the PN diode 7 is completed as shown in FIG. 1E.

다음에, 도 1f에 도시한 것과 같이, PN 다이오드(7) 상부에 실리사이드층(8)을 형성한다. 그리고, 도시하지 않았지만 하부전극, 상변화 물질층 및 상부전극을 순차적으로 형성하여 PRAM 소자를 완성한다.Next, as shown in FIG. 1F, the silicide layer 8 is formed on the PN diode 7. Although not shown, the lower electrode, the phase change material layer, and the upper electrode are sequentially formed to complete the PRAM device.

이러한 PRAM 소자 제조 공정에서, PN 다이오드 형성을 위한 선택적 에피택셜 박막은 증착 속도가 낮아 생산성이 저하되는 단점이 있다. 따라서, 증착 속도를 확보하기 위해 800℃ 이상의 고온에서 공정을 진행하게 되는데, 이 경우, 주변 영역(B)에 기 형성되어 있는 게이트 전극에 열부담(Thermal Budget)의 영향이 발생하는 문제가 있다. 또한, 선택적 에피택셜 박막은 결정 결함의 제어가 어렵고, 이로 인하여 생산성이 저하되고 누설 전류가 발생하는 등의 문제가 있다.In such a PRAM device manufacturing process, a selective epitaxial thin film for forming a PN diode has a disadvantage in that productivity is reduced due to low deposition rate. Therefore, in order to secure the deposition rate, the process is performed at a high temperature of 800 ° C. or higher. In this case, there is a problem in that the influence of the thermal budget occurs on the gate electrode pre-formed in the peripheral region B. In addition, the selective epitaxial thin film is difficult to control the crystal defects, resulting in problems such as lowering productivity and leakage current.

본 발명은 상술한 단점 및 문제점을 해결하기 위하여 안출된 것으로서, PN 다이오드를 형성하기 위한 선택적 에피택셜 박막을 미리 형성해 둔 후, 주변 영역의 게이트 전극을 형성함으로써, PN 다이오드 형성시 발생하는 열에 의한 영향을 최소화할 수 있는 상변화 메모리 소자 제조 방법을 제공하는 데 그 목적이 있다.The present invention has been made to solve the above-mentioned disadvantages and problems, and by forming a selective epitaxial thin film for forming a PN diode in advance, by forming a gate electrode of the peripheral region, the effect of heat generated when forming the PN diode An object of the present invention is to provide a method for manufacturing a phase change memory device capable of minimizing the number of phase shifts.

본 발명의 다른 기술적 과제는 상변화 메모리 소자의 셀 스위치로 적용되는 PN 다이오드를 주변 영역에 열부담을 주지 않으면서, 높은 결정성을 갖도록 형성하는 데 있다.Another technical problem of the present invention is to form a PN diode, which is used as a cell switch of a phase change memory device, to have high crystallinity without applying heat burden to a peripheral region.

상술한 기술적 과제를 달성하기 위한 본 발명의 일 실시예에 의한 상변화 메모리 소자 제조 방법은 셀 영역 및 주변 영역으로 구분된 반도체 기판을 제공하는 단계; 상기 셀 영역에 에피택셜 실리콘막을 형성하는 단계; 상기 주변 영역에 주변 회로 소자를 형성하는 단계; 및 상기 에피택셜 실리콘막을 변형하여 PN 다이오드를 형성하는 단계;를 포함한다.According to an aspect of the present invention, there is provided a method of fabricating a phase change memory device, the method including: providing a semiconductor substrate divided into a cell region and a peripheral region; Forming an epitaxial silicon film in the cell region; Forming a peripheral circuit element in the peripheral region; And modifying the epitaxial silicon film to form a PN diode.

본 발명에 의하면 선택적 에피택셜 박막을 형성한 다음 주변 영역의 게이트 전극을 형성함으로써, 주변 영역에 가해지는 열부담 문제를 해결할 수 있고, 안정적이고 결함이 적은 PN 다이오드를 형성할 수 있다.According to the present invention, by forming a selective epitaxial thin film and then forming a gate electrode in the peripheral region, a thermal burden problem applied to the peripheral region can be solved, and a stable and low defect PN diode can be formed.

이에 따라 PRAM 소자의 동작시 누설 전류를 감소시켜 동작 특성을 개선할 수 있고, 상변화 메모리 소자의 생산성을 향상시킬 수 있다.Accordingly, the leakage current during the operation of the PRAM device can be reduced to improve operating characteristics, and the productivity of the phase change memory device can be improved.

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 보다 구체적으로 설명하기로 한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.

본 발명은 주변 영역에 게이트 전극을 형성하기 전, PN 다이오드 형성 예정 영역에 에피텍셜 박막을 미리 형성한다. 에피택셜 박막을 고속으로 성장시키기 위해서는 고온에서 공정이 진행되어야 하는데, 본 발명에서는 고온에서 에피택셜 박막을 형성하더라도 주변 영역에 아직 소자가 형성되지 않은 상태이므로, 주변 영역에 열부담을 주지 않고도 에피택셜 박막을 고속으로 형성할 수 있게 되다.According to the present invention, an epitaxial thin film is previously formed in a region to be formed of a PN diode before forming a gate electrode in a peripheral region. In order to grow the epitaxial thin film at a high speed, a process must be performed at a high temperature. In the present invention, even though the epitaxial thin film is formed at a high temperature, the device is not yet formed in the peripheral region, so that the epitaxial layer is not thermally charged. The thin film can be formed at high speed.

도 2a 내지 2j는 본 발명의 일 실시예에 의한 PRAM 소자 제조 방법을 설명하기 위해 순차적으로 도시한 단면도이다.2A through 2J are cross-sectional views sequentially illustrating a method of fabricating a PRAM device according to an embodiment of the present invention.

먼저, 도 2a에 도시한 것과 같이, 반도체 기판(100) 상의 셀 영역만 노출되도록 주변 영역 상에 제 1 마스크(101)를 형성한 후, 도 2b에 도시한 것과 같이 노출된 셀 영역에 N타입 이온을 주입하여 접합 영역(103)을 형성하고, 제 1 마스크(101)를 제거한다.First, as shown in FIG. 2A, the first mask 101 is formed on the peripheral area so that only the cell area on the semiconductor substrate 100 is exposed, and then the N type is exposed in the exposed cell area as shown in FIG. 2B. Ions are implanted to form the junction region 103, and the first mask 101 is removed.

여기에서, 접합 영역(103)은 인(P), 비소(As), 안티몬(Sb) 등과 같은 5족의 불순물 그룹 중에서 선택되어진 이온을 주입함으로써 형성할 수 있다. 아울러, 이온 주입 후 확산 공정을 추가로 진행하여 접합 영역(103)의 깊이를 변경하는 것도 가능하다.Here, the junction region 103 may be formed by implanting ions selected from group 5 impurity groups such as phosphorus (P), arsenic (As), antimony (Sb), and the like. In addition, it is also possible to change the depth of the junction region 103 by further proceeding the diffusion process after ion implantation.

그리고 도 2c에 도시한 것과 같이, 반도체 기판(100) 상에 선택적 에피택셜 성장(Selective Epitaxial Growth)에 의해 N- 단결정층인 에피택셜 실리콘막(105)을 형성한다. 보다 구체적으로, 제 1 마스크(101)를 제거한 반도체 기판(100)을 건식 또는 습식 세정하거나 인-시투(In-situ)로 수소(H2) 베이크 처리하거나, 또는 건식 또는 습식 세정 후 베이크 처리까지 수행하여 자연 산화막 등의 분순물을 제거하여 배어(bare) 상태의 반도체 기판(100)이 드러나도록 한다. 이어서, 인(P) 등의 N타입 도펀트 및 실리콘 제공 가스를 이용하여 정해진 두께 및 농도로 에피택셜 실리콘막(105)을 성장시킨다.As shown in FIG. 2C, an epitaxial silicon film 105, which is an N- single crystal layer, is formed on the semiconductor substrate 100 by selective epitaxial growth. More specifically, the semiconductor substrate 100 from which the first mask 101 is removed is subjected to dry or wet cleaning or hydrogen (H 2 ) baking in-situ, or to baking after dry or wet cleaning. The semiconductor substrate 100 in the bare state is exposed by removing impurities such as a natural oxide film. Subsequently, the epitaxial silicon film 105 is grown to a predetermined thickness and concentration using an N-type dopant such as phosphorus (P) and the silicon providing gas.

여기에서, 건식 또는 습식 세정은 20℃ 내지 1200℃의 온도에서 수행할 수 있다. 아울러, 인-시투 수소 베이크 처리는 수소에 실리콘 식각 가스(염화 수소(HCl), 염소(Cl2))를 첨가하여 수행할 수 있다.Here, dry or wet cleaning may be performed at a temperature of 20 ° C to 1200 ° C. In addition, the in-situ hydrogen bake treatment may be performed by adding silicon etching gas (hydrogen chloride (HCl), chlorine (Cl 2 )) to hydrogen.

또한, 에피택셜 실리콘막(105)은 저압 화학기상증착 장비(LP CVD), 극저압 화학기상증착 장비(VLP CVD), 플라즈마 화학기상증착 장비(PE CVD), 초진공 화학기상증착 장비(Ultra vacuum CVD), 상압 화학기상증착 장비(Atmosphere pressure CVD), 분자 빔 증착 장비(molecular beam epitaxy) 중 어느 하나를 이용하여, 400 내지 1100℃의 온도에서 형성할 수 있다. 그리고, 에피택셜 실리콘막(105)은 50 내지 4000Å의 두께로 형성할 수 있으나 이에 한정되는 것은 아니며, 소자의 특성에 따라 그 두께를 변경할 수 있음은 물론이다.In addition, the epitaxial silicon film 105 may include low pressure chemical vapor deposition (LP CVD), ultra low pressure chemical vapor deposition (VLP CVD), plasma chemical vapor deposition (PE CVD), ultra vacuum chemical vapor deposition (Ultra vacuum). CVD), atmospheric chemical vapor deposition equipment (Atmosphere pressure CVD), molecular beam deposition equipment (molecular beam epitaxy) using any one, it can be formed at a temperature of 400 to 1100 ℃. The epitaxial silicon film 105 may be formed to a thickness of 50 to 4000 microns, but is not limited thereto. The thickness of the epitaxial silicon film 105 may be changed according to characteristics of the device.

한편, 본 발명의 다른 실시예에서 접합 영역(103)으로부터 N- 단결정층인 에피택셜 실리콘막(105)으로의 자동 도핑(Autodoping)을 방지하기 의해, 접합 영 역(103) 상에 언도프트(un-doped) 에피택셜 실리콘막(도시하지 않음)을 먼저 증착한 후, 언도프트 에피택셜 실리콘막 상부에 에피택셜 실리콘막(105)을 형성하거나, 접합 영역(103) 형성 후 기 설정된 퍼지 시간이 경과한 후 에피택셜 실리콘막(105)을 형성할 수 있다.On the other hand, in another embodiment of the present invention, the undoped on the junction region 103 by preventing autodoping from the junction region 103 to the epitaxial silicon film 105 which is the N- single crystal layer. After depositing an un-doped epitaxial silicon film (not shown) first, an epitaxial silicon film 105 is formed on the undoped epitaxial silicon film, or a predetermined purge time is formed after the junction region 103 is formed. After passing, the epitaxial silicon film 105 may be formed.

본 발명에서는 에피택셜 실리콘막(105) 형성시 다이오드 영역을 한정하기 위한 절연막 패턴이 없으므로 표면 처리를 위한 세정을 충분히 실시할 수 있으며, 수소 베이크 또한 충분히 고온에서 실시할 수 있으므로 완벽히 세정된 기판(100) 표면에서의 에피택셜 박막의 형성이 가능하며, 이에 따라 높은 결정성을 보장할 수 있다.In the present invention, since there is no insulating film pattern for defining the diode region when forming the epitaxial silicon film 105, the cleaning for the surface treatment can be sufficiently performed, and the hydrogen baking can also be performed at a high temperature so that the substrate 100 is completely cleaned. It is possible to form an epitaxial thin film on the surface, thereby ensuring a high crystallinity.

다음, 도 2d에 도시한 것과 같이, 전체 구조 상에 제 2 마스크(107)를 형성하고, 셀 영역에 해당하는 부분의 제 2 마스크(107) 상에 제 3 마스크(109)를 형성한 후, 주변 영역을 위한 마스크 공정을 실시하여, 도 2e와 같이 주변 영역(B) 상의 제 2 마스크(107) 및 에피택셜 실리콘막(105)을 제거한다. 이때, 주변 영역(B)의 반도체 기판(100)이 기 지정된 깊이로 제거될 수 있도록 하는 것이 바람직하다. 또한, 주변 영역(B) 상의 제 2 마스크(107) 및 에피택셜 실리콘막(105)을 제거한 후 건식 및/또는 습식 세정과, 산화 처리 공정을 수행하는 것이 바람직하다. 아울러, 제 2 마스크(107)는 리소그라피 오류를 방지하기 위하여 하드 마스크를 사용할 수 있다.Next, as shown in FIG. 2D, after forming the second mask 107 on the entire structure and forming the third mask 109 on the second mask 107 of the portion corresponding to the cell region, A mask process for the peripheral region is performed to remove the second mask 107 and the epitaxial silicon film 105 on the peripheral region B as shown in FIG. 2E. In this case, it is preferable that the semiconductor substrate 100 in the peripheral region B can be removed to a predetermined depth. In addition, after removing the second mask 107 and the epitaxial silicon film 105 on the peripheral region B, it is preferable to perform dry and / or wet cleaning and an oxidation treatment process. In addition, the second mask 107 may use a hard mask to prevent lithography errors.

그리고, 도 2f에 도시한 것과 같이, 셀 영역(A) 상의 제 3 마스크(109) 및 제 2 마스크(107)를 제거하고, 주변 영역(B)에 게이트 전극(111)을 형성하고, 소자 분리막(112)에 의해 셀 영역(A)와 주변 영역(B)을 구분한다.As shown in FIG. 2F, the third mask 109 and the second mask 107 on the cell region A are removed, the gate electrode 111 is formed in the peripheral region B, and the device isolation film is formed. The cell region A and the peripheral region B are distinguished by (112).

이어서, 도 2g에 도시한 것과 같이 전체 구조 상에 제 1 절연막(113)을 형성하고 평탄화한 후, 도 2h에 도시한 것과 같이, PN 다이오드 형성 예정 영역 상의 에피택셜 실리콘막(105)만을 남기고 나머지를 패터닝한다. 여기에서, PN 다이오드 형성 예정 영역 상의 에피택셜 실리콘막(105)은 원통형 또는 육각기둥 형태로 패터닝할 수 있다.Subsequently, after forming and planarizing the first insulating film 113 over the entire structure as shown in FIG. 2G, as shown in FIG. 2H, only the epitaxial silicon film 105 on the region to be formed of the PN diode is left as shown in FIG. 2H. Pattern. Here, the epitaxial silicon film 105 on the region where the PN diode is to be formed may be patterned in a cylindrical or hexagonal column shape.

아울러, 도 2i와 같이 전체 구조 상에 잔류하는 에피택셜 실리콘막(105) 사이의 공간이 충진되도록 제 2 절연막(115)을 형성하고 평탄화한 후, 에피택셜 실리콘막(105)에 P타입 이온을 주입하여 P+ 전극(117)을 형성함으로써 PN 다이오드(119)를 완성한다. 여기에서, 제 2 절연막(115)은 BPSG(BoroPhospho Silicate Glass), HDP(high density plasma), SOG(Spin-on-glass), TEOS(Tetra Ethyl Ortho Silicate) 등과 같이 매립 특성이 우수한 물질을 이용하여 형성하는 것이 바람직하고, 후속되는 평탄화 공정은 CMP 또는 에치백으로 수행할 수 있다.In addition, as shown in FIG. 2I, after forming and planarizing the second insulating film 115 to fill the space between the epitaxial silicon film 105 remaining on the entire structure, P-type ions are deposited on the epitaxial silicon film 105. The PN diode 119 is completed by implanting to form the P + electrode 117. Here, the second insulating film 115 may be formed of a material having excellent buried characteristics such as BoroPhospho Silicate Glass (BPSG), high density plasma (HDP), Spin-on-glass (SOG), and Tetra Ethyl Ortho Silicate (TEOS). It is preferable to form, and the subsequent planarization process can be carried out with CMP or etch back.

이후, 도 2j에 도시한 것과 같이, PN 다이오드(119) 상부에 실리사이드층(121)을 형성한 다음, 하부전극 콘택, 하부전극, 상변화 물질층 및 상부전극을 순차적으로 형성하여 PRAM 소자를 완성한다.Thereafter, as illustrated in FIG. 2J, the silicide layer 121 is formed on the PN diode 119, and then a lower electrode contact, a lower electrode, a phase change material layer, and an upper electrode are sequentially formed to complete the PRAM device. do.

이와 같이, 본 발명이 속하는 기술분야의 당업자는 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해해야만 한다. 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.As such, those skilled in the art will appreciate that the present invention can be implemented in other specific forms without changing the technical spirit or essential features thereof. Therefore, the above-described embodiments are to be understood as illustrative in all respects and not as restrictive. The scope of the present invention is shown by the following claims rather than the detailed description, and all changes or modifications derived from the meaning and scope of the claims and their equivalents should be construed as being included in the scope of the present invention. do.

본 발명은 PRAM 소자에서 셀 스위치로 사용되는 PN 다이오드 형성시, 주변 영역에 게이트 전극을 형성하기 전 에피택셜 박막 형성 공정을 먼저 수행하기 때문에, 주변 영역에 열 영향을 주지 않으면서 에피택셜 박막을 안정적이면서도 높은 결정성을 갖도록 형성할 수 있다.In the present invention, since the epitaxial thin film formation process is first performed before forming the gate electrode in the peripheral region when forming the PN diode used as the cell switch in the PRAM device, the epitaxial thin film is stable without affecting the thermal region. It can be formed to have high crystallinity.

PRAM 소자를 이러한 방식으로 제조할 경우 동작시의 누설전류를 감소시킬 수 있어, 소자를 고집적화할 수 있어, 소형 전자 기기에 PRAM 소자를 용이하게 적용할 수 있다.When the PRAM device is manufactured in this manner, the leakage current during operation can be reduced, the device can be highly integrated, and the PRAM device can be easily applied to small electronic devices.

도 1a 내지 1f는 일반적인 PRAM 소자 제조 방법을 설명하기 위해 순차적으로 도시한 단면도,1A to 1F are cross-sectional views sequentially illustrating a general PRAM device manufacturing method.

도 2a 내지 2j는 본 발명의 일 실시예에 의한 PRAM 소자 제조 방법을 설명하기 위해 순차적으로 도시한 단면도이다.2A through 2J are cross-sectional views sequentially illustrating a method of fabricating a PRAM device according to an embodiment of the present invention.

<도면의 주요 부분에 대한 부호 설명><Description of the symbols for the main parts of the drawings>

100 : 반도체 기판 101 : 제 1 마스크100 semiconductor substrate 101 first mask

103 : 접합 영역 105 : 에피택셜 실리콘막103: junction region 105: epitaxial silicon film

107 : 제 2 마스크 109 : 제 3 마스크107: second mask 109: third mask

111 : 게이트 전극 113 : 제 1 절연막111 gate electrode 113 first insulating film

115 : 제 2 절연막 117 : P+ 전극115: second insulating film 117: P + electrode

119 : PN 다이오드 121 : 실리사이드층119 PN diode 121 silicide layer

Claims (14)

상변화 메모리 소자 제조 방법으로서,As a phase change memory device manufacturing method, 셀 영역 및 주변 영역으로 구분된 반도체 기판을 제공하는 단계;Providing a semiconductor substrate divided into a cell region and a peripheral region; 상기 셀 영역에 에피택셜 실리콘막을 형성하는 단계;Forming an epitaxial silicon film in the cell region; 상기 주변 영역에 주변 회로 소자를 형성하는 단계; 및Forming a peripheral circuit element in the peripheral region; And 상기 에피택셜 실리콘막을 변형하여 PN 다이오드를 형성하는 단계;Deforming the epitaxial silicon film to form a PN diode; 를 포함하는 상변화 메모리 소자 제조 방법.Phase change memory device manufacturing method comprising a. 제 1 항에 있어서,The method of claim 1, 상기 에피택셜 실리콘막을 형성하는 단계는, 상기 셀 영역에 접합 영역을 형성하는 단계;The forming of the epitaxial silicon film may include forming a junction region in the cell region; 상기 반도체 기판 상에 에피택셜 실리콘막을 형성하는 단계; 및Forming an epitaxial silicon film on the semiconductor substrate; And 상기 주변 영역 상에 형성된 상기 에피택셜 실리콘막을 제거하는 단계;Removing the epitaxial silicon film formed on the peripheral region; 를 포함하는 특징으로 하는 상변화 메모리 소자 제조 방법.Phase change memory device manufacturing method comprising a. 제 2 항에 있어서,The method of claim 2, 상기 에피택셜 실리콘막을 형성하기 전, 상기 반도체 기판을 세정하는 단계를 더 포함하는 것을 특징으로 하는 상변화 메모리 소자 제조 방법.And cleaning the semiconductor substrate prior to forming the epitaxial silicon film. 제 2 항에 있어서,The method of claim 2, 상기 에피택셜 실리콘막을 형성하기 전, 상기 반도체 기판을 수소(H2) 베이크 처리하는 단계를 더 포함하는 것을 특징으로 하는 상변화 메모리 소자 제조 방법.The phase change memory device manufacturing method of the epitaxial silicon to form a film former, the semiconductor substrate characterized in that it further comprises the step of treating the hydrogen (H 2) baking. 제 2 항에 있어서,The method of claim 2, 상기 에피택셜 실리콘막을 형성하기 전, 상기 반도체 기판을 세정하는 단계; 및Cleaning the semiconductor substrate before forming the epitaxial silicon film; And 상기 반도체 기판을 수소(H2) 베이크 처리하는 단계를 더 포함하는 것을 특징으로 하는 상변화 메모리 소자 제조 방법.And hydrogenating (H 2 ) the semiconductor substrate. 제 3 항 또는 제 5 항에 있어서,The method according to claim 3 or 5, 상기 세정 공정은, 20℃ 내지 1200℃의 온도에서 건식 또는 습식으로 수행하는 것을 특징으로 하는 상변화 메모리 소자 제조 방법.The cleaning process is a method of manufacturing a phase change memory device, characterized in that performed at a temperature of 20 ℃ to 1200 ℃ dry or wet. 제 4 항 또는 제 5 항에 있어서,The method according to claim 4 or 5, 상기 수소 베이크 처리는, 수소에 실리콘 식각 가스를 첨가하여 수행하는 것을 특징으로 하는 상변화 메모리 소자 제조 방법.The hydrogen baking process is performed by adding a silicon etching gas to hydrogen. 제 1 항 또는 제 2 항에 있어서,The method according to claim 1 or 2, 상기 에피택셜 실리콘막은, 저압 화학기상증착 장비(LP CVD), 극저압 화학기상증착 장비(VLP CVD), 플라즈마 화학기상증착 장비(PE CVD), 초진공 화학기상증착 장비(Ultra vacuum CVD), 상압 화학기상증착 장비(Atmosphere pressure CVD), 분자 빔 증착 장비(molecular beam epitaxy) 중 어느 하나를 이용하여, 400 내지 1100℃의 온도에서, 50 내지 4000Å의 두께로 형성하는 것을 특징으로 하는 상변화 메모리 소자 제조 방법.The epitaxial silicon film may include low pressure chemical vapor deposition (LP CVD), ultra low pressure chemical vapor deposition (VLP CVD), plasma chemical vapor deposition (PE CVD), ultra vacuum chemical vapor deposition (Ultra vacuum CVD), and atmospheric pressure. Phase change memory device characterized in that formed using a chemical vapor deposition equipment (Atmosphere pressure CVD), molecular beam deposition equipment (molecular beam epitaxy) at a temperature of 400 to 1100 ℃ to a thickness of 50 to 4000Å Manufacturing method. 제 1 항 또는 제 2 항에 있어서,The method according to claim 1 or 2, 상기 에피택셜 실리콘막을 형성하기 전, 언도프트 에피택셜 실리콘막을 형성하는 단계를 더 포함하는 것을 특징으로 하는 상변화 메모리 소자 제조 방법.And forming an undoped epitaxial silicon film before forming the epitaxial silicon film. 제 2 항에 있어서,The method of claim 2, 상기 접합 영역 형성 후, 기 설정된 퍼지 시간이 경과한 다음 상기 에피택셜 실리콘막을 형성하는 것을 특징으로 하는 상변화 메모리 소자 제조 방법.And forming the epitaxial silicon film after a predetermined purge time elapses after the junction region is formed. 제 2 항에 있어서,The method of claim 2, 상기 주변 영역 상에 형성된 상기 에피택셜 실리콘막을 제거한 후, 상기 주변 영역 상에 주변 회로 소자를 형성하기 전, 세정 공정을 수행하는 단계를 더 포함하는 것을 특징으로 하는 상변화 메모리 소자 제조 방법.And removing the epitaxial silicon film formed on the peripheral area, and then performing a cleaning process before forming the peripheral circuit device on the peripheral area. 제 1 항에 있어서,The method of claim 1, 상기 PN 다이오드를 형성하는 단계는, 상기 에피택셜 실리콘막을 패터닝하는 단계;The forming of the PN diode may include: patterning the epitaxial silicon film; 상기 패터닝한 에피택셜 실리콘막 사이를 절연막에 의해 충진하는 단계; 및Filling an insulating film between the patterned epitaxial silicon films; And 상기 에피택셜 실리콘막에 이온주입하여 PN 다이오드를 형성하는 단계;Implanting ions into the epitaxial silicon film to form a PN diode; 를 포함하는 상변화 메모리 소자 제조 방법.Phase change memory device manufacturing method comprising a. 제 12 항에 있어서,The method of claim 12, 상기 에피택셜 실리콘막을 패터닝하는 단계는, 상기 에피택셜 실리콘막을 원통형 또는 육각기둥형으로 패터닝하는 단계인 것을 특징으로 하는 상변화 메모리 소자 제조 방법.And patterning the epitaxial silicon film, patterning the epitaxial silicon film into a cylindrical or hexagonal column shape. 제 12 항에 있어서,The method of claim 12, 상기 PN 다이오드를 형성한 후, 상기 PN 다이오드 상부에 실리사이드층을 형성하는 단계를 더 포함하는 것을 특징으로 하는 상변화 메모리 소자 제조 방법.And forming a silicide layer on the PN diode after forming the PN diode.
KR1020070101589A 2007-10-09 2007-10-09 Fabrication method of phase-change memory device KR20090036413A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070101589A KR20090036413A (en) 2007-10-09 2007-10-09 Fabrication method of phase-change memory device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070101589A KR20090036413A (en) 2007-10-09 2007-10-09 Fabrication method of phase-change memory device

Publications (1)

Publication Number Publication Date
KR20090036413A true KR20090036413A (en) 2009-04-14

Family

ID=40761419

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070101589A KR20090036413A (en) 2007-10-09 2007-10-09 Fabrication method of phase-change memory device

Country Status (1)

Country Link
KR (1) KR20090036413A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9054296B2 (en) 2013-01-03 2015-06-09 Samsung Electronics Co., Ltd. Semiconductor device having diode and method of forming the same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9054296B2 (en) 2013-01-03 2015-06-09 Samsung Electronics Co., Ltd. Semiconductor device having diode and method of forming the same

Similar Documents

Publication Publication Date Title
US10991759B2 (en) Methods of forming vertical field-effect transistor with selfaligned contacts for memory devices with planar periphery/array and intermediate structures formed thereby
KR101477661B1 (en) Seam-free tungsten pattern using a tungsten regrowing and method for manufacturing the same
KR100852233B1 (en) Method of fomring a vertical diode and method of manufacturing a phase-change memory device using the same
KR100684889B1 (en) Highly integrated semiconductor device and method of fabricating the same
KR101069645B1 (en) Phase Changeable Memory Device Being Able To Decrease of Thermal Burden And Method of Manufacturing The Same
US20090108249A1 (en) Phase Change Memory with Diodes Embedded in Substrate
US20090286368A1 (en) process for pcm integration with poly-emitter bjt as access device
KR100973279B1 (en) Phase change memory device and method for manufacturing the same
US8217380B2 (en) Polysilicon emitter BJT access device for PCRAM
KR20080100053A (en) Method of manufacturing phase change ram device using pn diode
US8053750B2 (en) Phase change memory device having heat sinks formed under heaters and method for manufacturing the same
KR100807224B1 (en) Method of manufacturing a phase-change memory device
US6974734B2 (en) Process for manufacturing a memory device, in particular a phase change memory, including a silicidation step
KR20080078972A (en) Method of manufacturing phase-change memory device
KR100972075B1 (en) Method of manufacturing Phase Change RAM
KR100973274B1 (en) Phase change ram device and method of manufacturing the same
KR20090036413A (en) Fabrication method of phase-change memory device
KR100962020B1 (en) Fabrication Method of Phase-Change Memory Device
KR100839351B1 (en) semiconductor memory device and method of manufacturing the same
KR20090026674A (en) Method for forming vertical type pn diode
KR20120133677A (en) Fabrication Method Of Phase Change Random Access Memory Apparatus
KR100951660B1 (en) Phase-Change Random Access Memory Device And Method of Manufacturing The Same
KR101085520B1 (en) Memory device and method of manufacturing the same
KR20100130072A (en) Method forming of switching device of pcram device
KR20090026679A (en) Method for manufacturing of phase change ram device

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid