KR20090027288A - Display device and method of manufacturing the same - Google Patents

Display device and method of manufacturing the same Download PDF

Info

Publication number
KR20090027288A
KR20090027288A KR1020070092390A KR20070092390A KR20090027288A KR 20090027288 A KR20090027288 A KR 20090027288A KR 1020070092390 A KR1020070092390 A KR 1020070092390A KR 20070092390 A KR20070092390 A KR 20070092390A KR 20090027288 A KR20090027288 A KR 20090027288A
Authority
KR
South Korea
Prior art keywords
pattern
self
thin film
film transistor
assembled
Prior art date
Application number
KR1020070092390A
Other languages
Korean (ko)
Inventor
전웅기
김병걸
채기성
허재석
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020070092390A priority Critical patent/KR20090027288A/en
Publication of KR20090027288A publication Critical patent/KR20090027288A/en

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Nonlinear Science (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

A display device and a method of manufacturing the same are provided to have an SAM(Self-Assembled Monolayer) pattern between substrates including a protecting pattern and a thin film transistor, thereby improving a coupling force between the substrate and the protecting pattern. A thin film transistor(TFT)(150), a self-assembly monolayer pattern(120), a protecting pattern(130), and a display device(140) are arranged on a substrate(100). The thin film transistor is arranged in the intersection of a data line and a gate line. The thin film transistor comprises a gate electrode(151) protruded from the gate line. A gate insulating layer is arranged on the substrate while covering the gate electrode. Semiconductor layers(152,153) are arranged on the gate insulating layer while corresponding to the gate electrode. Source/drain electrodes(154, 155) are arranged in both ends of the semiconductor layer. The semiconductor layer comprises the first semiconductor layer consisting of amorphous silicon. The second semiconductor layer is arranged on both ends of the first semiconductor layer.

Description

표시장치 및 이의 제조 방법{DISPLAY DEVICE AND METHOD OF MANUFACTURING THE SAME}DISPLAY DEVICE AND METHOD OF MANUFACTURING THE SAME}

표시장치에 관한 것으로, 더욱 구체적으로 공정 단계 및 공정 원가를 절감할 수 있는 상기 표시장치의 제조 방법에 관한 것이다.The present invention relates to a display device, and more particularly, to a method of manufacturing the display device capable of reducing process steps and process costs.

표시장치는 영상을 제공하는 것으로, 현대 사회의 필수품으로 자리잡고 있다. 표시장치는 액정 표시 장치(Liquid Crystal Display), 전계 방출 표시 장치(Field Emission Display), 플라즈마 표시 장치(Plasma Display Panel) 및 유기발광다이오드 표시장치(Organic Light Emitting Diode display device) 등이 있다.The display device provides an image and is becoming a necessity of the modern society. The display device includes a liquid crystal display, a field emission display, a plasma display panel, and an organic light emitting diode display device.

표시장치는 기판상에 형성된 박막트랜지스터와 상기 박막트랜지스터에 의해 조절된 전기적 신호에 의해 구동하는 표시소자, 예컨대 액정소자, 유기발광다이오드 소자를 포함한다. 표시장치는 외부의 환경이나 제조공정의 진행중에서 박막트랜지스터의 손상을 방지하기 위한 보호막을 구비한다. 상기 보호막은 무기 물질 또는 유기 물질로부터 형성할 수 있다. 이때, 상기 보호막이 무기 물질로 형성될 경우, 상기 보호막을 형성하기 위한 증착공정, 상기 박막트랜지스터의 드레인 전극을 노 출하는 콘택홀을 형성하기 위한 마스크 공정을 수행해야 한다. 반면, 상기 보호막이 유기 물질로 형성될 경우, 상기 증착공정에 비해 축소된 공정가 장비 투자비 및 낮은 재료비를 갖는 습식 공정을 통해 형성될 수 있다. 그러나, 상기 보호막이 유기 물질로 형성될 경우, 상기 보호막과 상기 박막트랜지스터를 포함하는 기판간의 접착력이 작아, 상기 보호막이 필링되거나, 쇼트 불량이 발생되는 문제점을 가진다.The display device includes a thin film transistor formed on a substrate and a display device driven by an electrical signal controlled by the thin film transistor, such as a liquid crystal device and an organic light emitting diode device. The display device is provided with a protective film for preventing damage to the thin film transistor during an external environment or during a manufacturing process. The protective film may be formed from an inorganic material or an organic material. In this case, when the protective film is formed of an inorganic material, a deposition process for forming the protective film and a mask process for forming a contact hole exposing the drain electrode of the thin film transistor should be performed. On the other hand, when the protective film is formed of an organic material, the reduced process compared to the deposition process may be formed through a wet process having a low equipment cost and equipment investment costs. However, when the passivation layer is formed of an organic material, the adhesion between the passivation layer and the substrate including the thin film transistor is small, so that the passivation layer is peeled or a short defect occurs.

본 발명의 과제는 보호막과 그 하부와의 접착력을 향상시켜 안정된 구조를 갖는 표시장치를 제공함에 있다.An object of the present invention is to provide a display device having a stable structure by improving adhesion between a protective film and a lower portion thereof.

본 발명의 다른 과제는 공정 단계 및 공정 원가를 축소할 수 있는 상기 표시장치의 제조 방법을 제공함에 있다.Another object of the present invention is to provide a method of manufacturing the display device that can reduce the process steps and process costs.

상기 기술적 과제를 이루기 위하여 본 발명의 일 측면은 표시장치를 제공한다. 상기 표시장치는 기판상에 배치된 박막트랜지스터, 상기 박막트랜지스터를 포함하는 기판상에 배치되고, 상기 박막트랜지스터의 일부를 노출하는 자기조립 단분자 패턴, 상기 자기조립 단분자 패턴상에 배치되며, 상기 자기조립 단분자 패턴에 의해 노출된 상기 박막트랜지스터를 노출하는 보호 패턴, 및 상기 보호 패턴상에 배치되며, 상기 박막트랜지스터와 전기적으로 연결되어 상기 박막트랜지스터에 의 해 구동하는 표시소자를 포함한다.In order to achieve the above technical problem, an aspect of the present invention provides a display device. The display device is disposed on a thin film transistor disposed on a substrate, a substrate including the thin film transistor, a self-assembled monomolecular pattern exposing a portion of the thin film transistor, and disposed on the self-assembled monomolecular pattern. A protective pattern exposing the thin film transistor exposed by a self-assembled monomolecular pattern, and a display element disposed on the protective pattern, electrically connected to the thin film transistor and driven by the thin film transistor.

상기 기술적 과제를 이루기 위하여 본 발명의 다른 일 측면은 표시장치의 제조 방법을 제공한다. 상기 제조 방법은 기판상에 박막트랜지스터를 형성하는 단계;In order to achieve the above technical problem, another aspect of the present invention provides a method of manufacturing a display device. The manufacturing method includes forming a thin film transistor on a substrate;

상기 박막트랜지스터를 포함하는 상기 기판상에 자기조립단분자막(SAM:self-assembled monolayer)을 형성하는 단계, 상기 자기조립단분자막(SAM:self-assembled monolayer)상에 절연물질을 도포하여 보호막을 형성하는 단계, 상기 박막트랜지스터를 노출하기 위해, 상기 자기조립단분자막(SAM:self-assembled monolayer) 및 상기 보호막의 일부를 제거하여 보호 패턴 및 자기조립 단분자 패턴을 형성하는 단계, 및 상기 보호 패턴상에 상기 박막트랜지스터와 전기적으로 연결된 표시소자를 형성하는 단계를 포함한다.Forming a self-assembled monolayer (SAM) on the substrate including the thin film transistor, and forming a protective film by applying an insulating material on the self-assembled monolayer (SAM) Removing a portion of the self-assembled monolayer (SAM) and a portion of the passivation layer to expose the thin film transistor to form a passivation pattern and a self-assembled monolayer pattern, and the thin film on the passivation pattern Forming a display element electrically connected to the transistor.

본 발명의 표시장치는 보호패턴과 박막트랜지스터를 포함하는 기판사이에 자기조립 단분자 패턴을 구비하여 상기 기판과 보호패턴간의 접착력을 향상시킬 수 있었다.In the display device of the present invention, the self-assembled monomolecular pattern is provided between the protective pattern and the substrate including the thin film transistor to improve the adhesion between the substrate and the protective pattern.

또한, 상기 자기조립단분자 패턴 및 상기 보호패턴은 진공증착 대비하여 저가 설비 및 대면적 기판에 유리한 습식 공정을 수행하여 형성됨에 따라, 표시장치의 생산 원가를 감축시킬 수 있다.In addition, the self-assembled monomolecular pattern and the protective pattern are formed by performing a wet process advantageous to low-cost equipment and large-area substrates in preparation for vacuum deposition, thereby reducing the production cost of the display device.

또한, 상기 자기조립단분자 패턴 및 상기 보호패턴은 동일한 마스크를 통해 형성할 수 있어 별도의 마스크 공정을 추가하지 않아도 된다.In addition, the self-assembled monomolecular pattern and the protective pattern may be formed through the same mask, so that a separate mask process may not be added.

이하, 본 발명의 실시예들은 표시장치의 도면을 참고하여 상세하게 설명한다. 다음에 소개되는 실시예들은 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 예로서 제공되어지는 것이다. 따라서, 본 발명은 이하 설명되어지는 실시예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 그리고, 도면들에 있어서, 장치의 크기 및 두께 등은 편의를 위하여 과장되어 표현될 수도 있다. 명세서 전체에 걸쳐서 동일한 참조번호들은 동일한 구성요소들을 나타낸다.Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings of the display device. The following embodiments are provided as examples to sufficiently convey the spirit of the present invention to those skilled in the art. Accordingly, the invention is not limited to the embodiments described below and may be embodied in other forms. In the drawings, the size and thickness of the device may be exaggerated for convenience. Like numbers refer to like elements throughout.

도 1은 본 발명의 제 1 실시예에 따른 표시장치를 도시한 단면도이다.1 is a cross-sectional view illustrating a display device according to a first embodiment of the present invention.

도 1을 참조하면, 표시장치는 기판(100)상에 배치된 박막트랜지스터(150), 자기조립단분자 패턴(120), 보호 패턴(130) 및 표시소자(140)를 포함한다.Referring to FIG. 1, the display device includes a thin film transistor 150, a self-assembled terminal molecule pattern 120, a protection pattern 130, and a display element 140 disposed on the substrate 100.

상기 기판(100)상에 상기 박막트랜지스터(150)와 전기적으로 연결된 배선(미도시함)들이 배치되어 있을 수 있다. 예컨대, 상기 배선은 서로 교차하는 게이트 배선과 데이터 배선을 포함할 수 있다. 이때, 상기 게이트 배선과 상기 데이터 배선은 그 사이에 개재된 게이트 절연막(110)에 의해 서로 절연된다.Wirings (not shown) electrically connected to the thin film transistor 150 may be disposed on the substrate 100. For example, the wiring may include a gate wiring and a data wiring crossing each other. In this case, the gate line and the data line are insulated from each other by the gate insulating layer 110 interposed therebetween.

상기 박막트랜지스터(150)는 상기 게이트 배선과 상기 데이터 배선의 교차부에 배치될 수 있다. 상기 박막트랜지스터(150)는 상기 게이트 배선으로부터 돌출된 게이트 전극(151), 상기 게이트 전극(151)을 덮으며 상기 기판(100)상에 배치된 게이트 절연막(110), 상기 게이트 전극(151)과 대응되며 상기 게이트 절연막(110)상에 배치된 반도체층(152, 153), 상기 반도체층(152, 153)의 양 단부에 각각 배치된 소스/드레인 전극(154, 155)을 포함한다. 상기 반도체층(152, 153)은 비정질 실리 콘으로 이루어진 제 1 반도체층(152), 상기 제 1 반도체층(152)의 양단부상에 배치된 제 2 반도체층(153)을 포함할 수 있다. 제 2 반도체층(153)에 의해 상기 소스/드레인 전극(154, 155)과 상기 제 1 반도체층(152)간의 접촉 저항을 낮추어 박막트랜지스터(150)는 오믹 특성을 가질 수 있다.The thin film transistor 150 may be disposed at an intersection of the gate line and the data line. The thin film transistor 150 may include a gate electrode 151 protruding from the gate wiring and a gate insulating layer 110 and the gate electrode 151 disposed on the substrate 100 to cover the gate electrode 151. And corresponding semiconductor layers 152 and 153 disposed on the gate insulating layer 110, and source / drain electrodes 154 and 155 disposed at both ends of the semiconductor layers 152 and 153, respectively. The semiconductor layers 152 and 153 may include a first semiconductor layer 152 made of amorphous silicon and a second semiconductor layer 153 disposed on both ends of the first semiconductor layer 152. The thin film transistor 150 may have an ohmic characteristic by lowering the contact resistance between the source / drain electrodes 154 and 155 and the first semiconductor layer 152 by the second semiconductor layer 153.

여기서, 상기 박막트랜지스터(150)는 바텀 게이트형에 한정하여 설명하였으나, 이에 한정되지 않고 상기 박막트랜지스터(150)는 다양한 형태, 예컨대 탑 게이트형일 수도 있다.Here, the thin film transistor 150 has been described as being limited to a bottom gate type, but is not limited thereto. The thin film transistor 150 may be in various forms, for example, a top gate type.

상기 보호 패턴(130)은 상기 박막트랜지스터(150)를 포함하는 상기 기판(100)상에 배치되어 있다. 상기 보호 패턴(130)은 상기 박막트랜지스터(150)의 일부, 즉 드레인 전극(155)을 노출하는 콘택홀을 구비한다. 상기 보호 패턴(130)은 제조 공정이 용이한 유기계 물질로부터 형성될 수 있다. 이때, 상기 보호 패턴(130)은 하부의 단차를 극복하여 평탄한 상면을 가질 수 있다. 이로써, 상기 보호 패턴(130)상에 배치되는 소자, 예컨대 표시소자(140)의 형성이 용이하며, 하부의 단차에 의한 쇼트 불량 및 화질불량의 발생을 방지할 수 있다.The protection pattern 130 is disposed on the substrate 100 including the thin film transistor 150. The protection pattern 130 includes a contact hole exposing a part of the thin film transistor 150, that is, the drain electrode 155. The protection pattern 130 may be formed from an organic material that is easy to manufacture. In this case, the protective pattern 130 may have a flat upper surface by overcoming a lower step. As a result, it is easy to form an element, for example, the display element 140, disposed on the protective pattern 130, and it is possible to prevent occurrence of short defects and poor image quality due to a lower step.

상기 자기조립단분자 패턴(120)은 상기 박막트랜지스터(150)를 포함하는 상기 기판(100)과 상기 보호 패턴(130)사이에 개재되어 있다. The self-assembled monolayer pattern 120 is interposed between the substrate 100 including the thin film transistor 150 and the protective pattern 130.

상기 자기조립단분자 패턴(120)은 유기 원자와 무기 원자의 화학적 결합에 의해 형성된 유-무기 하이브리드형의 분자 구조를 가질 수 있다. 상기 자기조립단분자 패턴(120)의 무기 원자는 상기 박막트랜지스터(150)를 포함하는 상기 기판(100)과 접촉하고, 상기 자기조립단분자 패턴(120)의 유기 원자는 유기 물질로 이루어진 상기 보호 패턴(130)과 접촉한다. 이로써, 상기 자기조립단분자 패턴(120)은 상기 박막트랜지스터(150)를 포함하는 상기 기판(100)과 상기 보호 패턴(130)간의 접착력을 향상시킨다. 이에 따라, 상기 보호 패턴(130)이 상기 박막트랜지스터(150)를 포함하는 상기 기판(100)으로부터 필링되는 것을 방지할 수 있다. The self-assembled monomolecular pattern 120 may have an organic-inorganic hybrid molecular structure formed by chemical bonding of organic atoms and inorganic atoms. Inorganic atoms of the self-assembled monolayer pattern 120 are in contact with the substrate 100 including the thin film transistor 150, and organic atoms of the self-assembled monolayer pattern 120 are formed of an organic material. In contact with the pattern 130. As a result, the self-assembled monolayer pattern 120 improves adhesion between the substrate 100 including the thin film transistor 150 and the protective pattern 130. Accordingly, the protection pattern 130 may be prevented from being peeled from the substrate 100 including the thin film transistor 150.

이에 더하여, 상기 자기조립단분자 패턴(120)은 알콕시 실란을 구비하는 유-무기 하이브리형의 분자 구조를 가질 수 있다. 이때, 상기 자기조립단분자 패턴(120)의 상기 알콕시 실란은 상기 박막트랜지스터(150)를 포함하는 상기 기판(100)의 표면, 예컨대 실리콘 화합물로 이루어진 게이트 절연막과의 화학적 결합을 이룰 수도 있다. 또한, 상기 자기조립단분자 패턴(120)의 유기 분자들은 상기 보호 패턴(130)과 화학적 결합을 이룰 수도 있다. 따라서, 상기 보호 패턴(130)과 상기 박막트랜지스터(150)를 포함하는 상기 기판(100)간의 접착력을 더욱 향상시킬 수 있다.In addition, the self-assembled monomolecular pattern 120 may have an organic-inorganic hybrid molecular structure having an alkoxy silane. In this case, the alkoxy silane of the self-assembled monomolecular pattern 120 may form a chemical bond with the surface of the substrate 100 including the thin film transistor 150, for example, a gate insulating layer made of a silicon compound. In addition, the organic molecules of the self-assembled monomolecular pattern 120 may form a chemical bond with the protective pattern 130. Therefore, the adhesion between the protective pattern 130 and the substrate 100 including the thin film transistor 150 may be further improved.

상기 자기조립단분자 패턴(120)으로 사용되는 재질의 예로서는 아민계 실란 커플링 에이전트, 설퍼계 실란 커플링 에이전트 및 아킬계 실란 커플링 에이전트 중 적어도 어느 하나를 포함할 수 있다. 상기 아민계 실란 커플링 에이전트의 예로서는 3-아미노프로필트리메톡시실란(3-aminopropyltrimethoxysilane), 3-아미노프로필트리에톡시실란(3-aminopropyltriethoxysilane), 3-아미노프로필메틸디에톡시실란(3-aminopropylmethyldiethoxysilane), 아미노프로필실란트리올(aminopropylsilanetriol, N-(2-아미노에틸)-3-아미노프로필트리에톡시실란(N-(2-aminoethyl)-3-aminopropyltrimethoxysilane), N-(2-아미노에틸)-3-아미노프로 필실란(N-(2-aminoethyl)-3-aminopropylsilane), N-(2-아미노에틸)-3-아미노프로필메틸디메톡시실란(N-(2-aminoethyl)-3-aminopropylmethyldimethoxysilane), (3-트리에톡시실리프로필)디에틸렌 트리아민)3-triethoxysilylpropyl)dietylene triamine) 등일 수 있다. 상기 설퍼계 실란 커플링 에이전트의 예로서는 3-머캅티오프로필트리메톡시실란(3-mercaptiopropyltrimethoxysilane) 및 비스[3-(트리에톡시실릴)프로필]-테트라셜파이드(bis[3-(triethoxysilyl)propyl]-tetrasulfide)등일수 있다. 상기 아킬계 실란 커플링 에이전트는 하기의 화학식 1로 표시되는 화합물 중 어느 하나일 수 있다.Examples of the material used for the self-assembled monomolecular pattern 120 may include at least one of an amine silane coupling agent, a sulfur silane coupling agent, and an acyl silane coupling agent. Examples of the amine silane coupling agent include 3-aminopropyltrimethoxysilane, 3-aminopropyltriethoxysilane, 3-aminopropylmethyldiethoxysilane, and 3-aminopropylmethyldiethoxysilane. , Aminopropylsilanetriol (N- (2-aminoethyl) -3-aminopropyltriethoxysilane (N- (2-aminoethyl) -3-aminopropyltrimethoxysilane), N- (2-aminoethyl) -3 -Aminopropylsilane (N- (2-aminoethyl) -3-aminopropylsilane), N- (2-aminoethyl) -3-aminopropylmethyldimethoxysilane (N- (2-aminoethyl) -3-aminopropylmethyldimethoxysilane), (3-triethoxysilpropyl) diethylene triamine) 3-triethoxysilylpropyl) dietylene triamine) and the like. Examples of the sulfur-based silane coupling agent include 3-mercaptiopropyltrimethoxysilane and bis [3- (triethoxysilyl) propyl] -tetrafluoride (bis [3- (triethoxysilyl) propyl] tetrasulfide). The acyl silane coupling agent may be any one of the compounds represented by Formula 1 below.

Figure 112007066006458-PAT00001
Figure 112007066006458-PAT00001

여기서, 상기 화학식 1의 화합물이 고분자되는 것을 방지하기 위해, n은 0 내지 12일 수 있다. R은 메틸기, 에틸기, 부틸기, i-프로필일 수 있다.Here, in order to prevent the compound of Formula 1 from polymerizing, n may be 0 to 12. R may be a methyl group, an ethyl group, a butyl group, i-propyl.

상기 보호 패턴(130)과 상기 자기조립단분자 패턴(120)은 서로 동일한 패턴을 가질 수 있다. 이는 상기 보호 패턴(130)과 상기 자기조립단분자 패턴(120)은 동일한 마스크를 이용한 노광 및 현상 공정을 거쳐 형성되기 때문이다. 즉, 상기 자기조립단분자 패턴(120)은 상기 박막트랜지스터(150)의 일부, 즉 드레인 전극(155)을 노출한다.The protective pattern 130 and the self-assembled terminal molecule pattern 120 may have the same pattern. This is because the protective pattern 130 and the self-assembled terminal pattern 120 are formed through an exposure and development process using the same mask. That is, the self-assembled terminal pattern 120 exposes a part of the thin film transistor 150, that is, the drain electrode 155.

상기 표시소자(140)는 상기 보호패턴상에 배치된다. 예컨대, 상기 표시소 자(140)는 순차적으로 적층된 제 1 전극, 유기발광층, 제 2 전극을 포함하는 유기발광다이오드 소자일 수 있다. 또는, 상기 표시소자(140)는 제 1 전극 및 제 2 전극과 상기 두 전극 사이에 개재된 액정층을 포함하는 액정소자일 수 있다. 여기서, 제 2 전극은 상기 기판과 대향하는 대향기판에 배치될 수 있다.The display element 140 is disposed on the protective pattern. For example, the display device 140 may be an organic light emitting diode device including a first electrode, an organic light emitting layer, and a second electrode sequentially stacked. Alternatively, the display device 140 may be a liquid crystal device including a liquid crystal layer interposed between the first electrode and the second electrode and the two electrodes. Here, the second electrode may be disposed on an opposite substrate facing the substrate.

따라서, 본 발명의 실시예에서 유기물질로 이루어진 상기 보호 패턴(130) 하부에 유기물질과 무기물질간의 접착력이 우수한 자기조립 단분자 패턴을 구비하여, 상기 박막트랜지스터(150)를 포함하는 기판(100)과 보호 패턴(130)간의 접착력을 향상시킬 수 있었다.Therefore, in the embodiment of the present invention, a substrate 100 including the thin film transistor 150 is provided with a self-assembled monomolecular pattern having excellent adhesion between the organic material and the inorganic material under the protective pattern 130 made of the organic material. ) And the protective pattern 130 could be improved.

도 2a 내지 도 2d들은 본 발명의 제 2 실시예에 따른 표시장치의 제조 방법을 도시한 단면도들이다. 본 발명의 제 2 실시예는 앞서 설명한 표시장치를 제조하기 위한 방법으로 본 발명의 제 2 실시예와 반복되는 설명은 생략하기로 하며, 제 1 실시예와 동일한 구성요소는 동일한 참조번호를 부여한다.2A through 2D are cross-sectional views illustrating a method of manufacturing a display device according to a second embodiment of the present invention. The second embodiment of the present invention is a method for manufacturing the display device described above, and the repeated description with respect to the second embodiment of the present invention will be omitted, and the same components as in the first embodiment are given the same reference numerals. .

도 2a를 참조하면, 표시장치를 제조하기 위해 기판(100)상에 박막트랜지스터(150)를 형성한다.Referring to FIG. 2A, a thin film transistor 150 is formed on a substrate 100 to manufacture a display device.

상기 박막트랜지스터(150)를 형성하기 위해, 상기 기판(100)상에 제 1 도전막을 형성한 후, 상기 제 1 도전막을 식각하여 게이트 배선(미도시함) 및 상기 게이트 배선의 일부가 돌출된 게이트 전극(151)을 형성한다. 상기 게이트 배선 및 상기 게이트 전극(151)을 포함하는 기판(100)상에 게이트 절연막(110)을 형성한다. 상기 게이트 절연막(110)은 화학기상증착법을 수행하여 형성할 수 있다. 상기 게이 트 절연막(110)은 산화 실리콘 물질 또는 질화 실리콘 물질로 이루어질 수 있다. 상기 게이트 전극(151)과 대응된 상기 게이트 절연막(110)상에 반도체층(152, 153)을 형성한다. 상기 반도체층(152, 153)은 비정질 실리콘으로 이루어진 제 1 반도체층(152)과 상기 제 1 반도체층(152)의 양 단부에 배치되며, 불순물이 도핑된 비정질 실리콘으로 이루어진 제 2 반도체층(153)을 포함할 수 있다. 상기 반도체층(152, 153)의 양단부, 즉 상기 제 2 반도체층(153)상에 소스/드레인 전극(154, 155)을 형성한다. 여기서, 상기 반도체층(152, 153) 및 상기 소스/드레인 전극(154, 155)을 형성하기 위해, 상기 게이트 절연막(110)상에 비정질 실리콘막, 불순물을 포함하는 비정질 실리콘막 및 제 2 도전막을 형성한 후, 상기 제 2 도전막상에 단차를 갖는 감광성 패턴(미도시함)을 형성한다. 이후, 상기 감광성 패턴을 식각 마스크로 하여 정질 실리콘막, 불순물을 포함하는 비정질 실리콘막 및 제 2 도전막을 식각하여 상기 반도체층(152, 153) 및 상기 소스/드레인 전극(154, 155)을 형성할 수 있다.In order to form the thin film transistor 150, after forming a first conductive layer on the substrate 100, the first conductive layer is etched to form a gate wiring (not shown) and a gate protruding from the gate wiring. The electrode 151 is formed. A gate insulating layer 110 is formed on the substrate 100 including the gate wiring and the gate electrode 151. The gate insulating layer 110 may be formed by performing chemical vapor deposition. The gate insulating layer 110 may be made of a silicon oxide material or a silicon nitride material. Semiconductor layers 152 and 153 are formed on the gate insulating layer 110 corresponding to the gate electrode 151. The semiconductor layers 152 and 153 are disposed at both ends of the first semiconductor layer 152 made of amorphous silicon and the first semiconductor layer 152, and the second semiconductor layer 153 made of amorphous silicon doped with impurities. ) May be included. Source / drain electrodes 154 and 155 are formed on both ends of the semiconductor layers 152 and 153, that is, the second semiconductor layer 153. In order to form the semiconductor layers 152 and 153 and the source / drain electrodes 154 and 155, an amorphous silicon film, an amorphous silicon film including impurities, and a second conductive film are formed on the gate insulating film 110. After formation, a photosensitive pattern (not shown) having a step is formed on the second conductive film. Subsequently, the semiconductor layers 152 and 153 and the source / drain electrodes 154 and 155 may be formed by etching a crystalline silicon layer, an amorphous silicon layer including impurities, and a second conductive layer using the photosensitive pattern as an etching mask. Can be.

도 2b를 참조하면, 상기 박막트랜지스터(150)를 형성한 후, 상기 박막트랜지스터(150)를 포함하는 기판(100)상에 자기조립 단분자막(120a)을 형성한다. 상기 자기조립 단분자막((SAM:self-assembled monolayer;120a)은 진공증착법에 비해 저가 설비의 이용이 가능하고, 대면적 기판(100)에 유리한 습식 공정에 의해 형성할 수 있다. 예를 들면, 상기 습식 공정은 스핀 코팅법, 딥코팅법, 스프레이 코팅법, 잉크젯 프린팅법 및 닥터블레이드법등일 수 있다.Referring to FIG. 2B, after forming the thin film transistor 150, a self-assembled monolayer 120a is formed on the substrate 100 including the thin film transistor 150. The self-assembled monolayer (SAM) 120a may be used by a low cost facility compared to a vacuum deposition method and may be formed by a wet process that is advantageous for a large area substrate 100. For example, The wet process may be a spin coating method, a dip coating method, a spray coating method, an inkjet printing method, a doctor blade method, or the like.

상기 자기조립단분자막(120a)은 유-무기 하이브리드형 물질로부터 형성할 수 있다. 상기 자기조립단분자막(120a)은 아민계 실란 커플링 에이전트, 설퍼계 실란 커플링 에이전트 및 아킬계 실란 커플링 에이전트 중 어느 하나일 수 있다.The self-assembled monolayer 120a may be formed from an organic-inorganic hybrid material. The self-assembled monolayer 120a may be any one of an amine silane coupling agent, a sulfur silane coupling agent, and an acyl silane coupling agent.

이후, 상기 자기조립단분자막(120a)상에 절연물질을 도포하여 보호막(130a)을 형성한다. 상기 절연물질은 유기 물질일 수 있다. 예를 들면, 상기 보호막(130a)은 포토 아크릴계 수지, 노볼락계 수지, 실란계 수지 및 이미드 수지등으로부터 형성할 수 있다. 상기 보호막(130a)은 진공증착법에 비해 많은 장점을 가진 습식 공정으로 형성할 수 있다. Thereafter, an insulating material is coated on the self-assembled monolayer 120a to form a passivation layer 130a. The insulating material may be an organic material. For example, the protective film 130a may be formed from a photo acrylic resin, a novolak resin, a silane resin, an imide resin, or the like. The protective layer 130a may be formed by a wet process having many advantages over the vacuum deposition method.

도 2c를 참조하면, 상기 보호막(130a)을 형성한 후. 상기 보호막(130a)이 광에 의해 반응하는 감광성 물질일 경우 상기 보호막(130a)에 노광 및 현상공정을 수행하여 보호 패턴(130)을 형성한다. 상기 보호 패턴(130)은 상기 박막트랜지스터(150), 즉 드레인 전극(155)상을 노출하는 제 1 콘택홀(C1)을 구비한다. 이때, 상기 보호 패턴(130)을 형성하는 현상공정에서 상기 제 1 콘택홀(C1)에 노출된 자기조립 단분자막(120a)은 제거되어, 자기조립 단분자 패턴(120)이 형성된다. 즉, 상기 자기조립 단분자 패턴(120)은 상기 제 1 콘택홀(C1)과 연장되는 제 2 콘택홀(C2)을 구비하여, 상기 드레인 전극(155)의 일부는 노출된다.Referring to Figure 2c, after forming the protective film (130a). When the passivation layer 130a is a photosensitive material reacting with light, the passivation layer 130a may be exposed and developed to form the passivation pattern 130. The protection pattern 130 includes a first contact hole C1 exposing the thin film transistor 150, that is, the drain electrode 155. At this time, in the developing process of forming the protective pattern 130, the self-assembled monolayer 120a exposed to the first contact hole C1 is removed to form the self-assembled monolayer pattern 120. That is, the self-assembled monomolecular pattern 120 includes a second contact hole C2 extending with the first contact hole C1 so that a part of the drain electrode 155 is exposed.

도 2d를 참조하면, 상기 보호 패턴(130)을 형성한 후, 상기 보호 패턴(130)상에 상기 드레인 전극(155)과 전기적으로 연결된 표시소자(140)를 형성한다.Referring to FIG. 2D, after forming the protective pattern 130, the display element 140 electrically connected to the drain electrode 155 is formed on the protective pattern 130.

예를 들어, 상기 표시소자(140)는 상기 노출된 드레인 전극(155)과 전기적으로 연결된 화소전극을 형성한 후, 상기 화소전극상에 유기발광층 및 공통전극을 순차적으로 형성된 유기발광다이오드 소자일 수 있다. 여기서, 상기 표시소자(140)를 형성한 후 상기 표시소자(140)를 외부와 밀봉하는 봉지공정을 더 수행할 수 있다. 상기 화소전극은 각 화소별로 분리되어 있으며, 상기 공통전극은 다수의 화소에 일체로 형성되어 있을 수 있다. 또는, 상기 표시소자(140)는 상기 노출된 드레인 전극과 전기적으로 연결된 화소전극을 형성한 후, 상기 화소전극과 대향하는 공통전극을 구비하는 대향기판을 합착 및 상기 화소전극 및 상기 공통전극사이에 액정을 충진하여 형성된 액정소자일 수 있다.For example, the display device 140 may be an organic light emitting diode device in which an organic light emitting layer and a common electrode are sequentially formed on the pixel electrode after forming a pixel electrode electrically connected to the exposed drain electrode 155. have. Here, after the display device 140 is formed, an encapsulation process of sealing the display device 140 with the outside may be further performed. The pixel electrode may be separated for each pixel, and the common electrode may be integrally formed in a plurality of pixels. Alternatively, the display element 140 may form a pixel electrode electrically connected to the exposed drain electrode, and then attach an opposing substrate including a common electrode facing the pixel electrode and between the pixel electrode and the common electrode. It may be a liquid crystal element formed by filling the liquid crystal.

이후, 상기 박막트랜지스터(150)에 외부신호를 제공하는 외부신호회로 기판(100) 및 외장 케이스를 조립하는 모듈공정을 수행하여, 표시장치를 완성할 수 있다.Subsequently, the display device may be completed by performing a module process of assembling the external signal circuit board 100 and an external case providing the external signal to the thin film transistor 150.

도 3은 본 발명의 실시예에 따른 자기조립 단분자막의 XPS(X-ray photoelectron spectroscopy)의 분석 그래프이다.3 is an analysis graph of XPS (X-ray photoelectron spectroscopy) of a self-assembled monolayer according to an embodiment of the present invention.

도 3에서와 같이, 기판상에 스핀 코팅으로 3-아미노프로필트리메톡시실란(3-aminopropyltrimethoxysilane)을 도포하여, 자기조립 단분자막을 형성하였다. 상기 자기조립 단분자막이 형성되기 전과 후에 각각 기판의 표면을 XPS(X-ray photoelectron spectroscopy)로 분석하였다. XPS의 분석결과, 상기 자기조립 단분자막이 형성된 기판(A)에서 상기 자기조립 단분자막이 형성되지 않은 기판(B)에서 관찰되지 않은 395eV 내지 400ev의 범위를 갖는 밴드에너지에서 N-H의 피크(P1)와 286eV 내지 288eV의 범위를 갖는 밴드에너지에서 C-N의 피크(P2)가 관찰되었다. 이로써, 기판상에 습식공정에 의해 자기조립 단분자막을 용이하게 형성하는 것을 확인할 수 있었다.As shown in FIG. 3, 3-aminopropyltrimethoxysilane was applied to the substrate by spin coating to form a self-assembled monolayer. Before and after forming the self-assembled monolayer, the surface of each substrate was analyzed by X-ray photoelectron spectroscopy (XPS). As a result of XPS analysis, the peak (P1) and 286eV of NH at a band energy having a range of 395 eV to 400 ev that were not observed in the substrate A on which the self-assembled monolayer was formed was not observed on the substrate B on which the self-assembled monolayer was not formed. The peak P2 of CN was observed at a band energy ranging from 288 eV. This confirmed that the self-assembled monomolecular film was easily formed on the substrate by a wet process.

따라서, 본 발명의 실시예에서 상기 보호 패턴(130)과 상기 박막트랜지스터(150)가 형성된 기판(100)사이에 자기조립단분자 패턴(120)을 형성하여 상기 보호 패턴(130)과 상기 기판(100)간의 접착력을 향상시켜, 안정된 구조를 갖는 표시장치를 제조할 수 있다.Therefore, in the exemplary embodiment of the present invention, the self-assembled monomolecular pattern 120 is formed between the protective pattern 130 and the substrate 100 on which the thin film transistor 150 is formed, thereby forming the protective pattern 130 and the substrate ( It is possible to manufacture a display device having a stable structure by improving the adhesive force between 100).

또한, 상기 자기조립단분자 패턴(120) 및 상기 보호 패턴(130)은 진공증착 대비하여 저가 설비 및 대면적 기판에 유리한 습식 공정을 수행하여 형성됨에 따라, 표시장치의 생산 원가를 감축시킬 수 있다.In addition, the self-assembled monomolecular pattern 120 and the protective pattern 130 are formed by performing a wet process that is advantageous for low-cost equipment and large-area substrates in preparation for vacuum deposition, thereby reducing the production cost of the display device. .

또한, 상기 자기조립단분자 패턴(120) 및 상기 보호 패턴(130)은 동일한 마스크를 통해 형성할 수 있어 별도의 마스크 공정을 추가하지 않아도 된다.In addition, since the self-assembled monolayer pattern 120 and the protective pattern 130 may be formed through the same mask, a separate mask process may not be added.

도 1은 본 발명의 제 1 실시예에 따른 표시장치를 도시한 단면도이다.1 is a cross-sectional view illustrating a display device according to a first embodiment of the present invention.

도 2a 내지 도 2d들은 본 발명의 제 2 실시예에 따른 표시장치의 제조 방법을 도시한 단면도들이다.2A through 2D are cross-sectional views illustrating a method of manufacturing a display device according to a second embodiment of the present invention.

도 3은 본 발명의 실시예에 따른 자기조립 단분자막의 XPS(X-ray photoelectron spectroscopy)의 분석 그래프이다.3 is an analysis graph of XPS (X-ray photoelectron spectroscopy) of a self-assembled monolayer according to an embodiment of the present invention.

(도면의 주요 부분에 대한 참조 부호의 설명) (Explanation of reference numerals for the main parts of the drawings)

100 : 기판100: substrate

110 : 게이트 절연막110: gate insulating film

120 : 자기조립단분자 패턴120: self-assembled molecule pattern

130 : 보호 패턴130: protective pattern

140 : 표시소자140: display element

150 : 박막트랜지스터150: thin film transistor

Claims (8)

기판상에 배치된 박막트랜지스터;A thin film transistor disposed on the substrate; 상기 박막트랜지스터를 포함하는 기판상에 배치되고, 상기 박막트랜지스터의 일부를 노출하는 자기조립 단분자 패턴;A self-assembled monomolecular pattern disposed on the substrate including the thin film transistor and exposing a portion of the thin film transistor; 상기 자기조립 단분자 패턴상에 배치되며, 상기 자기조립 단분자 패턴에 의해 노출된 상기 박막트랜지스터를 노출하는 보호 패턴; 및A protective pattern disposed on the self-assembled monomolecular pattern and exposing the thin film transistor exposed by the self-assembled monomolecular pattern; And 상기 보호 패턴상에 배치되며, 상기 박막트랜지스터와 전기적으로 연결되어 상기 박막트랜지스터에 의해 구동하는 표시소자를 포함하는 표시장치.And a display device disposed on the protective pattern and electrically connected to the thin film transistor to be driven by the thin film transistor. 제 1 항에 있어서,The method of claim 1, 상기 자기조립 단분자 패턴은 아민계 실란 커플링 에이전트, 설퍼계 실란 커플링 에이전트 및 아킬기 실란 커플링 에이전트 중 적어도 어느 하나를 포함하는 것을 특징으로 하는 표시장치.The self-assembled monomolecular pattern may include at least one of an amine silane coupling agent, a sulfur silane coupling agent, and an alkyl silane coupling agent. 제 1 항에 있어서,The method of claim 1, 상기 자기조립단분자 패턴(SAM:self-assembled mono pattern)은 유-무기 하이브리드 물질인 것을 특징으로 하는 표시장치.The self-assembled mono pattern (SAM) is an organic-inorganic hybrid material. 제 1 항에 있어서,The method of claim 1, 상기 자기조립 단분자 패턴과 상기 보호 패턴은 동일한 패턴의 형상을 갖는 것을 특징으로 하는 표시장치.And the self-assembled monomolecular pattern and the protective pattern have the same pattern. 제 1 항에 있어서,The method of claim 1, 상기 보호 패턴은 포토 아크릴계 수지, 노볼락계 수지, 이미드 수지 및 실란계 수지 중 어느 하나로 형성된 것을 특징으로 하는 표시장치.The protective pattern is formed of any one of a photo acrylic resin, a novolac resin, an imide resin and a silane resin. 기판상에 박막트랜지스터를 형성하는 단계;Forming a thin film transistor on the substrate; 상기 박막트랜지스터를 포함하는 상기 기판상에 자기조립단분자막(SAM:self-assembled monolayer)을 형성하는 단계;Forming a self-assembled monolayer (SAM) on the substrate including the thin film transistor; 상기 자기조립단분자막(SAM:self-assembled monolayer)상에 절연물질을 도포하여 보호막을 형성하는 단계;Forming a protective film by applying an insulating material on the self-assembled monolayer (SAM); 상기 박막트랜지스터를 노출하기 위해, 상기 자기조립단분자막(SAM:self-assembled monolayer) 및 상기 보호막의 일부를 제거하여 보호 패턴 및 자기조립 단분자 패턴을 형성하는 단계; 및 Forming a protective pattern and a self-assembled monomolecular pattern by removing the self-assembled monolayer (SAM) and a portion of the passivation layer to expose the thin film transistor; And 상기 보호 패턴상에 상기 박막트랜지스터와 전기적으로 연결된 표시소자를 형성하는 단계를 포함하는 표시장치의 제조 방법.Forming a display device electrically connected to the thin film transistor on the protective pattern. 제 6 항에 있어서,The method of claim 6, 상기 자기조립단분자막(SAM:self-assembled monolayer)은 아민계 실란 커플 링 에이전트, 설퍼계 실란 커플링 에이전트 및 아킬기 실란 커플링 에이전트 중 적어도 어느 하나를 포함하는 것을 특징으로 하는 표시장치의 제조 방법.The self-assembled monolayer (SAM) may include at least one of an amine silane coupling agent, a sulfur silane coupling agent, and an alkyl silane coupling agent. 제 6 항에 있어서,The method of claim 6, 상기 자기조립단분자막(SAM:self-assembled monolayer)은 스핀 코팅법, 딥코팅법, 스프레이 코팅법, 잉크젯 프린팅법 및 닥터블레이드법 중 적어도 어느 하나의 방식에 의해 형성되는 것을 특징으로 하는 표시장치의 제조 방법.The self-assembled monolayer (SAM) is manufactured by at least one of a spin coating method, a dip coating method, a spray coating method, an inkjet printing method, and a doctor blade method. Way.
KR1020070092390A 2007-09-12 2007-09-12 Display device and method of manufacturing the same KR20090027288A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070092390A KR20090027288A (en) 2007-09-12 2007-09-12 Display device and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070092390A KR20090027288A (en) 2007-09-12 2007-09-12 Display device and method of manufacturing the same

Publications (1)

Publication Number Publication Date
KR20090027288A true KR20090027288A (en) 2009-03-17

Family

ID=40694926

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070092390A KR20090027288A (en) 2007-09-12 2007-09-12 Display device and method of manufacturing the same

Country Status (1)

Country Link
KR (1) KR20090027288A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10367007B2 (en) 2015-07-15 2019-07-30 Samsung Display Co., Ltd. Display device and method of manufacturing the same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10367007B2 (en) 2015-07-15 2019-07-30 Samsung Display Co., Ltd. Display device and method of manufacturing the same

Similar Documents

Publication Publication Date Title
CN111564482B (en) Display substrate, preparation method and display device
US8039296B2 (en) Organic thin film transistor array panel and manufacturing method thereof
US7754523B2 (en) Method for fabricating organic thin film transistor and method for fabricating liquid crystal display device using the same
US9524992B2 (en) Thin film transistor array panel and manufacturing method thereof
CN102629046B (en) Array substrate, manufacturing method of array substrate and liquid crystal display device
US10396309B2 (en) Display device and fabricating method thereof
US20090224257A1 (en) Thin film transistor panel and manufacturing method of the same
US8610871B2 (en) Method for forming multilayer structure, method for manufacturing display panel, and display panel
CN112133729B (en) Display substrate, preparation method thereof and display device
CN1870284A (en) Organic thin film transistor array panel and method of manufacturing the same
JP2005506704A (en) THIN FILM TRANSISTOR DEVICE AND METHOD FOR MANUFACTURING THIN FILM TRANSISTOR DEVICE
CN113066832A (en) Display substrate and display device
US8890139B2 (en) Solution composition for passivation layer, thin film transistor array panel, and manufacturing method for thin film transistor array panel
CN112151445A (en) Preparation method of display substrate, display substrate and display device
US20060157690A1 (en) Organic insulator, organic thin film transistor array panel including organic insulator, and manufacturing method therefor
KR20060019976A (en) Fabrication method of organic thin film transistor and liquid crystal display device
US8618538B2 (en) Thin film transistor array panel and manufacturing method thereof
US10510460B2 (en) Composition, laminate, method of manufacturing laminate, transistor, and method of manufacturing transistor
KR20090027288A (en) Display device and method of manufacturing the same
JP2006245159A (en) Manufacturing method of semiconductor device
US20180351105A1 (en) Composition, laminate, method of manufacturing laminate, transistor, and method of manufacturing transistor
US8138548B2 (en) Thin film transistor array substrate and method for manufacturing the same
KR100662787B1 (en) Organic thin film transistor and method fabricating thereof, and fabrication method of liquid crystal display device using the same
CN113471223A (en) Display substrate and display device
KR20210116775A (en) Display device and manufacturing method thereof

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination