KR20090015712A - Method for forming vertically structured light emitting diode device - Google Patents
Method for forming vertically structured light emitting diode device Download PDFInfo
- Publication number
- KR20090015712A KR20090015712A KR1020070080271A KR20070080271A KR20090015712A KR 20090015712 A KR20090015712 A KR 20090015712A KR 1020070080271 A KR1020070080271 A KR 1020070080271A KR 20070080271 A KR20070080271 A KR 20070080271A KR 20090015712 A KR20090015712 A KR 20090015712A
- Authority
- KR
- South Korea
- Prior art keywords
- sapphire substrate
- light emitting
- region
- gallium nitride
- semiconductor layer
- Prior art date
Links
Images
Abstract
Description
본 발명은 수직구조(수직전극형) 발광다이오드(Light Emitting Diode; 이하, 'LED'라 칭함) 소자의 제조방법에 관한 것으로, 보다 상세하게는 구조지지층 형성 공정 및 사파이어 기판을 제거하기 위한 레이저 리프트 오프 공정시, 발광 구조물의 손상을 방지할 수 있는 수직구조 LED 소자의 제조방법에 관한 것이다.The present invention relates to a method of manufacturing a vertical structure (vertical electrode type) light emitting diode (hereinafter, referred to as "LED") device, and more particularly, a structure supporting layer forming process and a laser lift for removing a sapphire substrate. In the off process, the present invention relates to a method of manufacturing a vertical structure LED device that can prevent damage to the light emitting structure.
일반적으로, LED 소자는 사파이어 기판 위에 성장하지만, 이러한 사파이어 기판은 단단하고 전기적으로 부도체이며 열전도 특성이 좋지 않아 LED 소자의 크기를 줄여 제조원가를 절감하거나, 광출력 및 칩의 특성을 개선시키는 데는 한계가 있었다. 특히, LED 소자의 고출력화를 위해서는 대전류 인가가 필수이므로, LED 소자의 열 방출 문제를 해결하는 것이 중요하다.In general, LED devices grow on sapphire substrates, but these sapphire substrates are hard, electrically nonconducting, and have poor thermal conductivity, making them difficult to reduce the size of LED devices to reduce manufacturing costs, or to improve light output and chip characteristics. there was. In particular, in order to increase the output power of the LED device is required to apply a large current, it is important to solve the heat dissipation problem of the LED device.
이러한 문제를 해결하기 위한 수단으로 종래에는 레이저 리프트 오프(Laser Lift-Off:LLO; 이하, 'LLO' 라 칭함) 기술을 이용하여 사파이어 기판을 제거한 수직구조 LED 소자가 제안되었다.As a means to solve this problem, a vertical structure LED device has been proposed in which a sapphire substrate is removed using a laser lift-off (LLO) technique.
그러면, 이하 도 1a 내지 도 1e를 참조하여 종래 수직구조 LED 소자의 제조방법에 대하여 상세히 설명한다.Next, a method of manufacturing a conventional vertical structure LED device will be described in detail with reference to FIGS. 1A to 1E.
도 1a 내지 도 1e는 종래 기술에 따른 수직구조 LED 소자의 제조 방법을 설명하기 위해 순차적으로 나타낸 공정 단면도이다.1A through 1E are cross-sectional views sequentially illustrating a method of manufacturing a vertical LED device according to the prior art.
우선, 도 1a에 도시한 바와 같이, 사파이어 기판(110) 상에 질화갈륨계 반도체층으로 이루어진 발광 구조물(120)을 형성한다. 이때, 상기 발광 구조물(120)은 n형 질화갈륨계 반도체층(121)과 다중우물구조인 GaN/InGaN 활성층(122) 및 p형 질화갈륨계 반도체층(123)이 순차적으로 적층되어 있는 구조를 가진다.First, as shown in FIG. 1A, a
이어, 도 1b에 도시한 바와 같이, 상기 p형 질화갈륨계 반도체층(123) 상에 p형 전극(150)을 형성한다. 이때, 상기 p형 전극(150)은, 전극과 반사막의 역할을 한다.Subsequently, as illustrated in FIG. 1B, a p-
다음으로, 도 1c에 도시한 바와 같이, 상기 p형 전극(150) 상에 구조지지층을 공융(eutectic) 접합법으로 부착하기 위한 접착층(160)을 형성한 후, 상기 접착층(160)에 소정의 온도와 압력을 가하여 상기 접착층(160) 상에 상기 구조지지층(170)을 접합하는 본딩(bonding) 공정을 진행한다. 이때, 상기 구조지지층(170)은 최종적인 LED 소자의 지지층 및 전극으로서의 역할을 수행하는 것으로, 실리콘 기판을 주로 사용한다.Next, as shown in FIG. 1C, after forming an
그런 다음, 도 1d에 도시한 바와 같이, LLO 공정을 통해 상기 사파이어 기판(110)을 제거한다. 상기 LLO 공정은 상온에서 화살표 방향으로 약 700mJ/㎠ 정 도의 에너지를 가해주게 되면 상기 사파이어 기판(110)과 발광 구조물(120)의 계면에서 흡수되어 발광 구조물(120)의 접합표면이 열분해 되어 사파이어 기판(110)과 발광 구조물(120)을 분리하는 공정이다.Thereafter, as shown in FIG. 1D, the
이어, 도 1e에 도시한 바와 같이, 상기 사파이어 기판(도시하지 않음)으로부터 분리되어 노출된 상기 n형 질화갈륨계 반도체층(121) 상에 n형 전극(180)을 형성한다.Subsequently, as shown in FIG. 1E, an n-
그러나, 상기와 같이 종래 기술에 따른 구조지지층(170)을 접합하는 본딩 공정은, 상기 접착층(160)으로 Au 등과 같은 금속을 사용하여 200℃~300℃의 고온에서 고압으로 본딩하기 때문에, 본딩된 결과물이 상온으로 냉각시, 상기 구조지지층(170)을 이루는 실리콘기판과 사파이어 기판(110)의 열팽창계수 차이에 의한 응력이 크게 발생되며, 심할 경우에는 사파이어 기판(110)이 파손되는 문제가 있다.However, the bonding process of bonding the
또한, 현실적으로 2인치 이상의 웨이퍼를 한번에 리프트 오프(lift off)하는 것이 어렵기 때문에 칩(chip) 단위로 리프트 오프하게 되며, 이때 리프트 오프된 칩과 안된 칩 사이에는 응력이 작용한다. 또한, 리프트 오프될 때 기존에 존재하던 응력이 풀리면서 새로운 응력이 구조지지층(170)과 사파이어 기판(110)에 작용하게 되는데 그 응력이 버틸 수 있는 수준을 넘어서면 구조지지층(170) 및 사파이어 기판(110)에 크랙(crack)이 발생한다.In addition, since it is difficult to lift off a wafer larger than 2 inches at a time, it is lifted off in a chip unit, and a stress is applied between the lifted off chip and the unused chip. In addition, the existing stress is released when lifted off and a new stress acts on the
그러나, 상기 구조지지층(170)에 크랙이 발생하면 2인치 풀 웨이퍼(full wafer)로 후속 공정을 진행할 수 없고, 상기 사파이어 기판(110)에 크랙이 발생하면 이와 접하고 있는 발광 구조물(120)에도 크랙이 발생하여 소자의 불량이 발생되는 문제가 있다.However, when a crack occurs in the
상술한 바와 같이, 종래 기술에 따라 수직구조 LED 소자를 제조하게 되면, 상기 문제점들로 인하여 수직구조 LED 소자의 특성 및 신뢰성이 낮아지는 문제가 있다.As described above, when manufacturing the vertical LED device according to the prior art, there is a problem that the characteristics and reliability of the vertical LED device due to the above problems.
본 발명의 목적은 상기와 같은 문제점을 해결하기 위하여, 구조지지층 형성 공정 및 사파이어 기판을 제거하기 위한 레이저 리프트 오프 공정시, 발광 구조물의 손상을 방지할 수 있는 수직구조 질화갈륨계 LED 소자의 제조방법을 제공하는 데 있다.An object of the present invention, in order to solve the above problems, in the structure support layer forming process and the laser lift-off process for removing the sapphire substrate, the manufacturing method of the vertical structure gallium nitride-based LED device that can prevent damage to the light emitting structure To provide.
상기한 목적을 달성하기 위해, 본 발명은 사파이어 기판을 준비하는 단계와, 상기 사파이어 기판 상에 n형 질화갈륨계 반도체층과 활성층 및 p형 질화갈륨계 반도체층이 순차 적층되어 이루어진 발광 구조물을 형성하는 단계와, 상기 p형 질화갈륨계 반도체층 상에 p형 전극을 형성하는 단계와, 상기 사파이어 기판의 제1 영역을 상기 발광 구조물로부터 분리하는 LLO 공정을 진행하는 단계와, 상기 p형 전극 상에 구조지지층을 형성하는 동시에 상기 사파이어 기판의 제2 영역을 상기 발광 구조물로부터 분리하여 n형 질화갈륨계 반도체층을 노출하는 단계 및 상기 노출된 n형 질화갈륨계 반도체층 상에 n형 전극을 형성하는 단계를 포함하고, 상기 사파이어 기판의 제2 영역은 제1 영역을 제외한 나머지 영역이며, 제1 영역은 상기 사파이어 기판의 전체 면적의 100% 미만인 것을 특징으로 하는 수직구조 LED 소자의 제조방법을 제공한다.In order to achieve the above object, the present invention is to prepare a sapphire substrate, and to form a light emitting structure formed by sequentially stacking an n-type gallium nitride-based semiconductor layer, an active layer and a p-type gallium nitride-based semiconductor layer on the sapphire substrate Forming a p-type electrode on the p-type gallium nitride-based semiconductor layer, performing an LLO process to separate the first region of the sapphire substrate from the light emitting structure, and Exposing an n-type gallium nitride based semiconductor layer by separating a second region of the sapphire substrate from the light emitting structure and forming an n-type electrode on the exposed n-type gallium nitride based semiconductor layer And a second region of the sapphire substrate is a remaining region except for the first region, and the first region is the total area of the sapphire substrate. It provides a method for producing the vertical structure LED element, characterized in that less than 100%.
또한, 상기 본 발명의 수직구조 LED 소자의 제조방법에서, 상기 제1 영역은 상기 사파이어 기판의 전체 면적의 50 내지 80% 인 것이 보다 바람직하다.In addition, in the method of manufacturing a vertical structure LED device of the present invention, the first region is more preferably 50 to 80% of the total area of the sapphire substrate.
또한, 상기 본 발명의 수직구조 LED 소자의 제조방법에서, 상기 구조지지층 은 실리콘 기판을 사용하여 형성하는 것이 바람직하다.In addition, in the manufacturing method of the vertical structure LED device of the present invention, the structure support layer is preferably formed using a silicon substrate.
또한, 상기 본 발명의 수직구조 LED 소자의 제조방법에서, 상기 p형 전극 상에 구조지지층을 형성하는 단계 이전에 상기 p형 전극 상에 접착층을 형성하는 단계를 더 포함하는 것이 바람직하며, 상기 접착층은 금 또는 금을 포함한 합금 등으로 형성할 수 있다.In addition, in the manufacturing method of the vertical structure LED device of the present invention, it is preferable to further include forming an adhesive layer on the p-type electrode before the step of forming a structure supporting layer on the p-type electrode, the adhesive layer It can be formed from silver gold or an alloy containing gold.
또한, 상기 본 발명의 수직구조 LED 소자의 제조방법에서, 상기 사파이어 기판의 제1 영역을 상기 발광 구조물로부터 분리하는 LLO 공정을 진행하는 단계는 상기 칩 단위 또는 전체 웨이퍼 단위로 진행하는 것이 바람직하다.In addition, in the method of manufacturing the vertical structure LED device of the present invention, the step of performing the LLO process of separating the first region of the sapphire substrate from the light emitting structure is preferably performed in the chip unit or the entire wafer unit.
본 발명은 p형 전극 상에 구조지지층 접합시, 고온/고압으로 접합한 다음, 접합된 결과물을 상온으로 냉각시, 발광구조물의 열팽창계수 차이에 의해 발광 구조물을 이루는 질화갈륨계 반도체층의 표면에 발생하는 크랙(crack) 등과 같은 불량이 발생하는 문제를 방지할 수 있다.According to the present invention, when bonding a structural support layer on a p-type electrode, bonding the resultant at high temperature and high pressure, and then cooling the bonded resultant to room temperature, the surface of the gallium nitride semiconductor layer forming a light emitting structure is formed by a difference in thermal expansion coefficient of the light emitting structure. It is possible to prevent a problem in which a defect such as a crack occurs.
또한, 본 발명은, LLO 공정을 구조지지층을 형성하기 위한 본딩 공정 이전에 실시함으로써, 고온에서 진행할 수 있으며, 그에 따라 조사되는 레이저의 에너지를 감소시킬 수 있다.In addition, the present invention can be carried out at a high temperature by performing the LLO process before the bonding process for forming the structure support layer, thereby reducing the energy of the laser irradiated.
따라서, 본 발명은 수직구조 소자의 특성 및 신뢰성을 향상시킬 수 있다.Therefore, the present invention can improve the characteristics and reliability of the vertical structure element.
본 발명의 수직구조 LED 소자의 제조방법에 대한 구체적인 기술적 구성에 관한 사항은 본 발명의 바람직한 실시예가 도시된 도면을 참조하여 아래의 상세한 설명에 의해서 명확하게 이해될 것이다.Details of the technical configuration of the manufacturing method of the vertical structure LED device of the present invention will be clearly understood by the following detailed description with reference to the drawings showing preferred embodiments of the present invention.
도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 병기하였다.In the drawings, the thickness of layers, films, panels, regions, etc., are exaggerated for clarity. Like reference numerals designate like parts throughout the specification.
실시예Example
이하, 첨부된 도 2a 내지 도 2f를 참고로 하여 본 발명의 실시예에 따른 수직구조 LED 소자의 제조방법에 대하여 상세하게 설명한다.Hereinafter, a method of manufacturing a vertical structure LED device according to an embodiment of the present invention will be described in detail with reference to FIGS. 2A to 2F.
도 2a 내지 도 2f는 본 발명의 일 실시예에 따른 수직구조 LED 소자의 제조방법을 설명하기 위해 순차적으로 나타낸 공정 단면도이다.2A through 2F are cross-sectional views sequentially illustrating a method of manufacturing a vertical LED device according to an embodiment of the present invention.
우선, 도 2a에 도시한 바와 같이, 사파이어 기판(110) 상에 질화갈륨계 반도체층으로 이루어진 발광 구조물(120)을 형성한다. 이때, 상기 발광 구조물(120)은 n형 질화갈륨계 반도체층(121)과 다중우물구조인 GaN/InGaN 활성층(122) 및 p형 질화갈륨계 반도체층(123)을 순차적으로 적층되어 있는 구조를 가진다.First, as shown in FIG. 2A, a
여기서, 상기 p형 및 n형 질화갈륨계 반도체층(121, 123) 및 활성층(122)은 AlxInyGa(1-x-y)N 조성식(여기서, 0≤x≤1, 0≤y≤1, 0≤x+y≤1임)을 갖는 질화갈륨계 반도체 물질일 수 있으며, MOCVD 및 MBE 공정과 같은 공지의 질화물 증착공정을 통해 형성될 수 있다.Herein, the p-type and n-type gallium nitride based
한편, 상기 활성층(130)은 하나의 양자우물층 또는 더블헤테로 구조로 형성될 수 있다. 또한, 상기 활성층(130)은 이를 구성하고 있는 인듐(In)의 양으로 다이오드가 녹색 발광소자인지 청색 발광소자인지를 결정한다. 보다 상세하게는 청색빛을 갖는 발광소자에 대해서는, 약 22% 범위의 인듐이 사용되며, 녹색빛을 갖는 발광소자에 대해서는, 약 40% 범위의 인듐이 사용된다. 즉, 상기 활성층(130)을 형성하는데 사용되는 인듐의 양은 필요로 하는 청색 또는 녹색 파장에 따라 변한다.Meanwhile, the active layer 130 may be formed of one quantum well layer or a double hetero structure. In addition, the active layer 130 determines whether the diode is a green light emitting device or a blue light emitting device by the amount of indium (In) constituting it. More specifically, about 22% of indium is used for light emitting devices having blue light, and about 40% of indium is used for light emitting devices having green light. That is, the amount of indium used to form the active layer 130 varies depending on the required blue or green wavelength.
따라서, 상기 활성층(122)은 상술한 바와 같이, LED 소자의 특성 및 신뢰성에 매우 큰 영향을 미치므로, 전반적인 LED 소자 제조 공정에 있어서, 크랙(crack) 또는 도전물 침투 등과 같은 불량으로부터 안전하게 보호해야한다.Therefore, since the
이어서, 도 2b에 도시한 바와 같이, 상기 p형 질화갈륨계 반도체층(123) 상에 p형 전극(150)을 형성한다. 이때, 상기 p형 전극(150)은, 전극과 반사막의 역할을 동시에 할 수 있도록 형성하는 것이 바람직하며, 이에 따라, 본 실시예에서는 Ni/Ag이 순차 적층된 구조로 형성하였다.Subsequently, as shown in FIG. 2B, a p-
그런 다음, 도 2c에 도시한 바와 같이, 제1 영역(가)과 제2 영역(나)으로 구분되어 있는 상기 사파이어 기판(110)의 제1 영역(가)에 선택적으로 레이저를 조사하는 LLO 공정을 진행하여 상기 사파이어 기판(110)의 제1 영역을 상기 발광 구조물(120)로부터 분리한다. 이때, 상기 제1 영역(가)은 상기 사파이어 기판(110)의 전체 면적의 100% 미만으로 이루어지며, 상기 제2 영역(나)은 제1 영역(가)을 제외한 나머지 영역이다. 상기 제1 영역(가)은 상기 사파이어 기판(110)의 전체 면적의 50 내지 80% 인 것이 바람직하다.Then, as shown in FIG. 2C, an LLO process for selectively irradiating a laser to the first region (a) of the
보다 상세하게, LLO 공정은 상기 사파이어 기판(110)을 통해 상기 발광 구조물(120)에 레이저를 조사하면 조사되는 레이저의 에너지에 따라 분리되는 면적이 달라진다. 예를 들어, 레이저의 에너지가 약 500mJ/㎠ 정도를 넘으면 열분해가 시작되며 완전 분해가 되는 에너지의 양까지는 선형적인 관계로 에너지가 커지면 커질수록 분리되는 면적이 점점 커지게 된다. 또한, 상기 LLO 공정은 종래 구조지지층을 본딩하고 진행되는 LLO 공정과 달리 그 전에 진행함으로써, 구조지지층의 녹는 점보다 높은 고온(300℃ 이상)에서 진행하는 것이 바람직하며, 이와 같이 고온에서 진행하게 되면 조사되는 레이저의 에너지를 감소시킬 수 있는 바, 레이저가 조사되는 제1 영역(가)과 그 외의 영역인 제2 영역(나)과의 스트레스 차이 및 열응력 차이 또한 감소되어 칩의 손상을 최소화할 수 있다. In more detail, in the LLO process, when the laser is irradiated to the
즉, 본 발명에 따른 LLO 공정은 제1 영역(가)만을 선택적으로 분리하기 위한 공정으로 완전 분리되는 에너지보다 작은 에너지로 레이저를 조사하면 제1 영역(가)만 분리되고, 그 외의 제2 영역(나)은 분리되지 않은 상태로 남는다.That is, the LLO process according to the present invention is a process for selectively separating only the first region (a). When the laser is irradiated with energy smaller than the energy that is completely separated, only the first region (a) is separated, and the other second region. (B) remains unseparated.
이어서, 도 2d에 도시한 바와 같이, 상기 p형 전극(150) 상에 구조지지층을 공융(eutectic) 접합법으로 부착하기 위한 접착층(160)을 형성한 후, 상기 접착층(160)에 고온/고압을 가하여 상기 접착층(160) 상에 상기 구조지지층(170)을 접합하는 본딩(bonding) 공정을 진행한다. 이때, 상기 구조지지층(170)은 최종적인 LED 소자의 지지층 및 전극으로서의 역할을 수행하는 것이 바람직하므로, 열전도도가 좋고 전도성이 있는 실리콘 기판을 사용하여 형성한다.Subsequently, as shown in FIG. 2D, an
또한, 상기 접합층(160)은 금(Au) 또는 금을 포함한 합금(예를 들어, AuSn) 을 사용하여 형성할 수 있다.In addition, the
이와 같이, 상기 사파이어 기판(110)의 제1 영역(가)만 분리된 발광 구조물(120) 상에 구조지지층(170)을 300℃ 이상의 고온 및 4 내지 7kgf/2" 범위의 고압에서 본딩하게 되면, 발광 구조물(120)을 이루고 있으며 녹는점이 약 26℃인 갈륨(Ga)이 300℃ 이상의 본딩 온도에서 액체로 변화되며 상온보다 팽창하게 된다. 또한, 4 내지 7kgf/2" 범위의 본딩 압력이 가해지므로 분리되지 않은 제2 영역(나)에 응력이 가해지게 된다.As such, when the
즉, 상기 LLO 공정에서 분리되지 않은 사파이어 기판(110)의 제2 영역(나)은 상기와 같은 두 가지의 힘에 의해 구조지지층(170)이 본딩되는 과정에서 도 2e에 도시한 바와 같이, 자연스럽게 완전 분리가 되어 발광 구조물(120)의 n형 질화갈륨계 반도체층(121)의 표면을 노출시킨다.That is, the second region (b) of the
그런 다음, 도 2f에 도시한 바와 같이, 상기 사파이어 기판(도시하지 않음)이 제거되어 노출된 상기 n형 질화갈륨계 반도체층(121) 상에 n형 전극(180)을 형성한다.Then, as illustrated in FIG. 2F, the n-
한편, 본 실시예는 상기 사파이어 기판 분리 공정을 칩(chip) 단위로 진행하는 것을 예시하였으나, 이는 이에 한정되지 않고 전체 웨이퍼(wafer) 단위로도 진행 가능하다.Meanwhile, the present embodiment exemplifies the sapphire substrate separation process in chip units, but the present invention is not limited thereto and may be performed in units of whole wafers.
이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만, 당해 기술 분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실 시예가 가능하다는 점을 이해할 수 있을 것이다. 따라서, 본 발명의 권리 범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.Although a preferred embodiment of the present invention has been described in detail above, those skilled in the art will understand that various modifications and equivalent other embodiments are possible therefrom. Accordingly, the scope of the present invention is not limited thereto, and various modifications and improvements of those skilled in the art using the basic concept of the present invention as defined in the following claims also fall within the scope of the present invention.
도 1a 내지 도 1e는 종래 기술에 따른 수직구조 LED 소자의 제조방법을 설명하기 위해 순차적으로 나타낸 공정 단면도.1A to 1E are cross-sectional views sequentially illustrating a method of manufacturing a vertical LED device according to the prior art.
도 2a 내지 도 2f는 본 발명의 일 실시예에 따른 수직구조 LED 소자의 제조방법을 설명하기 위해 순차적으로 나타낸 공정 단면도.2A to 2F are cross-sectional views sequentially illustrating a method of manufacturing a vertical structure LED device according to an exemplary embodiment of the present invention.
<도면의 주요 부분에 대한 부호의 설명><Explanation of symbols for the main parts of the drawings>
110 : 사파이어 기판 120 : 발광 구조물110: sapphire substrate 120: light emitting structure
121 : n형 질화물 반도체층 122 : 활성층121 n-type
123 : p형 질화물 반도체층 150 : p형 전극123: p-type nitride semiconductor layer 150: p-type electrode
160 : 접착층 170 : 구조지지층160: adhesive layer 170: structural support layer
180 : n형 전극180: n-type electrode
Claims (6)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR20070080271A KR100990635B1 (en) | 2007-08-09 | 2007-08-09 | Method for forming vertically structured Light Emitting Diode device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR20070080271A KR100990635B1 (en) | 2007-08-09 | 2007-08-09 | Method for forming vertically structured Light Emitting Diode device |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20090015712A true KR20090015712A (en) | 2009-02-12 |
KR100990635B1 KR100990635B1 (en) | 2010-10-29 |
Family
ID=40685237
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR20070080271A KR100990635B1 (en) | 2007-08-09 | 2007-08-09 | Method for forming vertically structured Light Emitting Diode device |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100990635B1 (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109475041A (en) * | 2018-10-31 | 2019-03-15 | 上海奕瑞光电子科技股份有限公司 | A kind of binding method of flexible parent metal display panel |
KR102615808B1 (en) * | 2022-07-07 | 2023-12-20 | 웨이브로드 주식회사 | Gruop 3 nitride semiconductor template manufacturing method and manufactured semiconductor template thereof |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102709427B (en) * | 2011-03-28 | 2014-12-03 | 同方光电科技有限公司 | Manufacturing method of vertical-structured light emitting diode (LED) |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3998639B2 (en) | 2004-01-13 | 2007-10-31 | 株式会社東芝 | Manufacturing method of semiconductor light emitting device |
KR101166922B1 (en) | 2005-05-27 | 2012-07-19 | 엘지이노텍 주식회사 | Method of manufacturing light emitting diode |
-
2007
- 2007-08-09 KR KR20070080271A patent/KR100990635B1/en not_active IP Right Cessation
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109475041A (en) * | 2018-10-31 | 2019-03-15 | 上海奕瑞光电子科技股份有限公司 | A kind of binding method of flexible parent metal display panel |
KR102615808B1 (en) * | 2022-07-07 | 2023-12-20 | 웨이브로드 주식회사 | Gruop 3 nitride semiconductor template manufacturing method and manufactured semiconductor template thereof |
Also Published As
Publication number | Publication date |
---|---|
KR100990635B1 (en) | 2010-10-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100888440B1 (en) | Method for forming vertically structured light emitting diode device | |
KR100856089B1 (en) | Vertically structured GaN type Light Emitting Diode device And Manufacturing Method thereof | |
KR101438818B1 (en) | light emitting diode | |
US8952413B2 (en) | Etched trenches in bond materials for die singulation, and associated systems and methods | |
US8932891B2 (en) | Method for manufacturing nitride based single crystal substrate and method for manufacturing nitride based semiconductor device | |
KR101470020B1 (en) | epitaxial semiconductor thin-film transfer using sandwich-structured wafer bonding and photon-beam | |
US20110114984A1 (en) | Supporting substrate for manufacturing vertically-structured semiconductor light-emitting device and semiconductor light-emitting device using the supporting substrate | |
US9530930B2 (en) | Method of fabricating semiconductor devices | |
KR100774196B1 (en) | Method of manufacturing light emitting device having vertical structure | |
KR100774198B1 (en) | LED having vertical structure | |
KR100752717B1 (en) | Method of manufacturing vertically structured gan type light emitting diode device | |
WO2013154181A1 (en) | Method for manufacturing light-emitting device having chip-on-board package substrate | |
KR100990635B1 (en) | Method for forming vertically structured Light Emitting Diode device | |
KR101428066B1 (en) | vertical structured group 3 nitride-based light emitting diode and its fabrication methods | |
KR101209026B1 (en) | Method of manufacturing LED having vertical structure | |
KR101480551B1 (en) | vertical structured group 3 nitride-based light emitting diode and its fabrication methods | |
KR20110065202A (en) | Apparatus and method for manufacturing led device having a conductive substrate as a carrier | |
US7696068B2 (en) | Method for manufacturing vertical light-emitting diode | |
KR20110082863A (en) | Supporting wafer for semiconductor light emitting device, method for mafacturing the same and vertical structured semiconductor light emitting device using the same | |
KR20090115902A (en) | Fabrication of vertical structured light emitting diodes using group 3 nitride-based semiconductors and its related methods | |
KR100858362B1 (en) | Method for forming vertically structured light emitting diode device | |
KR100752721B1 (en) | Method for forming the vertically structured gan type light emitting diode device | |
KR100710394B1 (en) | Method of manufacturing led having vertical structure | |
KR100631416B1 (en) | Method for forming vertically structured gan type light emitting diode device | |
KR101219078B1 (en) | Sub-mount substrate for semiconductor light emitting element and method of fabricating a semiconductor light emitting element using the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
AMND | Amendment | ||
E601 | Decision to refuse application | ||
J201 | Request for trial against refusal decision | ||
AMND | Amendment | ||
B601 | Maintenance of original decision after re-examination before a trial | ||
E801 | Decision on dismissal of amendment | ||
N231 | Notification of change of applicant | ||
J301 | Trial decision |
Free format text: TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20090209 Effective date: 20100415 Free format text: TRIAL NUMBER: 2009101001074; TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20090209 Effective date: 20100415 |
|
S901 | Examination by remand of revocation | ||
E902 | Notification of reason for refusal | ||
GRNO | Decision to grant (after opposition) | ||
GRNT | Written decision to grant | ||
LAPS | Lapse due to unpaid annual fee |