KR20090013419A - 상변화 기억 소자 및 그 형성 방법 - Google Patents

상변화 기억 소자 및 그 형성 방법 Download PDF

Info

Publication number
KR20090013419A
KR20090013419A KR1020070077510A KR20070077510A KR20090013419A KR 20090013419 A KR20090013419 A KR 20090013419A KR 1020070077510 A KR1020070077510 A KR 1020070077510A KR 20070077510 A KR20070077510 A KR 20070077510A KR 20090013419 A KR20090013419 A KR 20090013419A
Authority
KR
South Korea
Prior art keywords
phase change
change material
pattern
opening
layer
Prior art date
Application number
KR1020070077510A
Other languages
English (en)
Inventor
강명진
하용호
박두환
박정희
신희주
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020070077510A priority Critical patent/KR20090013419A/ko
Priority to US12/073,210 priority patent/US20090035514A1/en
Priority to TW097119410A priority patent/TW200908224A/zh
Priority to DE102008026889A priority patent/DE102008026889A1/de
Priority to CNA200810136087XA priority patent/CN101359718A/zh
Priority to JP2008198205A priority patent/JP2009038379A/ja
Publication of KR20090013419A publication Critical patent/KR20090013419A/ko
Priority to US12/910,672 priority patent/US20110031461A1/en

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20Multistable switching devices, e.g. memristors
    • H10N70/231Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5678Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using amorphous/crystalline phase transition storage elements
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011Manufacture or treatment of multistable switching devices
    • H10N70/021Formation of switching materials, e.g. deposition of layers
    • H10N70/026Formation of switching materials, e.g. deposition of layers by physical vapor deposition, e.g. sputtering
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011Manufacture or treatment of multistable switching devices
    • H10N70/041Modification of switching materials after formation, e.g. doping
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011Manufacture or treatment of multistable switching devices
    • H10N70/061Shaping switching materials
    • H10N70/066Shaping switching materials by filling of openings, e.g. damascene method
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/821Device geometry
    • H10N70/826Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/881Switching materials
    • H10N70/882Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8825Selenides, e.g. GeSe
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/881Switching materials
    • H10N70/882Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8828Tellurides, e.g. GeSbTe
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C13/00Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/24Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24273Structurally defined web or sheet [e.g., overall dimension, etc.] including aperture

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Memories (AREA)

Abstract

상변화 기억 소자 및 그 형성 방법을 제공한다. 개구부의 적어도 측벽을 웨팅 물질로 형성함으로써, 상변화 물질막으로 개구부를 용이하게 채울 수 있다. 이로써, 상변화 물질막의 특성 열화를 방지할 수 있다.

Description

상변화 기억 소자 및 그 형성 방법{PHASE CHANGE MEMORY DEVICES AND METHODS OF FORMING THE SAME}
본 발명은 반도체 소자 및 그 형성 방법에 관한 것으로, 특히, 상변화 기억 소자 및 그 형성 방법에 관한 것이다.
반도체 소자들 중에서 상변화 기억 소자는 전원공급이 중단될지라도 저장된 데이터를 그대로 유지하는 비휘발성 특성을 가질 수 있다. 상변화 기억 소자의 단위 셀은 데이터를 저장하는 요소로서 상변화 물질을 채택하고 있다. 상변화 물질은 상태에 따라 서로 다른 비저항을 가질 수 있다. 통상적으로, 비정질 상태(amorphous state)의 상변화 물질은 결정 상태(crystalline state)의 상변화 물질에 비하여 높은 비저항을 가질 수 있다. 이러한 상변화 물질의 상태에 따른 비저항값의 차이를 이용하여 상변화 기억 셀은 논리 "1" 또는 논리 "0"의 데이터를 저장하고 판독할 수 있다.
공급 열의 온도 및/또는 열의 공급 시간등에 의하여, 상변화 물질은 비정질 상태 또는 결정 상태로 변환될 수 있다. 예컨대, 상변화 물질에 녹는점 부근의 열을 공급하고 급속히 냉각시키는 것에 의하여 상변화 물질은 비정질 상태로 변환될 수 있다. 이와는 다르게, 상변화 물질에 녹는점에 비하여 낮은 결정화 온도를 공급한 후에 서서히 냉각시키는 것에 의하여 상변화 물질은 결정 상태로 변환될 수 있다.
통상적으로, 상변화 물질의 상태를 변환시키기 위한 열은 주울 열(Joule's heat)을 이용한다. 즉, 상변화 물질과 연결된 전극에 동작 전류를 공급함으로써, 주울 열이 발생되어 상변화 물질에 공급된다. 동작 전류량을 조절하여 상변화 물질에 공급되는 열의 온도가 달라질 수 있다. 이러한 동작 전류량은 상변화 기억 소자에서 중요한 요소들 중에 하나이다. 상변화 기억 소자가 요구하는 동작 전류량이 증가되면, 상변화 기억 소자이 소비전력이 증가될 수 있으며, 또한, 상변화 기억 소자의 집적도가 저하될 수 있다.
또한, 반도체 소자의 고집적화 경향에 따라, 인접한 상변화 기억 셀들 간에 열적 간섭이 발생될 수 있다. 열적 간섭으로 인하여, 상변화 기억 셀들의 동작 불량이 초래될 수 있다.
상변화 기억 소자의 동작 전류량을 감소시키는 것 및/또는 단위 셀들 간의 열적 간섭을 최소화하기 위하여, 상변화 물질을 개구부 내에 한정적으로 형성할 수 있다. 하지만, 반도체 소자의 고집적화 경향이 심화됨에 따라, 상기 개구부의 폭이 점점 감소 되어 상기 상변화 물질을 상기 개구부 내에 형성할 때, 상기 개구부 내에 보이드(void)가 발생될 수 있다. 이로써, 상변화 기억 셀의 특성 불량이 초래될 수 있다. 예컨대, 보이드로 인하여, 상기 개구부 내의 상변화 물질의 저항이 증가되어 상변화 물질의 상태 변환에 따른 저항 차이값이 감소될 수 있다. 또한, 상기 상변화 물질의 고유 특성의 불량이 초래될 수도 있다.
본 발명은 상술한 제반적인 문제점들을 해결하기 위하여 고안된 것으로, 본 발명이 이루고자 하는 기술적 과제는 고집적화에 최적화된 상변화 기억 소자 및 그 형성 방법을 제공하는데 있다.
본 발명이 이루고자 하는 다른 기술적 과제는 보이드가 최소화된 채로 상변화 물질을 개구부에 채울 수 있는 상변화 기억 소자 및 그 형성 방법을 제공하는데있다.
상술한 기술적 과제들을 해결하기 위한 상변화 기억 소자의 형성 방법을 제공한다. 일 실시예에 따른 상변화 기억 소자의 형성 방법은 기판 상에 개구부를 갖는 절연막을 형성하는 단계; 상기 기판 전면 상에 웨팅층을 콘포말하게 형성하는 단계; 상기 기판 상에 상변화 물질막을 형성하는 단계; 및 상기 기판에 열 처리를 수행하여 상기 상변화 물질막을 리플로우(reflow)시키는 단계를 포함할 수 있다.
구체적으로, 상기 웨팅층의 표면 에너지 및 상기 상변화 물질막의 표면 에너지의 합은 상기 상변화 물질막 및 상기 웨팅층 간 계면 에너지에 비하여 큰 것이 바람직하다. 상기 열 처리의 공정 온도는 상기 상변화 물질막의 녹는점 보다 낮은 것이 바람직하다. 특히, 상기 열 처리의 공정 온도는 상기 상변화 물질막의 결정화 온도와 같거나 높을 수 있다. 상기 열 처리의 공정 압력은 대기압 보다 높을 수 있다. 상기 방법은 상기 열 처리를 수행하기 전에, 상기 상변화 물질막 상에 캐핑막을 형성하는 단계를 더 포함할 수 있다. 상기 캐핑막은 상기 상변화 물질막에 비하여 열팽창 계수가 작은 물질을 포함할 수 있다. 상기 웨팅층은 3 Å 내지 100 Å의 두께로 형성될 수 있다. 상기 방법은 상기 상변화 물질막을 형성하기 전에, 상기 웨팅층을 전면 이방성 식각하되, 상기 개구부의 측벽 상의 상기 웨팅층을 잔존시키는 단계를 더 포함할 수 있다.
본 발명의 다른 실시예에 따른 상변화 기억 소자의 형성 방법은 기판 상에 웨팅 물질로 형성된 절연막을 형성하는 단계; 상기 절연막을 패터닝하여 개구부를 형성하는 단계; 상기 개구부를 갖는 기판 상에 상변화 물질막을 형성하는 단계; 및 상기 기판에 열 처리를 수행하여 상기 상벼화 물질막을 리플로우시키는 단계를 포함할 수 있다.
구체적으로, 상기 웨팅 물질의 표면 에너지 및 상기 상변화 물질막의 표면 에너지의 합은 상기 상변화 물질막 및 상기 웨팅 물질 간 계면 에너지에 비하여 큰 것이 바람지하다.
상술한 기술적 과제들을 해결하기 위한 상변화 기억 소자를 제공한다. 본 발명의 일 실시예에 따른 상변화 기억 소자는 기판 상에 배치되고 개구부를 갖는 절연막; 상기 개구부 내에 배치된 상변화 물질 패턴; 및 상기 개구부의 측벽 및 상기 상변화 물질 패턴 사이에 개재되고 상기 상변화 물질 패턴과 접촉된 웨팅층(wetting layer)을 포함할 수 있다.
본 발명의 다른 실시예에 따른 상변화 기억 소자는 기판 상에 배치되고 개구부를 갖는 절연막; 및 상기 개구부 내에 배치되어 상기 개구부의 측벽과 접촉된 상변화 물질 패턴을 포함할 수 있다. 이때, 상기 절연막은 웨팅 물질로 형성된다. 이에 따라, 상기 개구부의 측벽은 상기 웨팅 물질로 형성된다.
본 발명에 따르면, 적어도 개구부의 측벽에 웨팅 물질을 형성함으로써, 상변화 물질막의 젖음성(wettability)을 향상시킬 수 있다. 이에 따라, 상기 상변화 물질막을 개구부 내에 충분하게 채워 보이드를 제거할 수 있다. 또한, 상기 상변화 물질막을 리플로우시키기 위한 열 처리의 공정 온도를 상변화 물질막의 녹는점 보다 낮춤으로써, 상변화 물질막의 특성 열화를 방지할 수 있다.
이하, 첨부한 도면들을 참조하여 본 발명의 바람직한 실시예들을 상세히 설명하기로 한다. 그러나, 본 발명은 여기서 설명되어지는 실시예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 오히려, 여기서 소개되는 실시예는 개시된 내용 이 철저하고 완전해질 수 있도록 그리고 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 제공되어지는 것이다. 도면들에 있어서, 층(또는 막) 및 영역들의 두께는 명확성을 기하기 위하여 과장되어진 것이다. 또한, 층(또는 막)이 다른 층(또는 막) 또는 기판 "상"에 있다고 언급되어지는 경우에 그것은 다른 층(또는 막) 또는 기판 상에 직접 형성될 수 있거나 또는 그들 사이에 제3의 층(또는 막)이 개재될 수도 있다. 명세서 전체에 걸쳐서 동일한 참조번호로 표시된 부분들은 동일한 구성요소들을 나타낸다.
(제1 실시예)
도 1 내지 도 5는 본 발명의 일 실시예에 따른 상변화 기억 소자의 형성 방법을 설명하기 위한 단면도들이다.
도 1을 참조하면, 기판(100) 상에 절연막(110)을 형성한다. 상기 기판(100)은 반도체 기판을 포함할 수 있다. 이에 더하여, 상기 기판(100)은 반도체 기판에 형성된 선택 소자를 포함할 수 있다. 예컨대, 상기 선택 소자는 모스 트랜지스터 또는 PN 다이오드등일 수 있다. 상기 절연막(110)은 산화막을 포함할 수 있다. 상기 절연막(110)을 패터닝하여 개구부(115)를 형성한다. 상기 개구부(115)는 홀 형태일 수 있다. 이와는 달리, 상기 개구부(115)는 그루브 형태(groove shape)일 수도 있다. 상기 개구부(115)는 홀 및 그루브 이외에 다양한 형태로 형성될 수도 있다. 상기 개구부(115)가 그루브 형태인 경우에 대해서는 도 14를 참조하여 좀더 구체적으로 후술할 것이다.
도 2를 참조하면, 상기 개구부(115)의 아랫부분을 채우는 하부 전극(120)을 형성할 수 있다. 상기 하부 전극(120)은 상기 선택 소자의 일 단자(예컨대, 모스 트랜지스터의 소오스/드레인 영역 또는 PN 다이오드의 일 단자등)와 전기적으로 접속될 수 있다. 상기 하부 전극(120)을 형성하는 일 방법을 설명한다. 상기 개구부(115)를 채우는 하부 도전막을 기판(100) 상에 형성하고, 상기 하부 도전막(100)을 상기 절연막(110)이 노출될 때까지 평탄화시키고, 상기 평탄화된 하부 도전막을 리세스(recess)하여 상기 하부 전극(120)을 형성할 수 있다. 상기 개구부(115)가 홀 형태인 경우에, 상기 하부 전극(120)이 상기 개구부(115)의 아랫부분에 형성되는 것이 바람직하다. 상기 하부 전극(120)은 도전성 금속질화물등으로 형성할 수 있다. 예컨대, 상기 하부 전극은 티타늄 질화물, 하프늄 질화물, 바나듐 질화물(vanadium nitride), 니오븀 질화물, 탄탈늄 질화물, 텅스텐 질화물, 몰리브덴 질화물, 티타늄-알루미늄 질화물, 티타늄-실리콘 질화물, 티타늄-탄소 질화물, 탄탈늄-탄소 질화물, 탄탈늄-실리콘 질화물, 티타늄-보론 질화물, 지르코늄-실리콘 질화물, 텅스텐-실리콘 질화물, 텅스텐-보론 질화물, 지르코늄-알루미늄 질화물, 몰리브덴-실리콘 질화물, 몰리브덴-알루미늄 질화물, 탄탈늄-알루미늄 질화물, 티타늄 산화질화물, 티타늄-알루미늄 산화질화물, 텅스텐 산화질화물 및 탄탈늄 산화질화물 등에서 선택된 적어도 하나로 형성될 수 있다.
이어서, 상기 기판(100) 상에 웨팅층(125)을 콘포말(conformal)하게 형성한다. 상기 웨팅층(125)은 상기 개구부(115)의 측벽 상, 상기 하부 전극(120)의 상부면 상 및 상기 절연막(110)의 상부면 상에 실질적으로 균일한 두께로 형성될 수 있다.
도 3을 참조하면, 상기 웨팅층(125)을 갖는 기판(100) 상에 상변화 물질막(130)을 형성한다. 상기 상변화 물질막(130)은 적어도 상기 절연막(110)의 상부면 상에 배치된 웨팅층(125)과 접촉한다. 상기 상변화 물질막(130)을 형성할때, 상기 개구부(115)의 상부 모서리에 오버행(overhang)이 발생될 수 있다. 따라서, 상기 개구부(115)내에 보이드(135, ,void)가 발생될 수 있다. 상기 보이드(135)는 닫힌 보이드(closed void)일 수 있다. 즉, 상기 보이드(135)는 윗부분이 상기 상변화 물질막(130)의 오버행에 의하여 닫힌 상태일 수 있다. 상기 개구부(115)의 측벽 상에 형성된 웨팅층(125)의 적어도 일부는 상기 보이드(135)에 노출될 수 있다.
상기 웨팅층(125)은 상기 상변화 물질막(130)의 젖음성(wettability)를 향상시킬 수 있는 물질로 형성하는 것이 바람직하다. 상기 젖음성이란 상기 상변화 물질막(130)이 상기 웨팅층(125) 상에서 퍼지는 정도(즉, 퍼짐성)를 말한다.
좀더 구체적으로, 상기 웨팅층(125)의 표면 에너지 및 상기 상변화 물질막(130)의 표면 에너지의 합은 상기 상변화 물질막(130) 및 상기 웨팅층(125) 간 계면 에너지에 비하여 큰 것이 바람직하다. 상기 웨팅층(125)의 표면 에너지는 기체계에 노출된 상기 웨팅층(125)의 표면 원자들이 갖는 에너지를 의미한다. 이와 마찬가지로, 상기 상변화 물질막(130)의 표면 에너지는 상기 기체계에 노출된 상기 상변화 물질막(130)의 표면 원자들이 갖는 에너지를 의미한다. 상기 기체계는 대기 또는 상기 보이드(135) 내 가스 조건일 수 있다. 상기 계면 에너지는 상기 상변화 물질막(130) 및 웨팅층(125)의 접촉 계면의 원자들이 갖는 에너지를 의미한다.
상기 웨팅층(125) 및 상변화 물질막(130)의 표면 에너지들의 합이 상기 계면 에너지에 비하여 큰 것으로 인하여, 상기 상변화 물질막(130)에 구동력(driving force)이 제공된다. 이때, 상기 구동력은 상기 개구부(115) 내로 향한다. 즉, 상기 개구부(115)의 외부로 부터 상기 보이드(135)를 향하는 상기 구동력이 상기 상변화 물질막(130)에 제공된다. 예컨대, 이러한 성질을 갖는 상기 웨티층(125)은 티타늄(Ti), 티타늄 탄화물(TiC), 티타늄 질화물(TiN), 티타늄 산화물(TiO), 실리콘, 실리콘 탄화물(SiC), 실리콘 질화물(SiN), 게르마늄(Ge), 게르마늄 탄화물(GeC), 게르마늄 질화물(GeN), 게르마늄 산화물(GeO), 탄소(C), 탄소 탄화물(CN), 티타늄-실리콘(TiSi), 티타늄-실리콘 탄화물(TiSiC), 티타늄-실리콘 질화물(TiSiN), 티타늄-실리콘 산화물(TiSiO), 티타늄-알루미늄(TiAl), 티타늄-알루미늄 탄화물(TiAlC), 티타늄-알루미늄 질화물(TiAlN), 티타늄-알루미늄 산화물(TiAlO), 티타늄-텅스텐(TiW), 티타늄-텅스텐 탄화물(TiWC), 티타늄-텅스텐 질화물(TiWN), 티타늄-텅스텐 산화물(TiWO), 탄탈늄(Ta), 탄탈늄 탄화물(TaC), 탄탈늄 질화물(TaN), 탄탈늄 산화물(TaO), 크롬(Cr), 크롬 탄화물(CrC), 크롬 질화물(CrN), 크롬 산화물(CrO), 백금(Pt), 백금 탄화물(PtC), 백금 질화물(PtN), 백금 산화물(PtO), 이리듐(Ir), 이리듐 탄화물(IrC), 이리듐 질화물(IrN) 및 이리듐 산화물(IrO)등에서 선택된 적어도 하나로 형성될 수 있다.
상기 웨팅층(125)은 물리기상증착법, 화학기상증착법 또는 원자층 적층법등과 같은 증착법에 의하여 형성될 수 있다. 이와는 다르게, 상기 웨팅층(125)은 표면 처리 공정에 의하여 형성될 수 있다. 즉, 노출된 상기 절연막(110)의 표면(상부 면 및 개구부(115)의 측벽등)에 상기 표면 처리 공정을 수행하여 상기 웨팅층(125)을 형성할 수 있다. 이 경우에, 상기 표면 처리 공정은 소정의 원자들을 공급할 수 있다. 예컨대, 상기 절연막(110)이 실리콘 산화막으로 형성되고, 티타늄, 탄탈늄 또는 질소를 포함하는 공정 가스를 사용하는 상기 표면 처리 공정을 수행하면, 상기 웨팅층(125)은 티타늄-실리콘 산화물, 티타늄-실리콘, 탄탈늄 산화물 또는 실리콘 질화물등으로 형성될 수 있다. 물론, 상기 표면 처리 공정은 이외의 다른 원자들을 포함하고, 상기 웨팅층(125)은 다른 물질로 형성될 수도 있다. 상기 표면 처리 공정에 의하여 상기 웨팅층(125)이 형성되는 경우에, 상기 웨팅층(125)은 상기 절연막(110)의 상부면 및 상기 개구부(115)의 측벽 상에 한정적으로 형성될 수 있다. 즉, 상기 하부 전극(120)의 상부면 상에는 상기 웨팅층(125)이 형성되지 않을 수도 있다.
상기 상변화 물질막(130)은 서로 다른 비저항을 갖는 상태들로 변환이 가능한 상변화 물질로 형성되는 것이 바람직하다. 상기 상변화 물질막(130)은 칼코게나이드(chalcogenide)계 원소인 Te 및 Se 와 닉토게나이드(pnictogenide)계 원소인 Sb 중에서 선택된 적어도 하나와, Ge, Bi, Pb, Sn, Ag, As, S, Si, P, O 및 N 중에서 선택된 적어도 하나를 포함하는 화합물로 형성될 수 있다. 예컨대, 상기 상변화 물질막(130)은 Ge-Sb-Te, As-Sb-Te, As-Ge-Sb-Te, Sn-Sb-Te, Ag-In-Sb-Te, In-Sb-Te, 5A족 원소-Sb-Te, 6A족 원소-Sb-Te, 5A족 원소-Sb-Se, 6A족 원소-Sb-Se, Ge-Sb, In-Sb 및 Ga-Sb 등에서 선택된 적어도 하나로 형성될 수 있다.
상기 상변화 물질막(130) 상에 캐핑막(147, capping layer)을 형성할 수 있 다. 상기 캐핑막(147)은 상기 상변화 물질막(130)의 증발을 차단시킬 수 있다. 상기 캐핑막(147)은 차례로 적층된 제1 층(140) 및 제2 층(145)을 포함할 수 있다. 상기 제1 층(140)은 상기 상변화 물질막(130)과의 반응성이 낮은 도전 물질로 형성될 수 있다. 상기 제1 층(140)은 도전성 금속질화물로 형성될 수 있다. 예컨대, 상기 제1 층(140)은 티타늄 질화물, 하프늄 질화물, 바나듐 질화물, 니오븀 질화물, 탄탈늄 질화물, 텅스텐 질화물, 몰리브덴 질화물, 티타늄-알루미늄 질화물, 티타늄-실리콘 질화물, 티타늄-탄소 질화물, 탄탈늄-탄소 질화물, 탄탈늄-실리콘 질화물, 티타늄-보론 질화물, 지르코늄-실리콘 질화물, 텅스텐-실리콘 질화물, 텅스텐-보론 질화물, 지르코늄-알루미늄 질화물, 몰리브덴-실리콘 질화물, 몰리브덴-알루미늄 질화물, 탄탈늄-알루미늄 질화물, 티타늄 산화질화물, 티타늄-알루미늄 산화질화물, 텅스텐 산화질화물 및 탄탈늄 산화질화물 등에서 선택된 적어도 하나로 형성될 수 있다.
상기 제2 층(145)은 상기 상변화 물질막(130)의 열팽창 계수에 비하여 작은 열팽창 계수를 갖는 물질로 형성될 수 있다. 예컨대, 상기 제2 층(145)은 티타늄 질화물, 실리콘 질화물 및 실리콘 산화물 등에서 선택된 적어도 하나를 포함할 수 있다. 상기 제1 층(140)이 티타늄 질화물로 형성되는 경우에, 상기 제2 층(145)은 상기 제1 층(140)의 티타늄 질화물에 비하여 질소 농도가 높은 티타늄 질화물로 형성될 수 있다. 티타늄 질화물의 질소 조성비가 증가할수록, 티타늄 질화물의 열팽창 계수는 감소 될 수 있다.
상기 캐핑막(147)은 상기 제1 층(140)만으로 구성될 수 있다. 이와는 달리, 상기 캐핑막(147)은 상기 제2 층(145)만으로 구성될 수 있다. 상기 캐핑막(147)은 상기 개구부(115)의 외부에 형성되는 것이 바람직하다. 상술한 바와 같이, 상기 보이드(135)가 닫힌 형태인 경우에, 상기 캐핑막(147)은 상기 개구부(115)의 외부에 형성될 수 있다.
도 4를 참조하면, 이어서, 상기 기판(100)에 열 처리를 수행하여 상기 상변화 물질막(130)을 리플로우(reflow)시킨다. 상기 열 처리의 공정 온도는 상기 상변화 물질막(130)의 녹는점 보다 낮은 것이 바람직하다. 상기 열 처리에 의하여 상기 상변화 물질막(130)의 연성 특성이 증가될 수 있다. 이때, 상기 웨팅층(125)에 의하여 제공되는 상기 구동력에 의하여 상기 상변화 물질막(130)이 상기 보이드(130)를 충분히 채울 수 있다. 이로써, 상기 보이드(135)가 제거될 수 있다. 결과적으로, 상기 열 처리의 공정 온도가 상기 상변화 물질막(130)의 녹는점 보다 낮을지라도, 상기 웨팅층(125)에 의하여 제공된 구동력에 때문에 상기 리플로우된 상변화 물질막(130')은 상기 개구부(115)를 충분히 채울 수 있다. 상기 열 처리의 공정 온도는 상온보다 높을 수 있다. 좀더 바람직하게는, 상기 열 처리의 공정 온도가 상기 상변화 물질막(130)의 결정화 온도와 같거나 크고 상기 상변화 물질막(130)의 녹는점보다 작은 경우에, 상기 상변화 물질막(130)의 연성 특성이 최적화될 수 있다.
만약, 상기 열 처리의 공정 온도가 상기 상변화 물질막(130)의 녹는점 이상으로 높아지는 경우에, 상기 상변화 물질막(130)의 적어도 일부가 증발될 수 있다. 이로써, 상기 상변화 물질막(130)의 특성이 열화될 수 있다. 하지만, 본 발명에 따 르면, 상기 웨팅층(125)을 이용함으로써 상기 열 처리의 공정 온도를 상기 상변화 물질막(130)의 녹는점 보다 낮출 수 있다. 그 결과, 상기 리플로우된 상변화 물질막(130')의 특성 열화를 방지할 수 있다.
상술한 바와 같이, 상기 캐핑막(147)이 상기 상변화 물질막(130)에 비하여 열 팽창 계수가 적은 물질을 포함하는 경우에, 상기 열 처리시, 상기 캐핑막(147)은 상기 상변화 물질막(130)에 압축력을 공급할 수 있다. 그 결과, 상기 열처리시, 상기 상변화 물질막(130)이 상기 개구부(115)를 채우는 것이 더욱 용이해 질 수 있다. 또한, 상기 캐핑막(147)은 상기 열 처리시에 매우 미세한 상기 상변화 물질막(130)의 증발을 차단시킬 수 있다.
상기 열 처리의 공정 압력은 불활성 가스 분위기에서 대기압 보다 높은 고압일 수 있다. 상기 열 처리의 공정 압력이 상기 고압인 것으로 인하여, 상기 리플로우된 상변화 물질막(130')이 상기 개구부(115)를 채우는 것이 더욱 용이해 질 수 있다. 예컨대, 상기 열 처리의 공정 압력은 1 대기압(atm) 보다 높고 200 대기압(atm) 이하일 수 있다. 이와는 다르게, 상기 열 처리의 공정 압력은 진공에 가까운 저압 또는 상압일 수도 있다.
상기 웨팅층(125)은 3 Å 내지 100 Å의 얇은 두께로 형성하는 것이 바람직하다. 이에 따라, 상기 웨팅층(125)이 절연 물질로 형성될지라도, 상기 하부 전극(120)과 상기 리플로우된 상변화 물질막(130')으로부터 후속에 형성되는 상변화 물질 패턴이 전기적으로 접속될 수 있다. 즉, 전하들이 상술한 얇은 두께의 웨팅층(125)을 터널링(tunneling) 하거나, 전하들에 의하여 상기 웨팅층(125)이 절연 파괴(breakdown)될 수 있다. 이로써, 상기 하부 전극(120) 및 상변화 물질 패턴간에 전류가 흐를 수 있다. 또한, 상기 웨팅층(125)이 도전 물질로 형성될지라도, 상기 웨팅층(125)이 매우 얇은 두께로 형성되기 때문에 상기 상변화 물질 패턴과 하부 전극(120) 사이의 웨팅층(125)의 저항이 높아진다. 그 결과, 상기 하부 전극(125)과 인접한 상기 상변화 물질 패턴의 일부가 상태 전환될 수 있다. 상기 웨팅층(125)이 상술한 표면 처리 공정으로 형성되는 경우에, 상기 상변화 물질 패턴은 상기 하부 전극(125)의 상부면 상에 직접 접촉될 수도 있다.
한편, 상기 하부 전극(120)은 상기 절연막(110)을 형성하기 전에 기판(100) 상에 형성될 수 있다. 이 경우에, 상기 개구부(115)는 하부 전극(120)을 노출시키고, 상기 웨팅층(125)은 상기 개구부(115)의 측벽 전체 및 바닥면 상에 콘포말하게 형성되며, 상기 리플로우된 상변화 물질막(130')은 상기 개구부(115)의 전체를 채울 수 있다. 상기 절연막(110) 아래에 형성된 하부 전극은 평판 형태로 형성될 수 있다. 이와는 달리, 상기 절연막(110) 아래의 하부 전극은 하부 절연막을 관통하는 필라 형태(pillar-shaped)일 수도 있다.
도 5를 참조하면, 상기 개구부(115)를 덮는 마스크 패턴을 이용하여 상기 캐핑막(147), 리플로우된 상변화 물질막(130') 및 웨팅층(125)을 연속적으로 패터닝한다. 이에 따라, 차례로 적층된 웨팅 패턴(125a), 상변화 물질 패턴(130a) 및 캐핑 패턴(147a)이 형성된다. 상기 캐핑 패턴(147a)은 차례로 적층된 제1 패턴(140a) 및 제2 패턴(145a)을 포함할 수 있다. 상기 제1 패턴(140a)은 상부 전극에 해당할 수 있다. 상기 웨팅 패턴(125a), 상변화 물질 패턴(130a) 및 캐핑 패턴(147a)은 각 각 상기 웨팅막(125), 리플로우된 상변화 물질막(130') 및 캐핑막(147)의 일부분들이다.
이어서, 상기 기판(100) 전면을 덮는 상부 절연막(150)을 형성한다. 상기 상부 절연막(150)은 산화막을 포함할 수 있다. 이어서, 배선 플러그(155)를 형성할 수 있다. 상기 배선 플러그(155)는 상기 상부 절연막(150)을 관통하여 상기 상변화 물질 패턴(130a)에 전기적으로 접속된다. 상기 제2 패턴(145a)이 절연 물질로 형성되는 경우에, 상기 배선 플러그(155)는 상기 상부 절연막(150) 및 제2 패턴(145a)을 연속적으로 관통할 수 있다. 이와는 달리, 상기 제2 패턴(145a)이 도전 물질로 형성되는 경우에, 상기 배선 플러그(155)는 상기 상부 절연막(150)을 관통하여 상기 제2 패턴(145a)에 접속될 수도 있다. 상기 배선 플러그(155)는 도전 물질, 예컨대, 텅스텐, 구리 또는 알루미늄등과 같은 금속을 포함할 수 있다. 이어서, 도 11에 도시된 바와 같이, 상기 상부 절연막(150) 상에 상기 배선 플러그(155)와 접속된 배선(160)을 형성할 수 있다. 이로써, 도 11에 도시된 상변화 기억 소자를 구현할 수 있다. 상기 배선(160)은 도전 물질인 텅스텐, 구리 또는 알루미늄등과 같은 금속을 포함할 수 있다.
다음으로, 본 실시예의 일 변형예를 도면들을 참조하여 설명한다. 본 변형예에서는 다른 형태의 상변화 물질 패턴을 보여 준다. 이 방법은 도 1 및 도 2를 참조하여 설명한 방법들을 포함할 수 있다
도 6 내지 도 8은 본 발명의 일 실시예에 따른 상변화 기억 소자의 형성 방법의 일 변형예를 설명하기 위한 단면도들이다.
도 6을 참조하면, 웨팅층(125)을 갖는 기판(100) 상에 상변화 물질막(130)을 형성한다. 이때, 개구부(115) 내에는 보이드(135)가 발생될 수 있다. 상기 상변화 물질막(130) 상에 캐핑막(147')을 형성할 수 있다. 본 변형예에서, 상기 캐핑막(147')은 상기 상변화 물질막(130)의 매우 미세한 증발도 차단시키는 기능을 수행할 수 있다. 또한, 상기 캐핑막(147')은 상기 상변화 물질막(130)에 비하여 열 팽창 계수가 적은 물질을 포함할 수 있다. 다만, 상기 캐핑막(147')은 도 3 내지 도 5를 참조하여 설명한 상부 전극으로 사용되는 제1 층(140)을 포함하지 않을 수 있다. 즉, 상기 캐핑막(147')은 도 3 내지 도 5를 참조하여 제2 층(145)을 포함할 수 있다. 물론 이와는 다르게, 상기 캐핑막(147')은 다른 물질로 형성될 수도 있다.
도 7을 참조하면, 상기 기판(100)에 도 4를 참조하여 설명한 열 처리를 수행하여 상기 상변화 물질막(130)을 리플로우시킨다. 도 4에서 상술한 바와 같이, 적어도 상기 웨팅층(125) 인하여 상기 열 처리의 공정 온도가 상기 상변화 물질막(130)의 녹는점 보다 낮을지라도 상기 리플로우된 상변화 물질막(130')은 상기 개구부(115)를 충분히 채울 수 있다. 상기 열 처리시, 상기 캐핑막(147')으로 인하여 상기 상변화 물질막(130)에 압축력이 제공될 수 있다. 및/또는, 상기 캐핑막(147')이 상기 상변화 물질막(130)의 미세한 증발도 차단시킬 수 있다.
도 8을 참조하면, 상기 캐핑막(147') 및 리플로우된 상변화 물질막(130')을 상기 절연막(110)이 노출될 때까지 평탄화시키어 상기 개구부(115) 내에 차례로 적층된 웨팅 패턴(125b) 및 상변화 물질 패턴(130b)을 형성한다. 상기 웨팅 패턴(125b) 및 상변화 물질 패턴(130b)은 각각 상기 웨팅막(125)의 일부 및 상기 리플로우된 상변화 물질막(130')의 일부에 해당한다. 상기 평탄화 공정시, 상기 캐핑막(147')은 모두 제거될 수 있다.
이어서, 상기 절연막(110) 상에 상부 전극(141)을 형성한다. 상기 상부 전극(141)은 상기 상변화 물질 패턴(130b)과 접속된다. 특히, 상기 상부 전극(141)은 상기 상변화 물질 패턴(130b)의 상부면 전체를 덮도록 형성되는 것이 바람직하다. 상기 기판(100) 전면을 덮는 상부 절연막(150)을 형성하고, 상기 상부 절연막(150)을 관통하여 상기 상부 전극(141)과 접속된 배선 플러그(155)를 형성한다. 상기 상부 전극(141)은 도 3에 도시된 캐핑막(147)의 제1 층(140)과 동일한 물질로 형성될 수 있다. 이어서, 상기 상부 절연막(150) 상에 도 12의 배선(160)을 형성한다. 이로써, 도 12에 도시된 상변화 기억 소자를 구현할 수 있다.
다음으로, 본 실시예에 따른 다른 변형예를 도면을 참조하여 설명한다. 본 변형예에서는 상변화 물질 패턴이 하부 전극의 상부면과 직접 접촉될 수 있다. 이 방법은 도 1 및 도 2를 참조하여 설명한 방법들을 포함할 수 있다.
도 9 및 도 10은 본 발명의 일 실시예에 따른 상변화 기억 소자의 형성 방법의 다른 변형예를 설명하기 위한 단면도들이다.
도 2 및 도 9를 참조하면, 웨팅층(125)을 기판(100) 전면 상에 형성한다. 상기 웨팅층(125)을 상기 절연막(110)의 상부면 및 상기 하부 전극(120)의 상부면이 노출될 때까지 전면 이방성 식각한다. 이에 따라, 상기 개구부(115)의 측벽 상에 웨팅 패턴(125c)이 형성된다. 즉, 상기 웨팅 패턴(125c)은 상기 개구부(115)의 측 벽 상에 스페이서 형태로 형성될 수 있다. 상기 웨팅 패턴(125c)은 상기 하부 전극(120) 위에 위치한 상기 개구부(115)의 측벽 상에 형성될 수 있다. 상기 하부 전극(120)이 상기 개구부(115) 아래에 형성되는 경우에, 상기 웨팅 패턴(125c)은 상기 개구부(115)의 측벽 전체 상에 형성될 수 있다. 이어서, 상기 기판(100) 상에 상변화 물질막(130)을 형성한다. 상기 상변화 물질막(130) 상에 캐핑막(147)을 형성할 수 있다.
도 10을 참조하면, 상기 기판(100)에 열 처리를 공정을 수행하여 상기 상변화 물질막(130)을 리플로우 시킨다. 상기 열 처리는 도 4를 참조하여 설명한 열 처리와 동일하게 수행할 수 있다. 상기 열 처리를 수행할 때, 상기 웨팅 패턴(125c)은 상기 개구부(110)의 측벽 상에 실질적으로 균일하게 형성되어 있다. 따라서, 상기 웨팅 패턴(125c)에 의하여 상술한 구동력이 상기 상변화 물질막(130)에 제공된다. 그 결과, 상기 리플로우된 상변화 물질막(120')은 상기 개구부(115)를 충분히 채워 상기 개구부(115) 내 보이드를 제거할 수 있다. 또한, 상기 캐핑막(147)에 의한 효과도 획득할 수 있다.
이어서, 상기 캐핑막(147) 및 리플로우된 상변화 물질막(130')을 연속적으로 패터닝하여 도 13에 도시된 상변화 물질 패턴(130c), 캐핑 패턴(147a)을 형성한다. 이 후에 상부 절연막(150), 배선 플러그(155) 및 배선(160)을 차례로 형성하여 도 13에 도시된 상변화 기억 소자를 구현할 수 있다. 이 경우에, 상기 상변화 물질 패턴(130c)은 상기 하부 전극(120)의 상부면과 직접 접촉할 수 있다.
도 9 및 도 10을 참조하여 설명한 변형예와 도 6 내지 도 8을 참조하여 설명 한 변형예는 서로 조합될 수 있다. 구체적으로, 도 10를 참조하면, 상기 캐핑막(147) 및 리플로우된 상변화 물질막(130')을 상기 절연막(110)이 노출될 때까지 평탄화시키어 상변화 물질 패턴을 형성할 수 있다. 이 경우에, 도 12의 웨팅 패턴(125b)이 도 10의 웨팅 패턴(125c)으로 대체된 형태의 상변화 기억 소자가 구현될 수 있다. 이 경우에, 상변화 물질 패턴의 상부면은 상기 절연막(110)의 상부면과 공면을 이루고, 상변화 물질 패턴의 하부면은 상기 하부 전극(120)과 직접 접촉할 수 있다. 이 경우에, 상기 캐핑막(147)은 도 6의 캐핑막(147')으로 대체될 수 있다.
다음으로, 본 실시예에 따른 상변화 기억 소자를 설명한다.
도 11은 본 발명의 일 실시예에 따른 상변화 기억 소자를 나타내는 단면도이다.
도 11을 참조하면, 기판(100) 상에 절연막(110)이 배치된다. 상기 절연막(110)은 산화막을 포함할 수 있다. 하부 전극(120)이 상기 개구부(115)의 아랫부분을 채울 수 있다. 특히, 상기 개구부(115)가 홀 형태인 경우에, 상기 하부 전극(120)이 상기 개구부(115)의 아랫부분을 채우는 것이 바람직하다. 이와는 다르게, 상술한 바와 같이, 상기 하부 전극(120)은 상기 절연막(110) 아래에 배치될 수도 있다. 상기 하부 전극(120)은 상기 기판(100)에 포함된 선택 소자와 전기적으로 접속될 수 있다. 상변화 물질 패턴(130a)이 상기 개구부(115) 내에 배치된다. 웨팅 패턴(125a)이 상기 상변화 물질 패턴(130a)과 상기 개구부(115)의 측벽 사이에 개재된다. 이때, 상기 상변화 물질 패턴(130a)은 상기 웨팅 패턴(125a)과 접촉한다. 상기 웨팅 패턴(125a)은 연장되어 상기 상변화 물질 패턴(130a) 및 상기 하부 전극(120) 사이에 개재될 수 있다. 상기 상변화 물질 패턴(130a) 및 하부 전극(120)은 상기 웨팅 패턴(125a)을 통하여 서로 전기적으로 접속될 수 있다. 상기 웨팅 패턴(125a) 및 상변화 물질 패턴(130a)은 상기 하부 전극(120) 위의 상기 개구부(115)를 채울 수 있다. 이와는 다르게, 상기 하부 전극(120)이 상기 절연막(110) 아래에 배치되는 경우에, 상기 상변화 물질 패턴(130a) 및 웨팅 패턴(125a)은 상기 개구부(115) 전체를 채울 수 있다.
상기 상변화 물질 패턴(130a)은 상기 개구부(115)의 외부로 연장되어 상기 개구부(110)에 인접한 상기 절연막(110)의 상부면을 덮을 수 있다. 이 경우에, 상기 웨팅 패턴(125a)도 연장되어 상기 상변화 물질 패턴(130a)과 상기 절연막(110)의 상부면 사이에 개재될 수 있다. 상기 상변화 물질 패턴(130a)의 상부면은 상기 절연막(110)의 상부면 보다 높게 위치할 수 있다.
상술한 바와 같이, 상기 웨팅 패턴(125a)의 표면 에너지 및 상기 상변화 물질 패턴(130a)의 표면 에너지의 합은 상기 웨팅 패턴(125a) 및 상변화 물질 패턴(130a) 간 계면 에너지에 비하여 큰 것이 바람직하다. 상기 웨팅 패턴(125a) 및 상변화 물질 패턴(130a)으로 형성될 수 있는 물질들의 예들은 상술하였음으로 생략한다.
상기 상변화 물질 패턴(130a) 상에 캐핑 패턴(147a)이 배치될 수 있다. 상기 캐핑 패턴(147a)은 차례로 적층된 제1 패턴(140a) 및 제2 패턴(145a)을 포함할 수 있다. 상기 캐핑 패턴(147a)은 상기 상변화 물질 패턴(130a)의 상기 절연막(110) 상에 배치된 부분의 측벽에 정렬된 측벽을 가질 수 있다.
상부 절연막(150)이 상기 기판(100) 전면을 덮고, 배선 플러그(155)가 상기 상부 절연막(150)을 관통하여 상기 상변화 물질 패턴(130a)에 전기적으로 접속된다. 상기 제2 패턴(145a)이 절연 물질인 경우에, 상기 배선 플러그(155)는 상기 상부 절연막(150) 및 제2 패턴(145a)을 연속적으로 관통하여 상기 제1 패턴(140a)에 접촉될 수 있다. 이와는 달리, 상기 제2 패턴(145a)이 도전 물질인 경우에, 상기 배선 플러그(155)는 상기 제2 패턴(145a)과 접촉될 수도 있다. 배선(160)이 상기 상부 절연막(150) 상에 배치되어 상기 배선 플러그(155)와 접속된다. 상기 배선(160)은 비트 라인일 수 있다. 이 경우에, 상기 선택 소자는 워드 라인에 접속될 수 있다. 이와는 달리, 상기 배선(160)이 워드 라인이고, 상기 선택 소자가 비트 라인에 접속될 수도 있다.
상기 상변화 물질 패턴(130a)의 일부는 상기 개구부(115) 내에 배치되고 다른 일부는 상기 개구부(115)의 외부에 배치된다. 이와는 다르게, 상변화 물질 패턴은 상기 개구부(115) 내에 한정적으로 배치될 수도 있다. 이를 도면을 참조하여 설명한다.
도 12는 본 발명의 일 실시예에 따른 상변화 기억 소자의 일 변형예를 나타내는 단면도이다.
도 12를 참조하면, 개구부(115) 내에 상변화 물질 패턴(130b)이 배치되고, 웨팅 패턴(125b)이 상기 상변화 물질 패턴(130b) 및 상기 개구부(115)의 측벽 사이 및 상기 상변화 물질 패턴(130b) 및 하부 전극(120) 사이에 개재된다. 상기 상변화 물질 패턴(130b)의 상부면은 절연막(110)의 상부면과 공면을 이룬다. 또한, 상기 상기 상변화 물질 패턴(130b) 및 절연막(110)의 상부면들과, 상기 웨팅 패턴(125b)의 최상면이 서로 공면을 이룰 수 있다.
상부 전극(141)이 상기 절연막(140b) 상에 배치되어 상기 상변화 물질 패턴(130b)의 상부면과 접촉한다. 상기 상부 전극(141)은 상기 개구부(115)의 전체를 덮을 수 있다. 상부 절연막(150)이 기판(100) 전면을 덮고, 배선 플러그(155)가 상기 상부 절연막(150)을 관통하여 상기 상부 전극(141)에 접속되고, 배선(160)이 상기 상부 절연막(150) 상에 배치되어 상기 배선 플러그(155)와 접속될 수 있다.
도 11 및 도 12에 각각 도시된 웨팅 패턴들(125a,125b)은 상변화 물질 패턴들(130a,130b)과 하부 전극(120) 사이에 개재되어 있다. 이와는 다르게, 상변화 물질 패턴이 하부 전극과 직접 접촉할 수 있다. 이를 도면을 참조하여 설명한다.
도 13은 본 발명의 일 실시예에 따른 상변화 기억 소자의 다른 변형예를 나타내는 단면도이다.
도 13을 참조하면, 웨팅 패턴(125c)이 개구부(115)의 측벽 상에 배치된다. 상기 웨팅 패턴(125c)은 하부 전극(120) 위에 위치한 상기 개구부(115)의 측벽 상에 스페이서 형태로 배치될 수 있다. 상기 개구부(115)가 홀 형태인 경우에, 상기 개구부(115)는 위 끝(top end) 및 아래 끝(bottom end)이 개방된 파이프 형태일 일 수 있다. 상변화 물질 패턴(130c)이 상기 개구부(115) 내에 배치된 상기 상변화 물질 패턴(130c)은 상기 웨팅 패턴(125c)과 접촉한다. 또한, 상기 상변화 물질 패턴(130c)은 상기 하부 전극(120)의 상부면과도 접촉한다.
상기 상변화 물질 패턴(130c)은 상기 개구부(115) 위로 연장될 수 있다. 이때, 상기 상변화 물질 패턴(130c)의 연장된 부분은 상기 개구부(115)에 인접한 상기 절연막(110)의 상부면과 접촉될 수 있다. 상기 상변화 물질 패턴(130c)의 상부면은 상기 절연막(110)의 상부면 보다 높게 배치될 수 있다. 상기 상변화 물질 패턴(130c)은 도 11 및 도 12의 상변화 물질 패턴들(130a,130b)과 동일한 물질이다.
상기 상변화 물질 패턴(130c) 상에 캐핑 패턴(147a)이 배치될 수 있다. 상부 절연막(150)이 기판(100) 전면을 덮고, 배선 플러그(155)가 상부 절연막(150)을 관통하여 상기 상변화 물질 패턴(130c)에 전기적으로 접속되며, 배선(160)이 상부 절연막(150) 상에 배치되어 상기 배선 플러그(155)와 접속된다.
도 12의 상변화 기억 소자의 웨팅 패턴(125b)은 상기 웨팅 패턴(125c)과 대체될 수 있다.
한편, 상기 개구부(115)는 홀 형태 이외에 다른 형태를 가질 수도 있다. 예컨대, 개구부는 그루브 형태를 가질 수도 있다. 이를 도면을 참조하여 설명한다.
도 14는 본 발명의 일 실시예에 따른 상변화 기억 소자의 또 다른 변형예를 나타내는 단면도이다.
도 14를 참조하면, 기판(100) 상에 하부 절연막(102)이 배치되고, 하부 전극(120a)이 상기 하부 절연막(102)을 관통한다. 상기 하부 전극(120a) 및 상기 하부 절연막(102)의 상부면들은 공면을 이룰 수 있다. 상기 하부 전극(120a)은 도 11의 하부 전극(120)과 동일한 물질로 형성될 수 있다.
절연막(110)이 상기 하부 절연막(102) 상에 배치된다. 상기 절연막(110)은 개구부(115a)를 갖는다. 이때, 상기 개구부(115a)는 일 방향을 따라 연장된 그루브 형태(groove-shaped)일 수 있다. 상기 개구부(115a)는 상기 하부 전극(120a) 상에 배치된다. 상기 개구부(115a) 내에 상변화 물질 패턴(130d)이 배치되고, 웨팅 패턴(125d)이 상기 상변화 물질 패턴(130d)과 상기 개구부(115a)의 측벽 사이에 개재된다. 상기 웨팅 패턴(125d)은 연장되어 상기 상변화 물질 패턴(130d)과 상기 하부 전극(120a)의 상부면 사이에 개재될 수 있다. 이와는 다르게, 상기 웨팅 패턴(125d)은 도 13의 웨팅 패턴(125c)과 같이, 상기 개구부(115a)의 측벽 상에 스페이서 형태로 배치될 수 있다. 이 경우에, 상기 상변화 물질 패턴(130d)은 상기 하부 전극(120a)과 직접 접촉될 수 있다. 상기 웨팅 패턴(125d) 및 상변화 물질 패턴(130d)은 각각 도 11의 웨팅 패턴(125a) 및 상변화 물질 패턴(130a)과 동일한 물질로 형성될 수 있다.
도시된 바와 같이, 상기 상변화 물질 패턴(130d)의 상부면, 웨팅 패턴(125d)의 최상부면, 및 절연막(110)의 상부면은 하나의 공면을 이룰 수 있다. 상부 전극(142)이 상기 절연막(110) 상에 배치되어 상기 상변화 물질 패턴(130d)과 접촉할 수 있다. 상기 상부 전극(142)은 상기 상변화 물질 패턴(130d)의 상부면 전체를 덮을 수 있다. 상기 상부 전극(142)은 상기 일 방향을 따라 연장된 라인 형태일 수 있다. 상기 상부 전극(142)은 도 8의 상부 전극(141)과 동일한 물질로 형성될 수 있다.
상기 상변화 물질 패턴(130d)은, 도 11에 도시된 것과 유사하게, 개구부(115a)의 외부로 연장될 수 있다. 즉, 상기 상변화 물질 패턴(130d)의 상부 면은 상기 절연막(110)의 상부면 보다 높을 수 있다. 이 경우에, 상기 상변화 물질 패턴(130d) 상에는 도 11의 캐핑 패턴(147a)과 동일한 물질로 형성되고, 상기 일방향을 따라 연장된 캐핑 패턴이 배치될 수도 있다.
도 14에 도시된 상변화 물질 패턴(130d)은 그루브 형태의 개구부(115a) 내에 배치된 라인 형태를 갖는다. 이 경우에, 하나의 상기 상변화 물질 패턴(130d)은 복수의 하부 전극(120a)과 전기적으로 접속될 수 있다. 즉, 상기 하부 절연막(102) 내에 복수의 하부 전극(120a)이 상기 일 방향을 따라 서로 이격되어 배열되고, 하나의 상변화 물질 패턴(130d)이 상기 복수의 하부 전극(120a) 상에 배치될 수 있다. 이때, 상기 복수의 하부 전극(120a)은 복수의 선택 소자와 각각 전기적으로 접속된다. 이로써, 상기 하부 전극들(120a)의 각각에 인접한 상기 상변화 물질 패턴(130d)의 일부분들이 프로그램 영역들로 사용될 수 있다.
상기 상변화 물질 패턴(130d) 및 상부 전극(142)을 갖는 상기 기판(100) 상에 도 11, 도 12 또는 도 13에 도시된 상부 절연막(150), 배선 플러그(155) 및 배선(160)이 배치될 수도 있다. 이 경우에 배선은 상기 상부 전극(142)과 평행할 수 있다.
(제2 실시예)
도 15 내지 도 18은 본 발명의 다른 실시예에 따른 상변화 기억 소자의 형성 방법을 설명하기 위한 단면도들이다.
도 15를 참조하면, 기판(200) 상에 절연막(210)을 형성한다. 상기 기판(200) 은 반도체 기판 및/또는 반도체 기판에 형성된 선택 소자를 포함할 수 있다. 상기 절연막(210)을 패터닝하여 개구부(215)를 형성한다. 상기 개구부(215)의 아랫부분을 채우는 하부 전극(220)을 형성할 수 있다. 상기 개구부(215)는 홀 형태 또는 그루브 형태 등 다양한 형태로 형성될 수 있다. 상기 개구부(215)가 홀 형태로 형성되는 경우에, 상기 하부 전극(220)이 상기 개구부(215)의 아랫부분을 채우도록 형성될 수 있다.
이와는 다르게, 상기 하부 전극(220)은 상술한 제1 실시예와 같이 상기 절연막(210) 아래에 형성될 수 있다. 특히, 상기 개구부(215)가 그루브 형태로 형성되는 경우에, 상기 하부 전극(220)은 상기 절연막(210) 아래에 형성되는 것이 바람직하다.
도 16을 참조하면, 상기 개구부(215)를 갖는 기판(200) 상에 상변화 물질막(230)을 형성한다. 이때, 상기 개구부(215)의 상부 모서리에 오버행이 발생되어 상기 개구부(215) 내에 보이드(235)가 발생될 수 있다. 상기 개구부(215)의 측벽의 적어도 일부는 상기 보이드(235)에 노출될 수 있다. 상기 보이드(235)는 상기 상변화 물질막(230)의 오버행에 의하여 닫힌 상태일 수 있다. 상기 상변화 물질막(230)은 상술한 제1 실시예의 상변화 물질막(130)과 동일한 물질로 형성될 수 있다.
상기 절연막(210)은 웨팅 물질로 형성하는 것이 바람직하다. 상기 절연막(210)을 웨팅 물질로 형성함으로써, 상기 개구부(215)의 측벽은 상기 웨팅 물질로 이루어져 있다. 상기 웨팅 물질의 표면 에너지 및 상기 상변화 물질막(230) 의 표면 에너지의 합은 상기 상변화 물질막(230) 및 상기 웨팅 물질 간 계면 에너지에 비하여 큰 것이 바람직하다. 또한, 상기 웨팅 물질은 절연 물질이다. 결과적으로, 상기 절연막(210)에 의하여 구동력이 상기 상변화 물질막(230)에 제공된다. 상기 구동력은 상기 개구부(215) 내로 향한다. 즉, 상기 구동력은 상기 개구부(215)의 외부로 부터 상기 보이드(235)를 향한다. 예컨대, 상기 절연막(210)은 절연성 탄소, 티타늄 산화물, 탄탈늄 산화물 및 게르마늄 산화물 등에서 선택된 적어도 하나로 형성될 수 있다.
상기 상변화 물질막(230) 상에 캐핑막(247)을 형성할 수 있다. 상기 캐핑막(247)은 차례로 적층된 제1 층(240) 및 제2 층(245)을 포함할 수 있다. 상기 제1 층(240) 및 제2 층(245)은 각각 상술한 제1 실시예에 개시된 캐핑막(147)의 제1 층(140) 및 제2 층(145)과 동일한 물질로 형성될 수 있다. 이와는 다르게, 상기 캐핑막(247)은 상기 제1 층(240)만으로 구성될 수 있다. 이와는 또 다르게, 상기 캐핑막(247)은 상기 제2 층(245)만으로 구성될 수 있다.
도 17을 참조하면, 상기 기판(200)에 열 처리를 수행하여 상기 상변화 물질막(230)을 리플로우 시킨다. 상기 열 처리는 상술한 제1 실시예의 열 처리와 동일하다. 이때, 상기 절연막(210)이 상기 웨팅 물질로 형성됨으로써, 상기 개구부(215) 내로 향하는 구동력이 상기 상변화 물질막(230)에 제공된다. 이에 따라, 상기 리플로우된 상변화 물질막(230')은 상기 개구부(215)를 충분히 채워 상기 보이드(235)를 제거할 수 있다. 또한, 상기 열 처리시, 상기 캐핑막(247)으로 인하여 상기 상변화 물질막(230)에 압축력이 제공되거나, 또는/및, 상변화 물질막(230) 의 매우 미세한 증발도 차단될 수 있다. 상기 압축력에 의하여 상기 보이드(235)의 제거가 더욱 용이해 질 수 있다. 이에 더하여, 상기 열 처리의 공정 압력이 상술한 제1 실시예의 고압인 경우에, 상기 보이드(235)의 제거는 더욱 용이해 질 수 있다.
도 18을 참조하면, 상기 개구부(215)를 덮는 마스크 패턴을 이용하여 상기 캐핑막(247) 및 리플로우된 상변화 물질막(230')을 연속적으로 패터닝한다. 이에 따라, 차례로 적층된 상변화 물질 패턴(230a) 및 캐핑 패턴(247a)이 형성된다. 상기 캐핑 패턴(247a)은 차례로 적층된 제1 패턴(240a) 및 제2 패턴(245a)을 포함할 수 있다.
상부 절연막(250)을 기판(100) 전면에 형성한다. 상기 상부 절연막(250)은 산화막으로 형성될 수 있다. 이어서, 상기 상부 절연막(250)을 관통하는 도 21의 배선 플러그(255)을 형성한다. 상기 배선 플러그(255)는 상기 상변화 물질 패턴(230)에 전기적으로 접속된다. 상기 상부 절연막(250) 상에 배치되어 상기 배선 플러그(255)와 접속된 도 21의 배선(260)을 형성한다. 상기 배선 플러그(255) 및 배선(260)은 각각 상술한 제1 실시예의 배선 플러그(155) 및 배선(160)과 동일한 물질로 형성될 수 있다.
본 실시예에 따른 상변화 물질 패턴도 상기 개구부(215) 내에 한정적으로 형성될 수 있다. 이를 도면들을 참조하여 설명한다.
도 19 및 도 20은 본 발명의 다른 실시예에 따른 상변화 기억 소자의 형성 방법의 변형예를 설명하기 위한 단면도들이다.
도 19를 참조하면, 개구부(215)를 갖는 절연막(210) 상에 상변화 물질막을 형성하고, 상변화 물질막 상에 캐핑막(247')을 형성하고, 열 처리를 수행하여 상기 상변화 물질막을 리플로우 시킨다. 적어도 웨팅 물질로 형성된 상기 절연막(210)으로 인하여, 상기 리플로우된 상변화 물질막(230')은 보이드 없이 상기 개구부(215)를 채울 수 있다. 상기 열 처리는 도 17을 참조하여 설명한 열 처리와 동일하다. 상기 캐핑막(247')은 도 6에 개시된 캐핑막(147')과 동일한 물질로 형성될 수 있다.
도 20을 참조하면, 상기 캐핑막(247) 및 상기 리플로우된 상변화 물질막(230')을 상기 절연막(210)이 노출될 때까지 평탄화시키어 상기 개구부(215) 내에 상변화 물질 패턴(230b)을 형성한다. 이어서, 상기 절연막(210) 상에 상부 전극(241)을 형성한다. 상기 상부 전극(241)은 상기 상변화 물질 패턴(230b)의 상부면과 접속한다. 상기 상부 전극(241)은 상술한 제1 실시예에 개시된 도 8의 상부 전극(141)과 동일한 물질로 형성될 수 있다.
상기 기판(200) 전면 상에 상부 절연막(250)을 형성하고, 이어서, 도 22의 배선 플러그(255) 및 배선(260)을 형성한다.
다음으로, 본 실시예에 따른 상변화 기억 소자를 도면을 참조하여 설명한다.
도 21은 본 발명의 다른 실시예에 따른 상변화 기억 소자를 나타내는 단면도이다.
도 21을 참조하면, 기판(300) 상에 웨팅 물질로 형성된 절연막(210)이 배치된다. 하부 전극(220)이 상기 절연막(210)을 관통하는 개구부(215)의 아랫 부분을 채울 수 있다. 상변화 물질 패턴(230a)이 상기 개구부(215) 내에 배치된다. 이때, 상기 상변화 물질 패턴(230a)은 상기 개구부(215)의 측벽과 접촉한다. 또한, 상기 상변화 물질 패턴(230a)은 상기 하부 전극(220)의 상부면과 접촉될 수 있다. 상기 상변화 물질 패턴(230a)은 연장되어 상기 개구부(215)에 인접한 절연막(210)의 상부면을 덮을 수 있다. 상기 상변화 물질 패턴(230a)의 상부면은 상기 절연막(210)의 상부면에 비하여 높을 수 있다.
상변화 물질 패턴(230a) 상에 캐핑 패턴(247a)이 배치될 수 있다. 상기 캐핑 패턴(247a)은 차례로 적층된 제1 패턴(240a) 및 제2 패턴(245a)을 포함할 수 있다. 상기 캐핑 패턴(247a)은 상기 상변화 물질 패턴(230a)의 상기 절연막(210) 위에 배치된 부분의 측벽에 정렬된 측벽을 가질 수 있다. 상부 절연막(250)이 상기 기판(200) 전면을 덮고, 배선 플러그(255)가 상부 절연막(250)을 관통하여 상기 상변화 물질 패턴(230a)에 전기적으로 접속된다. 상기 제2 패턴(245a)이 절연 물질로 형성되는 경우에, 상기 배선 플러그(255)는 상기 제2 패턴(245a)을 더 관통하여 상기 제1 패턴(240a)에 접속될 수 있다. 이와는 다르게, 상기 제2 패턴(245a)이 도전 물질로 형성되는 경우에, 상기 배선 플러그(255)는 상기 제2 패턴(245a)에 접속될 수도 있다. 배선(260)이 상부 절연막(250) 상에 배치되어 배선 플러그(255)와 접속된다.
도 22는 본 발명의 다른 실시예에 따른 상변화 기억 소자의 변형예를 나타내는 단면도이다.
도 22를 참조하면, 상변화 물질 패턴(230b)은 절연막(210)의 개구부(215) 내에 배치된다. 상변화 물질 패턴(230b)의 상부면은 상기 절연막(210)의 상부면과 공 면을 이룬다. 상기 상변화 물질 패턴(230b)의 측벽은 상기 개구부(215)의 측벽과 접촉된다. 상기 상변화 물질 패턴(230b)의 바닥면은 하부 전극(220)과 접촉될 수 있다. 나머지 구성요소들에 대해서는 상술하였음으로 생략한다.
도 1 내지 도 5는 본 발명의 일 실시예에 따른 상변화 기억 소자의 형성 방법을 설명하기 위한 단면도들.
도 6 내지 도 8은 본 발명의 일 실시예에 따른 상변화 기억 소자의 형성 방법의 일 변형예를 설명하기 위한 단면도들.
도 9 및 도 10은 본 발명의 일 실시예에 따른 상변화 기억 소자의 형성 방법의 다른 변형예를 설명하기 위한 단면도들.
도 11은 본 발명의 일 실시예에 따른 상변화 기억 소자를 나타내는 단면도.
도 12는 본 발명의 일 실시예에 따른 상변화 기억 소자의 일 변형예를 나타내는 단면도.
도 13은 본 발명의 일 실시예에 따른 상변화 기억 소자의 다른 변형예를 나타내는 단면도.
도 14는 본 발명의 일 실시예에 따른 상변화 기억 소자의 또 다른 변형예를 나타내는 단면도.
도 15 내지 도 18은 본 발명의 다른 실시예에 따른 상변화 기억 소자의 형성 방법을 설명하기 위한 단면도들.
도 19 및 도 20은 본 발명의 다른 실시예에 따른 상변화 기억 소자의 형성 방법의 변형예를 설명하기 위한 단면도들.
도 21은 본 발명의 다른 실시예에 따른 상변화 기억 소자를 나타내는 단면도.
도 22는 본 발명의 다른 실시예에 따른 상변화 기억 소자의 변형예를 나타내는 단면도.

Claims (34)

  1. 기판 상에 개구부를 갖는 절연막을 형성하는 단계;
    상기 기판 전면 상에 웨팅층을 콘포말하게 형성하는 단계;
    상기 기판 상에 상변화 물질막을 형성하는 단계; 및
    상기 기판에 열 처리를 수행하여 상기 상변화 물질막을 리플로우(reflow)시키는 단계를 포함하는 상변화 기억 소자의 형성 방법.
  2. 청구항 1에 있어서,
    상기 웨팅층의 표면 에너지 및 상변화 물질막의 표면 에너지의 합은 상기 상변화 물질막 및 웨팅층 간 계면 에너지에 비하여 큰 상변화 기억 소자의 형성 방법.
  3. 청구항 1에 있어서,
    상기 열 처리의 공정 온도는 상기 상변화 물질막의 녹는점 보다 낮은 상변화 기억 소자의 형성 방법.
  4. 청구항 1에 있어서,
    상기 열 처리의 공정 온도는 상기 상변화 물질막의 결정화 온도와 같거나 높은 상변화 기억 소자의 형성 방법.
  5. 청구항 1에 있어서,
    상기 열 처리의 공정 압력은 대기압 보다 높은 상변화 기억 소자의 형성 방법.
  6. 청구항 1에 있어서,
    상기 열 처리를 수행하기 전에, 상기 상변화 물질막 상에 캐핑막을 형성하는 단계를 더 포함하는 상변화 기억 소자의 형성 방법.
  7. 청구항 6에 있어서,
    상기 캐핑막은 상기 상변화 물질막에 비하여 열팽창 계수가 작은 물질을 포함하는 상변화 기억 소자의 형성 방법.
  8. 청구항 1에 있어서,
    상기 웨팅층은 3 Å 내지 100 Å의 두께로 형성하는 상변화 기억 소자의 형성 방법.
  9. 청구항 1에 있어서,
    상기 상변화 물질막을 형성하기 전에, 상기 웨팅층을 전면 이방성 식각하되, 상기 개구부의 측벽 상의 상기 웨팅층을 잔존시키는 단계를 더 포함하는 상변화 기 억 소자의 형성 방법.
  10. 청구항 1에 있어서,
    상기 웨팅층을 형성하기 전에, 상기 개구부의 아랫부분을 채우는 하부 전극을 형성하는 단계를 더 포함하되, 상기 개구부는 홀 형태로 형성된 상변화 기억 소자의 형성 방법.
  11. 청구항 1에 있어서,
    상기 열 처리를 수행한 후에,
    상기 상변화 물질막 및 웨팅층을 상기 절연막이 노출될 때까지 평탄화시키는 단계를 더 포함하는 상변화 기억 소자의 형성 방법.
  12. 청구항 1에 있어서,
    상기 열 처리를 수행한 후에,
    상기 개구부를 덮는 마스크 패턴을 이용하여 상기 상변화 물질막을 패터닝하여 상변화 물질 패턴을 형성하는 단계를 더 포함하는 상변화 기억 소자의 형성 방법.
  13. 기판 상에 웨팅 물질로 형성된 절연막을 형성하는 단계;
    상기 절연막을 패터닝하여 개구부를 형성하는 단계;
    상기 개구부를 갖는 기판 상에 상변화 물질막을 형성하는 단계; 및
    상기 기판에 열 처리를 수행하여 상기 상변화 물질막을 리플로우시키는 단계를 포함하는 상변화 기억 소자의 형성 방법.
  14. 청구항 13에 있어서,
    상기 웨팅 물질의 표면 에너지 및 상기 상변화 물질막의 표면 에너지의 합은 상기 상변화 물질막 및 웨팅 물질 간 계면 에너지에 비하여 큰 상변화 기억 소자의 형성 방법.
  15. 청구항 13에 있어서,
    상기 열 처리의 공정 온도는 상기 상변화 물질막의 녹는점 보다 낮은 상변화 기억 소자의 형성 방법.
  16. 청구항 15에 있어서,
    상기 열 처리의 공정 온도는 상기 상변화 물질막의 결정화 온도와 같거나 높은 상변화 기억 소자의 형성 방법.
  17. 청구항 13에 있어서,
    상기 열 처리의 공정 압력은 대기압 보다 높은 상변화 기억 소자의 형성 방법.
  18. 청구항 13에 있어서,
    상기 열 처리를 수행하기 전에, 상기 상변화 물질막 상에 캐핑막을 형성하는 단계를 더 포함하믄 상변화 기억 소자의 형성 방법.
  19. 기판 상에 배치되고 개구부를 갖는 절연막;
    상기 개구부 내에 배치된 상변화 물질 패턴; 및
    상기 개구부의 측벽 및 상기 상변화 물질 패턴 사이에 개재되고 상기 상변화 물질 패턴과 접촉된 웨팅층(wetting layer)을 포함하는 상변화 기억 소자.
  20. 청구항 19에 있어서,
    상기 웨팅층의 표면 에너지 및 상기 상변화 물질 패턴의 표면 에너지의 합은 상기 상변화 물질 패턴 및 상기 웨팅층 간 계면 에너지에 비하여 큰 상변화 기억 소자.
  21. 청구항 19에 있어서,
    상기 상변화 물질 패턴의 하부면에 전기적으로 접속된 하부 전극을 더 포함하는 상변화 기억 소자.
  22. 청구항 21에 있어서,
    상기 웨팅층은 연장되어 상기 하부 전극과 상기 상변화 물질 패턴 사이에 개재된 상변화 기억 소자.
  23. 청구항 22에 있어서,
    상기 웨팅층은 3 Å 내지 100 Å의 두께를 갖는 상변화 기억 소자.
  24. 청구항 21에 있어서,
    상기 개구부는 홀 형태이고, 상기 하부 전극은 개구부의 아랫부분을 채우고, 상기 상변화 물질 패턴은 상기 개구부의 윗부분을 채우는 상변화 기억 소자.
  25. 청구항 19에 있어서,
    상기 상변화 물질 패턴의 상부면 및 상기 절연막의 상부면은 공면(coplanar)을 이루는 상변화 기억 소자.
  26. 청구항 19에 있어서,
    상기 상변화 물질 패턴은 위로 연장되어 상기 상변화 물질 패턴의 상부면은 상기 절연막의 상부면에 비하여 높은 상변화 기억 소자.
  27. 청구항 26에 있어서,
    상기 상변화 물질 패턴 상에 배치된 캐핑 패턴을 더 포함하는 상변화 기억 소자.
  28. 청구항 27에 있어서,
    상기 캐핑 패턴은 상기 상변화 물질 패턴에 비하여 열팽창 계수가 작은 물질을 포함하는 상변화 기억 소자.
  29. 기판 상에 배치되고 개구부를 갖는 절연막; 및
    상기 개구부 내에 배치되어 상기 개구부의 측벽과 접촉된 상변화 물질 패턴을 포함하되, 상기 절연막은 웨팅 물질로 형성된 상변화 기억 소자.
  30. 청구항 29에 있어서,
    상기 웨팅 물질의 표면 에너지 및 상기 상변화 물질 패턴의 표면 에너지는 상기 상변화 물질 패턴과 상기 웨팅 물질 간 계면 에너지에 비하여 큰 상변화 기억 소자.
  31. 청구항 29에 있어서,
    상기 상변화 물질 패턴의 하부면에 전기적으로 접속된 하부 전극을 더 포함하는 상변화 기억 소자.
  32. 청구항 31에 있어서,
    상기 개구부는 홀 형태이고, 상기 하부 전극은 상기 개구부의 아랫부분을 채우고, 상기 상변화 물질 패턴은 상기 개구부의 윗부분을 채우는 상변화 기억 소자.
  33. 청구항 29에 있어서,
    상기 상변화 물질 패턴의 상부면 및 상기 절연막의 상부면은 공면(coplanar)을 이루는 상변화 기억 소자.
  34. 청구항 29에 있어서,
    상기 상변화 물질 패턴은 위로 연장되어 상기 상변화 물질 패턴의 상부면은 상기 절연막의 상부면에 비하여 높은 상변화 기억 소자.
KR1020070077510A 2007-08-01 2007-08-01 상변화 기억 소자 및 그 형성 방법 KR20090013419A (ko)

Priority Applications (7)

Application Number Priority Date Filing Date Title
KR1020070077510A KR20090013419A (ko) 2007-08-01 2007-08-01 상변화 기억 소자 및 그 형성 방법
US12/073,210 US20090035514A1 (en) 2007-08-01 2008-03-03 Phase change memory device and method of fabricating the same
TW097119410A TW200908224A (en) 2007-08-01 2008-05-26 Phase change memory device and method of fabricating the same
DE102008026889A DE102008026889A1 (de) 2007-08-01 2008-06-05 Phasenwechsel-Speichervorrichtung und Verfahren zum Herstellen derselben
CNA200810136087XA CN101359718A (zh) 2007-08-01 2008-07-15 相变存储器器件及其制造方法
JP2008198205A JP2009038379A (ja) 2007-08-01 2008-07-31 相変化記憶素子及びその形成方法
US12/910,672 US20110031461A1 (en) 2007-08-01 2010-10-22 Phase change memory device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070077510A KR20090013419A (ko) 2007-08-01 2007-08-01 상변화 기억 소자 및 그 형성 방법

Publications (1)

Publication Number Publication Date
KR20090013419A true KR20090013419A (ko) 2009-02-05

Family

ID=40332107

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070077510A KR20090013419A (ko) 2007-08-01 2007-08-01 상변화 기억 소자 및 그 형성 방법

Country Status (6)

Country Link
US (2) US20090035514A1 (ko)
JP (1) JP2009038379A (ko)
KR (1) KR20090013419A (ko)
CN (1) CN101359718A (ko)
DE (1) DE102008026889A1 (ko)
TW (1) TW200908224A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8580606B2 (en) 2010-12-03 2013-11-12 Samsung Electronics Co., Ltd. Method of forming resistance variable memory device

Families Citing this family (52)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8288198B2 (en) 2006-05-12 2012-10-16 Advanced Technology Materials, Inc. Low temperature deposition of phase change memory materials
KR101097112B1 (ko) 2006-11-02 2011-12-22 어드밴스드 테크놀러지 머티리얼즈, 인코포레이티드 금속 박막의 cvd/ald용으로 유용한 안티몬 및 게르마늄 착체
US8834968B2 (en) 2007-10-11 2014-09-16 Samsung Electronics Co., Ltd. Method of forming phase change material layer using Ge(II) source, and method of fabricating phase change memory device
KR101458953B1 (ko) 2007-10-11 2014-11-07 삼성전자주식회사 Ge(Ⅱ)소오스를 사용한 상변화 물질막 형성 방법 및상변화 메모리 소자 제조 방법
SG152203A1 (en) 2007-10-31 2009-05-29 Advanced Tech Materials Amorphous ge/te deposition process
US20090215225A1 (en) 2008-02-24 2009-08-27 Advanced Technology Materials, Inc. Tellurium compounds useful for deposition of tellurium containing materials
KR100953960B1 (ko) * 2008-03-28 2010-04-21 삼성전자주식회사 콘택 구조체, 이를 채택하는 반도체 소자 및 그 제조방법들
WO2009152108A2 (en) * 2008-06-10 2009-12-17 Advanced Technology Materials, Inc. GeSbTe MATERIAL INCLUDING SUPERFLOW LAYER(S), AND USE OF Ge TO PREVENT INTERACTION OF Te FROM SbXTeY AND GeXTeY RESULTING IN HIGH Te CONTENT AND FILM CRISTALLINITY
KR101525588B1 (ko) * 2008-09-30 2015-06-03 삼성전자주식회사 반도체 소자의 제조방법
US7785978B2 (en) * 2009-02-04 2010-08-31 Micron Technology, Inc. Method of forming memory cell using gas cluster ion beams
KR101069655B1 (ko) 2009-02-26 2011-10-04 주식회사 하이닉스반도체 상변화 메모리 소자의 제조방법
KR20110015907A (ko) * 2009-08-10 2011-02-17 삼성전자주식회사 저항체를 이용한 멀티 레벨 메모리 장치
US8847195B2 (en) * 2009-12-24 2014-09-30 Micron Technology, Inc. Structures for resistance random access memory and methods of forming the same
KR101782844B1 (ko) * 2009-12-29 2017-10-10 삼성전자주식회사 상변화 구조물, 상변화 물질층의 형성 방법, 상변화 메모리 장치 및 상변화 메모리 장치의 제조 방법
US8017433B2 (en) * 2010-02-09 2011-09-13 International Business Machines Corporation Post deposition method for regrowth of crystalline phase change material
KR101163046B1 (ko) * 2010-07-08 2012-07-05 에스케이하이닉스 주식회사 상변화 메모리 소자의 제조 방법
CN102468434A (zh) * 2010-11-17 2012-05-23 中芯国际集成电路制造(北京)有限公司 相变存储器的制作方法
CN102468437B (zh) * 2010-11-19 2013-09-04 中芯国际集成电路制造(北京)有限公司 相变存储器的制作方法
CN102544355B (zh) * 2010-12-09 2014-12-24 中国科学院上海微***与信息技术研究所 相变存储材料及其制备方法、具有相变存储材料的存储器及其制备方法
US8524599B2 (en) * 2011-03-17 2013-09-03 Micron Technology, Inc. Methods of forming at least one conductive element and methods of forming a semiconductor structure
US8486743B2 (en) 2011-03-23 2013-07-16 Micron Technology, Inc. Methods of forming memory cells
US20130001499A1 (en) * 2011-06-28 2013-01-03 International Business Machines Corporation Compressive Structure for Enhancing Contact of Phase Change Material Memory Cells
KR101823500B1 (ko) * 2011-07-11 2018-01-31 삼성전자주식회사 상변화 메모리 장치의 제조 방법
JP2013055258A (ja) * 2011-09-05 2013-03-21 Ulvac Japan Ltd 相変化メモリの形成方法、及び相変化メモリの形成装置
US8994489B2 (en) 2011-10-19 2015-03-31 Micron Technology, Inc. Fuses, and methods of forming and using fuses
US9252188B2 (en) 2011-11-17 2016-02-02 Micron Technology, Inc. Methods of forming memory cells
US8546231B2 (en) 2011-11-17 2013-10-01 Micron Technology, Inc. Memory arrays and methods of forming memory cells
US8723155B2 (en) 2011-11-17 2014-05-13 Micron Technology, Inc. Memory cells and integrated devices
CN103378288B (zh) * 2012-04-28 2015-01-21 中芯国际集成电路制造(上海)有限公司 相变存储器的形成方法
US9136467B2 (en) 2012-04-30 2015-09-15 Micron Technology, Inc. Phase change memory cells and methods of forming phase change memory cells
US8765555B2 (en) 2012-04-30 2014-07-01 Micron Technology, Inc. Phase change memory cells and methods of forming phase change memory cells
CN103682089A (zh) * 2012-09-11 2014-03-26 中国科学院上海微***与信息技术研究所 高速、高密度、低功耗的相变存储器单元及制备方法
US9231197B2 (en) * 2012-11-12 2016-01-05 Taiwan Semiconductor Manufacturing Company, Ltd. Logic compatible RRAM structure and process
US9553262B2 (en) 2013-02-07 2017-01-24 Micron Technology, Inc. Arrays of memory cells and methods of forming an array of memory cells
CN104051619B (zh) * 2013-03-13 2017-07-04 旺宏电子股份有限公司 具有相变元件的存储器单元及其形成方法
US8916414B2 (en) * 2013-03-13 2014-12-23 Macronix International Co., Ltd. Method for making memory cell by melting phase change material in confined space
JP6201151B2 (ja) * 2013-03-18 2017-09-27 パナソニックIpマネジメント株式会社 不揮発性記憶装置及びその製造方法
US9147839B2 (en) 2013-09-05 2015-09-29 Micron Technology, Inc. Memory cells with recessed electrode contacts
US9881971B2 (en) 2014-04-01 2018-01-30 Micron Technology, Inc. Memory arrays
US9362494B2 (en) 2014-06-02 2016-06-07 Micron Technology, Inc. Array of cross point memory cells and methods of forming an array of cross point memory cells
US9343506B2 (en) 2014-06-04 2016-05-17 Micron Technology, Inc. Memory arrays with polygonal memory cells having specific sidewall orientations
US10569075B2 (en) * 2014-09-19 2020-02-25 Children's Medical Center Corporation Apparatuses for cleaning catheter ports
EP3218929B1 (en) * 2014-11-12 2020-09-02 GE Aviation Systems LLC Heat sink assemblies for transient cooling
CN105261701B (zh) * 2015-09-09 2017-12-08 江苏时代全芯存储科技有限公司 制造相变化记忆体的方法
TWI625874B (zh) * 2015-11-05 2018-06-01 華邦電子股份有限公司 導電橋接式隨機存取記憶體
FR3076074A1 (fr) * 2017-12-21 2019-06-28 Commissariat A L'energie Atomique Et Aux Energies Alternatives Procede de fabrication d'un dispositif traversant
JP6989553B2 (ja) * 2019-03-18 2022-01-05 株式会社東芝 抵抗変化型メモリ
US10741756B1 (en) 2019-05-29 2020-08-11 International Business Machines Corporation Phase change memory with a patterning scheme for tantalum nitride and silicon nitride layers
CN110707213B (zh) * 2019-11-21 2022-11-29 北京信息科技大学 一种具有高耐压自限流性能的阻变型选通器及制备方法
US11563173B2 (en) * 2020-01-07 2023-01-24 International Business Machines Corporation PCM cell with resistance drift correction
US11489113B2 (en) * 2020-04-17 2022-11-01 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device, memory cell and method of forming the same
CN113078625B (zh) * 2021-03-24 2023-02-17 重庆邮电大学 一种基于硫系化合物的浪涌保护阵列及制备方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5011793A (en) * 1990-06-19 1991-04-30 Nihon Shinku Gijutsu Kabushiki Kaisha Vacuum deposition using pressurized reflow process
US6025220A (en) * 1996-06-18 2000-02-15 Micron Technology, Inc. Method of forming a polysilicon diode and devices incorporating such diode
KR100279300B1 (ko) * 1998-05-11 2001-02-01 윤종용 금속 배선 연결 방법
US6576318B2 (en) * 2001-06-05 2003-06-10 Hewlett-Packard Development Company, L.P. Method to fabricate smooth-surfaced crystalline phase-change layer for atomic resolution storage device
EP1469532B1 (en) * 2003-04-16 2009-08-26 STMicroelectronics S.r.l. Self-aligned process for manufacturing a phase change memory cell and phase change memory cell thereby manufactured
US6849868B2 (en) * 2002-03-14 2005-02-01 Micron Technology, Inc. Methods and apparatus for resistance variable material cells
US7211502B2 (en) * 2003-03-26 2007-05-01 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP2005032855A (ja) * 2003-07-09 2005-02-03 Matsushita Electric Ind Co Ltd 半導体記憶装置及びその製造方法
KR100568109B1 (ko) * 2003-11-24 2006-04-05 삼성전자주식회사 상변화 기억 소자 및 그 형성 방법
JP2005244178A (ja) * 2004-01-26 2005-09-08 Toshiba Corp 半導体装置の製造方法
KR100612906B1 (ko) * 2004-08-02 2006-08-14 삼성전자주식회사 상변화 기억 소자의 형성 방법
US6972429B1 (en) * 2004-12-16 2005-12-06 Macronix International Co, Ltd. Chalcogenide random access memory and method of fabricating the same
US20070045606A1 (en) * 2005-08-30 2007-03-01 Michele Magistretti Shaping a phase change layer in a phase change memory cell
KR100810615B1 (ko) * 2006-09-20 2008-03-06 삼성전자주식회사 고온 상전이 패턴을 구비한 상전이 메모리소자 및 그제조방법
US7476587B2 (en) * 2006-12-06 2009-01-13 Macronix International Co., Ltd. Method for making a self-converged memory material element for memory cell
KR20070077510A (ko) 2007-07-07 2007-07-26 김인식 쌀눈을 함유한 떡의 제조방법 및 그 제조방법에 의해구현된 쌀눈 떡

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8580606B2 (en) 2010-12-03 2013-11-12 Samsung Electronics Co., Ltd. Method of forming resistance variable memory device

Also Published As

Publication number Publication date
US20110031461A1 (en) 2011-02-10
DE102008026889A1 (de) 2009-02-05
CN101359718A (zh) 2009-02-04
JP2009038379A (ja) 2009-02-19
US20090035514A1 (en) 2009-02-05
TW200908224A (en) 2009-02-16

Similar Documents

Publication Publication Date Title
KR20090013419A (ko) 상변화 기억 소자 및 그 형성 방법
US7575776B2 (en) Reflowing of a phase changeable memory element to close voids therein
KR100873878B1 (ko) 상변화 메모리 유닛의 제조 방법 및 이를 이용한 상변화메모리 장치의 제조 방법
US8618524B2 (en) Phase change memory with various grain sizes
US7521706B2 (en) Phase change memory devices with contact surface area to a phase changeable material defined by a sidewall of an electrode hole and methods of forming the same
KR100626381B1 (ko) 상변화 기억 소자 및 그 형성 방법
KR100566699B1 (ko) 상변화 메모리 장치 및 그 제조 방법
US7667998B2 (en) Phase change memory device and method of forming the same
US20090095951A1 (en) Memory Device With Low Reset Current
US20080210923A1 (en) Semiconductor device and method of manufacturing the same
TW200830546A (en) Semiconductor device and method of fabricating the same
US7858961B2 (en) Phase change memory devices and methods for fabricating the same
US7838326B2 (en) Methods of fabricating semiconductor device including phase change layer
CN110858623B (zh) 可变电阻存储器件及其制造方法
KR101525588B1 (ko) 반도체 소자의 제조방법
KR100650752B1 (ko) 상변환 기억 소자 및 그의 제조방법
KR20030081900A (ko) 상변화 메모리 소자의 제조방법
KR100721017B1 (ko) 불휘발성 메모리 소자 및 그의 형성 방법
US20130200328A1 (en) Phase change memory devices
US11276821B2 (en) Variable resistance memory device
US10833267B2 (en) Structure and method to form phase change memory cell with self- align top electrode contact
US20240099168A1 (en) Phase change memory cell
US20240099164A1 (en) Phase change memory cell
TW202333156A (zh) 記憶體裝置及其形成方法以及積體電路
KR20080023013A (ko) 산화물을 함유하는 하부 전극을 갖는 상변화 기억 셀의제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E601 Decision to refuse application