KR20090011743A - 반도체 패키지 및 그 제조 방법 - Google Patents
반도체 패키지 및 그 제조 방법 Download PDFInfo
- Publication number
- KR20090011743A KR20090011743A KR1020070075645A KR20070075645A KR20090011743A KR 20090011743 A KR20090011743 A KR 20090011743A KR 1020070075645 A KR1020070075645 A KR 1020070075645A KR 20070075645 A KR20070075645 A KR 20070075645A KR 20090011743 A KR20090011743 A KR 20090011743A
- Authority
- KR
- South Korea
- Prior art keywords
- insulating layer
- semiconductor die
- layer
- bond pad
- redistribution layer
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
Description
Claims (26)
- 평평한 제1면과, 상기 제1면의 반대면 으로서 평평한 제2면을 갖고, 상기 제1면과 제2면을 연결하는 제3면을 포함하며, 상기 제1면에는 적어도 하나의 본드 패드가 형성된 반도체 다이;상기 반도체 다이의 제1면에서 상기 본드 패드가 형성된 영역 이외의 영역과 상기 반도체 다이의 제3면에 형성된 제1절연층;상기 반도체 다이의 본드 패드에 일단이 전기적으로 연결되고, 타단은 상기 제1절연층의 표면까지 연장되어 적어도 하나의 랜드를 구비하는 재배선층;상기 랜드를 제외한 재배선층 및 상기 재배선층이 형성되지 않은 제1절연층을 덮는 제2절연층; 및상기 재배선층의 랜드에 전기적으로 연결된 적어도 하나의 솔더볼을 포함하는 것을 특징으로 하는 반도체 패키지.
- 제 1 항에 있어서,상기 반도체 다이의 상기 제1면과 상기 제1절연층 사이에는 패시베이션층이 더 개재된 것을 특징으로 하는 반도체 패키지.
- 제 2 항에 있어서,상기 제2절연층은 상기 제1절연층과 상기 재배선층이 형성되지 않은 상기 패 시베이션층을 덮는 것을 특징으로 하는 반도체 패키지.
- 제 1 항에 있어서,상기 제1절연층은 20 내지 200 ㎛의 두께로 형성된 것을 특징으로 하는 반도체 패키지.
- 제 1 항에 있어서,상기 반도체 다이의 상기 제2면에는 상기 반도체 다이를 덮는 제3절연층이 더 형성된 것을 특징으로 하는 반도체 패키지.
- 제 4 항에 있어서,상기 반도체 다이의 폭은 상기 제3절연층의 폭보다 작은 것을 특징으로 하는 반도체 패키지.
- 제 1 항에 있어서,상기 반도체 다이는 자신의 제2면에 비해 자신의 제1면의 길이가 더 짧은 것을 특징으로 하는 반도체 패키지.
- 제 1 항에 있어서,상기 반도체 다이의 제3면은 경사면으로 이루어 진 것을 특징으로 하는 반도 체 패키지.
- 제 1 항에 있어서,상기 재배선층은 상기 반도체 다이의 제1면과 대응되는 영역에 형성되며, 적어도 하나의 본드패드와 적어도 하나의 솔더볼을 전기적으로 연결하는 것을 특징으로 하는 반도체 패키지.
- 제 1 항에 있어서,상기 재배선층과 상기 반도체 다이의 상기 본드패드 사이에는 레이저반사막이 더 개재된 것을 특징으로 하는 반도체 패키지.
- 제 10 항에 있어서,상기 레이저반사막은 전해 또는 무전해 니켈(Ni) 도금 방법을 이용하여 형성하는 것을 특징으로 하는 반도체 패키지.
- 제 1 항에 있어서,상기 반도체 다이의 제2면과 제3면 사이에 제4면과 제5면이 더 형성되고, 상기 제5면은 측면으로 노출된 것을 특징으로 하는 반도체 패키지.
- 제 12 항에 있어서,상기 반도체 다이의 제3면은 제1면의 외주연으로서 하부 외측을 향하여 경사지게 형성된 것을 특징으로 하는 반도체 패키지.
- 제 12 항에 있어서,상기 반도체 다이의 제4면은 제3면에 연결된 동시에 수평 외측을 향하고, 제1면 및 제2면과 평행하게 형성된 것을 특징으로 하는 반도체 패키지.
- 제 12 항에 있어서,상기 반도체 다이의 제5면은 제2면과 제4면을 상호 연결하고, 제2면 및 제4면에 직각으로 형성된 것을 특징으로 하는 반도체 패키지.
- 본드 패드를 갖는 평평한 제1면과, 상기 제1면의 반대 면으로서 평평한 제2면을 포함하며, 상기 반도체 다이의 제1면의 본드 패드 외주연에 패시베이션층을 형성하여 반도체 다이를 준비하는 웨이퍼 준비 단계;상기 반도체 다이 제1면의 본드 패드 외주부에 소잉으로 일정 깊이의 부분 요홈을 형성하는 웨이퍼 부분 소우 단계;상기 반도체 다이의 제1면에서 본드 패드가 형성된 영역 이외의 영역에 제1절연층을 형성하는 제1절연층 형성 단계;상기 반도체 다이의 본드 패드와 일단을 전기적으로 연결하고, 타단을 상기 제1절연층의 표면까지 연장하며, 적어도 하나의 랜드를 포함하는 재배선층을 형성 하는 재배선층 형성 단계;상기 재배선층의 랜드만 노출되도록 하며, 상기 재배선층을 덮는 제2절연층을 형성하는 제2절연층 형성 단계;상기 재배선층의 랜드에 적어도 하나의 솔더볼을 형성하는 솔더볼 용착 단계를 포함하여 이루어진 것을 특징으로 하는 반도체 패키지의 제조 방법.
- 제 16 항에 있어서,상기 제1절연층 형성 단계에 형성된 상기 제1절연층은 상기 반도체 다이의 제1면에 형성된 요홈 부분에도 형성된 것을 특징으로 하는 반도체 패키지의 제조 방법.
- 제 16 항에 있어서,상기 제1절연층 형성 단계에서 형성된 상기 제1절연층은 20 내지 200 ㎛의 두께로 형성된 것을 특징으로 하는 반도체 패키지의 제조 방법.
- 제 16 항에 있어서,상기 제2절연층 형성 단계에 형성되는 상기 제2절연층은 상기 제1절연층과 상기 재배선층이 형성되지 않은 패시베이션 층에도 형성된 것을 특징으로 하는 반도체 패키지의 제조 방법.
- 제 16 항에 있어서,상기 반도체 다이의 제1면에 형성된 요홈 부분에도 형성된 것을 특징으로 하는 반도체 패키지의 제조 방법.
- 제 16 항에 있어서,상기 재배선층 형성 단계에 형성된 상기 재배선층은 적어도 하나의 상기 솔더볼과 적어도 하나의 상기 반도체 다이의 본드 패드를 전기적으로 연결하는 것을 특징으로 하는 반도체 패키지의 제조 방법.
- 제 16 항에 있어서,상기 솔더볼 용착 단계는 상기 재배선층의 랜드에 상기 솔더볼은 전기적으로 연결되게 형성하는 것을 특징으로 하는 반도체 패키지의 제조방법.
- 제 16 항에 있어서,상기 솔더볼 용착 단계 이후에 상기 반도체 다이의 제2면에 제3절연층을 형성하는 제3절연층 형성 단계를 더 포함하는 것을 특징으로 하는 반도체 패키지 제조 방법.
- 제 16 항에 있어서,상기 솔더볼 용착 단계 이후에 상기 반도체 다이의 제2면으로 상기 제1절연 층이 노출되도록 상기 반도체 다이의 제2면을 백그라인딩 하는 백그라인딩 단계를 더 포함하는 것을 특징으로 하는 반도체 패키지 제조 방법.
- 제 24 항에 있어서,상기 백그라인딩 단계 이후에 상기 반도체 다이의 제2면에 제3절연층을 형성하는 제3절연층 형성 단계를 더 포함하는 것을 특징으로 하는 반도체 패키지 제조 방법.
- 제 25 항에 있어서,상기 제3절연층 형성 단계 이후에 상기 반도체 다이에 형성된 요홈을 완전 소잉하여 웨이퍼에서 낱개의 반도체 패키지로 분리하는 웨이퍼 완전 소우 단계를 더 포함하는 것을 특징으로 하는 반도체 패키지 제조 방법.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020070075645A KR100888332B1 (ko) | 2007-07-27 | 2007-07-27 | 반도체 패키지 및 그 제조 방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020070075645A KR100888332B1 (ko) | 2007-07-27 | 2007-07-27 | 반도체 패키지 및 그 제조 방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20090011743A true KR20090011743A (ko) | 2009-02-02 |
KR100888332B1 KR100888332B1 (ko) | 2009-03-12 |
Family
ID=40682834
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020070075645A KR100888332B1 (ko) | 2007-07-27 | 2007-07-27 | 반도체 패키지 및 그 제조 방법 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100888332B1 (ko) |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11233678A (ja) * | 1998-02-16 | 1999-08-27 | Sumitomo Metal Electronics Devices Inc | Icパッケージの製造方法 |
KR20070076847A (ko) * | 2006-01-20 | 2007-07-25 | 삼성전자주식회사 | 수직 실장용 웨이퍼 레벨 패키지 및 그를 이용한 반도체모듈 |
-
2007
- 2007-07-27 KR KR1020070075645A patent/KR100888332B1/ko active IP Right Grant
Also Published As
Publication number | Publication date |
---|---|
KR100888332B1 (ko) | 2009-03-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9754908B2 (en) | Wafer with liquid molding compound and post-passivation interconnect | |
TWI732014B (zh) | 封裝結構及其形成方法 | |
TWI588950B (zh) | 封裝半導體裝置以及形成封裝半導體裝置之方法 | |
KR100604049B1 (ko) | 반도체 칩 패키지 및 그 제조방법 | |
JP5259197B2 (ja) | 半導体装置及びその製造方法 | |
US8048778B1 (en) | Methods of dicing a semiconductor structure | |
KR20190053235A (ko) | 웨이퍼 레벨 패키지 및 방법 | |
US20070246821A1 (en) | Utra-thin substrate package technology | |
KR102597994B1 (ko) | 배선 구조체 및 이의 형성 방법 | |
CN107039392B (zh) | 半导体结构及其制造方法 | |
US10964595B2 (en) | Method for singulating packaged integrated circuits and resulting structures | |
JP2001127095A (ja) | 半導体装置及びその製造方法 | |
EP2648218B1 (en) | Integrated circuit and method of manufacturing the same | |
US20130043566A1 (en) | Semiconductor device and flip-chip package | |
KR20090123280A (ko) | 반도체 칩 패키지의 제조 방법, 반도체 웨이퍼 및 그 절단방법 | |
JP4675146B2 (ja) | 半導体装置 | |
JP2000195862A (ja) | 半導体装置およびその製造方法 | |
US20110204487A1 (en) | Semiconductor device and electronic apparatus | |
KR100888332B1 (ko) | 반도체 패키지 및 그 제조 방법 | |
TW201631718A (zh) | 晶片封裝體及其製造方法 | |
KR101009158B1 (ko) | 웨이퍼 레벨 칩 스케일 패키지 및 그 제조방법 | |
US20220406752A1 (en) | Semiconductor die with tapered sidewall in package and fabricating method thereof | |
KR101059625B1 (ko) | 웨이퍼 레벨 칩 스케일 패키지 및 그 제조방법 | |
US11276724B2 (en) | Electrical interconnection of image sensor package | |
KR100817050B1 (ko) | 웨이퍼 레벨의 반도체 칩 패키지의 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20130304 Year of fee payment: 5 |
|
FPAY | Annual fee payment |
Payment date: 20140303 Year of fee payment: 6 |
|
FPAY | Annual fee payment |
Payment date: 20150303 Year of fee payment: 7 |
|
FPAY | Annual fee payment |
Payment date: 20160303 Year of fee payment: 8 |
|
FPAY | Annual fee payment |
Payment date: 20170302 Year of fee payment: 9 |
|
FPAY | Annual fee payment |
Payment date: 20180302 Year of fee payment: 10 |
|
FPAY | Annual fee payment |
Payment date: 20190304 Year of fee payment: 11 |
|
FPAY | Annual fee payment |
Payment date: 20200302 Year of fee payment: 12 |