KR20080112878A - Resistive memory device and manufacturing method for the same - Google Patents

Resistive memory device and manufacturing method for the same Download PDF

Info

Publication number
KR20080112878A
KR20080112878A KR1020070061876A KR20070061876A KR20080112878A KR 20080112878 A KR20080112878 A KR 20080112878A KR 1020070061876 A KR1020070061876 A KR 1020070061876A KR 20070061876 A KR20070061876 A KR 20070061876A KR 20080112878 A KR20080112878 A KR 20080112878A
Authority
KR
South Korea
Prior art keywords
oxide
memory device
conversion layer
resistive memory
resistance conversion
Prior art date
Application number
KR1020070061876A
Other languages
Korean (ko)
Inventor
이명재
박배호
박영수
서순애
김진수
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020070061876A priority Critical patent/KR20080112878A/en
Publication of KR20080112878A publication Critical patent/KR20080112878A/en

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02252—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by plasma treatment, e.g. plasma oxidation of the substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Plasma & Fusion (AREA)
  • Semiconductor Memories (AREA)

Abstract

A resistivity memory device and a manufacturing method thereof are provided to improve the degree of integration of a memory device by limiting a resistance conversion layer of a nanorods structure included in a unit memory structure. A resistivity memory device comprises a middle electrode(42), a memory structure(43) and an upper electrode(44). The middle electrode comprises an overhanging construction formed on a switch(41). The memory structure is formed on the middle electrode. The memory structure comprises a resistance conversion layer(43a) and an insulating layer(43b). A resistance conversion layer is formed with a nanorods structure. The insulating layer is formed in the side of the resistance conversion layer. The upper electrode is formed on the memory structure.

Description

저항성 메모리 소자 및 그 제조 방법{Resistive memory device and Manufacturing Method for the same}Resistive memory device and manufacturing method thereof

도 1a 및 도 1b는 저항성 메모리 소자의 일반적인 구조와 인가 전압에 의해 산화층에 형성되는 current path을 나타낸 도면이다. 1A and 1B illustrate a general structure of a resistive memory device and a current path formed in an oxide layer by an applied voltage.

도 2는 종래의 저항성 메모리 소자에서 저항 변환층 양쪽의 하부 전극 및 상부 전극을 통해 전압을 인가한 경우, 저항 변환층에 흐르는 전류를 나타낸 도면이다.FIG. 2 is a diagram illustrating a current flowing through a resistance conversion layer when voltage is applied through the lower and upper electrodes on both sides of the resistance conversion layer in the conventional resistive memory device.

도 3은 일반적인 저항 변환 물질로 형성된 저항 변환층을 포함하는 메모리 소자에 대해 전압을 인가하는 경우, 인가 전압에 대한 전류 값을 나타낸 그래프이다. 3 is a graph illustrating a current value with respect to an applied voltage when a voltage is applied to a memory device including a resistance conversion layer formed of a general resistance conversion material.

도 4는 본 발명의 실시예에 의한 저항성 메모리 소자를 나타낸 도면이다. 4 is a diagram illustrating a resistive memory device according to an exemplary embodiment of the present invention.

도 5a 내지 도 5c는 본 발명의 실시예에 의한 저항성 메모리 소자의 제조 방법을 나타낸 도면이다. 5A to 5C illustrate a method of manufacturing a resistive memory device according to an embodiment of the present invention.

도 6은 본 발명의 실시예에 의한 크로스 포인트형 저항성 메모리 어레이를 나타낸 도면이다. 6 is a diagram illustrating a cross point resistive memory array according to an exemplary embodiment of the present invention.

도 7은 펄스 플라즈마 공정에 의해 YBCO 기지 내에 BZO(BaZrO3)를 형성한 단 면을 나타낸 도면이다.7 is a cross-sectional view of BZO (BaZrO 3 ) formed in a YBCO matrix by a pulsed plasma process.

< 도면의 주요 부분에 대한 부호의 설명 ><Description of Symbols for Main Parts of Drawings>

11, 40... 하부 전극 12, 43a... 저항 변환층11, 40 ... lower electrode 12, 43a ... resistance conversion layer

13, 44... 상부 전극 41... 스위치13, 44 ... upper electrode 41 ... switch

42... 중간 전극 43... 메모리 구조체42.Medium electrode 43.Memory structure

43b... 절연층 44... 상부 전극43b ... Insulation layer 44 ... Upper electrode

본 발명은 비휘발성 반도체 메모리 소자 및 그 제조 방법에 관한 것으로, 보다 상세하게는 리셋 커런트의 안정화를 도모한 저항성 메모리 소자 및 그 제조 방법에 관한 것이다. BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a nonvolatile semiconductor memory device and a method of manufacturing the same, and more particularly, to a resistive memory device capable of stabilizing reset current and a method of manufacturing the same.

반도체 메모리 소자는 단위 면적당 메모리 셀의 수, 즉 집적도가 높으며, 동작 속도가 빠르고 저전력에서 구동이 가능한 것이 바람직하므로 이에 관한 많은 연구가 진행되어 왔으며, 다양한 종류의 메모리 소자들이 개발되고 있다. Since the semiconductor memory device has a high number of memory cells per unit area, that is, a high degree of integration, a fast operation speed, and a low power, the semiconductor memory device has been studied a lot, and various kinds of memory devices have been developed.

저항성 메모리 소자(RRAM : resistive random access memory)는 주로 전이 금속 산화물이나 캘코나이드계 물질 데이타 저장층으로 사용한 것으로, 인가 전압에 따른 저항 값이 달라지는 특성, 즉 저항 변환 특성을 이용한 것이다. 도 1a 및 도 1b는 RRAM의 일반적인 구조와 인가 전압에 의해 산화층에 형성되는 current path을 나타낸 도면이다. Resistive random access memory (RRAM) is mainly used as a data storage layer for transition metal oxides or chalconide-based materials, and utilizes a characteristic in which resistance values vary according to an applied voltage, that is, resistance conversion characteristics. 1A and 1B illustrate a general structure of an RRAM and a current path formed in an oxide layer by an applied voltage.

도 1a 및 도 1b를 참조하면, RRAM은 기본적으로 하부 전극(11) 상에 저항 변환층(12) 및 상부 전극(13)이 형성된 구조를 지닌다. 여기서, 하부 전극(11) 및 상부 전극(13)은 일반적으로 반도체 소자의 전극에 사용되는 물질들을 사용하여 형성시킨 것이다. 그리고, 저항 변환층(12)은 저항 변환 특성을 지닌 물질로 형성된다. 저항층(12)은 데이타 저장층의 역할을 하는 것으로, 하부 전극(11) 및 상부 전극(13)을 통해 저항 변환층(12) 전압을 인가하여 데이타를 기록하거나 기록된 데이타를 재생하게 된다. 1A and 1B, the RRAM basically has a structure in which a resistance conversion layer 12 and an upper electrode 13 are formed on the lower electrode 11. Here, the lower electrode 11 and the upper electrode 13 are generally formed using materials used for the electrode of the semiconductor device. In addition, the resistance conversion layer 12 is formed of a material having resistance conversion characteristics. The resistive layer 12 serves as a data storage layer, and applies the voltage of the resistive conversion layer 12 through the lower electrode 11 and the upper electrode 13 to record data or to reproduce the recorded data.

하부 전극(11) 및 상부 전극(13)을 통해 전압을 인가하게 되면, 저항 변환층(12)에는 전위차에 의한 전류가 흐르게 되는데, 이 전류는 저항 변환층(12)의 모든 영역에 동일하게 흐르는 것이 아니라, 결정 입계 등을 통하여 저항 변환층(12) 내부에 순간적인 current path(10) 또는 conducting filament를 형성하면서 흐르게 된다. 이때 저항층(12) 내에 형성되는 current path(10)은 랜덤(random)하게 형성되는 것으로, 하부 전극(11) 및 상부 전극(13)을 통하여 동일한 전압을 인가하더라도 current path(10)의 형성 위치, 개수는 항상 변하게 된다. 도 2는 종래의 저항성 메모리 소자에서 저항 변환층 양쪽의 하부 전극 및 상부 전극을 통해 전압을 인가한 경우, 저항 변환층에 흐르는 전류, 즉 current path을 나타낸 도면이다. 도 2를 참조하면, 도 1a 및 도 1b에 나타낸 바와 같이 저항 변환층에 전압을 인가(on)하고 전압 인가를 중단(off)한 뒤, 다시 전압을 인가(on)한 경우, 저항 변환층에 형성되는 current path의 위치가 달라지는 것을 알 수 있다. When voltage is applied through the lower electrode 11 and the upper electrode 13, a current due to a potential difference flows in the resistance converting layer 12, and this current flows equally in all regions of the resistance converting layer 12. Rather, it flows through the crystal grain boundary, forming an instantaneous current path 10 or conducting filament inside the resistance conversion layer 12. At this time, the current path 10 formed in the resistance layer 12 is randomly formed, and the position where the current path 10 is formed even though the same voltage is applied through the lower electrode 11 and the upper electrode 13. , The number always changes. FIG. 2 is a diagram illustrating a current flowing through a resistance conversion layer, that is, a current path when voltage is applied through the lower and upper electrodes on both sides of the resistance conversion layer in the conventional resistive memory device. Referring to FIG. 2, as shown in FIGS. 1A and 1B, when a voltage is turned on and a voltage is turned off after the voltage is turned off, the voltage is turned on again. It can be seen that the position of the formed current path is different.

도 3은 일반적인 저항 변환 물질로 형성된 저항 변환층을 포함하는 메모리 소자에 대해 전압을 인가하는 경우, 인가 전압에 대한 전류 값을 나타낸 그래프이다. 3 is a graph illustrating a current value with respect to an applied voltage when a voltage is applied to a memory device including a resistance conversion layer formed of a general resistance conversion material.

도 3을 참조하면, 하부 전극(11) 및 상부 전극(13)을 통하여 소자에 인가하는 전압을 0 V로부터 점차 증가시키면서 저항 변환층(12)에 흐르는 전류 값을 측정하였다. 그 결과 측정 시마다 인가 전압에 대한 전류 값이 일정하지 않고, 조금씩 차이가 발생하는 것을 확인할 수 있다. 특히, 리셋 전류(RC: reset current)의 경우 동일한 인가 전에 대해 10배의 차이가 나며, 스위칭 전압(SV: switching voltage distribution) 값도 일정하게 유지되지 않음을 알 수 있다. 이와 같은 리셋 전류 값의 불안정하며, 높은 값을 지니는 경우 메모리 소자 자체의 신뢰도를 감소시키고 소비 전력을 증가시키는 문제점이 있다.Referring to FIG. 3, the value of the current flowing through the resistance converting layer 12 was measured while gradually increasing the voltage applied to the device through the lower electrode 11 and the upper electrode 13 from 0V. As a result, it can be confirmed that the current value with respect to the applied voltage is not constant at every measurement, and a little difference occurs. In particular, it can be seen that the reset current (RC) is 10 times different for the same application, and the switching voltage (SV) value is not kept constant. When the reset current value is unstable and has a high value, there is a problem of decreasing the reliability of the memory device itself and increasing power consumption.

본 발명의 목적은 상기 종래 기술의 문제점을 해결하기 위한 것으로, 저항성 메모리 소자의 리셋 전류를 안정화시킬 수 있는 저항성 메모리 소자 및 그 제조 방법을 제공하는 것을 목적으로 한다. 　　　An object of the present invention is to solve the problems of the prior art, and to provide a resistive memory device capable of stabilizing the reset current of the resistive memory device and a method of manufacturing the same.

상기 목적을 달성하기 위하여 본 발명에서는, In the present invention to achieve the above object,

저항성 메모리 소자에 있어서, In a resistive memory device,

스위치 상에 형성된 돌출 구조를 지닌 중간 전극;An intermediate electrode having a protruding structure formed on the switch;

상기 중간 전극 상에 형성된 것으로 나노 로드 구조로 형성된 저항 변환층 및 저항 변환층 측부에 형성된 절연층을 포함하는 메모리 구조체;A memory structure formed on the intermediate electrode and including a resistance conversion layer formed of a nanorod structure and an insulating layer formed on a side of the resistance conversion layer;

상기 메모리 구조체 상에 형성된 상부 전극;을 포함하는 저항성 메모리 소자를 제공한다.It provides a resistive memory device comprising; an upper electrode formed on the memory structure.

본 발명에 있어서, 상기 중간 전극 또는 상기 상부 전극은 ZnO, In2O3, IrO2, RuO2 등 전도성 산화물, Si, GaAs, GaN, SiC 등의 반도체 물질, 혹은 백금(Pt), 텅스텐(W), 이리듐(Ir), 루세늄(Ru), 티타늄 나이트라이드(TiN), 탄탈륨 나이트라이드(TaN) 중 적어도 어느 하나로 형성된 것을 특징으로 한다.In the present invention, the intermediate electrode or the upper electrode is a conductive oxide such as ZnO, In 2 O 3 , IrO 2 , RuO 2 , a semiconductor material such as Si, GaAs, GaN, SiC, or platinum (Pt), tungsten (W ), Iridium (Ir), ruthenium (Ru), titanium nitride (TiN), and tantalum nitride (TaN).

본 발명에 있어서, 상기 저항 변환층은 전이 금속 산화물이나 PCMO 또는 STO로 형성된 것을 특징으로 한다. In the present invention, the resistance conversion layer is formed of a transition metal oxide, PCMO or STO.

본 발명에 있어서, 상기 저항 변환층은 Ni 산화물, Ti 산화물, Hf 산화물, Zr 산화물, Zn 산화물, Al 산화물, W 산화물, Co 산화물, Cu 산화물, Co 산화물, Nb 산화물, SrTi 산화물로 형성된 것을 특징으로 한다. In the present invention, the resistance conversion layer is formed of Ni oxide, Ti oxide, Hf oxide, Zr oxide, Zn oxide, Al oxide, W oxide, Co oxide, Cu oxide, Co oxide, Nb oxide, SrTi oxide do.

본 발명에 있어서, 상기 절연층은 SrTiO3, SrZrO3, BaTiO3, BaZrO3 또는 LaAlO3 로 형성된 것을 특징으로 한다. In the present invention, the insulating layer is characterized in that it formed of a SrTiO 3, SrZrO 3, BaTiO 3 , BaZrO 3 or LaAlO 3.

본 발명에 있어서, 상기 스위치는 다이오드(diode), 트랜지스터(transistor), 바리스터 또는 non-ohmic 소자인 것을 특징으로 한다. In the present invention, the switch is a diode, a transistor, a varistor or a non-ohmic device.

또한, 본 발명에서는 저항성 메모리 소자의 제조 방법에 있어서, Further, in the present invention, in the method of manufacturing the resistive memory element,

(가) 스위치 상에 중간 전극을 형성하는 단계;(A) forming an intermediate electrode on the switch;

(나) 상기 중간 전극 상에 펄스레이저 공정으로 나노 로드 구조의 저항 변환층 및 상기 저항 변환층 측부에 절연층을 포함하는 메모리 구조체를 형성하는 단 계; 및 (B) forming a memory structure including a resistance conversion layer having a nanorod structure and an insulating layer on the side of the resistance conversion layer by a pulse laser process on the intermediate electrode; And

(다) 상기 저항 변환층 및 절연층 상에 상부 전극을 형성하는 단계;를 포함하는 저항성 메모리 소자의 제조 방법을 제공한다. (C) forming an upper electrode on the resistance conversion layer and the insulating layer; provides a method of manufacturing a resistive memory device comprising a.

이하, 첨부한 도면을 참조하여 본 발명의 실시예에 의한 저항성 메모리 소자 및 그 제조 방법에 대해 상세하게 설명하고자 한다. 각 도면에 도시된 층 또는 영역들의 두께 및 폭은 설명을 위하여 과장되게 도시한 것이다.Hereinafter, a resistive memory device and a method of manufacturing the same according to an embodiment of the present invention will be described in detail with reference to the accompanying drawings. The thickness and width of the layers or regions shown in each drawing are exaggerated for clarity.

도 4는 본 발명의 실시예에 의한 저항성 메모리 소자의 구조를 나타낸 도면이다. 본 발명의 실시예에 의한 저항성 메모리 소자는 하나의 스위치와 하나의 저항 변환층을 포함하는 1S(swich)-1R(resistance) 구조를 지닌 것을 특징으로 한다.4 is a diagram illustrating a structure of a resistive memory device according to an exemplary embodiment of the present invention. The resistive memory device according to the embodiment of the present invention is characterized by having a 1S (swich) -1R (resistance) structure including one switch and one resistive conversion layer.

도 4를 참조하면, 스위치(41) 상에 중간 전극(42)이 형성되어 있으며, 중간 전극(42) 상에는 메모리 구조체(43)이 형성되어 있다. 메모리 구조체(43)는 나노 로드(nanorod) 구조로 형성된 저항 변환층(43a) 및 저항 변환층(43a) 측부에 형성된 절연층(43b)을 포함한다. 메모리 구조체(43) 상에는 상부 전극(44)이 형성되어 있다. Referring to FIG. 4, an intermediate electrode 42 is formed on the switch 41, and a memory structure 43 is formed on the intermediate electrode 42. The memory structure 43 includes a resistance conversion layer 43a formed of a nanorod structure and an insulating layer 43b formed on the side of the resistance conversion layer 43a. An upper electrode 44 is formed on the memory structure 43.

이하, 본 발명을 구성하는 각 층의 물질들에 대해 상세히 설명하고자 한다. 스위치(41)는 다이오드(diode), 트랜지스터(transistor), 바리스터(varistor), non-ohmic 소자 등을 사용하여 형성할 수 있다. 스위치(41)로 다이오드를 사용하는 경우를 설명하면 다음과 같다. 하부 전극 상에 다이오드 구조체로 예를 들어, p형 산화물 및 n형 산화물을 형성한다.Hereinafter, the materials of each layer constituting the present invention will be described in detail. The switch 41 may be formed using a diode, a transistor, a varistor, a non-ohmic element, or the like. The case of using a diode as the switch 41 will be described below. For example, a p-type oxide and an n-type oxide are formed as a diode structure on the lower electrode.

중간 전극(42) 및 상부 전극(44)은 통상적인 반도체 소자의 전극으로 사용되 는 전도성 물질인 금속 반도체 물질 또는 전도성 금속 화합물을 사용할 수 있다. 구체적으로, ZnO, In2O3, IrO2, RuO2 등 전도성 산화물, Si, GaAs, GaN, SiC 등의 반도체 물질, 혹은 백금(Pt), 텅스텐(W), 이리듐(Ir), 루세늄(Ru), 티타늄 나이트라이드(TiN), 탄탈륨 나이트라이드(TaN) 등의 단층 또는 다층으로 형성할 수 있다. The intermediate electrode 42 and the upper electrode 44 may use a metal semiconductor material or a conductive metal compound, which is a conductive material used as an electrode of a conventional semiconductor device. Specifically, conductive oxides such as ZnO, In 2 O 3 , IrO 2 , RuO 2 , semiconductor materials such as Si, GaAs, GaN, SiC, or platinum (Pt), tungsten (W), iridium (Ir), ruthenium ( Ru), titanium nitride (TiN), tantalum nitride (TaN) and the like can be formed in a single layer or multiple layers.

저항 변환층(43a)은 전압 또는 극성에 따라 저항이 변화하는 저항 변환 특성을 지닌 물질로 형성시킨 것으로, 전이 금속 산화물이나 PCMO, STO 등으로 형성시킨 것이다. 전이 금속 산화물을 예를 들면, Ni 산화물, Ti 산화물, Hf 산화물, Zr 산화물, Zn 산화물, Al 산화물, W 산화물, Co 산화물, Cu 산화물, Co 산화물, Nb 산화물, SrTi 산화물 등이 있다. The resistance conversion layer 43a is formed of a material having resistance conversion characteristics in which resistance changes according to voltage or polarity, and is formed of transition metal oxide, PCMO, STO, or the like. Examples of the transition metal oxide include Ni oxide, Ti oxide, Hf oxide, Zr oxide, Zn oxide, Al oxide, W oxide, Co oxide, Cu oxide, Co oxide, Nb oxide, SrTi oxide and the like.

절연층(43b)은 절연 물질로 형성하며, 예를 들어 SrTiO3, SrZrO3, BaTiO3, BaZrO3, LaAlO3 등의 산화물로 형성시킨다. An insulating layer (43b) and is formed of an insulating material, such as to form an oxide such as SrTiO 3, SrZrO 3, BaTiO 3 , BaZrO 3, LaAlO 3.

이하, 도면을 참조하여, 본 발명의 실시예에 의한 저항성 메모리 소자의 제조 방법에 대해 상세히 설명하고자 한다. Hereinafter, a method of manufacturing a resistive memory device according to an embodiment of the present invention will be described in detail with reference to the drawings.

도 5a 내지 도 5c는 본 발명의 실시예에 따른 저항성 메모리 소자의 제조 방법을 나타낸 도면이다. 5A to 5C are views illustrating a method of manufacturing a resistive memory device according to an embodiment of the present invention.

도 5a를 참조하면, 스위치(41)상에 중간 전극(42)을 형성한다. 스위치(41)를 다이오드 구조로 형성하는 경우에는 하부 전극을 형성시키고, 그 상부에 p형 산화물 및 n형 산화물을 적층하여 다이오드 구조체를 형성한다. 그리고, 스위치(41) 상에 중간 전극(42)을 형성한다. 중간 전극(42)은 금속 또는 전도성 금속 화합물로 형성할 수 있다. Referring to FIG. 5A, the intermediate electrode 42 is formed on the switch 41. When the switch 41 is formed in a diode structure, a lower electrode is formed, and a p-type oxide and an n-type oxide are stacked thereon to form a diode structure. The intermediate electrode 42 is formed on the switch 41. The intermediate electrode 42 may be formed of a metal or a conductive metal compound.

도 5b를 참조하면, 중간 전극(42) 상에 펄스 레이저 증착법(pulsed laser sDeposition : PLD)으로 형성시킨다. 저항 변환 물질과 절연 물질의 타겟을 공정 챔버 내에 장착시키고, 펄스 레이저 공정을 이용하여 중간 전극(42) 상에 메모리 구조체(43)를 형성시키면, 절연층(43b) 내부에 저항 변환층(43a)이 수십 나노 nm 이하의 직경을 지닌 나노로드 형태로 성장한다. 예를 들어 SrTiO3, SrZrO3, BaTiO3, BaZrO3 또는 LaAlO3 등의 절연성 산화물 타겟과 전이 금속 산화물 타겟을 공정 챔버 내에 장착시키고, 중간 전극(42) 상에 펄스 레이저 증착법으로 메모리 구조체(43)를 형성시키면, 절연층(43b) 내부에 전이 금속 산화물이 나노 로드 형태로 성장하게 된다. 도 7에서는 펄스 레이저 증착법으로 YBCO(YBa2Cu3O7) 박막 내에 BZO(BaZrO3)를 나노 로드 구조로 형성한 이미지를 나타낸 도면이다. 도 7을 참조하면, YBCO 박막 내에 BZO가 일정한 방향으로 다수의 나노 로드 구조로 형성된 것을 알 수 있다. 이와 같은 방법에 의하여, SrTiO3, SrZrO3, BaTiO3, BaZrO3 또는 LaAlO3 등의 산화물 내에 저항 변환물질을 나노 로드 구조로 형성할 수 있으며, 각각의 나노 로드를 단위 메모리 구조체로 설정하여 메모리 소자로 형성할 수 있다. Referring to FIG. 5B, a pulsed laser sDeposition (PLD) is formed on the intermediate electrode 42. When the resistive conversion material and the target of the insulating material are mounted in the process chamber, and the memory structure 43 is formed on the intermediate electrode 42 by using a pulse laser process, the resistance conversion layer 43a inside the insulating layer 43b. It grows in the form of nanorods with diameters of tens of nanometers or less. For example, SrTiO 3, SrZrO 3, BaTiO 3 , BaZrO 3 or LaAlO 3 and so on and attached to the insulating oxide target as the transition metal oxide target in a process chamber, in the intermediate electrode 42 in a pulsed laser deposition memory structure 43 of When is formed, the transition metal oxide is grown in the form of nanorods in the insulating layer 43b. FIG. 7 is a view showing an image in which BZO (BaZrO 3 ) is formed in a nanorod structure in a YBCO (YBa 2 Cu 3 O 7 ) thin film by pulse laser deposition. Referring to FIG. 7, it can be seen that BZO is formed of a plurality of nanorod structures in a predetermined direction in the YBCO thin film. Thus, by such method, SrTiO 3, SrZrO 3, BaTiO 3, BaZrO 3 or LaAlO 3, such as a resistance conversion material in the oxide can be formed of a nano rod structure, each set of nano-rods in the unit memory structure, the memory element It can be formed as.

도 5c를 참조하면, 메모리 구조체(43) 상에 상부 전극(44)을 형성한다. 상부 전극(44)은 통상적인 반도체 소자의 전극으로 사용되는 전도성 물질인 금속 반도체 물질 또는 전도성 금속 화합물을 사용할 수 있다. 구체적으로, ZnO, In2O3, IrO2, RuO2 등 전도성 산화물, Si, GaAs, GaN, SiC 등의 반도체 물질, 혹은 백금(Pt), 텅스텐(W), 이리듐(Ir), 루세늄(Ru), 티타늄 나이트라이드(TiN), 탄탈륨 나이트라이드(TaN) 등의 단층 또는 다층으로 형성할 수 있다.Referring to FIG. 5C, an upper electrode 44 is formed on the memory structure 43. The upper electrode 44 may use a metal semiconductor material or a conductive metal compound, which is a conductive material used as an electrode of a conventional semiconductor device. Specifically, conductive oxides such as ZnO, In 2 O 3 , IrO 2 , RuO 2 , semiconductor materials such as Si, GaAs, GaN, SiC, or platinum (Pt), tungsten (W), iridium (Ir), ruthenium ( Ru), titanium nitride (TiN), tantalum nitride (TaN) and the like can be formed in a single layer or multiple layers.

도 7은 본 발명의 실시예에 의한 크로스 포인트형 저항성 메모리 어레이를 나타낸 도면이다. 7 is a diagram illustrating a cross point resistive memory array according to an exemplary embodiment of the present invention.

도 7을 참조하면, 일 방향으로 형성된 다수의 하부 전극(40)이 형성되어 있다. 그리고, 하부 전극(40) 상방에는 하부 전극(40)과 교차하며 다수의 상부 전극(44)이 형성되어 있다. 하부 전극(40) 및 상부 전극(44) 교차하는 영역의 하부 전극(40) 및 상부 전극(44) 사이에는 스위치(41) 중간 전극(42) 및 메모리 구조체(43)가 순차적으로 형성되어 있다. Referring to FIG. 7, a plurality of lower electrodes 40 formed in one direction are formed. In addition, a plurality of upper electrodes 44 are formed to intersect the lower electrode 40 above the lower electrode 40. The switch 41 middle electrode 42 and the memory structure 43 are sequentially formed between the lower electrode 40 and the upper electrode 44 in the region where the lower electrode 40 and the upper electrode 44 intersect.

하부 전극(40), 중간 전극(42) 및 상부 전극(44)은 통상적인 반도체 소자의 전극으로 사용되는 전도성 물질인 금속 반도체 물질 또는 전도성 금속 화합물을 사용할 수 있다. 구체적으로, ZnO, In2O3, IrO2, RuO2 등 전도성 산화물, Si, GaAs, GaN, SiC 등의 반도체 물질, 혹은 백금(Pt), 텅스텐(W), 이리듐(Ir), 루세늄(Ru), 티타늄 나이트라이드(TiN), 탄탈륨 나이트라이드(TaN) 등의 단층 또는 다층으로 형성할 수 있다. The lower electrode 40, the middle electrode 42, and the upper electrode 44 may use a metal semiconductor material or a conductive metal compound, which is a conductive material used as an electrode of a conventional semiconductor device. Specifically, conductive oxides such as ZnO, In 2 O 3 , IrO 2 , RuO 2 , semiconductor materials such as Si, GaAs, GaN, SiC, or platinum (Pt), tungsten (W), iridium (Ir), ruthenium ( Ru), titanium nitride (TiN), tantalum nitride (TaN) and the like can be formed in a single layer or multiple layers.

스위치(41)는 다이오드(diode), 바리스터(varistor), non-ohmic 소자 등을 사용하여 형성할 수 있다. The switch 41 may be formed using a diode, a varistor, a non-ohmic element, or the like.

저항 변환층(43a)은 전압 또는 극성에 따라 저항이 변화하는 저항 변환 특성 을 지닌 물질로 형성된 것으로, 전이 금속 산화물이나 PCMO, STO 등으로 형성시킨 것이다. 전이 금속 산화물을 예를 들면, Ni 산화물, Ti 산화물, Hf 산화물, Zr 산화물, Zn 산화물, Al 산화물, W 산화물, Co 산화물, Cu 산화물, Co 산화물, Nb 산화물, SrTi 산화물 등이 있다. 절연층(43b)은 SrTi 등의 산화물로 형성된 것이다. The resistance conversion layer 43a is formed of a material having resistance conversion characteristics in which resistance changes according to voltage or polarity, and is formed of a transition metal oxide, PCMO, STO, or the like. Examples of the transition metal oxide include Ni oxide, Ti oxide, Hf oxide, Zr oxide, Zn oxide, Al oxide, W oxide, Co oxide, Cu oxide, Co oxide, Nb oxide, SrTi oxide and the like. The insulating layer 43b is formed of an oxide such as SrTi.

도 7에 나타낸 바와 같이, 본 발명의 실시예에 의한 크로스 포인트형 저항성 메모리 어레이에서 나노로드 구조를 지닌 저항 변환층(43a)을 각 메모리 구조체 마다 하나만 설정하거나 또는 그 이상으로 임의로 설정할 수 있다. As shown in FIG. 7, in the cross-point resistive memory array according to the embodiment of the present invention, only one resistive conversion layer 43a having a nanorod structure may be set for each memory structure, or more arbitrarily.

상술한 바와 같은 실시예를 통해서, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면 본 발명의 기술적 사상에 의해 나노로드 구조를 저항 변환층을 포함하는 저항성 메모리 소자를 제조할 수 있을 것이다. 본 발명의 실시예에 의한 저항성 메모리 소자는 매트릭스 형태를 지닌 크로스 포인트형 메모리 소자로 형성할 수 있다. 본 발명의 범위는 설명된 실시예에 의하여 정하여 질 것이 아니고 특허 청구범위에 기재된 기술적 사상에 의해 정하여져야 한다.Through the above embodiments, those skilled in the art will be able to manufacture a resistive memory device including a resistive conversion layer having a nanorod structure according to the spirit of the present invention. The resistive memory device according to the embodiment of the present invention may be formed as a cross point memory device having a matrix form. The scope of the invention should not be defined by the described embodiments, but should be determined by the technical spirit described in the claims.

본 발명의 실시예에 의한 저항성 메모리 소자 및 그 제조 방법을 이용하면 다음과 같은 효과가 있다. Using the resistive memory device and the method of manufacturing the same according to an embodiment of the present invention has the following effects.

첫째, 저항 변환층을 나노로드 형태로 매우 좁은 폭을 지니도록 형성함으로써 메모리 소자의 구동 시 current path이 불규칙적으로 발생할 가능성을 감소시킴으로써 안정된 리셋 전류 특성을 지닌 저항성 메모리 소자를 제공할 수 있다. First, the resistive conversion layer may be formed to have a very narrow width in the form of nanorods, thereby reducing the possibility of irregular current paths when driving the memory device, thereby providing a resistive memory device having stable reset current characteristics.

둘째, 단위 메모리 구조체에 포함되는 나노로드 구조의 저항변환층을 한정하 여 임의로 메모리 소자의 집적도를 크게 향상시킬 수 있다. Second, by limiting the resistance conversion layer of the nanorod structure included in the unit memory structure, the integration degree of the memory device can be greatly improved.

Claims (12)

저항성 메모리 소자에 있어서, In a resistive memory device, 스위치 상에 형성된 돌출 구조를 지닌 중간 전극;An intermediate electrode having a protruding structure formed on the switch; 상기 중간 전극 상에 형성된 것으로 나노 로드 구조로 형성된 저항 변환층 및 저항 변환층 측부에 형성된 절연층을 포함하는 메모리 구조체;A memory structure formed on the intermediate electrode and including a resistance conversion layer formed of a nanorod structure and an insulating layer formed on a side of the resistance conversion layer; 상기 메모리 구조체 상에 형성된 상부 전극;을 포함하는 것을 특징으로 하는 저항성 메모리 소자.　The upper electrode formed on the memory structure; resistive memory device comprising a. 제 1항에 있어서, The method of claim 1, 상기 중간 전극 또는 상기 상부 전극은 ZnO, In2O3, IrO2, RuO2 등 전도성 산화물, Si, GaAs, GaN, SiC 등의 반도체 물질, 혹은 백금(Pt), 텅스텐(W), 이리듐(Ir), 루세늄(Ru), 티타늄 나이트라이드(TiN), 탄탈륨 나이트라이드(TaN) 중 적어도 어느 하나로 형성된 것을 특징으로 하는 저항성 메모리 소자.　The intermediate electrode or the upper electrode may be a conductive oxide such as ZnO, In 2 O 3 , IrO 2 , RuO 2 , a semiconductor material such as Si, GaAs, GaN, SiC, or platinum (Pt), tungsten (W), or iridium (Ir). ), Ruthenium (Ru), titanium nitride (TiN), tantalum nitride (TaN) is formed of at least one of a resistive memory device. 제 1항에 있어서,The method of claim 1, 상기 저항 변환층은 전이 금속 산화물이나 PCMO 또는 STO로 형성된 것을 특징으로 하는 저항성 메모리 소자.The resistive conversion layer is a resistive memory device, characterized in that formed of a transition metal oxide, PCMO or STO. 제 1항에 있어서, The method of claim 1, 상기 저항 변환층은 Ni 산화물, Ti 산화물, Hf 산화물, Zr 산화물, Zn 산화물, Al 산화물, W 산화물, Co 산화물, Cu 산화물, Co 산화물, Nb 산화물, SrTi 산화물로 형성된 것을 특징으로 하는 저항성 메모리 소자.The resistive conversion layer is formed of Ni oxide, Ti oxide, Hf oxide, Zr oxide, Zn oxide, Al oxide, W oxide, Co oxide, Cu oxide, Co oxide, Nb oxide, SrTi oxide. 제 1항에 있어서, The method of claim 1, 상기 절연층은 SrTiO3, SrZrO3, BaTiO3, BaZrO3 또는 LaAlO3 로 형성된 것을 특징으로 하는 저항성 메모리 소자.The resistive memory element, characterized in that the insulating layer is formed of SrTiO 3, SrZrO 3, BaTiO 3 , BaZrO 3 or LaAlO 3. 제 1항에 있어서,The method of claim 1, 상기 스위치는 다이오드(diode), 트랜지스터(transistor), 바리스터 또는 non-ohmic 소자인 것을 특징으로 하는 저항성 메모리 소자.And the switch is a diode, a transistor, a varistor, or a non-ohmic device. 저항성 메모리 소자의 제조 방법에 있어서, In the method of manufacturing the resistive memory element, (가) 스위치 상에 중간 전극을 형성하는 단계;(A) forming an intermediate electrode on the switch; (나) 상기 중간 전극 상에 펄스레이저 공정으로 나노 로드 구조의 저항 변환층 및 상기 저항 변환층 측부에 절연층을 포함하는 메모리 구조체를 형성하는 단계; 및 (B) forming a memory structure including a resistance conversion layer having a nanorod structure and an insulating layer on the side of the resistance conversion layer by a pulse laser process on the intermediate electrode; And (다) 상기 저항 변환층 및 절연층 상에 상부 전극을 형성하는 단계;를 포함 하는 것을 특징으로 하는 저항성 메모리 소자의 제조 방법.(C) forming an upper electrode on the resistance conversion layer and the insulating layer; manufacturing method of a resistive memory device comprising a. 제 7항에 있어서, 상기 메모리 구조체는 8. The apparatus of claim 7, wherein the memory structure is 절연 물질 및 저항 변환 물질을 공정 챔버 내에 타겟으로 장착시키는 단계; 및 Mounting an insulating material and a resistive conversion material as a target in the process chamber; And 펄스 플라즈마에 의해 상기 절연 물질 및 상기 저항 변환 물질을 상기 중간 전극 상에 증착시켜 나노 로드 구조의 저항 변환층과 상기 저항 변환층 측부의 절연층을 형성시키는 단계;를 포함하는 것을 특징으로 하는 저항성 메모리 소자의 제조 방법. And depositing the insulating material and the resistance conversion material on the intermediate electrode by a pulsed plasma to form a resistance conversion layer having a nanorod structure and an insulating layer on the side of the resistance conversion layer. Method of manufacturing the device. 제 8항에 있어서,The method of claim 8, 상기 절연 물질은 SrTiO3, SrZrO3, BaTiO3, BaZrO3 또는 LaAlO3 인 것을 특징으로 하는 저항성 메모리 소자의 제조 방법.The insulating material is SrTiO 3, SrZrO 3, BaTiO 3 , BaZrO 3 or LaAlO method of manufacturing a resistive memory element, characterized in that 3. 제 8항에 있어서, The method of claim 8, 상기 저항 변환 물질은 Ni 산화물, Ti 산화물, Hf 산화물, Zr 산화물, Zn 산화물, Al 산화물, W 산화물, Co 산화물, Cu 산화물, Co 산화물, Nb 산화물, SrTi 산화물, PCMO 중 어느 하나인 것을 특징으로 하는 저항성 메모리 소자의 제조 방법.The resistance conversion material is any one of Ni oxide, Ti oxide, Hf oxide, Zr oxide, Zn oxide, Al oxide, W oxide, Co oxide, Cu oxide, Co oxide, Nb oxide, SrTi oxide, PCMO Method of manufacturing resistive memory device. 제 8항에 있어서, The method of claim 8, 상기 중간 전극 또는 상기 상부 전극은 ZnO, In2O3, IrO2, RuO2 등 전도성 산화물, Si, GaAs, GaN, SiC 등의 반도체 물질, 혹은 백금(Pt), 텅스텐(W), 이리듐(Ir), 루세늄(Ru), 티타늄 나이트라이드(TiN), 탄탈륨 나이트라이드(TaN) 중 어느 하나로 형성하는 것을 특징으로 하는 저항성 메모리 소자의 제조 방법.The intermediate electrode or the upper electrode may be a conductive oxide such as ZnO, In 2 O 3 , IrO 2 , RuO 2 , a semiconductor material such as Si, GaAs, GaN, SiC, or platinum (Pt), tungsten (W), or iridium (Ir). ), Ruthenium (Ru), titanium nitride (TiN), tantalum nitride (TaN) of any one of the manufacturing method of the resistive memory device. 제 7항에 있어서,The method of claim 7, wherein 상기 스위치는 다이오드(diode), 트랜지스터(transistor), 바리스터 또는 non-ohmic 소자인 것을 특징으로 하는 저항성 메모리 소자의 제조 방법.And said switch is a diode, transistor, varistor or non-ohmic device.
KR1020070061876A 2007-06-22 2007-06-22 Resistive memory device and manufacturing method for the same KR20080112878A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070061876A KR20080112878A (en) 2007-06-22 2007-06-22 Resistive memory device and manufacturing method for the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070061876A KR20080112878A (en) 2007-06-22 2007-06-22 Resistive memory device and manufacturing method for the same

Publications (1)

Publication Number Publication Date
KR20080112878A true KR20080112878A (en) 2008-12-26

Family

ID=40370537

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070061876A KR20080112878A (en) 2007-06-22 2007-06-22 Resistive memory device and manufacturing method for the same

Country Status (1)

Country Link
KR (1) KR20080112878A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101007085B1 (en) * 2008-04-11 2011-01-10 광주과학기술원 Resistance RAM having metal oxide electrode and method for operating the same
KR101113014B1 (en) * 2010-06-15 2012-02-27 서울대학교산학협력단 Rram device having spacer structure and fabrication method thereof
US9130153B2 (en) 2013-04-05 2015-09-08 SK Hynix Inc. Semiconductor device and electronic device including the same

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101007085B1 (en) * 2008-04-11 2011-01-10 광주과학기술원 Resistance RAM having metal oxide electrode and method for operating the same
KR101113014B1 (en) * 2010-06-15 2012-02-27 서울대학교산학협력단 Rram device having spacer structure and fabrication method thereof
US9130153B2 (en) 2013-04-05 2015-09-08 SK Hynix Inc. Semiconductor device and electronic device including the same
US9385311B2 (en) 2013-04-05 2016-07-05 SK Hynix Inc. Semiconductor device and electronic device including the same

Similar Documents

Publication Publication Date Title
JP5154138B2 (en) Variable resistance random access memory device with n + interface layer
KR101783086B1 (en) Composition of memory cell with resistance-switching layers
US8525142B2 (en) Non-volatile variable resistance memory device and method of fabricating the same
US8125021B2 (en) Non-volatile memory devices including variable resistance material
JP4938493B2 (en) Nonvolatile memory device using two oxide layers
EP2583324B1 (en) Memory cell with resistance-switching layers including breakdown layer
US8274067B2 (en) Memory devices and methods of manufacturing the same
US20090302315A1 (en) Resistive random access memory
US20080278989A1 (en) Resistive memory device and method of manufacturing the same
WO2013141904A1 (en) Rram cell with a resistance switching material being a local protective resistor
JP5648126B2 (en) Resistance change element and manufacturing method thereof
KR20130126325A (en) Resistance variable memory device and method for fabricating the same
KR20080112878A (en) Resistive memory device and manufacturing method for the same
JP2007335869A (en) NONVOLATILE VARIABLE RESISTANCE MEMORY DEVICE INCLUDING Cu2O
US20160225823A1 (en) Switching resistance memory devices with interfacial channels
KR101787751B1 (en) Resistive RAM of having Ohmic Contact Layer

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid