KR20080112088A

KR20080112088A - 인터리빙 수행 방법

Info

Publication number: KR20080112088A
Application number: KR1020080011202A
Authority: KR
Inventors: 강승현; 오민석; 이영섭; 석지애; 정재훈; 김소연; 정지욱
Original assignee: 엘지전자 주식회사
Priority date: 2007-06-20
Filing date: 2008-02-04
Publication date: 2008-12-24
Also published as: WO2008156335A2; US8443268B2; WO2008156335A3; US20110060970A1; KR101435830B1

Abstract

본 발명의 일 양상에 따르는 인터리빙 수행 방법은, 입력 데이터열에 대해 BRO(Bit Reverse Ordering) 연산을 이용하여 인터리빙을 수행하는 방법에 관한 것으로서, 입력 데이터열의 각 비트를 입력 순서에 따라 메모리 행렬의 행 방향으로 기록한다. N_r을 상기 메모리 행렬에서 데이터 비트가 기록된 행의 개수라 할 때, 2^R-1＜N_r≤2^R 을 만족하는 R에 대하여 각 행의 인덱스에 R 비트 BRO 연산을 통해 행 퍼뮤테이션을 수행한다. 행 퍼뮤테이션 수행 후에는 일정 조건을 만족하는 행에 대해 프루닝을 수행한다. 그 다음으로 열 인덱스에 대한 BRO 연산을 이용하여 열 퍼뮤테이션을 수행하고, 상기 열 퍼뮤테이션이 수행된 메모리 행렬의 열 방향으로 각 비트를 읽어 출력한다.

인터리빙, BRO, 프루닝, 메모리 행렬

Description

인터리빙 수행 방법 {Method of performing interleaving}

본 발명은 인터리빙 수행 방법에 관한 것으로서, 보다 상세하게는, 입력 데이터열에 대해 BRO(Bit Reverse Ordering) 연산을 이용하여 인터리빙을 수행하는 방법에 관한 것이다.

무선 통신 시스템의 송신단에서는 인터리빙 방법을 사용하여 데이터열을 입력 순서대로 연속적으로 보내지 않고 특정 패턴으로 순서를 바꿔서 보낸다. 인터리빙에 의해 무선 링크 상에서 자주 발생하는 버스트 에러(burst error)를 랜덤 에러(random error)로 변경할 수 있다. 즉, 무선 통신 시스템에서 페이딩(fading)에 의해 전송 데이터의 일부분을 한꺼번에 잃어버리는 경우가 종종 발생하는데, 연속적인 데이터를 한꺼번에 잃어버리면 아무리 좋은 에러 정정 코드를 사용한다 하더라도 이 에러를 복구할 수 없다. 반면, 전송 데이터의 시퀀스 중 에러 비트가 드문드문 산재되어 있을 경우는 컨볼루션 코드(convolution code), 터보 코드(turbo code), LDPC(Lowe Density Parity Check) 코드 등과 같은 에러 정정 코드를 사용하여 에러를 정정할 수 있다. 현재 일반적으로 사용되고 있는 무선 통신 시스템에서는 컨볼루션 코딩이나 터보 코딩을 사용하므로 랜덤 에러를 정정할 수 있다. 따라 서, 인터리빙 방법을 사용하여 버스트 에러를 랜덤 에러화시킬 필요가 있다.

인터리빙은 데이터열(data sequence)을 메모리에 기록 했다가(write) 미리 정해진 규칙에 따라 순서를 다르게 하여 다시 읽어드리는(read) 과정을 의미하므로, 메모리 쓰기 주소(write address) 및 메모리 읽기 주소(read address)의 발생 과정을 필요로 한다.

인터리빙을 위한 읽기 주소 발생 방법 중 하나로서 BRO(Bit Reverse Ordering) 기법이 사용된다. BRO 기법이란 10 진수인 숫자를 M 비트의 2 진수로 변환한 후 전체 M 비트에 대해서 MSB를 LSB로, LSB를 MSB로 그 순서를 뒤집은 뒤에 다시 10진수로 변환하는 연산 기법을 말한다. 예를 들어, 십진수 3을 5 비트 BRO 연산(M=5)에 의해 변환하는 순서는 다음과 같다. 먼저 3을 5비트의 2 진수로 변환하면 '00011'이 된다. '00011'의 비트 순서를 거꾸로 변경하면(reverse ordering) '11000'이 되고, 이를 10 진수로 변환하면 24가 된다. 따라서 10 진수 3의 5 비트 BRO 연산 결과는 24가 된다. 이와 같이 BRO 연산을 이용하여 쓰기 주소를 읽기 주소로 변환한 후 읽기 주소 순서를 이용하여 데이터열을 출력하면 데이터열의 순서가 변경되므로 인터리빙을 수행할 수 있다.

수학식 1은 인터리빙 폭(interleaving depth), 즉 인터리빙되는 인덱스 셋(0,1,2,..., L-1)의 크기 L이 2^M인 경우의 M 비트 BRO 인터리빙 결과를 일반적으로 표현한 것이다. 여기서, BRO(i, M)은 10진수 i에 대한 M 비트 BRO 연산 결과를 나타낸다.

j= π(i) = BRO(i,M), i= 0, 1, 2, ... , L-1

인터리빙 폭 L이 2^M-1보다 크고 2^M보다 작은 경우에는 0 ~ (2^M-1)까지의 인덱스에 대해서 M 비트 BRO 연산을 하고 L 보다 크거나 같은 인덱스는 프루닝(pruning)하는 방법에 의해 인터리빙을 수행한다. 다음은 L이 2^M-1<L<2^M일 때 프루닝을 이용하여 M 비트 BRO 연산에 의해 인터리빙을 수행하는 알고리즘을 나타낸다.

i = 0

for m=0 to 2^M-1

B = BRO(m , M ) // M- bits BRO 연산

if B < L // B가 L보다 작은 경우에만,

π(i) = B // B를 i의 BRO interleaving 결과로 사용함

i= i+1

end if

end for

m	B= BRO(m,5)	i	j= π(i)
0	0	0	0
1	16	1	16
2	8	2	8
3	24	(pruning)
4	4	3	4
5	20	4	20
6	12	5	12
7	28	(pruning)
8	2	6	2
9	18	7	18
10	10	8	10
11	26	(pruning)
12	6	9	6
13	22	10	22
14	14	11	14
15	30	(pruning)
16	1	12	1
17	17	13	17
18	9	14	9
19	25	(pruning)
20	5	15	5
21	21	16	21
22	13	17	13
23	29	(pruning)
24	3	18	3
25	19	19	19
26	11	20	11
27	27	(pruning)
28	7	21	7
29	23	22	23
30	15	23	15
31	31	(pruning)

표 1은 L=24일 때 5 비트 BRO 연산과 프루닝을 이용한 인터리빙을 위한 읽기 주소 발생 결과를 나타낸 것이다. L=24인 경우, L이 2⁴< L <2⁵이므로 M=5인 5 비트 BRO 연산을 사용하며 5 비트 BRO 연산 결과가 24보다 크거나 같으면 프루닝한다. 표 1에서, 인덱스 i의 순서대로 비트를 출력함으로써 인터리빙이 수행될 수 있다.

0~2^M-1까지 2^M개 10 진수에 대한 BRO 연산 결과 중에 L 개를 인터리빙에 사용하는 경우 결과적으로 2^M-L개의 BRO 연산 결과를 프루닝 해야 한다. 따라서 2^M-1<L≤2^M 에 대한 M 비트 BRO 인터리빙의 최대 프루닝 회수는 2^M-1이며, 또한 M이 커질 수록 프루닝 회수가 증가한다. 프루닝 회수가 증가하게 되면 시스템의 성능 저하 및 부가적인 복잡도를 유발하는 문제점이 있다.

본 발명은 상기한 바와 같은 종래기술의 문제점을 해결하기 위해 안출된 것으로서, 본 발명의 목적은 시스템 성능을 개선시키고 복잡도를 줄일 수 있는 인터리빙 방법을 제공하는 것이다.

본 발명에 의하면 BRO 연산을 이용한 인터리빙 수행 시에 프루닝 회수를 줄일 수 있고, 이에 따라 시스템의 성능을 개선시키고 복잡도를 줄일 수 있는 효과가 있다.

이하에서 도면을 참조하여 설명되는 본 발명의 바람직한 실시예에 의해 본 발명의 구성, 작용 및 다른 특징들이 용이하게 이해될 수 있을 것이다.

도 1은 CDMA-2000 시스템의 송신단이 F-PDCH(Forward Packet Data Channel)을 통해 수신단으로 데이터를 전송하기 위해 채널 인터리빙을 수행하는 과정을 설명하기 위한 블록 구성도이다. 도 1에서, 채널 부호화기(channel encoder, 도면 미도시)로부터 출력된 심볼은 5개의 서브블록(subblock)으로 디멀티플렉싱(demultiplexing)되어 각 서브블록 인터리버(subblock interleaver)에 입력되고, 입력된 데이터열(data sequence)를 각 서브블록 인터리버에서 출력된 데이터열을 심볼(symbol) 단위로 그룹핑(grouping)함으로써 최종적으로 채널 인터리빙된 데이터열이 출력된다.

도 2는 본 발명의 일 실시예에 따른 인터리빙 방법의 절차 흐름도이다. 도 2의 실시예는 도 1의 각 서브블록 인터리버에서 서브블록을 입력받아 인터리빙을 수행하는 과정을 설명하기 위한 것이다.

도 2를 참조하면, 특정 서브블록 인터리버에 서브블록이 입력된다[S21]. 상기 서브블록은 터보 코딩, 컨볼루션 코딩 또는 LDPC(Low Density Parity Check) 코딩 등과 같은 채널 부호화를 수행하는 채널 부호화기로부터 출력된 데이터열의 일부 또는 전부를 포함할 수 있다. 예를 들어, 터보 코딩 기법에 의해 채널 부호화가 수행될 경우 코드워드(codeword)는 정보어 부분(information part), 제1 패리티 부분(parity part) 및 제2 패리티 부분으로 구성되는데, 각 부분 전체 또는 그 일부 가 상기 서브블록을 구성할 수 있다. 또는 각 부분에 에러 검출을 위한 CRC 코드 비트들을 추가함으로써 상기 서브블록을 구성하는 것도 가능하다. 상기 서브블록의 크기(L), 즉 상기 서브블록을 구성하는 데이터열의 길이는 가변적이며, 그 최대 크기(L_max)는 32임을 가정한다. 32는 설명의 편의상 비교적 작은 숫자로 선택된 것으로서 실제 시스템에서는 훨씬 큰 크기의 서브블록이 사용될 것이다. 상기 서브블록 인터리버에 입력되는 서브블록의 크기는 26임을 가정한다.

상기 서브블록 인터리버에 입력된 서브블록은 인터리빙을 위한 메모리에 행 방향으로(row by row) 순차적으로 기록된다[S22]. 상기 메모리는 행의 개수 N_R 및 열 개수 N_C 를 갖는 행렬의 형태로 구성된다. 상기 열 개수 N_C 는 2의 지수 승인 값(N_C=2^C)을 갖는 것이 바람직하다. 본 실시예에서 C 값은 2이고, N_C=4이다. 상기 행의 개수 N_R은 상기 서브블록의 최대 크기 L_max를 고려하여 8인 것을 가정한다. 여기서, 상기 행의 개수 N_R 및 열 개수 N_C 상기 값들 이외에 다른 값들로 선택될 수 있음은 자명하다.

표 2는 크기 L이 26인 서브블록이 상기 서브블록 인터리버에 입력되어 메모리 행렬에 기록된 것을 나타낸 것이다. 메모리에서 데이터 비트가 기록되지 않는 어드레스(address)에는 더미 비트들이 기록된다.

	0	1	2	3
0	0	1	2	3
1	4	5	6	7
2	8	9	10	11
3	12	13	14	15
4	16	17	18	19
5	20	21	22	23
6	24	25	dummy	dummy
7	dummy	dummy	dummy	dummy

표 2에서, 첫 번째 행은 각 열의 인덱스를 포함하고, 첫 번째 열은 각 행의 인덱스를 포함한다. 나머지 값들은 상기 행렬에 기록되는 각 비트의 인덱스를 의미한다.

도 2에서, 상기 서브블록이 상기 행렬에 기록된 후에는 2^R-1＜N_r≤2^R 을 만족하는 R에 대하여 각 행의 인덱스에 대해 R 비트 BRO 연산을 하여 행 퍼뮤테이션(row permutation)을 수행하고 각 행의 인덱스에 대한 BRO 연산 결과가 N_r보다 크거나 같은 행에 대해 프루닝을 수행한다[S23]. 여기서, N_r은 상기 행렬에서 데이터 비트가 실제로 기록된 행의 개수를 의미하고, 다음의 수학식 2에 의해 구할 수 있다.

표 2에서는 N_r은 7이므로 R 값은 3이 된다. 따라서, 각 행의 인덱스에 대해 3 비트 BRO 연산을 수행한 결과인 행 퍼뮤테이션 패턴은 {0, 4, 2, 6, 1, 5, 3, 7} 이 된다. 표 3은 구해진 행 퍼뮤테이션 패턴에 따라 행 퍼뮤테이션을 수행한 결과를 나타낸다.

	0	1	2	3
0	0	1	2	3
4	16	17	18	19
2	8	9	10	11
6	24	25	dummy	dummy
1	4	5	6	7
5	20	21	22	23
3	12	13	14	15
7	dummy	dummy	dummy	dummy

표 3에서 각 행의 인덱스에 대해 3 비트 BRO 연산을 수행한 결과값이 N_r, 즉 7 이상인 행에 대해서는 프루닝을 수행한다[S23]. 그 결과는 다음의 표 4와 같다.

	0	1	2	3
0	0	1	2	3
4	16	17	18	19
2	8	9	10	11
6	24	25	dummy	dummy
1	4	5	6	7
5	20	21	22	23
3	12	13	14	15

도 2에서, 행 퍼뮤테이션 및 프루닝을 수행한 후에는, 열 인덱스에 대한 C, 즉 2 비트 BRO 연산을 이용하여 열 퍼뮤테이션을 수행한다[S24]. 열 인덱스에 대한 2 비트 BRO 연산을 수행한 결과인 열 퍼뮤테이션 패턴은 {0, 2, 1, 3}이 되고, 이에 따라 열 퍼뮤테이션을 수행한 결과는 다음의 표 5와 같다.

	0	2	1	3
0	0	2	1	3
4	16	18	17	19
2	8	10	9	11
6	24	dummy	25	dummy
1	4	6	5	7
5	20	22	21	23
3	12	14	13	15

열 퍼뮤테이션 수행 후에는 상기 행렬에 기록된 데이터열을 열 방향으로(column by column)으로 순차적으로 읽어 출력한다[S25]. 이때, 더미 비트들에 대해서는 프루닝을 수행한다. 표 1의 결과와 비교했을 때, 상기 행 퍼뮤테이션 과정에서 이미 특정 조건을 만족하는 행을 프루닝했기 때문에 메모리로부터 데이터 비트들을 읽는 과정에서는 프루닝 회수가 훨씬 줄어드는 것을 확인할 수 있다. 이에 따라 시스템 성능을 개선시키고 복잡도를 줄일 수 있다.

도 2의 실시예는 블록 인터리빙 시에 메모리에 행 방향으로 데이터열의 각 비트를 순차적으로 기록하고 행 퍼뮤테이션과 프루닝 및 열 퍼뮤테이션 수행 후에 상기 메모리로부터 열 방향으로 순차적으로 데이터열을 읽어 출력하는 예이다. 다른 예로서, 메모리에 열 방향으로 데이터열을 기록하고, 열 퍼뮤테이션과 프루닝 및 행 퍼뮤테이션을 수행한 후에 행 방향으로 순차적으로 데이터열을 읽어 출력하는 실시예를 고려할 수 있다. 이 경우에는, 메모리는 행의 행의 개수 N_R 이 2의 지수 승인 값(N_R=2^R)이고, 열 개수는 N_C인 행렬의 형태로 구성된다. 또한, 2^C-1＜N_c≤2^C 을 만족하는 C에 대하여 각 행의 인덱스에 대해 R 비트 BRO 연산을 하여 행 퍼뮤테이션(row permutation)을 수행하고 각 행의 인덱스에 대한 BRO 연산 결과가 N_c보다 크거나 같은 행에 대해 프루닝을 수행한다. 여기서, N_c는 메모리 행렬에서 데이터 비트가 실제로 기록되는 열의 개수를 의미한다. 열 퍼뮤테이션 및 프루닝을 수행한 후에는, 행 인덱스에 대한 R 비트 BRO 연산을 이용하여 행 퍼뮤테이션을 수행한다.

도 3은 본 발명의 다른 실시예에 따른 인터리빙 수행 방법을 설명하기 위한 도면이다. 도 3의 실시예는 본 발명의 기술적 특징을 3GPP LTE(Long Term Evolution) 시스템의 송신측에 적용한 예로서, 도 3은 상기 송신측의 일부만을 도시한 블록 구성도이다.

도 3을 참조하면, 터보 인코더(31)에 입력된 데이터열은 상기 터보 인코더(31)에 의해 인코딩되어 정보어 비트열(systematic stream, S), 제1 패리티 비트열(P₁) 및 제2 패리티 비트열(P₂)의 세 부분으로 나누어 출력된다. 상기 터보 인코더(31)로부터 출력된 각 비트열은 각 서브블록 인터리버(32a, 32b, 32c)에 입력된다. 상기 각 서브블록 인터리버(32a, 32b, 32c)는 입력된 각 비트열에 대해 이하에서 설명되는 본 발명의 실시예에 따라 인터리빙을 수행한다. 상기 각 서브블록 인터리버(32a, 32b, 32c)로부터 출력된 데이터열들은 정해진 순서에 따라 순환 버퍼(circular buffer, 33)에 저장된다. 도 3에서, 상기 각 서브블록 인터리버(32a, 32b, 32c)는 각각 별도의 구성요소로 도시되었으나 하나의 서브블록 인터리버로 구성하여 각 입력 데이터열에 대해 순차적으로 인터리빙을 수행하도록 구성하는 것도 가능하다.

상기 터보 인코더(31) 내부의 터보 인터리버의 인터리빙 크기(interleaving size)를 K_QPP라 할 경우 상기 터보 인코더(31)로부터 출력되는 정보어 비트열, 제1 패리티 비트열 및 상기 제2 패리티 비트열 각각의 길이(K_s)는 K_QPP+4가 된다. 이때, "4"는 상기 터보 인코더(31)에 의해 추가되는 테일 비트들(tail bits)이다. 3GPP LTE 시스템에서 사용되는 K_QPP 값은 8의 배수이므로 K_s 값은 4의 배수이다. 상기 각 서브블록 인터리버(32a, 32b, 32c)의 메모리 행렬의 열의 개수(N_c)를 4로 할 경우 상기 메모리 행렬에서 데이터가 기록되는 행의 개수(N_r)는 K_s/4가 된다. 보다 일반적인 개념에서 볼 때, 서브블록 인터리버에 입력되는 데이터열의 크기가 상기 서브블록 인터리버 메모리 행렬의 열의 개수 및/또는 행의 개수의 정수배가 되도록 설정하는 것이 바람직하다.

이하에서 상기 정보어 비트열이 입력되는 서브블록 인터리버(32a)에 의해 수행되는 인터리빙 과정을 보다 구체적으로 설명한다. 이하의 설명은 상기 제1 패리티 비트열 및 제2 패리티 비트열이 각각 입력되는 서브블록 인터리버(32b, 32c)에 의한 인터리빙 과정에 동일하게 적용될 수 있다. 상기 인터리빙 과정에서 도 2에 도시된 절차가 적용될 수 있다.

상기 서브블록 인터리버(32a)에 입력된 상기 정보어 비트열은 상기 서브블록 인터리버(32a)의 메모리 행렬의 행 방향으로 순차적으로 기록된다. 상기 메모리 행렬에 상기 정보어 비트열이 기록된 후, 각 행의 인덱스에 대해 M 비트 BRO 연산에 의해 행 퍼뮤테이션 패턴(row permutation pattern)을 구하고, 그 결과에 따라 행 퍼뮤테이션을 수행한다. 여기서, 상기 파라미터 M은 다음의 알고리즘에 의해 입력되는 정보어 비트열의 길이에 따라 가변적으로 산출될 수 있다.

M=0

while N_r＞2^M

M=M+1

end while

상기 파라미터 M은 K_QPP의 최대값을 고려하여 특정 값(M_max)으로 고정될 수 있다. 예를 들어, 현재 LTE 시스템에서 사용되는 K_QPP의 최대값은 6144이므로 상기 서브블록 인터리버(32a)에 입력되는 정보어 비트열의 최대 길이는 6148이 된다. 상기 서브블록 인터리버(32a)의 메모리 행렬의 열의 개수가 4임을 고려할 때, 길이가 6148인 데이터열을 수용할 수 있는 상기 메모리 행렬의 행의 개수는 1537이 되고, 이 값에 대응되는 상기 파라미터 M, 즉 M_max는 11이 된다. 이 예에서, 상기 파라미터 M 값을 11로 고정하면 상기 서브블록 인터리버(32a)에 입력되는 정보어 비트열의 길이가 6148보다 작은 경우 행 퍼뮤테이션 과정에서 프루닝을 수행한다. 다음은 M 비트 BRO 연산 및 행 퍼뮤테이션 과정을 알고리즘에 의해 설명한 것이다.

i=0

for m=0 to 2^M-1

B=BRO(m, M) --M- bits BRO 연산

if B＜N_r --B가 N _r 값을 초과하는지 체크, 초과하면 프루닝

π_r(i)=B --행 퍼뮤테이션

i=i+1

end if

end for

상기 서브블록 인터리버(32a)는 행 퍼뮤테이션을 수행한 후에 열 퍼뮤테이션을 수행한다. 상기 메모리 행렬의 열의 크기는 4이므로 각 열 인덱스(i)에 대한 열 퍼뮤테이션 패턴 π_c(i)는 다음과 같이 표현될 수 있다.

π_c(i)={0, 1, 2, 3}, i=0, 1, 2, 3

열 퍼뮤테이션은 상기 열 퍼뮤테이션 패턴에 따라 열의 순서를 변경함으로써 수행된다. 이상의 예에서는 행 퍼뮤테이션을 수행한 후에 열 퍼뮤테이션을 수행하였으나, 그 순서는 변경될 수 있다. 즉, 열 퍼뮤테이션을 수행한 후에 행 퍼뮤테이션을 수행하더라도 동일한 결과를 얻을 수 있다.

열 퍼뮤테이션 수행 후에 상기 서브블록 인터리버(32a)는 상기 행렬에 기록된 데이터열을 열 방향으로(column by column)으로 순차적으로 읽어 출력한다.

상기 서브블록 인터리버(32a)에 의해 수행되는 인터리빙의 전체 과정을 알고리즘에 의해 표현하면 다음과 같다.

for i=0 to K_s-1

P_c=π_c(floor(i/N_r)) -- Column permutation

P_r=π_r(mod(i, N_r)) -- Row permutation

π(i)=4*P_r+P_c -- Column by column reading

end for

상기 알고리즘에서 π(i)가 상기 서브블록 인터리버(32a)에 입력되는 정보어 비트열의 각 비트의 인덱스에 대한 서브블록 인터리빙 패턴이 된다.

상기 제1 패리티 비트열 및 제2 패리티 비트열에 대해서도 상기한 바와 같은 인터리빙 과정이 적용될 수 있다. 다만, 상기 제2 패리티 비트열에 대한 인터리빙 수행 시에는 옵셋 값 δ이 사용될 수 있다.

인터리빙 종료 후에는 상기 서브블록 인터리버(32a)로부터 출력된 정보어 비트열이 상기 순환 버퍼(33)에 먼저 저장되고, 상기 서브블록 인터리버(32b) 및 상기 서브블록 인터리버(32c)로부터 출력된 상기 제1 패리티 비트열과 상기 제2 패리티 비트열이 인터레이싱된 비트열(interlaced version)이 그 다음 저장된다.

상기 순환 버퍼(33)에 저장된 비트열은 하이브리드 자동 재전송 요구(Hybrid Auto Repeat Request, HARQ) 방식에 따라 수신측으로 전송된다. 즉, 상기 순환 버퍼(33)로부터 출력되어 상기 수신측으로 전송된 패킷에 대한 응답으로 NACK이 수신된 경우, 다음 번 RV(Redundancy Version)의 패킷을 상기 수신측으로 재전송한다. HARQ 방식에 의한 최대 재전송 가능 회수가 4라고 가정하면, 상기 순환 버퍼(33)에는 네 개의 RV에 따른 패킷들이 저장되고, 이때 각 RV는 대응하는 패킷의 시작 위치를 나타낸다. 상기 순환 버퍼(33) 내에서 각 패킷은 동일한 간격을 두고 위치한다.

높은 코드 레이트(high code rate)에서의 터보 인코딩 성능을 개선시키기 위해서 HARQ 방식에 따른 초기 패킷 전송 시에 정보어 비트열에 대해 펑쳐링(puncturing)을 수행할 수 있다. 상기 시스템 비트열에 대한 펑쳐링은 상기 순환 버퍼(33)에서 최초의 σ 비트들을 전송에서 제외시킴으로써(skipping) 수행될 수 있다. 예를 들어, 상기 파라미터 σ는 다음의 수학식 3에 의해 산출될 수 있다.

σ=floor(K_s/0.05)

상기 순환 버퍼(33) 내에서 각 패킷의 시작 위치(S_i), 즉 각 RV는 다음의 수학식 4에 의해 산출될 수 있다.

S_i=i*3*N_r+σ, i=0, 1, 2, 3

도 3에 의한 실시예에 따른 서브블록 인터리버는 인터리빙 수행 시에 프루닝을 위한 더비 비트들을 추가하고 제거하는 과정이 없기 때문에 가상 순환 버퍼(virtual circular buffer, VCB) 개념에 쉽게 적용될 수 있다.

이상에서 설명된 실시예들은 본 발명의 구성요소들과 특징들이 소정 형태로 결합된 것들이다. 각 구성요소 또는 특징은 별도의 명시적 언급이 없는 한 선택적인 것으로 고려되어야 한다. 각 구성요소 또는 특징은 다른 구성요소나 특징과 결 합되지 않은 형태로 실시될 수 있다. 또한, 일부 구성요소들 및/또는 특징들을 결합하여 본 발명의 실시예를 구성하는 것도 가능하다. 본 발명의 실시예들에서 설명되는 동작들의 순서는 변경될 수 있다. 어느 실시예의 일부 구성이나 특징은 다른 실시예에 포함될 수 있고, 또는 다른 실시예의 대응하는 구성 또는 특징과 교체될 수 있다. 특허청구범위에서 명시적인 인용 관계가 있지 않은 청구항들을 결합하여 실시예를 구성하거나 출원 후의 보정에 의해 새로운 청구항으로 포함시킬 수 있음은 자명하다.

본 발명에 따른 실시예는 다양한 수단, 예를 들어, 하드웨어, 펌웨어(firmware), 소프트웨어 또는 그것들의 결합 등에 의해 구현될 수 있다. 하드웨어에 의한 구현의 경우, 본 발명의 일 실시예에 따른 무선 통신 시스템에서의 하향링크 데이터 전송 방법은 하나 또는 그 이상의 ASICs(application specific integrated circuits), DSPs(digital signal processors), DSPDs(digital signal processing devices), PLDs(programmable logic devices), FPGAs(field programmable gate arrays), 프로세서, 콘트롤러, 마이크로 콘트롤러, 마이크로 프로세서 등에 의해 구현될 수 있다.

펌웨어나 소프트웨어에 의한 구현의 경우, 본 발명의 일 실시예에 따른 무선 통신 시스템에서의 하향링크 데이터 전송 방법은 이상에서 설명된 기능 또는 동작들을 수행하는 모듈, 절차, 함수 등의 형태로 구현될 수 있다. 소프트웨어 코드는 메모리 유닛에 저장되어 프로세서에 의해 구동될 수 있다. 상기 메모리 유닛은 상기 프로세서 내부 또는 외부에 위치하여, 이미 공지된 다양한 수단에 의해 상기 프 로세서와 데이터를 주고 받을 수 있다.

본 발명은 본 발명의 정신 및 필수적 특징을 벗어나지 않는 범위에서 다른 특정한 형태로 구체화될 수 있음은 당업자에게 자명하다. 따라서, 상기의 상세한 설명은 모든 면에서 제한적으로 해석되어서는 아니되고 예시적인 것으로 고려되어야 한다. 본 발명의 범위는 첨부된 청구항의 합리적 해석에 의해 결정되어야 하고, 본 발명의 등가적 범위 내에서의 모든 변경은 본 발명의 범위에 포함된다.

도 1은 CDMA-2000 시스템의 송신단이 F-PDCH을 통해 수신단으로 데이터를 전송하기 위해 채널 인터리빙을 수행하는 과정을 설명하기 위한 블록 구성도이다.

도 2는 본 발명의 일 실시예에 따른 인터리빙 방법의 절차 흐름도이다.

도 3은 본 발명의 다른 실시예에 따른 인터리빙 수행 방법을 설명하기 위한 도면이다.

Claims

입력 데이터열에 대해 BRO(Bit Reverse Ordering) 연산을 이용하여 인터리빙을 수행하는 방법에 있어서,

입력 데이터열의 각 비트를 입력 순서에 따라 메모리 행렬의 행 방향으로 기록하는 단계;

N_r을 상기 메모리 행렬에서 데이터 비트가 기록된 행의 개수라 할 때, 2^R-1＜N_r≤2^R 을 만족하는 R에 대하여 각 행의 인덱스에 R 비트 BRO 연산을 통해 행 퍼뮤테이션을 수행하는 단계;

일정 조건을 만족하는 행을 프루닝(pruning)하는 단계;

열 인덱스에 대한 BRO 연산을 이용하여 열 퍼뮤테이션을 수행하는 단계; 및

상기 열 퍼뮤테이션이 수행된 메모리 행렬의 열 방향으로 각 비트를 읽어 출력하는 단계를 포함하는, 인터리빙 수행 방법.
제1항에 있어서,

상기 일정 조건은 각 행의 인덱스에 대한 BRO 연산 결과가 N_r보다 크거나 같은지에 관한 조건인 것을 특징으로 하는, 인터리빙 수행 방법.
제1항에 있어서,

상기 메모리 행렬의 열(column) 개수 N_c는 2의 지수 승인 값(N_c=2^C)인 것을 특징으로 하는, 인터리빙 수행 방법.
제3항에 있어서,

상기 열 퍼뮤테이션 수행 시에 각 열 인덱스에 대해 C 비트 BRO 연산을 수행하는 것을 특징으로 하는, 인터리빙 수행 방법.
제1항에 있어서,

상기 메모리 행렬의 열 방향으로 각 비트를 읽어 출력하는 단계에서 데이터 비트가 기록되지 않거나 더미 비트가 기록된 어드레스는 프루닝하는 것을 특징으로 하는, 인터리빙 수행 방법.
상기 제3항에 있어서,

상기 입력 데이터열의 길이는 상기 메모리 행렬의 열 개수 N_c의 정수배인 것을 특징으로 하는, 인터리빙 수행 방법.
제1항에 있어서,

상기 파라미터 R은 상기 입력 데이터열의 최대 길이에 대응하는 값으로 고정 되는 것을 특징으로 하는, 인터리빙 수행 방법.
제1항에 있어서,

상기 입력 데이터열은 터보 인코더로부터 출력된 정보어 비트열, 제1 패리티 비트열 및 제2 패리티 비트열 중 어느 하나인 것을 특징으로 하는, 인터리빙 수행 방법.