KR20080107589A - Flip chip package - Google Patents

Flip chip package Download PDF

Info

Publication number
KR20080107589A
KR20080107589A KR1020070055524A KR20070055524A KR20080107589A KR 20080107589 A KR20080107589 A KR 20080107589A KR 1020070055524 A KR1020070055524 A KR 1020070055524A KR 20070055524 A KR20070055524 A KR 20070055524A KR 20080107589 A KR20080107589 A KR 20080107589A
Authority
KR
South Korea
Prior art keywords
flip chip
substrate
bumps
pads
bump
Prior art date
Application number
KR1020070055524A
Other languages
Korean (ko)
Inventor
김은경
김성동
안효석
장동영
Original Assignee
서울산업대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 서울산업대학교 산학협력단 filed Critical 서울산업대학교 산학협력단
Priority to KR1020070055524A priority Critical patent/KR20080107589A/en
Publication of KR20080107589A publication Critical patent/KR20080107589A/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)

Abstract

A flip chip package is provided to maintain the exact alignment of the bump and the conductive pad by the attractive force. A flip chip package comprises the flip chip(10), and the substrate(20). The flip chip comprises the metal wiring and the bump electrically connected to the metal wiring. The substrate is electrically connected to the terminal. The substrate has bumps(11,12) which correspond to the flip chip and conductive pads(21,22) which are bonded to the flip chip. At least two bump and the pads of the substrate have the opposite polarity, so that the attractive force is exist between the bump and the pad.

Description

플립 칩 패키지{Flip chip package}Flip chip package

도 1a 내지 도 1c는 플립 칩 패키지의 개략적인 단면도로서, 플립 칩을 기판 상에 실장하는 일반적인 과정을 순차적으로 도시한 도면.1A to 1C are schematic cross-sectional views of a flip chip package, sequentially illustrating a general process of mounting a flip chip on a substrate.

도 2는 도 1a 내지 도 1c의 과정을 통하여 기판에 실장된 플립 칩이 오정렬된 상태를 도시한 플립 칩 패키지의 개략적인 단면도.FIG. 2 is a schematic cross-sectional view of a flip chip package illustrating a misalignment state of flip chips mounted on a substrate through the processes of FIGS. 1A to 1C;

도 3a 내지 도 3c는 본 발명에 따른 플립 칩 패키지를 구성하는 플립 칩을 기판 상에 실장하는 과정을 순차적으로 도시한 도면.3A to 3C are diagrams sequentially illustrating a process of mounting a flip chip constituting a flip chip package according to the present invention on a substrate;

본 발명은 플립 칩 패키지에 관한 것으로서, 특히 플립 칩 상에 미세 피치를 갖고 배열된 범프가 기판 상의 패드에 정확하게 정렬된 상태로 본딩될 수 있도록 구성한 플립 칩 패키지에 관한 것이다. The present invention relates to a flip chip package, and more particularly, to a flip chip package configured so that bumps arranged with a fine pitch on the flip chip can be bonded in a precisely aligned state with pads on a substrate.

반도체 패키지와 같은 전자 소자 패키지 산업에서 가장 빠르게 성장하고 있는 분야가 플립 칩(flip chip) 분야이다. 플립 칩 본딩 방식에서는, 기존의 와이어 본딩(wire bonding) 방법과는 반대로 플립 칩과 기판이 서로 마주보는 상태로 정렬되어 전기적으로 연결된다. 플립 칩 본딩 방식을 간단히 설명하면 다음과 같다. The fastest growing field in the electronic device package industry, such as semiconductor packages, is the flip chip field. In the flip chip bonding method, the flip chip and the substrate are aligned and electrically connected to each other in a state opposite to the conventional wire bonding method. Brief description of the flip chip bonding method is as follows.

플립 칩을 구성하는 금속 배선의 일부 영역은 비아 홀을 통하여 외부로 노출되며, 금속 배선의 노출 영역 상에는 도전성 패드가 형성된다. 이후, 플립 칩의 도전성 패드 상에 도전성 범프(bump; 극소 ball)가 형성되고, 이 범프를 기판의 터미널 상에 형성된 도전성 패드에 본딩함으로써 플립 칩과 기판은 전기적으로 연결(접속)된다. Some regions of the metal lines constituting the flip chip are exposed to the outside through the via holes, and conductive pads are formed on the exposed regions of the metal lines. Then, a conductive bump (minimum ball) is formed on the conductive pad of the flip chip, and the flip chip and the substrate are electrically connected (connected) by bonding the bump to the conductive pad formed on the terminal of the substrate.

이와 같은 플립 칩 방식은 기존의 와이어 본딩 및 TAB(Tape Automated Bonding) 방식에 비해 접속 밀도가 높고 접속 거리가 짧아 고속 고밀도 접속을 가능하게 한다. 플립 칩 본딩 기술에는 플립 칩의 패드(알루미늄 또는 구리)에 UBM(under bump metallurgy)층을 접합시키고 UBM층을 다시 도전성 범프와 접합하는 공정이 포함된다. The flip chip method has a higher connection density and a shorter connection distance than the conventional wire bonding and tape automated bonding (TAB) methods, thereby enabling high speed and high density connection. Flip chip bonding technology involves bonding an under bump metallurgy (UBM) layer to a pad (aluminum or copper) of a flip chip and bonding the UBM layer back to a conductive bump.

플립 칩의 금속 배선을 범프를 통하여 기판의 터미널(보다 정확하게는, 터미널에 전기적으로 연결된 도전성 패드)에 연결함으로써 플립 칩과 기판 사이의 전기적 신호 전달이 가능하며, 기계적인 접합도 이루어진다. 여기서 UBM층은 플립 칩의 범프와 기판의 도전성 패드와의 우수한 접합력을 갖도록 하고, 플립 칩의 범프와 기판 간의 상호 확산을 방지하는 역할을 한다.By connecting the metal wires of the flip chip to the terminals of the substrate (more precisely, conductive pads electrically connected to the terminals) through the bumps, electrical signals can be transferred between the flip chip and the substrate, and mechanical bonding is also achieved. Here, the UBM layer has excellent bonding force between the bump of the flip chip and the conductive pad of the substrate, and serves to prevent mutual diffusion between the bump of the flip chip and the substrate.

플립 칩의 규격이 작아지거나 변함이 없는 상태에서, 소자의 고집적화에 따라 플립 칩의 금속 배선의 밀도(density)는 증가하며, 따라서 금속 배선의 노출 영역에 형성된 도전성 패드 간의 피치, 즉 도전성 패드 상에 형성된 범프 간의 피치는 현저하게 줄어들 수 밖에 없다. In the state where the size of the flip chip is small or unchanged, the density of the metal wiring of the flip chip increases with the high integration of the device, and thus the pitch between the conductive pads formed in the exposed area of the metal wiring, i.e., on the conductive pad. The pitch between the formed bumps can only be reduced significantly.

이와 같은 고집적화에 따른 플립 칩의 금속 배선의 증가, 즉 금속 배선의 밀 도 증가로 인한 범프의 피치 감소는 플립 칩과 기판 간의 정렬 정확도(alignment accuracy), 범프와 UBM 재료의 선택, 범프의 높이 균일성 및 전원 공급 등과 같은 공정 및 설계 상의 어려움을 야기한다. The increase in metallization of the flip chip due to this high integration, that is, the decrease in the pitch of the bumps due to the increase in the density of the metallization, leads to the alignment accuracy between the flip chip and the substrate, the selection of bump and UBM materials, and the uniformity of the bump height. It causes process and design difficulties such as power and power supply.

특히, 플립 칩에 형성된 범프 간의 피치가 현저하게 감소된 상태의 플립 칩을 기판에 실장할 경우, 범프가 기판의 대응 패드에 정확하게 본딩되지 않고 부분적인 본딩이 되거나, 이웃하는 다른 패드와 접촉될 수 있다. 이러한 현상은 소자의 기본적인 기능을 손상시키는, 반드시 해결해야할 문제점이다. In particular, when mounting a flip chip on a substrate in which the pitch between bumps formed in the flip chip is significantly reduced, the bump may not be bonded correctly to the corresponding pad of the substrate, but may be partially bonded, or may be in contact with other pads adjacent thereto. have. This phenomenon is a problem that must be solved, which impairs the basic functions of the device.

도 1a 내지 도 1c은 플립 칩 패키지의 개략적인 단면도로서, 플립 칩을 기판 상에 실장하는 일반적인 방법을 순차적으로 도시한다. 도 1a 내지 도 1c에는 도면의 간략화를 위하여 플립 칩에 형성된 2개의 범프 및 이에 대응하는 2개의 패드만을 도시하였다. 1A-1C are schematic cross-sectional views of a flip chip package, sequentially illustrating a general method of mounting a flip chip on a substrate. 1A to 1C, only two bumps and two corresponding pads formed on a flip chip are shown for simplicity of the drawings.

도 1a를 참고하면, 플립 칩 패키지는 플립 칩(1) 및 플립 칩(1)이 실장되는 기판(2)을 포함한다. 플립 칩(1)은 금속 배선(도시되지 않음), 금속 배선의 노출된 영역에 형성된 도전성 패드(도시되지 않음) 그리고 도전성 패드에 형성된, 구리, 금 또는 솔더로 이루어진 범프(1A-1, 1A-2)를 포함한다. 또한, 기판(2)은 터미널(도시되지 않음) 상에 형성된 도전성 패드(2A-1, 2A-2)를 포함한다. Referring to FIG. 1A, a flip chip package includes a flip chip 1 and a substrate 2 on which the flip chip 1 is mounted. The flip chip 1 is made of metal wiring (not shown), conductive pads (not shown) formed in the exposed areas of the metal wiring, and bumps 1A-1, 1A- made of copper, gold or solder formed on the conductive pads. It includes 2). The substrate 2 also includes conductive pads 2A-1 and 2A-2 formed on terminals (not shown).

이와 같이 구성된 플립 칩(1)을 기판(2)에 대응시키면, 플립 칩(1)의 범프(1A-1, 1A-2)는 기판(2) 상에 형성된 대응하는 도전성 패드(2A-1, 2A-2)에 본딩되며, 따라서 플립 칩(1)과 기판(2)은 전기적으로 연결된다. When the flip chip 1 configured as described above corresponds to the substrate 2, the bumps 1A-1 and 1A-2 of the flip chip 1 are formed on the corresponding conductive pads 2A-1, which are formed on the substrate 2. 2A-2, so that flip chip 1 and substrate 2 are electrically connected.

한편, 도 1b에 도시된 바와 같이, 플립 칩(1)을 기판(2)에 실장하는 과정에 서, 플립 칩(1)의 범프(1A-1, 1A-2)가 기판(2) 상에 형성된 도전성 패드(2A-1, 2A-2)에 정확하게 본딩되지 않을 수 있으며(미스얼라인먼트(misalignment) 상태), 이러한 플립 칩(1)의 범프(1A-1, 1A-2)와 기판(2)의 도전성 패드(2A-1, 2A-2) 간의 미스얼라인먼트를 교정하기 위하여 리플로우(reflow) 공정을 진행한다.Meanwhile, as shown in FIG. 1B, in the process of mounting the flip chip 1 on the substrate 2, bumps 1A-1 and 1A-2 of the flip chip 1 are placed on the substrate 2. It may not be bonded correctly to the formed conductive pads 2A-1 and 2A-2 (misalignment state), and the bumps 1A-1 and 1A-2 of the flip chip 1 and the substrate 2 The reflow process is performed to correct misalignment between the conductive pads 2A-1 and 2A-2.

즉, 1차 본딩 후의 플립 칩(1)과 기판(2; 도 1b의 상태)을 고온(약 200℃), 고압 분위기의 챔버 내에 로딩시킨다. 이와 같은 조건 하에서 범프(1A-1, 1A-2)는 용융되며, 따라서 플립 칩(1)의 범프(1A-1, 1A-2)의 형상 및 위치가 교정된 후 기판(2)의 패드(2A-1, 2A-2)에 대하여 정확한 위치로 교정된다(도 1c의 상태).That is, the flip chip 1 and the board | substrate 2 (state of FIG. 1B) after primary bonding are loaded in the chamber of high temperature (about 200 degreeC), high pressure atmosphere. Under such conditions, the bumps 1A-1 and 1A-2 are melted, so that the shape and position of the bumps 1A-1 and 1A-2 of the flip chip 1 are corrected before the pads of the substrate 2 ( 2A-1, 2A-2) to the correct position (state of FIG. 1C).

그러나, 플립 칩(1)이 고집적화됨에 따라서, 금속 배선 간의 피치가 줄어들게 되며, 결과적으로 금속 배선의 노출 영역 상에 형성된 범프(1A-1, 1A-2) 간의 피치도 현저하게 감소한다. However, as the flip chip 1 is highly integrated, the pitch between the metal wirings is reduced, and as a result, the pitch between the bumps 1A-1 and 1A-2 formed on the exposed areas of the metal wirings is also significantly reduced.

따라서, 플립 칩(1)이 기판(2)에 대하여 정확하게 정렬되지 않은 상태에서 기판(2)에 실장될 경우, 플립 칩(1)에 형성된 범프(1A-1, 1A-2)가 기판(2)의 대응하는 패드(2A-1, 2A-2)에 본딩되지 않는 문제가 발생한다. Therefore, when the flip chip 1 is mounted on the substrate 2 in a state in which the flip chip 1 is not exactly aligned with respect to the substrate 2, the bumps 1A-1 and 1A-2 formed on the flip chip 1 are formed on the substrate 2. A problem arises that the pads 2A-1 and 2A-2 of FIG.

도 2는 오정렬된 상태로 본딩된 기판과 플립 칩을 도시한 플립 칩 패키지의 개략적인 단면도로서, 범프(1A-1, 1A-2) 간의 피치가 미세한 플립 칩(1)이 기판(2)에 대하여 정확하게 정렬되지 않은 상태에서 기판(2)에 실장될 때, 플립 칩(1)에 형성된 어느 한 범프(예를 들어, 1A-1)가 기판(2)의 대응하는 패드(2A-1)의 일부분 및 이에 인접한 패드(2A-2)의 일부분에 걸쳐 본딩된 상태를 도시하고 있다. FIG. 2 is a schematic cross-sectional view of a flip chip package showing a flip chip and a substrate bonded in a misaligned state, in which a flip chip 1 having a fine pitch between bumps 1A-1 and 1A-2 is disposed on the substrate 2. When mounted on the substrate 2 in a state that is not precisely aligned with respect to any one of the bumps (for example, 1A-1) formed in the flip chip 1, the corresponding pads 2A-1 of the substrate 2 are formed. A state bonded over a portion and a portion of the pad 2A-2 adjacent thereto is shown.

도 2에 도시된 구조에서는, 플립 칩(1)과 기판(2) 사이의 전기적인 신호 전 달에 에러가 발생하며, 따라서 플립 칩 패키지의 정상적인 동작을 기대할 수 없다. In the structure shown in FIG. 2, an error occurs in the electrical signal transfer between the flip chip 1 and the substrate 2, and therefore, normal operation of the flip chip package cannot be expected.

본 발명은 플립 칩의 고집적화에 따른 플립 칩의 금속 배선 간의 피치 감소, 즉 금속 배선의 노출 영역에 형성된 범프 간의 피치 감소에 의하여 발생하는 플립 칩의 범프와 기판의 도전성 패드 사이의 오정렬을 해결하기 위한 것으로서, 플립 칩에 형성된 범프와 기판에 형성된 도전성 패드 간의 정확한 정렬을 실현할 수 있는 플립 칩 패키지를 제공하는데 그 목적이 있다. The present invention is to solve the misalignment between the bump of the flip chip and the conductive pad of the substrate caused by the pitch reduction between the metal wiring of the flip chip due to the high integration of the flip chip, that is, the pitch between bumps formed in the exposed area of the metal wiring. It is an object of the present invention to provide a flip chip package capable of realizing accurate alignment between a bump formed on a flip chip and a conductive pad formed on a substrate.

본 발명에 따른 플립 칩 패키지는 금속 배선 및 금속 배선과 전기적으로 연결된 범프를 포함하는 플립 칩; 및 터미널과 전기적으로 연결되며, 플립 칩의 대응하는 범프와 본딩되는 도전성 패드를 갖는 기판을 포함하되, 플립 칩의 적어도 2개의 범프와 이에 대응하는 기판의 패드는 서로 반대의 극성을 갖고 있어 범프와 패드 간에 인력이 작용한다. A flip chip package according to the present invention includes a flip chip including a metal wire and a bump electrically connected to the metal wire; And a substrate electrically connected with the terminal, the substrate having conductive pads bonded to corresponding bumps of the flip chip, wherein at least two bumps of the flip chip and pads of the corresponding substrate have opposite polarities to each other. There is an attraction force between the pads.

본 발명에 따른 플립 칩 패키지에서의 범프와 패드는 서로 반대의 극성을 갖는 제 1 부분 및 제 2 부분으로 각각 구분되며, 각 범프의 제 1 부분은 이웃하는 범프의 제 2 부분의 극성과 반대의 극성을 갖고 있다. In the flip chip package according to the present invention, bumps and pads are respectively divided into first and second portions having opposite polarities, and the first portions of each bumps are opposite to the polarities of the second portions of neighboring bumps. It has polarity.

이하, 본 발명의 실시예에 따른 플립 칩 패키지를 첨부한 도면을 참고하여 상세히 설명한다. Hereinafter, a flip chip package according to an embodiment of the present invention will be described in detail with reference to the accompanying drawings.

도 3a 내지 도 3c는 본 발명의 실시예에 따른 플립 칩 패키지의 개략적인 단면도로서, 플립 칩(10)을 기판(20) 상에 실장하는 과정을 순차적으로 도시한다. 참 고로, 도 3a 내지 도 3c에는 도면의 간략화를 위하여 플립 칩에 형성된 2개의 범프 및 이에 대응하는 2개의 패드만을 도시하였다. 3A to 3C are schematic cross-sectional views of a flip chip package according to an exemplary embodiment of the present invention, and sequentially illustrate a process of mounting the flip chip 10 on the substrate 20. 3A to 3C show only two bumps and two corresponding pads formed on the flip chip for simplicity of the drawings.

도 3a를 참고하면, 본 발명에 따른 플립 칩 패키지는 플립 칩(10) 및 플립 칩(10)이 실장되는 기판(20; 또는 칩 캐리어(chip carrier) 또는 보드(board))을 포함한다.Referring to FIG. 3A, a flip chip package according to the present invention includes a flip chip 10 and a substrate 20 on which the flip chip 10 is mounted (or a chip carrier or a board).

플립 칩(10)을 구성하는 금속 배선(도시되지 않음)은 그 일부 영역이 비아 홀(via hole)을 통하여 외부로 노출되며, 금속 배선의 노출 영역에 도전성 패드(도면에 도시되지는 않으며, 입/출력 터미널의 기능을 수행함)가 형성된다. 이와 같은 도전성 패드 상에 도전성 범프(11, 12)가 형성된다. The metal wirings (not shown) constituting the flip chip 10 are partially exposed to the outside through via holes, and conductive pads (not shown in the drawing) are exposed in the exposed areas of the metal wires. / Output terminal) is formed. Conductive bumps 11 and 12 are formed on such conductive pads.

본 발명에 따른 플립 칩 패키지를 구성하는 플립 칩(10)에 형성된 범프(11, 12)는 전기적인 특성이 우수하고 극성이 부여될 수 있는 금속 재료, 예를 들어 철(Fe), 니켈(Ni), 코발트(cobalt)로부터 이루어진 그룹으로부터 선택된 재료를 이용하여 형성된다. The bumps 11 and 12 formed on the flip chip 10 constituting the flip chip package according to the present invention have excellent electrical properties and may be provided with a polarity, for example, metal materials such as iron (Fe) and nickel (Ni). ), Using a material selected from the group consisting of cobalt.

한편, 플립 칩(10)의 범프(11, 12)의 수직의 중심선을 기준으로 좌측부(11-1, 12-1; 이하, "제 1 부분"이라 함)와 우측부(11-2, 12-2; 이하, "제 2 부분"이라 함)는 서로 다른 극성을 갖는다. 즉, 예를 들어, 제 1 부분(11-1, 12-1)에는 "N" 극이, 제 2 부분(11-2, 12-2)에는 "S" 극이 부여된다. Meanwhile, the left portions 11-1 and 12-1 (hereinafter referred to as "first portions") and the right portions 11-2 and 12 with respect to the vertical center lines of the bumps 11 and 12 of the flip chip 10. -2, hereinafter referred to as "second part", have different polarities. That is, for example, the "N" poles are attached to the first portions 11-1 and 12-1, and the "S" poles are attached to the second portions 11-2 and 12-2.

이를 상세히 설명하면 다음과 같다. 위에서 열거한 금속 재료 중 어느 한 금속을 이용하여 플립 칩(10) 표면에 도금 또는 증착 공정을 통하여 범프(11, 12)를 형성한다. 이후, 범프(11, 12)에 대하여 자기 유도 이방성 공정을 실시하면, 각 범 프(11, 12)의 양 측부(11-1, 11-2 및 12-1, 12-2)에는 위에 설명한 바와 같은, 서로 반대 극성이 유도된다. This will be described in detail as follows. The bumps 11 and 12 are formed on the surface of the flip chip 10 by the plating or the deposition process using any one of the metal materials listed above. Subsequently, when the magnetic induction anisotropy process is performed on the bumps 11 and 12, both sides 11-1, 11-2 and 12-1 and 12-2 of the bumps 11 and 12 are described above. The same, opposite polarity is induced.

플립 칩(10)이 실장되는 기판(20)에는 기판에 형성된 터미널(도시되지 않음)과 전기적으로 연결된 다수의 도전성 패드(21, 22)가 형성되어 있다. 도전성 패드(21, 22)는 플립 칩(10)의 범프(11, 12)와 각각 대응한다. 한편, 기판(20)의 도전성 패드(21, 22) 역시 전기적인 특성이 우수하고 극성이 부여될 수 있는 금속 재료, 예를 들어 철, 니켈, 코발트로부터 이루어진 그룹으로부터 선택된 재료로 형성된다. A plurality of conductive pads 21 and 22 electrically connected to a terminal (not shown) formed on the substrate are formed on the substrate 20 on which the flip chip 10 is mounted. The conductive pads 21 and 22 correspond to the bumps 11 and 12 of the flip chip 10, respectively. On the other hand, the conductive pads 21 and 22 of the substrate 20 are also formed of a material selected from the group consisting of a metal material having excellent electrical properties and being polarized, for example, iron, nickel, and cobalt.

기판(20)의 패드(21, 22)는 수직의 중심선을 기준으로 좌측부(21-1, 22-1; 이하, "제 1 부분"이라 함)와 우측부(21-2, 22-2; 이하, "제 2 부분"이라 함)에는 서로 다른 극성을 갖는다. 이때, 패드(21, 22)의 제 1 및 제 2 부분(21-1, 21-2 및 22-1, 22-2)은 플립 칩(10)의 범프(11, 12)의 제 1 및 제 2 부분(11-1, 11-2 및 12-1, 12-2) 극성과 서로 반대의 극성을 갖는다. 즉, 예를 들어, 제 1 부분(21-1, 21-1)에는 "S" 극이, 제 2 부분(21-2, 22-2)에는 "N" 극이 부여된다. The pads 21 and 22 of the substrate 20 may include left portions 21-1 and 22-1 (hereinafter referred to as "first portions") and right portions 21-2 and 22-2 based on vertical centerlines; Hereinafter referred to as " second part " In this case, the first and second portions 21-1, 21-2, and 22-1, and 22-2 of the pads 21 and 22 may be formed of the first and second portions of the bumps 11 and 12 of the flip chip 10. The two parts 11-1, 11-2 and 12-1, 12-2 have polarities opposite to each other. That is, for example, "S" poles are provided to the first portions 21-1 and 21-1, and "N" poles are attached to the second portions 21-2 and 22-2.

위에서 열거한 금속 재료 중 어느 한 금속을 이용하여 기판(20) 표면에 패드(21, 22)를 형성한 후 자기 유도 이방성 공정을 실시하면, 패드(21, 22)의 제 1 및 제 2 부분(21-1, 21-2 및 22-1, 22-2)에는 위에 설명한 바와 같은, 서로 반대 극성이 유도된다. When the pads 21 and 22 are formed on the surface of the substrate 20 using any one of the metal materials listed above, and subjected to a magnetic induction anisotropic process, the first and second portions of the pads 21 and 22 ( 21-1, 21-2 and 22-1, 22-2) induce opposite polarities to each other, as described above.

이와 같이 구성된 플립 칩(10)을 기판(20)에 실장될 때, 범프(11, 12)와 패드(21, 22)가 정렬되는 과정을 설명한다. When the flip chip 10 configured as described above is mounted on the substrate 20, a process in which the bumps 11 and 12 and the pads 21 and 22 are aligned will be described.

플립 칩(10)과 기판(20)을 대응시킨 상태(도 3a의 상태)에서 기계적인 이유 또는 외력에 의하여 플립 칩(10)의 범프(11, 12)와 기판(20)의 패드(21, 22)의 정렬 상태가 틀어질 경우(도 3b의 상태), 플립 칩(10)의 범프(11, 12)와 기판(20)의 패드(21, 22) 사이에 작용하는 인력에 의하여 오정렬 상태가 교정된다.In the state where the flip chip 10 and the substrate 20 are corresponded (the state of FIG. 3A), the bumps 11 and 12 of the flip chip 10 and the pads 21 of the substrate 20 may be caused by a mechanical reason or an external force. When the alignment state of 22 is misaligned (state of FIG. 3B), the misalignment state is caused by the attractive force acting between the bumps 11 and 12 of the flip chip 10 and the pads 21 and 22 of the substrate 20. It is corrected.

즉, 패드(21, 22)의 제 1 부분(21-1, 22-1)은 "S" 극, 제 2 부분(21-2, 22-2)은 "N" 극의 극성을 갖고 있고, 이와 반대로 범프(11, 12)의 제 1 부분(11-1, 12-1)은 "N" 극, 제 2 부분(11-2, 12-2)은 "S" 극의 극성을 갖고 있기 때문에 반대 극성으로 인하여 플립 칩(10)의 범프(11, 12)와 기판(20)의 패드(21, 22) 사이에는 인력이 발생한다. That is, the first portions 21-1 and 22-1 of the pads 21 and 22 have polarities of "S" poles, and the second portions 21-2 and 22-2 have polarities of "N" poles. In contrast, since the first portions 11-1 and 12-1 of the bumps 11 and 12 have polarities of the "N" poles and the second portions 11-2 and 12-2 have the polarities of the "S" poles. Due to the opposite polarity, attractive force is generated between the bumps 11 and 12 of the flip chip 10 and the pads 21 and 22 of the substrate 20.

따라서, 이와 같은 인력에 의하여 플립 칩(10)의 범프(11, 12)와 기판(20)의 패드(21, 22)는 정확하게 정렬되며, 결과적으로 플립 칩(10)과 기판(20)은 자연적으로 정렬된다(도 3c의 상태).Therefore, by the attraction force, the bumps 11 and 12 of the flip chip 10 and the pads 21 and 22 of the substrate 20 are precisely aligned, and as a result, the flip chip 10 and the substrate 20 are naturally aligned. (State in FIG. 3C).

이 상태에서, 플립 칩(10)과 기판(20)에 고온(약 300℃)의 열을 가하면, 범프(11, 12)와 패드(21, 22)가 일부 용융되며, 따라서 범프(11, 12)는 대응하는 패드(21, 22)에 본딩된다. 이때, 고온의 열에 의하여 범프(11, 12)와 패드(21, 22)는 극성은 잃어 버리며, 따라서 플립 칩(10)과 기판(20) 사이의 전기적인 신호 흐름이 극성에 의하여 영향을 받는 문제는 발생하지 않는다. In this state, when the high temperature (about 300 ° C.) heat is applied to the flip chip 10 and the substrate 20, the bumps 11 and 12 and the pads 21 and 22 are partially melted, and thus the bumps 11 and 12. Are bonded to the corresponding pads 21, 22. In this case, the polarities of the bumps 11 and 12 and the pads 21 and 22 are lost due to high temperature, so that the electrical signal flow between the flip chip 10 and the substrate 20 is affected by the polarity. Does not occur.

위에서 설명된 본 발명의 바람직한 실시예들은 예시의 목적을 위해 개시된 것이고, 본 발명에 대한 통상의 지식을 가지는 당업자라면 본 발명의 사상과 범위 안에서 다양한 수정, 변경, 부가가 가능할 것이며, 이러한 수정, 변경 및 부가는 하기의 특허청구범위에 속하는 것으로 보아야 할 것이다.Preferred embodiments of the present invention described above are disclosed for purposes of illustration, and those skilled in the art having various ordinary skill in the art will be able to make various modifications, changes, and additions within the spirit and scope of the present invention. And additions should be considered to be within the scope of the following claims.

예를 들어, 위의 설명에서는 플립 칩(10)의 모든 범프와 기판(20)의 모든 패드의 제 1 부분과 제 2 부분에 극성을 부여하여는 구조를 설명하였지만, 이에 한정되는 것은 아니다. For example, in the above description, a structure in which polarities are provided to all bumps of the flip chip 10 and first and second portions of all pads of the substrate 20 has been described, but is not limited thereto.

즉, 플립 칩(10)의 범프 중 적어도 2개의 범프 및 이에 대응하는 패드에만 극성을 부여함으로써 본 발명의 목적을 이룰 수 있다. 또한, 플립 칩(10)의 최외곽 범프 및 이에 대응하는 기판(20)의 최외곽 패드에만 위에서 설명한 바와 같은 형태로 극성을 부여함으로써 플립 칩(10)과 기판(20)은 정확하게 정렬될 수 있으며, 따라서 모든 범프와 패드가 정확하게 정렬된 상태에서 본딩될 수 있다. That is, the object of the present invention can be achieved by applying polarity only to at least two bumps and the pads corresponding to the bumps of the flip chip 10. In addition, only the outermost bump of the flip chip 10 and the outermost pad of the substrate 20 corresponding thereto may be polarized in the form described above, so that the flip chip 10 and the substrate 20 may be accurately aligned. Thus, all bumps and pads can be bonded with the correct alignment.

또한, 도면에 도시된 바와 같이, 어느 한 범프(예를 들어, 11)의, 예를 들어 우측부인 제 2 부분(11-2)은 인접한 다른 범프(예를 들어, 12)의, 예를 들어 좌측부인 제 1 부분(12-1)과 반대의 극성을 갖는 것이 바람직하다. 이러한 구조에서는, 어느 한 범프(11)와 이에 이웃하는 범프(12)에 대응하는 패드(22) 사이에 반발력(도 3b의 화살표)이 작용하게 된다. In addition, as shown in the figure, the second portion 11-2 of one bump (eg 11), for example the right side, is an example of another bump (eg 12) adjacent to it. It is preferable to have a polarity opposite to the first portion 12-1, which is the left portion. In this structure, a repulsive force (arrow of FIG. 3B) acts between any one bump 11 and the pad 22 corresponding to the bump 12 adjacent thereto.

따라서 어느 한 범프(11)와 이에 이웃하는 범프(12)에 대응하는 패드(22) 사이에 인력이 작용하지 않아 플립 칩(10)과 기판(20) 사이의 정렬이 틀어지는 경우가 발생하지 않는다. Therefore, the attraction between the bumps 11 and the pads 22 corresponding to the bumps 12 adjacent thereto does not occur, so that the alignment between the flip chip 10 and the substrate 20 is not changed.

이상과 같은 본 발명에 따른 플립 칩 패키지에서는, 서로 대응하는 범프와 패드가 서로 반대의 극성을 갖고 있어 상호 간에 인력이 작용하게 되며, 따라서 플 립 칩과 기판, 즉, 범프와 패드는 인력이 의하여 정확한 정렬 상태를 유지할 수 있다. 결과적으로 기판과 플립 칩 사이의 정확한 전기적 연결이 이루어진다. In the flip chip package according to the present invention as described above, the bumps and pads corresponding to each other have opposite polarities so that the attraction force is applied to each other, so that the flip chip and the substrate, that is, the bumps and the pads are attracted by the attraction force. Maintain accurate alignment. As a result, an accurate electrical connection is made between the substrate and the flip chip.

Claims (5)

금속 배선 및 금속 배선과 전기적으로 연결된 범프를 포함하는 플립 칩; 및A flip chip comprising a metal wire and a bump electrically connected to the metal wire; And 터미널과 전기적으로 연결되며, 플립 칩의 대응하는 범프와 본딩되는 도전성 패드를 갖는 기판을 포함하되,A substrate electrically connected with the terminal, the substrate having conductive pads bonded with corresponding bumps of the flip chip, 플립 칩의 적어도 2개의 범프와 이에 대응하는 기판의 패드는 서로 반대의 극성을 갖고 있어 범프와 패드 간에 인력이 작용하는 것을 특징으로 하는 플립 칩 패키지.And at least two bumps of the flip chip and pads of the corresponding substrate have opposite polarities so that attractive force is applied between the bumps and the pads. 제 1 항에 있어서, 상기 각 범프와 패드는 서로 반대의 극성을 갖는 제 1 부분 및 제 2 부분으로 각각 구분된 것을 특징으로 하는 플립 칩 패키지.The flip chip package of claim 1, wherein each of the bumps and the pads is divided into a first portion and a second portion having opposite polarities to each other. 제 2 항에 있어서, 상기 각 범프의 제 1 부분은 이웃하는 범프의 제 2 부분의 극성과 반대의 극성을 갖고 있는 것을 특징으로 하는 플립 칩 패키지.3. The flip chip package of claim 2 wherein the first portion of each bump has a polarity opposite to that of the second portion of the neighboring bumps. 제 1 항에 있어서, 극성을 갖는 상기 범프 및 패드는 플립 칩의 외곽 및 기판의 외곽에 각각 배치되어 있는 것을 특징으로 하는 플립 칩 패키지.The flip chip package of claim 1, wherein the bumps and the pads having the polarity are disposed at the outer side of the flip chip and at the outer side of the substrate, respectively. 제 1 항 내지 제 4 항 중 어느 한 항에 있어서, 상기 각 범프와 패드는 철 (Fe), 니켈(Ni), 코발트(cobalt)로부터 이루어진 그룹으로부터 선택된 재료로 형성 된 것을 특징으로 하는 플립 칩 패키지.The flip chip package according to any one of claims 1 to 4, wherein each bump and pad is formed of a material selected from the group consisting of iron (Fe), nickel (Ni) and cobalt. .
KR1020070055524A 2007-06-07 2007-06-07 Flip chip package KR20080107589A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070055524A KR20080107589A (en) 2007-06-07 2007-06-07 Flip chip package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070055524A KR20080107589A (en) 2007-06-07 2007-06-07 Flip chip package

Publications (1)

Publication Number Publication Date
KR20080107589A true KR20080107589A (en) 2008-12-11

Family

ID=40367771

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070055524A KR20080107589A (en) 2007-06-07 2007-06-07 Flip chip package

Country Status (1)

Country Link
KR (1) KR20080107589A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9402315B2 (en) 2013-10-29 2016-07-26 Samsung Electronics Co., Ltd. Semiconductor package having magnetic connection member
US11825613B2 (en) 2021-02-15 2023-11-21 Samsung Display Co., Ltd. Display device and method of manufacturing the same

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9402315B2 (en) 2013-10-29 2016-07-26 Samsung Electronics Co., Ltd. Semiconductor package having magnetic connection member
US11825613B2 (en) 2021-02-15 2023-11-21 Samsung Display Co., Ltd. Display device and method of manufacturing the same

Similar Documents

Publication Publication Date Title
US11469201B2 (en) Semiconductor package and method for fabricating base for semiconductor package
CN100470793C (en) Semiconductor device and method of manufacturing semiconductor device
US6388333B1 (en) Semiconductor device having protruding electrodes higher than a sealed portion
US7994608B2 (en) Magnetically alignable integrated circuit device
US10651050B2 (en) Semiconductor device packages and structures
US9177899B2 (en) Semiconductor package and method for fabricating base for semiconductor package
US8692386B2 (en) Semiconductor device, method of manufacturing semiconductor device, and electronic device
US20040212053A1 (en) Semiconductor package for random access memory integrated circuits
JPH07170098A (en) Mounting structure of electronic parts and mounting method
JP4494249B2 (en) Semiconductor device
US8546187B2 (en) Electronic part and method of manufacturing the same
US10037959B2 (en) Semiconductor structure and manufacturing method thereof
US6566758B1 (en) Current crowding reduction technique for flip chip package technology
JP2008060483A (en) Packaging structure of semiconductor device, and its manufacturing method
KR20080107589A (en) Flip chip package
WO2020199064A1 (en) Chip package, terminal device, and preparation method
JP2008270446A (en) Laminated type semiconductor apparatus and manufacturing method thereof
KR20080099658A (en) Flip chip package
KR101326534B1 (en) Flip chip package
US11069587B2 (en) Integrated semiconductor device and process for manufacturing an integrated semiconductor device
JP2007059430A (en) Semiconductor device
KR100572515B1 (en) Ball grid array package and method of attaching solder balls to a ball grid array package
KR100855268B1 (en) Semiconductor package and manufacturing method of the same
KR20100120891A (en) A semiconductor device comprsing a connecting metal layer and a method of manufacturing the same
KR20070105613A (en) Flip chip bonding structure of semiconductor device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E601 Decision to refuse application