KR20080105645A - The voltage reference circuit - Google Patents

The voltage reference circuit Download PDF

Info

Publication number
KR20080105645A
KR20080105645A KR1020070053484A KR20070053484A KR20080105645A KR 20080105645 A KR20080105645 A KR 20080105645A KR 1020070053484 A KR1020070053484 A KR 1020070053484A KR 20070053484 A KR20070053484 A KR 20070053484A KR 20080105645 A KR20080105645 A KR 20080105645A
Authority
KR
South Korea
Prior art keywords
reference voltage
operational amplifier
voltage
noise
input
Prior art date
Application number
KR1020070053484A
Other languages
Korean (ko)
Inventor
정규영
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020070053484A priority Critical patent/KR20080105645A/en
Publication of KR20080105645A publication Critical patent/KR20080105645A/en

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/462—Regulating voltage or current wherein the variable actually regulated by the final control device is dc as a function of the requirements of the load, e.g. delay, temperature, specific voltage/current characteristic
    • G05F1/465—Internal voltage generators for integrated circuits, e.g. step down generators
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/26—Current mirrors
    • G05F3/262—Current mirrors using field-effect transistors only
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/145—Applications of charge pumps; Boosted voltage circuits; Clamp circuits therefor
    • G11C5/146—Substrate bias generators

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Nonlinear Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)

Abstract

A reference voltage generating circuit is provided to increase resistivity against an RF noise by lowering a response signal of an output voltage even through an input voltage is changed due to the RF noise. A first resistive element(R1) is equipped between an output and a first node(N1) of an operational amplifier(OP-AMP). A switching element (SW1) is connected to both ends of the first resistive element in parallel. A feedback path is from the first node to an inversion input(N2) of the operational amplifier. A switching element is turned on for a predetermined interval after the power is applied to the reference voltage generating circuit.

Description

기준전압 발생회로{The voltage reference circuit}Reference voltage generation circuit

본 발명의 상세한 설명에서 인용되는 도면을 보다 충분히 이해하기 위하여 각 도면의 간단한 설명이 제공된다.BRIEF DESCRIPTION OF THE DRAWINGS In order to better understand the drawings cited in the detailed description of the invention, a brief description of each drawing is provided.

도 1은 본 발명의 제1 실시예에 따른 기준전압 발생회로를 나타낸 도면이다. 1 is a diagram illustrating a reference voltage generating circuit according to a first embodiment of the present invention.

도 2는 본 발명의 제2 실시예에 따른 기준전압 발생회로를 나타낸 도면이다. 2 is a diagram illustrating a reference voltage generation circuit according to a second embodiment of the present invention.

도 3A 및 도 3B는 본 발명의 제2 실시예에 따른 기준전압 발생회로의 상세회로도이다.3A and 3B are detailed circuit diagrams of a reference voltage generating circuit according to a second embodiment of the present invention.

도 4는 본 발명에 따른 노이즈, 입력전압, 제어신호, 및 출력전압의 변화를 나타낸 타이밍도이다.4 is a timing diagram illustrating changes in noise, an input voltage, a control signal, and an output voltage according to the present invention.

본 발명은 기준전압 발생회로에 관한 것으로써, 특히 주변회로부에서 발생하는 노이즈에 대한 저항력을 증가시킨 기준전압 발생회로에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a reference voltage generator circuit, and more particularly, to a reference voltage generator circuit having increased resistance to noise generated in a peripheral circuit unit.

디스플레이 장치를 구비하는 각종 전자기기에는 안정적으로 기준전압을 발생시키는 회로가 요구된다. 특히 액정표시장치를 구비하는 경우 기준전압의 안정성에 따라 화질이 달라지기 때문에 노이즈에 강하면서 일정한 레벨로 기준전압을 공급하 는 것이 중요하다. Various electronic devices including a display device require a circuit for stably generating a reference voltage. In particular, since the image quality varies depending on the stability of the reference voltage when the LCD is provided, it is important to supply the reference voltage at a constant level while being strong against noise.

근래에는 이동통신단말기에 디스플레이 장치, 특히 액정표시장치가 구비되는 경우가 많아졌고, 이때 이동통신단말기 내에 이를위한 기준전압 발생회로가 내장된다. 이동통신단말기에는 통신을 위한 다수의 RF(Radio frequency) 칩들, 예를들면 모뎀, 믹서(mixer), 또는 PLL 칩 등이 내장되는데, 이러한 칩들에서 발생하는 RF 노이즈에 의하여 기준전압 발생회로의 여러 전압원의 직류레벨이 증가 또는 감소한다. 이로인해 기준전압 발생회로의 입력, 전압원, 및 접지전압이 변화하고, 이는 기준전압 발생회로로부터 출력되는 기준전압의 변화를 야기한다. 이러한 현상은 특히 GSM(Global System for Mobile communication) 기반의 단말기에서 많이 발생된다.Recently, display devices, especially liquid crystal displays, have been provided in mobile communication terminals. In this case, reference voltage generation circuits are incorporated in the mobile communication terminals. The mobile communication terminal includes a plurality of radio frequency (RF) chips for communication, for example, a modem, a mixer, or a PLL chip, and various voltage sources of the reference voltage generator circuit are generated by the RF noise generated from these chips. The DC level of increases or decreases. This changes the input, voltage source, and ground voltage of the reference voltage generator circuit, which causes a change in the reference voltage output from the reference voltage generator circuit. This phenomenon occurs especially in a terminal based on Global System for Mobile communication (GSM).

기준전압 발생회로는 입력전압(Vrefin)을 받아서 디스플레이 장치 등에 기준전압으로 쓰이는 출력전압(Vref)을 출력한다. 출력전압은 입력전압(Vrefin)에 따라 변한다. 이때, RF 노이즈에 의해 입력전압(Vrefin)이 변화하기 때문에 출력전압(Vref)이 변화하게 되고, 기준전압이 흔들리게 되어, 출력전압(Vref)을 기준전압으로 받는 디스플레이 장치의 화질이 떨어진다.The reference voltage generation circuit receives an input voltage Vrefin and outputs an output voltage Vref used as a reference voltage for a display device. The output voltage varies with the input voltage Vrefin. At this time, since the input voltage Vrefin changes due to RF noise, the output voltage Vref changes, the reference voltage is shaken, and the image quality of the display device receiving the output voltage Vref as the reference voltage is deteriorated.

따라서 안정적인 기준전압의 공급을 위하여 RF 노이즈에 대한 저항력을 높인 기준전압 발생회로가 요구된다.Therefore, in order to supply a stable reference voltage, a reference voltage generating circuit having a high resistance to RF noise is required.

본 발명이 이루고자 하는 기술적 과제는 RF 노이즈에 의해 입력전압이 변화하더라도, 출력전압의 응답속도를 늦춤으로써 RF 노이즈에 대한 저항력을 높인 기 준전압 발생회로를 제공하는 데 있다.An object of the present invention is to provide a reference voltage generation circuit that increases resistance to RF noise by slowing the response speed of the output voltage even if the input voltage changes due to RF noise.

또한, 입력에 대한 응답속도를 늦춤으로 인해, 기준전압 발생회로의 전원이 턴 온된 때 기준전압이 정상상태에 도달하는 시간이 길어지는 것을 방지하기 위해 전원이 턴 온된 초기에는 빠른 응답속도를 갖는 기준전압 발생회로를 제공하는 데 있다.In addition, by slowing the response speed to the input, a reference having a fast response speed at the initial power-on time to prevent a long time for the reference voltage to reach a steady state when the power supply of the reference voltage generating circuit is turned on. It is to provide a voltage generator circuit.

상기 기술적 과제를 달성하기 위한 본 발명에 따른 기준전압 발생회로는 연산증폭기; 상기 연산증폭기의 출력 및 제1 노드 사이에 구비된 제1 저항성 소자; 상기 제1 저항성 소자 양단에 병렬연결 된 스위칭 소자; 및 상기 제1 노드에서 상기 연산증폭기의 반전입력으로 귀환하는 귀환경로를 포함하고, 상기 스위칭 소자는 상기 기준전압 발생회로에 전원이 인가된 이후 소정의 시간간격 동안 턴 온(turn-on)된다.Reference voltage generation circuit according to the present invention for achieving the technical problem is an operational amplifier; A first resistive element provided between the output of the operational amplifier and a first node; A switching element connected in parallel across the first resistive element; And a return path returning from the first node to the inverting input of the operational amplifier, wherein the switching element is turned on for a predetermined time interval after power is applied to the reference voltage generating circuit.

상기 소정의 시간간격은 적어도 상기 제1 노드의 전압이 정상상태에 도달하는 시간보다 긴 시간간격이다. 상기 귀환경로는, 상기 제1 노드 및 상기 연산증폭기의 반전입력 사이에 직렬 연결된 제2 저항성 소자, 및 상기 연산증폭기의 반전입력 및 접지전압 사이에 직렬 연결된 제 3 저항성 소자를 더 포함할 수 있다.The predetermined time interval is a time interval longer than at least a time at which the voltage of the first node reaches a steady state. The return environment may further include a second resistive element connected in series between the first node and the inverting input of the operational amplifier, and a third resistive element connected in series between the inverting input and the ground voltage of the operational amplifier.

상기 기준전압 발생회로는, 상기 입력전압을 공급하는 전압생성부를 더 포함할 수 있다. 상기 전압생성부는 전압원 및 상기 연산증폭기의 비반전입력 사이에 직렬 연결된 전류원 및 드라이버를 포함하고, 상기 연산증폭기의 비반전입력 및 접지전압 사이에 직렬 연결된 로드를 포함할 수 있다. 상기 전류원은, 캐스코드 구조 를 이용한 커런트 미러를 이용할 수 있다. 상기 드라이버는, 상기 전류원 및 상기 연상증폭기의 상기 비반전입력 사이에 소스 및 드레인으로 연결되고, 게이트 제어되는 트랜지스터일 수 있다. 상기 로드는, 저항 및/또는 드레인 출력이 게이트 입력으로 귀환하는 트랜지스터일 수 있다.The reference voltage generation circuit may further include a voltage generation unit supplying the input voltage. The voltage generator includes a current source and a driver connected in series between a voltage source and the non-inverting input of the operational amplifier, and may include a load connected in series between the non-inverting input and the ground voltage of the operational amplifier. As the current source, a current mirror using a cascode structure may be used. The driver may be a transistor connected to a source and a drain between the current source and the non-inverting input of the associative amplifier and gate-controlled. The load may be a transistor whose resistor and / or drain outputs return to the gate input.

상기 연산증폭기의 비반전입력에 입력되는 입력전압은 노이즈에 의해 직류전압레벨이 변화하고, 상기 노이즈는 주기적으로 발생되는 노이즈일 수 있다. 상기 노이즈는 주변회로부에서 발생하는 RF(Radio frequency) 노이즈일 수 있다. 상기 기준전압 발생회로는, 상기 제1 노드 및 접지전압 사이에 직렬연결된 전압 분배기를 더 포함할 수 있다.The input voltage input to the non-inverting input of the operational amplifier may change a DC voltage level by noise, and the noise may be noise generated periodically. The noise may be RF (Radio frequency) noise generated in the peripheral circuit unit. The reference voltage generator may further include a voltage divider connected in series between the first node and a ground voltage.

본 발명의 따른 기준전압 발생회로는 연산증폭기; 상기 연산증폭기의 출력 및 제1 노드 사이에 구비된 제1 저항성 소자; 상기 제1 저항성 소자 양단에 병렬연결 된 스위칭 소자; 상기 제1 노드에서 상기 연산증폭기의 반전입력으로 귀환하는 귀환경로; 및 상기 스위칭 소자에 스위칭 제어신호를 출력하는 제어부를 포함하고, 상기 제어부는 상기 기준전압 발생회로에 전원이 인가된 이후 소정의 시간간격동안 상기 스위칭 소자가 턴 온(turn-on)되도록 하는 제어신호를 출력할 수 있다. 상기 연산증폭기의 비반전입력에 입력되는 입력전압은 노이즈에 의해 직류전압레벨이 변화하고, 상기 노이즈는 주기적으로 발생되는 노이즈일 수 있다. 상기 노이즈는 주변회로부에서 발생되는 RF(Radio frequency) 노이즈일 수 있다.Reference voltage generation circuit according to the present invention includes an operational amplifier; A first resistive element provided between the output of the operational amplifier and a first node; A switching element connected in parallel across the first resistive element; A return path from the first node to the inverting input of the operational amplifier; And a control unit outputting a switching control signal to the switching element, wherein the control unit controls the switching element to be turned on for a predetermined time interval after power is applied to the reference voltage generation circuit. You can output The input voltage input to the non-inverting input of the operational amplifier may change a DC voltage level by noise, and the noise may be noise generated periodically. The noise may be RF (Radio frequency) noise generated in the peripheral circuit unit.

도 1는 본 발명의 제1 실시예에 따른 기준전압 발생회로를 나타낸 도면이다.1 is a diagram illustrating a reference voltage generation circuit according to a first embodiment of the present invention.

본 발명에 따른 기준전압 발생회로(100)는 연산증폭기(OP-AMP), 제1 내지 제 3 저항성 소자(R1, R2, 및 R3), 및 스위칭 소자(SW1)를 구비한다. 제1 저항성 소자(R1)는 연산증폭기(OP-AMP)의 출력 및 제1 노드(N1) 사이에 직렬로 연결된다. 제2 저항성 소자(R2)는 제1 노드로부터 연산증폭기(OP-AMP)의 반전입력(N2) 사이에 직렬로 구비되어 귀환경로를 구성한다. 제3 저항성 소자(R3)는 연산증폭기(OP-AMP)의 반전입력(N2)과 접지전압 사이에 직렬로 연결된다. 이 때 출력전압(Vref)은 [수학식 1]과 같이 정의된다. The reference voltage generation circuit 100 according to the present invention includes an operational amplifier OP-AMP, first to third resistive elements R1, R2, and R3, and a switching element SW1. The first resistive element R1 is connected in series between the output of the operational amplifier OP-AMP and the first node N1. The second resistive element R2 is provided in series between the inverting input N2 of the operational amplifier OP-AMP from the first node to form a return path. The third resistive element R3 is connected in series between the inverting input N2 of the operational amplifier OP-AMP and the ground voltage. At this time, the output voltage (Vref) is defined as shown in [Equation 1].

Figure 112007040169595-PAT00001
Figure 112007040169595-PAT00001

출력전압(Vref)은 연산증폭기(OP-AMP)의 증폭률에 관계없이, 귀환경로에 구비된 저항(R2 및 R3)의 저항비에 의하여 입력전압(Vref)에 대해 변화한다. 출력전압(Vref)은 본 발명에 따른 기준전압 발생회로의 출력을 입력으로 받는 회로의 기준전압이 되기 때문에 일정한 레벨로 유지되어야 한다.The output voltage Vref changes with respect to the input voltage Vref by the resistance ratio of the resistors R2 and R3 provided in the return path regardless of the amplification ratio of the operational amplifier OP-AMP. Since the output voltage Vref becomes the reference voltage of the circuit which receives the output of the reference voltage generating circuit according to the present invention, it should be maintained at a constant level.

입력전압(Vrefin)은 연산증폭기(OP-AMP)의 비반전입력으로 입력되고, 주변회로의 RF 노이즈에 의해 직류레벨이 쉽게 변한다.The input voltage Vrefin is input to the non-inverting input of the operational amplifier OP-AMP, and the DC level is easily changed by the RF noise of the peripheral circuit.

커패시터(Cst)는 기준전압 발생회로의 출력을 입력으로 받는 회로에 의한 축전성분을 나타낸다. The capacitor Cst represents a power storage component by a circuit which receives the output of the reference voltage generating circuit as an input.

본 발명은 입력전압(Vrefin)이 주변회로의 RF 노이즈에 의해 변화함으로써 출력전압(Vref)이 변화하는 것을 줄이면서, 기준전압 발생회로에 전원이 인가된 초기모드에 출력전압(Vref)이 정상상태에 도달하는 시간이 길어지는 것을 방지하기 위하여 제1 저항성 소자(R1) 및 스위칭 소자(SW1)를 구비한다.According to the present invention, the output voltage Vref is in a steady state in the initial mode in which power is applied to the reference voltage generating circuit while reducing the change in the output voltage Vref due to the change of the input voltage Vrefin by the RF noise of the peripheral circuit. The first resistive element R1 and the switching element SW1 are provided in order to prevent a long time of reaching.

본 발명은 연산증폭기(OP-AMP)의 출력에 제1 저항성 소자(R1)를 구비한다. 이로 인해 주변회로의 RF 노이즈에 의해 출력전압(Vref)이 변화하는 것을 줄이기위해 제1 저항성 소자(R1) 및 커패시터(Cst)에 의해 결정되는 출력전압(Vref)의 응답속도를 늦춘다. 즉, 제1 저항성 소자(R1)를 구비함으로써 출력전압(Vref)의 RC 지연(RC delay) 시간을 늘린다. 따라서 입력전압(Vrefin)이 노이즈에 의해 변화하더라도, 출력전압(Vref)의 응답속도가 느리므로 출력전압(Vref)의 변화량이 작아져 출력전압(Vref)이 일정한 레벨로 유지된다.The present invention includes a first resistive element R1 at the output of the operational amplifier OP-AMP. As a result, the response speed of the output voltage Vref determined by the first resistive element R1 and the capacitor Cst is slowed down in order to reduce the change of the output voltage Vref due to the RF noise of the peripheral circuit. That is, by providing the first resistive element R1, the RC delay time of the output voltage Vref is increased. Therefore, even if the input voltage Vrefin changes due to noise, since the response speed of the output voltage Vref is slow, the amount of change in the output voltage Vref is small, so that the output voltage Vref is maintained at a constant level.

본 발명에 따른 기준전압 발생회로의 전압레벨 변화를 나타낸 타이밍도인 도 4를 참조하여 이에대해 설명한다.This will be described with reference to FIG. 4, which is a timing diagram showing a change in voltage level of the reference voltage generating circuit according to the present invention.

기준전압 발생회로(100)의 주변 회로에서 RF 노이즈(GSM RF noise)가 발생하면, 입력전압(Vrefin)은 임의의 레벨로 도 4과 같이 변화한다. 이 때 입력전압(Vrefin)이 증가 또는 감소할지 여부 및, 변화량은 임의의 RF 노이즈에 의한 것이므로 예측할 수 없다. 입력전압(Vrefin)이 변화함에 따라 출력전압(Vref)도 변화한다. 종래의 기준전압 발생회로에 따른 출력전압(310)은 연산증폭기(OP-AMP)의 출력 쪽에 저항이 구비되어 있지 않았으므로 RC 지연이 적어 입력전압(Vrefin)의 변화에 대해 빠르게 응답하였다. 따라서 RF 노이즈가 발생할 때마다 출력전압(Vref)의 요동이 크게 일어난다. 이때 RC 지연에 의하여 출력전압(Vref)은 입력전압(Vrefin)보다 느리게 반응하여 유한한 기울기를 가지고 상승하고 하강한다. 본 발명은 연산증폭기(OP-AMP)의 출력에 제1 저항소자를 구비하여 RC 지연시간을 늘림 으로써, 입력전압(Vrefin)이 변화 하더라도 출력전압(Vref)이 느린 응답속도로 인하여 요동하는 정도가 감소하여 RF 노이즈에 대한 저항력이 높아진다(320). When RF noise occurs in the peripheral circuit of the reference voltage generator 100, the input voltage Vrefin changes to any level as shown in FIG. 4. At this time, whether the input voltage Vrefin increases or decreases and the amount of change are due to arbitrary RF noise and thus cannot be predicted. As the input voltage Vrefin changes, the output voltage Vref also changes. Since the output voltage 310 according to the conventional reference voltage generation circuit does not have a resistor at the output side of the operational amplifier OP-AMP, the RC delay is small, and thus, the output voltage 310 responds quickly to the change in the input voltage Vrefin. Therefore, whenever the RF noise occurs, the fluctuation of the output voltage Vref occurs greatly. At this time, due to the RC delay, the output voltage Vref reacts slower than the input voltage Vrefin and rises and falls with a finite slope. According to the present invention, the RC delay time is increased by providing the first resistor element at the output of the operational amplifier OP-AMP, so that the output voltage Vref fluctuates due to the slow response speed even if the input voltage Vrefin is changed. Decreasing to increase the resistance to RF noise (320).

제1 저항성 소자(R1)를 추가함으로써 입력전압(Vrefin)이 변화하더라도 출력전압(Vref)이 일정한 레벨로 유지되는 장점이 있지만, 출력전압(Vref)의 응답속도가 늦어졌기 때문에 기준전압 발생회로(100)에 전원이 인가된 초기모드에 출력전압(Vref)이 정상상태에 도달하는 시간이 느려진다. 이러한 문제를 해결하기 위해 본 발명에 따른 기준전압 발생회로(100)는 제1 저항소자 양단에 병렬로 연결된 스위칭 소자(SW1)를 구비한다. 스위칭 소자(100)는 제어부(110)로부터 제어신호(MOD_SW)를 받아 스위칭된다. 기준전압 발생회로(100)에 전원이 인가된 초기모드에는 응답속도를 증가시켜 정상상태에 도달하는 데 걸리는 시간을 단축시키기 위하여, 소정의 시간간격동안 스위칭 소자(SW1)를 연결시킴으로써 제1 저항성 소자(R1)를 쇼트(short)시킨다. 이로인해 제1 저항성 소자(R1)에 의한 RC 지연이 발생하지 않고 캐페시터(Cst)로 인한 지연만이 남게 되므로, 응답속도가 향상되고 초기모드에 출력전압(Vref)이 정상상태에 도달하는 시간이 단축된다. 제어부(110)는 기준전압 발생회로에 전원이 인가된 시점부터 소정의 시간간격동안 제어신호(MOD_SW)를 활성화시켜 스위칭 소자(SW1)를 연결시킨다. 소정의 시간간격은 바람직하게는 기준전압 발생회로(100)의 출력에 걸리는 축전성분, 즉 커패시터(Cst)를 충전시키는데 걸리는 시간보다 길다. 따라서 출력전압(Vref)은 전원이 인가된 시점부터 소정의 시간간격안에 정상상태에 도달한다.The addition of the first resistive element R1 has the advantage that the output voltage Vref is maintained at a constant level even if the input voltage Vrefin is changed. However, since the response speed of the output voltage Vref is slowed, the reference voltage generator circuit ( The time that the output voltage Vref reaches the steady state is slowed down in the initial mode where power is supplied to 100). In order to solve this problem, the reference voltage generation circuit 100 according to the present invention includes a switching element SW1 connected in parallel across both first resistance elements. The switching device 100 receives the control signal MOD_SW from the controller 110 and is switched. In the initial mode in which power is applied to the reference voltage generating circuit 100, the first resistive element is connected by connecting the switching element SW1 for a predetermined time interval to shorten the time required for reaching the steady state by increasing the response speed. Short (R1). As a result, since the RC delay caused by the first resistive element R1 does not occur and only the delay caused by the capacitor Cst remains, the response speed is improved and the time for which the output voltage Vref reaches a steady state in the initial mode is increased. It is shortened. The controller 110 connects the switching element SW1 by activating the control signal MOD_SW for a predetermined time interval from the time when the power is applied to the reference voltage generating circuit. The predetermined time interval is preferably longer than the time taken to charge the power storage component, that is, the capacitor Cst, which is applied to the output of the reference voltage generating circuit 100. Therefore, the output voltage Vref reaches a steady state within a predetermined time interval from the time when the power is applied.

도 4를 참조하여 스위칭 동작을 상세히 설명한다. 기준전압 발생회로(100)에 전원이 인가되고 소정의 시간간격(C) 동안인 초기모드에는 제어신호(MOD_SW)가 활성화되어 스위칭 소자(SW1)가 턴 온(turn-on)된다. 소정의 시간간격(C) 내에 입력전압(Vrefin) 및 출력전압(Vref)은 모두 정상상태에 도달한다. 본 발명에 따른 기준전압 발생회로는 초기모드동안 스위칭 소자에 의해 제1 저항성 소자(R1)를 쇼트시켜 RC 지연시간을 줄였으므로, 스위칭 소자(SW1)가 구비되지 않은 경우(220)에 비해 보다 빨리 정상상태에 도달한다(210). 초기모드가 끝나면 제어신호(MOD_SW)는 비활성화되어 스위칭 소자(SW1)가 턴 오프(turn-off)되고, 제1 저항성 소자(R1)에 의해 출력전압(Vref)의 응답속도가 늦어진다. RF 노이즈가 발생하는 동안(A) 입력전압(Vrefin)은 변화하고, 이로인해 출력전압(Vref)이 변화한다. 본 발명은 제1 저항성 소자(R1)에 의해 RC 지연시간을 늘림으로써, 출력전압(Vref)의 변화량을 감소시킨다.A switching operation will be described in detail with reference to FIG. 4. In the initial mode during which the power is applied to the reference voltage generating circuit 100 and during the predetermined time interval C, the control signal MOD_SW is activated to turn on the switching element SW1. In a predetermined time interval C, both the input voltage Vrefin and the output voltage Vref reach a steady state. Since the reference voltage generating circuit according to the present invention reduces the RC delay time by shorting the first resistive element R1 by the switching element during the initial mode, it is faster than the case in which the switching element SW1 is not provided (220). The steady state is reached (210). When the initial mode ends, the control signal MOD_SW is deactivated so that the switching element SW1 is turned off and the response speed of the output voltage Vref is slowed by the first resistive element R1. During the generation of RF noise (A), the input voltage Vrefin changes, which causes the output voltage Vref to change. The present invention reduces the amount of change in the output voltage Vref by increasing the RC delay time by the first resistive element R1.

도 2는 본 발명의 제2 실시예에 따른 기준전압 발생회로를 나타낸 도면이다.2 is a diagram illustrating a reference voltage generation circuit according to a second embodiment of the present invention.

제1 실시예에서는 입력전압(Vrefin)의 상세한 구성이 개시되지 않았지만, 제2 실시예에서는 입력전압(Vrefin)을 발생하는 회로의 상세한 구성을 개시한다. 제2 실시예는 연산증폭기(OP-AMP)의 비반전입력에 입력되는 입력전압(Vrefin)을 생성하는 전압생성부(410)를 더 포함할 수 있다. 전압생성부(410)는 전류원(Ibias), 드라이버(Driver), 및 로드(Load)를 구비한다. 드라이버(Driver)는 바이어스 입력(VCBP)에 의해 제어된다. 입력전압(Vrefin)은 로드(Load)에서의 전압강하에 의해 결정된다. 전류원(Ibias) 및 드라이버(Driver)에 의해 로드(Load)를 통해 흐르는 전류가 결정되고, 로드(Load)에 걸리는 전압에 의해 입력전압(Vrefin)이 결정됨으 로써, 접지전압(GND)에서 전압원(VDD) 사이의 전압을 로드의 크기를 변화시켜 결정할 수 있고, 노이즈 및 온도변화에 강인한 입력전압(Vrefin)을 생성할 수 있다.Although the detailed configuration of the input voltage Vrefin is not disclosed in the first embodiment, the detailed configuration of the circuit for generating the input voltage Vrefin is disclosed in the second embodiment. The second embodiment may further include a voltage generator 410 for generating an input voltage Vrefin input to the non-inverting input of the operational amplifier OP-AMP. The voltage generator 410 includes a current source Ibias, a driver, and a load. The driver is controlled by the bias input VCBP. The input voltage Vrefin is determined by the voltage drop in the load. The current flowing through the load is determined by the current source Ibias and the driver, and the input voltage Vrefin is determined by the voltage applied to the load. The voltage between VDD) can be determined by changing the size of the load, and can generate an input voltage Vrefin that is robust against noise and temperature changes.

도 3A 내지 도 3B는 본 발명의 제2 실시예에 따른 기준전압 발생회로의 상세회로도이다.3A to 3B are detailed circuit diagrams of a reference voltage generating circuit according to a second embodiment of the present invention.

본 발명에 따른 기준전압 발생회로(400)는 전류원(Ibias)으로 캐스코드 구조를 이용한 전류 미러(Current mirror)를 이용할 수 있다. 또한 드라이버(Driver)는 전류원(Ibias) 및 연산증폭기(OP-AMP)의 비반전입력 사이에 소스 및 드레인 방향으로 연결된 트랜지스터를 구비하고(MP6), 로드(Load)는 저항(Rref) 및/또는 게이트와 드레인이 연결된 트랜지스터(MN5)를 구비할 수 있다. 본 발명의 제2 실시예는 전류원(Ibias)에서 캐스코드 구조를 이용하기 때문에 전압원(VDD)에 대해서 독립적이다. 또한 전류 미러로부터 복사된 전류인 바이어스 전류(Iref)는 온도가 오를수록 증가하고, 반면에 로드(Load)에 구비된 n형 트랜지스터(MN5)의 문턱전압(VTHN)은 온도가 오를수록 감소하므로, 적절한 Rb 및 Rref를 선택하고 전류 미러에서 바이어스 전류(Iref)의 크기를 결정하는 트랜지스터(MP1, MP2, 및 MP5)의 면적비율(m)을 선택하면, 특정 범위 내에서의 온도 의존도가 최소화되도록 설계할 수 있다.The reference voltage generator 400 according to the present invention may use a current mirror using a cascode structure as a current source Ibias. In addition, the driver includes a transistor connected in the source and drain directions between the current source Ibias and the non-inverting input of the operational amplifier OP-AMP (MP6), and the load includes a resistor Rref and / or The transistor MN5 may have a gate and a drain connected thereto. The second embodiment of the present invention is independent of the voltage source VDD because it uses the cascode structure in the current source Ibias. In addition, the bias current Iref, which is the current radiated from the current mirror, increases as the temperature increases, whereas the threshold voltage V THN of the n-type transistor MN5 included in the load decreases as the temperature increases. By selecting the appropriate Rb and Rref and choosing the area ratio (m) of the transistors MP1, MP2, and MP5 that determine the magnitude of the bias current Iref in the current mirror, the temperature dependence within a certain range is minimized. Can be designed.

캐스코드 구조에 흐르는 전류는 [수학식 2]와 같다.The current flowing through the cascode structure is shown in [Equation 2].

Figure 112007040169595-PAT00002
Figure 112007040169595-PAT00002

n은 트랜지스터 MN2에 대한 MN1의 면적 비율이고,

Figure 112007040169595-PAT00003
은 n형 트랜지스터(MN1 내지 MN5)의 전자 이동도, Cox는 트랜지스터(MP1 내지 MP6, 및 MN1 내지 MN5)의 절연층의 축전성분이고,
Figure 112007040169595-PAT00004
는 트랜지스터 MN2의 W/L 값이다.n is the area ratio of MN1 to transistor MN2,
Figure 112007040169595-PAT00003
Is the electron mobility of the n-type transistors MN1 to MN5, Cox is a storage element of the insulating layer of the transistors MP1 to MP6 and MN1 to MN5,
Figure 112007040169595-PAT00004
Is the W / L value of the transistor MN2.

캐스코드 구조에 흐르는 전류는 MP2에 대한 MP5의 면적비율만큼 배가되어 MP5에 복사되고, MP5에 복사되어 드라이버(Driver) 및 로드(Load)에 흐르는 전류는 아래의 [수학식 3]과 같다.The current flowing in the cascode structure is doubled by the area ratio of MP5 to MP2 and copied to MP5, and the current flowing to MP5 and flowing to the driver and load is expressed by Equation 3 below.

Figure 112007040169595-PAT00005
Figure 112007040169595-PAT00005

m은 트랜지스터 MP2에 대한 MP5의 면적 비율이다.m is the area ratio of MP5 to transistor MP2.

입력전압(Vrefin)은 로드(Load)에 걸리는 전압에 의하여 결정되고, [수학식 4]와 같다.The input voltage Vrefin is determined by the voltage applied to the load, and is represented by Equation 4.

Figure 112007040169595-PAT00006
Figure 112007040169595-PAT00006

Figure 112007040169595-PAT00007
Figure 112007040169595-PAT00007

로드(Load)에 저항(Rref) 및 게이트와 드레인이 연결된 n형 트랜지스터(MN5)가 구비되어 있을 때, 저항(Rref)에 걸리는 전압은 옴(Ohm)의 법칙에 의하여

Figure 112007040169595-PAT00008
이고, 트랜지스터(MN5)에 걸리는 전압은 트랜지스터(MP5)가 포화영역(saturation region)에서 동작하므로 n형 트랜지스터의 문턱전압(VTHN)이다. 입력 전압(Vrefin)은 접지전압(GND)으로부터 로드(Load)에 걸리는 전압만큼 올라간 전압이므로, 저항(Rref) 및 트랜지스터(MN5)에 걸리는 전압의 합으로 표현된다. RF 노이즈가 발생되면 전압원(VDD), 커런트 미러의 바이어스 입력(VCBP 및 VCBN), 및 접지전압(GND)의 전압레벨이 변화하고, 이로인해 트랜지스터 MP5 및 MP6의 게이트 입력인 VB1 및 VB2가 변화하면서, 로드(Load)에 흐르는 전류(Iref)의 크기가 달라지고, 입력전압(Vrefin)이 변화한다.When the load includes the resistor Rref and the n-type transistor MN5 connected with the gate and the drain, the voltage applied to the resistor Rref is determined by Ohm's law.
Figure 112007040169595-PAT00008
The voltage across the transistor MN5 is the threshold voltage V THN of the n-type transistor because the transistor MP5 operates in a saturation region. Since the input voltage Vrefin is a voltage raised by the voltage applied to the load from the ground voltage GND, it is expressed as the sum of the voltages applied to the resistor Rref and the transistor MN5. When RF noise is generated, the voltage levels of the voltage source VDD, the bias inputs (VCBP and VCBN) of the current mirror, and the ground voltage (GND) change, which causes the gate inputs of the transistors MP5 and MP6, VB1 and VB2, to change. The magnitude of the current Iref flowing in the load changes, and the input voltage Vrefin changes.

출력전압(Vref)은 귀환경로를 갖는 연산증폭기에서 귀환경로에 구비된 저항인 제2 저항소자(R2) 및 제3 저항소자(R3)의 저항성분의 비율에 의해 결정되므로 [수학식 5]와같이 표현된다.The output voltage Vref is determined by the ratio of the resistance components of the second resistor element R2 and the third resistor element R3, which are resistors provided in the ear path, in the operational amplifier having the ear paths. It is expressed as

Figure 112007040169595-PAT00009
Figure 112007040169595-PAT00009

Figure 112007040169595-PAT00010
Figure 112007040169595-PAT00010

상술한 바와 같이 제2 실시예에 따른 기준전압 발생회로(400)는 연산증폭기(OP-AMP)의 출력 및 제1 노드(N1) 사이에 제1 저항성 소자(R1)를 갖고, 제1 저항성 소자(R1) 양단에 병렬로 연결된 스위칭 소자(SW1)를 구비한다. 스위칭 소자(SW1)는 제어신호(MOD_SW)에 의해 스위칭된다. 전원이 턴 온되고 소정의 시간간격 동안인 초기모드에는 도 5B와 같이 스위칭 소자(SW1)가 연결되어 제1 저항성 소자(R1)가 쇼트되고, RC 지연시간이 줄어들어 캐페시터(Cst)가 충전되는데 걸리는 시간이 짧다. 소정의 시간간격이 경과한 후에는 제어신호(MOD_SW)의 레벨이 변하여 스위칭 소자(SW1)가 열리고, 제1 저항성 소자(R1)에 의해 RC 지연시간이 길어져 출력전압(Vref)의 RF 노이즈에 대한 저항력이 향상된다.As described above, the reference voltage generation circuit 400 according to the second embodiment has the first resistive element R1 between the output of the operational amplifier OP-AMP and the first node N1, and the first resistive element. A switching element SW1 connected in parallel at both ends is provided. The switching element SW1 is switched by the control signal MOD_SW. In the initial mode in which the power is turned on and for a predetermined time interval, as shown in FIG. 5B, the switching element SW1 is connected to short the first resistive element R1, and the RC delay time is reduced to charge the capacitor Cst. Short time After a predetermined time interval has elapsed, the level of the control signal MOD_SW is changed to open the switching element SW1, and the RC delay time is extended by the first resistive element R1, thereby reducing the RF noise of the output voltage Vref. Resistance is improved.

본 발명은 전압분배기(Voltage divider)를 통하여 출력전압(Vref)의 레벨을 조절하여 출력할 수 있다(Vout). 전압분배기(Voltage divider)는 바람직하게는 저항으로 구성될 수 있고, 출력되는 전압(Vout)은 전압분배기(Voltage divider) 내에 구비된 저항의 비율에 따라 결정된다.According to the present invention, the output voltage Vref may be adjusted and output through a voltage divider (Vout). The voltage divider may be preferably composed of a resistor, and the output voltage Vout is determined according to the ratio of the resistors provided in the voltage divider.

이상에서와 같이 도면과 명세서에서 최적 실시예가 개시되었다. 여기서 특정한 용어들이 사용되었으나, 이는 단지 본 발명을 설명하기 위한 목적에서 사용된 것이지 의미한정이나 특허청구범위에 기재된 본 발명의 범위를 제한하기 위하여 사용된 것은 아니다. 그러므로 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야 할 것이다. As described above, optimal embodiments have been disclosed in the drawings and the specification. Although specific terms have been used herein, they are used only for the purpose of describing the present invention and are not intended to limit the scope of the present invention as defined in the claims or the claims. Therefore, those skilled in the art will understand that various modifications and equivalent other embodiments are possible from this. Therefore, the true technical protection scope of the present invention will be defined by the technical spirit of the appended claims.

상술한 바와 같이 본 발명에 따른 기준전압 발생회로는 연산증폭기의 출력에 저항을 구비함으로써 출력전압의 RC 지연시간을 늘려서, RF 노이즈에 대한 저항력을 증가시키는 효과가 있다.As described above, the reference voltage generating circuit according to the present invention has an effect of increasing the RC delay time of the output voltage by increasing the RC delay time of the output voltage by providing a resistance at the output of the operational amplifier.

또한, 연산증폭기의 출력에 구비된 저항 양단에 스위치를 병렬로 연결하여 RC 지연시간이 늘어남으로 인하여 전원이 턴 온된 이후 정상상태에 도달하는 시간이 늘어나는 것을 방지하는 효과가 있다.In addition, by connecting the switch in parallel across the resistor provided at the output of the operational amplifier has an effect of preventing the increase in the time to reach the steady state after the power is turned on by increasing the RC delay time.

Claims (15)

기준전압 발생회로에 있어서,In the reference voltage generating circuit, 연산증폭기;Operational amplifiers; 상기 연산증폭기의 출력 및 제1 노드 사이에 구비된 제1 저항성 소자;A first resistive element provided between the output of the operational amplifier and a first node; 상기 제1 저항성 소자 양단에 병렬연결 된 스위칭 소자; 및A switching element connected in parallel across the first resistive element; And 상기 제1 노드에서 상기 연산증폭기의 반전입력으로 귀환하는 귀환경로를 포함하고,A return path from the first node to the inverting input of the operational amplifier; 상기 스위칭 소자는 상기 기준전압 발생회로에 전원이 인가된 이후 소정의 시간간격 동안 턴 온(turn-on)되는 것을 특징으로 하는 기준전압 발생회로.And the switching element is turned on for a predetermined time interval after power is applied to the reference voltage generating circuit. 제1항에 있어서,The method of claim 1, 상기 소정의 시간간격은 적어도 상기 제1 노드의 전압이 정상상태에 도달하는 시간보다 긴 시간간격인 것을 특징으로 하는 기준전압 발생회로.And the predetermined time interval is at least a time interval longer than a time at which the voltage of the first node reaches a steady state. 제1항에 있어서,The method of claim 1, 상기 귀환경로는, 상기 제1 노드 및 상기 연산증폭기의 반전입력 사이에 직렬 연결된 제2 저항성 소자, 및 상기 연산증폭기의 반전입력 및 접지전압 사이에 직렬 연결된 제 3 저항성 소자를 포함하는 것을 특징으로 하는 기준전압 발생회로.The return environment includes a second resistive element connected in series between the first node and the inverting input of the operational amplifier, and a third resistive element connected in series between the inverting input and the ground voltage of the operational amplifier. Reference voltage generator circuit. 제1항에 있어서,The method of claim 1, 상기 기준전압 발생회로는, 상기 입력전압을 공급하는 전압생성부를 더 포함하는 것을 특징으로 하는 기준전압 발생회로.The reference voltage generation circuit further comprises a voltage generation unit for supplying the input voltage. 제4항에 있어서,The method of claim 4, wherein 상기 전압생성부는 전압원 및 상기 연산증폭기의 비반전입력 사이에 직렬 연결된 전류원 및 드라이버를 포함하고, 상기 연산증폭기의 비반전입력 및 접지전압 사이에 직렬 연결된 로드를 포함하는 것을 특징으로 하는 기준전압 발생회로.The voltage generator includes a current source and a driver connected in series between a voltage source and the non-inverting input of the operational amplifier, and includes a load connected in series between the non-inverting input and the ground voltage of the operational amplifier. . 제5항에 있어서,The method of claim 5, 상기 전류원은, 캐스코드 구조를 이용한 커런트 미러인 것을 특징으로 하는 기준전압 발생회로.And the current source is a current mirror using a cascode structure. 제5항에 있어서, The method of claim 5, 상기 드라이버는, 상기 전류원 및 상기 연산증폭기의 상기 비반전입력 사이에 소스 및 드레인으로 연결되고, 게이트 제어되는 트랜지스터인 것을 특징으로 하는 기준전압 발생회로.And the driver is a transistor connected to a source and a drain between the current source and the non-inverting input of the operational amplifier and gate-controlled. 제5항에 있어서,The method of claim 5, 상기 로드는, 저항인 것을 특징으로 하는 기준전압 발생회로.The load is a reference voltage generating circuit, characterized in that the resistance. 제5항에 있어서,The method of claim 5, 상기 로드는, 드레인 출력이 게이트 입력으로 귀환하는 트랜지스터인 것을 특징으로 하는 기준전압 발생회로.And the load is a transistor whose drain output is fed back to the gate input. 제1항에 있어서,The method of claim 1, 상기 연산증폭기의 비반전입력에 입력되는 입력전압은 노이즈에 의해 직류전압레벨이 변화하고, 상기 노이즈는 주기적으로 발생되는 노이즈인 것을 특징으로 하는 기준전압 발생회로.The input voltage input to the non-inverting input of the operational amplifier is a reference voltage generation circuit, characterized in that the DC voltage level is changed by the noise, the noise is a noise generated periodically. 제10항에 있어서,The method of claim 10, 상기 노이즈는 주변회로에서 발생하는 RF(Radio frequency) 노이즈인 것을 특징으로 하는 기준전압 발생회로.The noise is a reference voltage generation circuit, characterized in that the RF (Radio frequency) noise generated in the peripheral circuit. 제1항에 있어서,The method of claim 1, 상기 기준전압 발생회로는, 상기 제1 노드 및 접지전압 사이에 직렬연결된 전압 분배기를 더 포함하는 것을 특징으로 하는 기준전압 발생회로.The reference voltage generation circuit further includes a voltage divider connected in series between the first node and the ground voltage. 기준전압 발생회로에 있어서,In the reference voltage generating circuit, 연산증폭기;Operational amplifiers; 상기 연산증폭기의 출력 및 제1 노드 사이에 구비된 제1 저항성 소자;A first resistive element provided between the output of the operational amplifier and a first node; 상기 제1 저항성 소자 양단에 병렬연결 된 스위칭 소자; 및A switching element connected in parallel across the first resistive element; And 상기 제1 노드에서 상기 연산증폭기의 반전입력으로 귀환하는 귀환경로를 포함하고,A return path from the first node to the inverting input of the operational amplifier; 상기 기준전압 발생회로에 전원이 인가된 이후 소정의 시간간격 동안인 초기모드에는 상기 스위칭 소자가 턴 온(turn-on)되고, 상기 소정의 시간간격 이후인 정상상태모드에는 상기 스위칭 소자가 턴 오프(turn-off)되는 기준전압 발생회로.The switching device is turned on in an initial mode during a predetermined time interval after power is applied to the reference voltage generating circuit, and the switching device is turned off in a steady state mode after the predetermined time interval. (turn-off) reference voltage generator circuit. 제13항에 있어서,The method of claim 13, 상기 연산증폭기의 비반전입력에 입력되는 입력전압은 노이즈에 의해 직류전압레벨이 변화하고, 상기 노이즈는 주기적으로 발생되는 노이즈인 것을 특징으로 하는 기준전압 발생회로.The input voltage input to the non-inverting input of the operational amplifier is a reference voltage generation circuit, characterized in that the DC voltage level is changed by the noise, the noise is a noise generated periodically. 제13항에 있어서,The method of claim 13, 상기 노이즈는 주변회로에서 발생하는 RF(Radio frequency) 노이즈인 것을 특징으로 하는 기준전압 발생회로.The noise is a reference voltage generation circuit, characterized in that the RF (Radio frequency) noise generated in the peripheral circuit.
KR1020070053484A 2007-05-31 2007-05-31 The voltage reference circuit KR20080105645A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070053484A KR20080105645A (en) 2007-05-31 2007-05-31 The voltage reference circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070053484A KR20080105645A (en) 2007-05-31 2007-05-31 The voltage reference circuit

Publications (1)

Publication Number Publication Date
KR20080105645A true KR20080105645A (en) 2008-12-04

Family

ID=40366898

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070053484A KR20080105645A (en) 2007-05-31 2007-05-31 The voltage reference circuit

Country Status (1)

Country Link
KR (1) KR20080105645A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016143949A1 (en) * 2015-03-11 2016-09-15 한국표준과학연구원 Cycle-type voltage divider and method of operating same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016143949A1 (en) * 2015-03-11 2016-09-15 한국표준과학연구원 Cycle-type voltage divider and method of operating same

Similar Documents

Publication Publication Date Title
US7554869B2 (en) Semiconductor memory device having internal circuits responsive to temperature data and method thereof
US7310015B2 (en) Temperature-compensated circuit for power amplifier using diode voltage control
US7893671B2 (en) Regulator with improved load regulation
US8207719B2 (en) Series regulator circuit and semiconductor integrated circuit
JP3418175B2 (en) Internal CMOS reference generator and voltage regulator
KR20190141868A (en) Oscillator
US7193452B2 (en) Temperature-compensated bias circuit for power amplifier
KR20040012958A (en) Proportional to temperature valtage generator
KR20030036045A (en) Internal voltage step-down circuit
US10048717B1 (en) Voltage regulation device capable of stabilizing output voltage
KR101286241B1 (en) Maximum voltage source selector
KR100422031B1 (en) Reference voltage generation circuit for generating a plurality of reference voltages
JP2004521540A (en) Current mirror compensation system for power amplifier
US8493097B2 (en) Current-sensing circuit
JP2022135949A (en) Voltage regulator providing quick response to load change
KR20080069387A (en) Circuit of generating reference voltage
KR20080105645A (en) The voltage reference circuit
KR20050041592A (en) Internal voltage generation device capable of temperature compensation
CN111446949A (en) Power-on reset circuit and integrated circuit
CN110601658B (en) Automatic compensation of control voltage range of low voltage VCO
JP2008171070A (en) Power supply device and electronic device using it
KR20010042440A (en) A current compensating bias generator and method therefor
JP2003298349A (en) Voltage controlled oscillating circuit
JP2020126396A (en) Constant voltage power source circuit and semiconductor device comprising the same
JP2006165707A (en) Transistor saturation preventing circuit

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination