KR20080098812A - Manufacturing method of vertical semiconductor light emitting device - Google Patents
Manufacturing method of vertical semiconductor light emitting device Download PDFInfo
- Publication number
- KR20080098812A KR20080098812A KR20070044144A KR20070044144A KR20080098812A KR 20080098812 A KR20080098812 A KR 20080098812A KR 20070044144 A KR20070044144 A KR 20070044144A KR 20070044144 A KR20070044144 A KR 20070044144A KR 20080098812 A KR20080098812 A KR 20080098812A
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- semiconductor layer
- light emitting
- emitting device
- intermediate layer
- Prior art date
Links
Images
Landscapes
- Led Devices (AREA)
Abstract
Description
도 1은 요철 패턴을 갖는 일반적인 수직구조 반도체 발광소자를 나타내는 단면도이다.1 is a cross-sectional view showing a general vertical structure semiconductor light emitting device having an uneven pattern.
도 2a 내지 도 2d는 수직구조 반도체 발광소자에서 요철 구조의 형태에 따른 광추출효율에 대한 시뮬레이션 결과를 나타낸 것이다.2A to 2D show simulation results of light extraction efficiency according to the shape of the uneven structure in the vertical semiconductor light emitting device.
도 3a 내지 도 3i는 본 발명의 일 실시 형태에 따른 수직구조 반도체 발광소자 제조방법을 설명하기 위한 공정별 단면도이다.3A to 3I are cross-sectional views of processes for describing a method of manufacturing a vertical semiconductor light emitting device according to one embodiment of the present invention.
도 4a는 다공성 중간층의 상면을 촬영한 AFM(Atomic Force Microscope) 사진이다.Figure 4a is an AFM (Atomic Force Microscope) photograph of the upper surface of the porous intermediate layer.
도 4b는 상기 AFM 사진을 분석하여 다공성 중간층의 일 단면에서의 높낮이를 도시한 것이다.Figure 4b shows the height at one cross section of the porous interlayer by analyzing the AFM image.
<도면의 주요부분에 대한 부호설명><Code Description of Main Parts of Drawing>
31: 사파이어 기판 32: 언도프 GaN층31: sapphire substrate 32: undoped GaN layer
33: 다공성 중간층 34: n형 질화물 반도체층33: porous intermediate layer 34: n-type nitride semiconductor layer
35: 활성층 36: p형 질화물 반도체층35: active layer 36: p-type nitride semiconductor layer
37: 반사금속층 38: 도전성 지지기판37: reflective metal layer 38: conductive support substrate
39: n측 전극39: n-side electrode
본 발명은 수직구조 반도체 발광소자 제조방법에 관한 것으로, 보다 상세하게는, 나노사이즈의 요철 패턴을 형성하여 광추출효율이 향상된 수직구조 반도체 발광소자의 제조방법에 관한 것이다.The present invention relates to a method for manufacturing a vertical semiconductor light emitting device, and more particularly, to a method for manufacturing a vertical semiconductor light emitting device having improved light extraction efficiency by forming a nano-sized uneven pattern.
반도체 발광소자(Light Emitting Diode, LED)는 전류가 가해지면 p,n형 반도체의 접합 부분에서 전자와 정공의 재결합에 기하여, 다양한 색상의 빛을 발생시킬 수 있는 반도체 장치이다. 이러한 LED는 필라멘트에 기초한 발광소자에 비해 긴 수명, 낮은 전원, 우수한 초기 구동 특성, 높은 진동 저항 및 반복적인 전원 단속에 대한 높은 공차 등의 여러 장점을 갖기 때문에 그 수요가 지속적으로 증가하고 있으며, 특히, 최근에는, 청색 계열의 단파장 영역에서 발광이 가능한 III족 질화물 반도체가 각광을 받고 있다.BACKGROUND A light emitting diode (LED) is a semiconductor device capable of generating light of various colors based on recombination of electrons and holes at a junction portion of a p and n type semiconductor when current is applied thereto. These LEDs have a number of advantages over filament based light emitting devices, such as long life, low power, excellent initial driving characteristics, high vibration resistance, and high tolerance for repetitive power interruptions. In recent years, group III nitride semiconductors capable of emitting light in a blue short wavelength region have been in the spotlight.
상기 반도체 발광소자에서, 전극이 배치되는 구조와 관련하여 수평구조 반도체 발광소자는 전류의 흐름이 협소 해지는 문제가 있다. 이러한 협소한 전류 흐름으로 인해, 발광소자의 순방향 전압(Vf)이 증가하여 전류효율이 저하되며, 이와 더 불어 정전기 방전(Electrostatic discharge)에 취약해지는 문제가 있다. 이러한 문제를 해결하기 위해서, 수직 전극 구조를 갖는 반도체 발광소자가 요구된다.In the semiconductor light emitting device, a horizontal semiconductor light emitting device has a problem of narrow current flow in relation to a structure in which electrodes are disposed. Due to such a narrow current flow, the forward voltage Vf of the light emitting device is increased to decrease the current efficiency, and furthermore, there is a problem of being vulnerable to electrostatic discharge. In order to solve this problem, a semiconductor light emitting device having a vertical electrode structure is required.
한편, 상기 수직구조 반도체 발광소자의 경우, 활성층에서 발생된 광은 공기/GaN 계면에 입사 시, 입사각에 따라 반사 정도가 달라진다. 이 경우, 이론적으로 입사각이 26° 이상인 경우, 활성층에서 발생된 광은 모두 내부 전반사 된다. 따라서, 이러한 문제를 최소화하여 외부 광추출효율을 향상시키기 위해, 광이 외부로 투과되는 면에 요철 패턴을 형성할 수 있다.On the other hand, in the vertical semiconductor light emitting device, when the light generated in the active layer is incident on the air / GaN interface, the degree of reflection varies depending on the incident angle. In this case, theoretically, when the incident angle is 26 ° or more, all light generated in the active layer is totally internally reflected. Therefore, in order to minimize such a problem and improve external light extraction efficiency, an uneven pattern may be formed on a surface through which light is transmitted to the outside.
이하, 도 1 및 도 2를 참조하여, 광 출사면에 요철 패턴이 형성된 수직구조 반도체 발광소자와 요철 패턴의 형상에 따른 발광 효율을 설명한다.1 and 2, the light emitting efficiency according to the shape of the vertical structure semiconductor light emitting device having the uneven pattern on the light exit surface and the uneven pattern will be described.
우선, 도 1은 요철 패턴을 갖는 일반적인 수직구조 반도체 발광소자를 나타내는 단면도이다.First, FIG. 1 is a cross-sectional view showing a general vertical structure semiconductor light emitting device having an uneven pattern.
도 1에 도시된 수직구조 반도체 발광소자(10)는 p형 GaN층(13) 상에 순차적으로 형성된 활성층(12), n형 GaN층(11) 및 요철 패턴층(14)을 구비한다. 여기서, 설명의 편의상, 도전성 지지기판과 전극 구조 등은 도시하지 않았다.The vertical semiconductor
상기 요철 패턴층(14)은 상술한 바와 같이 외부 광추출효율을 향상시키기 위한 것으로서 상기 n형 GaN층(11)과 다른 물질 또는 동일한 물질로 이루어질 수 있다. 이 경우, 요철 구조(P)의 형태에 따른 광추출효율에 대한 시뮬레이션 결과를 도 2a 내지 도 2d를 참조하여 설명한다. 다만, 이러한 시뮬레이션 결과는 요철 구조의 형태에 따른 광추출효율의 변화 양상을 설명하기 위한 것으로 광추출효율에 대한 수치는 다른 조건의 변화에 따라 달라질 수 있다. The
도 2a 내지 도 2d에 도시된 바와 같이, 요철 패턴이 없는 경우(도 2a, 30.04%)에 비하여 요철 패턴이 있는 경우 광추출효율이 향상되는 것을 볼 수 있으며, 또한, 요철 패턴의 단면이 사각형(도 2b, 34.99%)인 경우보다, 삼각형(도 2c, 41.46%) 또는 사다리꼴(도 2d, 42.18%)인 경우 광추출효율이 더 높은 것을 볼 수 있다.As shown in FIGS. 2A to 2D, when the uneven pattern is present, the light extraction efficiency is improved as compared with the uneven pattern (FIG. 2A, 30.04%), and the cross-section of the uneven pattern is square ( It can be seen that the light extraction efficiency is higher when the triangle (Fig. 2c, 41.46%) or the trapezoid (Fig. 2d, 42.18%) than the case of Figure 2b, 34.99%).
한편, 도 2b 내지 도 2d에 도시된 상기 요철 패턴은 마이크로 사이즈로서 그 크기가 작을수록 광추출효율을 높일 수 있다. 특히, 상기 요철 패턴이 나노사이즈가 되는 경우에는 광추출효율을 더욱 향상시킬 수 있다.On the other hand, the uneven pattern shown in FIGS. 2b to 2d is a micro size, the smaller the size can increase the light extraction efficiency. In particular, when the concave-convex pattern becomes nano size, the light extraction efficiency can be further improved.
종래 기술의 경우, 반도체 단결정에 요철 패턴을 형성하는 공정은 건식 및 습식 식각 공정이나 포토 레지스터, 유전체 패턴 등을 사용하는 것이 일반적이다. 그러나, 이러한 방법으로는 나노사이즈의 요철 패턴을 형성하기 어려운 문제가 있으며, 따라서, 광추출효율 향상을 위해서는 나노사이즈의 요철 패턴을 용이하게 형성할 수 있는 수직구조 반도체 발광소자의 제조방법이 요구된다.In the prior art, the process of forming the uneven pattern on the semiconductor single crystal generally uses a dry and wet etching process, a photoresist, a dielectric pattern, or the like. However, such a method has a problem that it is difficult to form a nano-sized concave-convex pattern. Therefore, in order to improve light extraction efficiency, a method of manufacturing a vertical structure semiconductor light emitting device capable of easily forming nano-sized concave-convex pattern is required. .
본 발명은 상기한 종래 기술의 문제를 해결하기 위한 것으로서, 본 발명의 목적은 광추출효율 향상을 위한 나노사이즈의 요철 패턴을 보다 용이하게 형성할 수 있는 수직구조 반도체 발광소자의 제조방법을 제공하는 데 있다.The present invention is to solve the above problems of the prior art, an object of the present invention to provide a method for manufacturing a vertical structure semiconductor light emitting device that can more easily form a nano-sized uneven pattern for improving the light extraction efficiency There is.
상기한 기술적 과제를 해결하기 위해서, 본 발명의 일 실시 형태는,In order to solve the above technical problem, an embodiment of the present invention,
단결정 성장용 기판을 마련하는 단계와, 상기 단결정 성장용 기판 상에 나노 사이즈의 공극을 갖는 다공성 중간층을 성장시키는 단계와, 상기 다공성 중간층 상에 상기 공극을 채우도록 제1 도전형 반도체층을 성장시키는 단계와, 상기 제1 도전형 반도체층 상에 순차적으로 활성층, 제2 도전형 반도체층을 성장시키는 단계와, 상기 제2 도전형 반도체층 상에 도전성 지지기판을 형성하는 단계와, 상기 제1 도전형 반도체층이 나노패턴의 노출면을 갖도록 상기 단결정 성장용 기판 및 다공성 중간층을 제거하는 단계 및 상기 제1 도전형 반도체층의 노출된 영역 중 일부 영역에 전극을 형성하는 단계를 포함하는 수직구조 반도체 발광소자 제조방법을 제공한다.Preparing a single crystal growth substrate, growing a porous intermediate layer having nano-sized pores on the single crystal growth substrate, and growing a first conductive semiconductor layer to fill the pores on the porous intermediate layer. Growing an active layer and a second conductive semiconductor layer sequentially on the first conductive semiconductor layer, forming a conductive support substrate on the second conductive semiconductor layer, and forming the first conductive semiconductor layer. Removing the single crystal growth substrate and the porous intermediate layer so that the semiconductor layer has an exposed surface of the nanopattern, and forming an electrode in a portion of the exposed region of the first conductive semiconductor layer. Provided is a light emitting device manufacturing method.
이 경우, 상기 다공성 중간층은 SixC3 - xN2으로 이루어지며, 여기서 x는 0 ≤ x ≤ 3 을 만족하는 것이 바람직하다.In this case, the porous interlayer is made of Si x C 3 - x N 2 , where x satisfies 0 ≦ x ≦ 3.
또한, 상기 공극은 다공성 중간층의 성장 과정에서 자발적으로 형성되는 것 일 수 있으며, 나노미터 크기 공극이 자발적으로 형성되기 위한 조건으로서, 상기 다공성 중간층을 성장시키는 단계는, 성장 온도가 900 ~ 1200℃이며, SiH4의 주입량이 50 ~ 500 nmol/min인 조건으로 실행되는 것이 바람직하다. 나아가, 상기 다공성 중간층을 성장시키는 단계는, 상기 다공성 중간층의 두께가 5 ~ 100㎚가 되도록 실행될 수 있다.In addition, the pores may be spontaneously formed during the growth of the porous interlayer, the conditions for spontaneously forming nanometer size pores, the step of growing the porous interlayer, the growth temperature is 900 ~ 1200 ℃ , SiH 4 is preferably carried out under the condition of 50 to 500 nmol / min. Further, the step of growing the porous interlayer may be performed so that the thickness of the porous interlayer is 5 ~ 100nm.
상기 다공성 중간층을 성장시키는 단계 전에, 상기 단결정 성장용 기판 상에 버퍼층을 성장시키는 단계를 더 포함할 수 있으며, 이에 따라, 상기 버퍼층 상에 성장되는 발광구조물의 결정성을 향상시킬 수 있다.Before growing the porous intermediate layer, the method may further include growing a buffer layer on the single crystal growth substrate, thereby improving crystallinity of the light emitting structure grown on the buffer layer.
추가적으로, 상기 도전성 지지기판을 형성하는 단계와 상기 단결정 성장용 기판을 제거하는 단계 사이에, 상기 제2 도전형 질화물층 상에 반사금속층을 형성하는 단계를 더 포함할 수 있다.Additionally, the method may further include forming a reflective metal layer on the second conductive nitride layer between the forming of the conductive support substrate and the removing of the single crystal growth substrate.
이 경우, 상기 반사금속층은 Ag, Ni, Al, Ph, Pd, Ir, Ru, Mg, Zn, Pt, Au 및 그 조합으로 구성된 그룹으로부터 선택된 물질로 이루어진 적어도 하나의 층을 포함할 수 있다.In this case, the reflective metal layer may include at least one layer made of a material selected from the group consisting of Ag, Ni, Al, Ph, Pd, Ir, Ru, Mg, Zn, Pt, Au, and combinations thereof.
한편, 상기 도전성 지지기판은 Cu, Ni, Au, W, Ti 및 그 조합으로 구성된 그룹으로부터 선택된 물질로 이루어지는 것이 바람직하다.On the other hand, the conductive support substrate is preferably made of a material selected from the group consisting of Cu, Ni, Au, W, Ti and combinations thereof.
본 발명의 바람직한 실시 형태에서, 상기 제1 도전형 반도체층, 활성층 및 제2 도전형 반도체층은 질화물로 이루어질 수 있다.In a preferred embodiment of the present invention, the first conductive semiconductor layer, the active layer and the second conductive semiconductor layer may be made of nitride.
또한, 상기 제1 도전형 반도체층은 n형 반도체층이며, 상기 제2 도전형 반도체층은 p형 반도체층일 수 있다.The first conductive semiconductor layer may be an n-type semiconductor layer, and the second conductive semiconductor layer may be a p-type semiconductor layer.
바람직하게는, 상기 제1 도전형 반도체층이 나노패턴의 노출면을 갖도록 상기 단결정 성장용 기판 및 다공성 중간층을 제거하는 단계는 상기 다공성 중간층이 노출되도록 상기 단결정 성장용 기판을 제거한 후, 상기 다공성 중간층을 제거함으로써 실행될 수 있으며, 이 경우, 상기 단결정 성장용 기판을 제거하는 단계는, 레이저 리프트오프 공정에 의해 실행되는 것이 바람직하다.Preferably, the removing of the single crystal growth substrate and the porous intermediate layer such that the first conductive semiconductor layer has an exposed surface of the nanopattern includes removing the single crystal growth substrate so that the porous intermediate layer is exposed, and then the porous intermediate layer. It can be carried out by removing the step, in which case, the step of removing the single crystal growth substrate is preferably performed by a laser lift-off process.
한편, 다공성 중간층을 제거하는 단계는 건식 또는 습식 식각 공정에 의해 실행될 수 있다.Meanwhile, the removing of the porous interlayer may be performed by a dry or wet etching process.
바람직하게는, 상기 제1 도전형 반도체층의 노출된 영역 중 일부 영역에 형성된 전극은 Ni/Au 층을 포함할 수 있다.Preferably, the electrode formed in a portion of the exposed region of the first conductivity type semiconductor layer may include a Ni / Au layer.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시 형태를 보다 상세하게 설명한다. 그러나, 본 발명의 실시 형태는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 이하 설명하는 실시형태로 한정되는 것은 아니다. 본 발명 의 실시형태는 당업계에서 평균적인 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위해서 제공되는 것이다. 따라서, 도면에서의 요소들의 형상 및 크기 등은 명확한 설명을 위해 과장될 수 있으며, 도면상의 동일한 부호로 표시되는 요소는 동일한 요소이다.Hereinafter, with reference to the accompanying drawings will be described in detail a preferred embodiment of the present invention. However, embodiments of the present invention may be modified in various other forms, and the scope of the present invention is not limited to the embodiments described below. Embodiments of the present invention are provided to more completely explain the present invention to those skilled in the art. Accordingly, the shape and size of elements in the drawings may be exaggerated for clarity, and the elements denoted by the same reference numerals in the drawings are the same elements.
도 3a 내지 도 3i는 본 발명의 일 실시 형태에 따른 수직구조 반도체 발광소자 제조방법을 설명하기 위한 공정별 단면도이다.3A to 3I are cross-sectional views of processes for describing a method of manufacturing a vertical semiconductor light emitting device according to one embodiment of the present invention.
우선, 도 3a와 같이, 사파이어 기판(31) 상에 언도프 GaN층(32)을 성장시킨다.First, as shown in FIG. 3A, the
상기 사파이어 기판(31)은, 육각-롬보형(Hexa-Rhombo R3c) 대칭성을 갖는 결정체로서 c축 방향의 격자상수가 13.001Å, a축 방향으로는 4.765Å의 격자 간 거리를 가지며, 사파이어 면방향(orientation plane)으로는 C(0001)면, A(1120)면, R(1102)면 등을 갖는다. 이러한 사파이어 기판(31)의 C면의 경우 비교적 질화물 박막의 성장이 용이하며, 고온에서 안정하기 때문에 질화물 성장용 기판으로 주로 사용된다. 다만, 본 발명에서 단결정 성장용 기판은 사파이어 기판(31)으로 제한되지 않으며, 단결정 성장용으로 일반적으로 사용될 수 있는 SiC, MgAl2O4, MgO, LiAlO2 및 LiGaO2 등으로 이루어진 기판도 채용이 가능하다.The
한편, 상기 언도프 GaN층(32)은 상기 언도프 GaN층(32) 상에서, 이후에 성장 될 반도체 단결정의 격자 결함을 최소화하여 우수한 결정성을 확보하기 위한 버퍼층에 해당한다.Meanwhile, the
이어, 도 3b와 같이, 상기 언도프 GaN층(32) 상에 다공성(porous) 중간층(33)을 형성한다.3B, a porous
상기 다공성 중간층(33)은 후술할 바와 같이, 발광소자에서 n형 질화물 반도체층의 광 출사면에 요철 패턴을 형성하기 위한 것으로 다수의 공극(h)을 가지고 있다. 이 경우, 상기 공극(h)에서 성장된, 구체적으로, 상극(h)을 채우도록 성장된 n형 질화물 반도체층 영역이 요철 패턴이 된다. 나아가, 상기 다공성 중간층(33)은 후술할 바와 같이, 사파이어 기판(31)을 분리하기 위해 레이저(L)를 조사할 경우, 발광구조물에 레이저가 입사되거나 열이 확산 되는 것 방지할 수 있다.As described later, the porous
상술한 바와 같이, 상기 다공성 중간층(33)은 다수의 공극(h)을 가지는데, 상기 공극(h)은 상기 다공성 중간층(33)의 성장 과정에서 자발적으로 형성된다. As described above, the
이 경우, 상기 다수의 공극(h)은 미리 정해진 형태가 아닌 임의의 형태를 가지고 형성될 수 있다. 이에 따라, 미리 정해진 형태로 패터닝하여 형성하는 경우에 비하여 공정이 단순화될 수 있는 장점이 있다.In this case, the plurality of voids h may be formed in any shape other than a predetermined shape. Accordingly, there is an advantage that the process can be simplified as compared with the case of forming by patterning in a predetermined form.
나아가, 상기 공극(h)은 나노미터 단위의 크기를 갖는 것을 특징으로 하므로, 본 실시 형태에 따르면, n형 질화물 반도체층에 나노사이즈(w)의 요철 패턴을 보다 용이하게 형성할 수 있다.Furthermore, since the void h has a size in nanometers, according to the present embodiment, the uneven pattern of the nanosize w can be more easily formed in the n-type nitride semiconductor layer.
이 경우, 상기 다공성 중간층(33)에 자발적으로 공극(h)이 형성되기 위해서는, SiH4의 주입량을 50 ~ 500 nmol/min로 하여 성장 온도가 900 ~ 1200℃인 조건에서 성장시킬 수 있다. 나아가, 상기 다공성 중간층(33)의 성장 시간은 10 ~ 300초가 바람직하며, 이에 따라, 상기 다공성 중간층(33)의 두께는 약 5 ~ 100㎚가 될 수 있다.In this case, in order for the void h to be spontaneously formed in the porous
덧붙여, 자발적으로 공극이 형성될 수 있기 위한 조건으로서, 상기 다공성 중간층(33)을 이루는 물질은 SixC3 - xN2 일 수 있으며, 여기서 x는 0 ≤ x ≤ 3 을 만족한다.In addition, as a condition for being in a void spontaneously be formed, the material forming the porous
이하, 도 4a 및 도 4b를 참조하여, 상기 다공성 중간층(33)을 보다 상세히 살펴본다.Hereinafter, the porous
도 4a는 다공성 중간층의 상면을 촬영한 AFM(Atomic Force Microscope) 사진이다. 상기 AFM 사진은 5×5 ㎛2 사이즈에 해당한다. Figure 4a is an AFM (Atomic Force Microscope) photograph of the upper surface of the porous intermediate layer. The AFM photograph corresponds to a 5 × 5 μm 2 size.
도 4a를 참조하면, 상기 AFM 사진에서 다수의 그레인(grain) 형태로서 밝게 보이는 부분이 다공성 중간층(33)이며, 어두운 부분은 언도프 GaN층(32)이다. 이 경우, 상기 언도프 GaN층(32)이 보이는 어두운 부분이 공극에 해당하며, 상술한 바와 같이, 공극이 불규칙하게 형성되어 있음을 볼 수 있다.Referring to FIG. 4A, a brightly visible portion of the grains in the AFM image is a porous
한편, 도 4b는 상기 AFM 사진을 분석하여 상기 다공성 중간층(33)의 일 단면 에서의 높낮이를 도시한 것이다. 상기 다공성 중간층(33)의 상면 높이를 기준으로 극소점에 해당하는 높이를 갖는 부분이 공극(h)이다. On the other hand, Figure 4b shows the height in one cross section of the porous
도 4b의 단면 분석 결과를 참조하면, 상기 다공성 중간층(33)은 각각의 그레인의 폭이 약 250㎚ 정도이고, 두께가 약 30㎚, 인접한 그레인 간의 거리는 약 100㎚ 정도임을 알 수 있다.Referring to the cross-sectional analysis of FIG. 4B, the porous
즉, 다공성 중간층(33)이 임의의 형태로 형성된 나노사이즈 공극을 가지고 성장된 것을 볼 수 있다. 또한, 도 4a에서 살펴본 바와 같이, 상기 다공성 중간층(33)은 불규칙하게 형성된 다수의 나노사이즈(w) 공극(h)을 가진다. 이에 따라, 상기 다공성 중간층(33) 상에 성장되는 n형 질화물 반도체층에는 상기 공극(h)과 같은 형태의 나노사이즈 요철 패턴이 형성될 수 있다.That is, it can be seen that the porous
상기 다공성 중간층(33)의 성장 공정 후, 도 3c와 같이, 다공성 중간층(33) 상에 n형 질화물 반도체층(34)을 성장시킨다. 이 경우, 상기 n형 질화물 반도체층(34)은 다공성 중간층(33)의 공극을 채우도록 성장된다. 즉, 상기 n형 질화물 반도체층(34)은 상기 공극을 통하여 상기 언도프 GaN층(32)의 상면과 접하게 된다.After the growth process of the porous
이와 같이, 상기 다공성 중간층(33)의 나노사이즈 공극을 채우도록 성장됨에 따라, 상기 n형 질화물 반도체층(34)에서 성장이 시작되는 부분에는 상기 공극에 대응하여 나노사이즈의 요철 패턴이 형성된다. 상기 나노사이즈 요철 패턴이 형성된 면은, 후술할 바와 같이 상기 사파이어 기판(31) 및 다공성 중간층(33)의 제거와 함께 수직구조 반도체 발광소자에서 광 출사면이 된다. 따라서, 수직구조 발광 소자에 있어서 광추출효율 향상 효과를 얻을 수 있다.As such, as it is grown to fill the nano-size pores of the porous
다음으로, 도 3d와 같이, 상기 n형 질화물 반도체층(34) 상에 순차적으로 활성층(35)과 p형 질화물 반도체층(36)을 성장시켜 발광구조물을 형성한다. 본 발명에서, 상기 '발광구조물'은, 상기 n형 질화물 반도체층(34), 활성층(35), p형 질화물 반도체층(36)이 순차적으로 적층되어 형성된 구조물 의미한다. Next, as illustrated in FIG. 3D, the
상기 n형 및 p형 질화물 반도체층(34, 36)은 AlxInyGa(1-x-y)N 조성식(여기서, 0≤x≤1, 0≤y≤1, 0≤x+y≤1임)을 갖는 n형 불순물 및 p형 불순물이 도핑된 반도체 물질로 이루어질 수 있으며, 대표적으로, GaN, AlGaN, InGaN이 있다. 또한, 상기 n형 불순물로 Si, Ge, Se, Te 또는 C 등이 사용될 수 있으며, 상기 p형 불순물로는 Mg, Zn 또는 Be 등이 대표적이다.The n-type and p-type nitride semiconductor layers 34 and 36 are Al x In y Ga (1-xy) N composition formulas, where 0 ≦ x ≦ 1, 0 ≦ y ≦ 1, and 0 ≦ x + y ≦ 1. N-type impurity and p-type impurity may be formed of a semiconductor material doped, and typically GaN, AlGaN, InGaN. In addition, Si, Ge, Se, Te or C may be used as the n-type impurity, and the p-type impurity may be representative of Mg, Zn or Be.
상기 활성층(35)은 단일 또는 다중 양자 웰 구조를 갖는 언도프된 질화물 반도체층으로 구성되며, 전자와 정공의 재결합에 의해 소정의 에너지를 갖는 광을 방출한다.The
한편, 상기 언도프 GaN층(32), n형 및 p형 질화물 반도체층(34, 36), 활성층(35)은, 단결정 성장 공정, 특히, 질화물 단결정 성장 공정으로서 공지된 유기금속 기상증착법(MOCVD), 분자빔성장법(MBE) 및 하이브리드 기상증착법(HVPE) 등의 방법으로 성장시킬 수 있다.On the other hand, the
이어, 도 3e와 같이, 상기 p형 질화물 반도체층(36) 상에 순차적으로 반사금속층(37) 및 도전성 지지기판(38)을 형성한다.Subsequently, as shown in FIG. 3E, the
상기 반사금속층(37)은 수직구조의 발광소자에서, 상기 활성층(35)으로부터 방출된 빛을 상기 n형 질화물 반도체층(36) 방향으로 반사하는 기능을 하며, 70% 이상의 반사율을 갖는 것이 바람직하다.The
또한, 상기 반사금속층(37)은 상기 p형 질화물 반도체층(36)과 오믹콘택을 형성하는 기능을 수행한다. In addition, the
이러한 상기 반사금속층(37)의 반사와 오믹콘택 기능을 고려하였을 때, 상기 반사금속층(37)은 Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au 및 그 조합으로 구성된 그룹으로부터 선택된 물질로 이루어진 적어도 하나의 층으로 형성되는 것이 바람직하다. 상기 반사금속층(37)은 통상적인 금속층 성장방법인 증착법 또는 스퍼터링(sputtering) 공정에 의해 형성될 수 있다.Considering the reflection and ohmic contact functions of the
다만, 상기 반사금속층(37)은 광추출효율을 보다 향상시키기 위해 채용되는 것으로서 본 발명에서 필수적인 요소는 아니므로, 다른 실시 형태에서는 채용되지 않을 수 있다.However, since the
상기 도전성 지지기판(38)은 최종 수직구조 발광소자에 포함되는 요소로서, p측 전극 역할과 함께 상기 발광구조물을 지지하는 지지체의 역할을 수행한다. 특히, 후술할 레이저리프트 오프 공정 등으로 상기 사파이어 기판(31)을 제거할 시에, 상기 도전성 지지기판(38)에 의해 상대적으로 두께가 얇은 상기 발광구조물을 보다 용이하게 다룰 수 있다.The
상술한 기능들을 고려하였을 때, 상기 도전성 지지기판(38)으로 채용되는 것이 바람직한 물질로는 Si, Cu, Ni, Au, W, Ti 및 그 조합 등이 될 수 있다. In consideration of the above-described functions, a material preferably used as the
한편, 상기 도전성 지지기판(38)이 금속인 경우에는 도금, 증착, 스퍼터링 등의 공정이 가능 하나, 공정 효율상 도금 공정이 바람직하다. 상기 도금 공정은 전해도금, 비전해도금, 증착도금 등 금속층을 형성하는데 사용되는 공지의 도금 공정을 포함하며, 이 중에서, 도금 시간이 적게 소요되는 전해도금법을 이용하는 것이 바람직하다. 다만, 본 발명에서 상기 도전성 지지기판의 형성 방법은 이에 제한되지 않으며, 웨이퍼 본딩을 통하여 상기 도전성 지지기판(38)을 상기 반사금속층(37)에 접합시킬 수도 있다.On the other hand, when the
다음으로, 도 3f와 같이, 레이저 리프트오프(Laser Lift Off, LLO) 공정에 의해 상기 사파이어 기판(31)을 제거한다. 즉, 상기 사파이어 기판(31) 하면으로 레이저빔(L)을 조사하여 상기 발광구조물, 다공성 중간층(33) 및 언도프 GaN층(32)으로부터 사파이어 기판(31)을 제거한다. 이 경우, 상기 레이저빔(L)은 사파이어 기판(31)의 전면에 조사되는 것이 아니라, 상기 사파이어 기판(31) 상에 형성된 최종 발광소자의 크기로 분리될 수 있도록 발광구조물 각각에 복수 회 조사되는 것이 바람직하다. Next, as shown in FIG. 3F, the
한편, 상기 사파이어 기판(31)을 제거하는 단계는 본 실시 형태와 같이 레이저 리프트오프 공정이 바람직하나, 본 발명은 이에 제한되지 않으며, 다른 기계적 또는 화학적 공정을 통하여서도 상기 사파이어 기판(31)의 제거가 가능하다.Meanwhile, the step of removing the
상기 사파이어 기판(31)을 제거한 후, 도 3g 및 도 3h와 같이, 언도프 GaN층(32) 및 다공성 중간층(33)을 각각 제거한다. 이는 광 출사면에 나노사이즈 요철 패턴을 갖는 n형 질화물 반도체층(34)을 외부로 노출시키기 위한 것이다. 도 3h는 상기 언도프 GaN층(32)과 다공성 중간층(33)이 모두 제거된 상태를 나타낸다.After the
이 경우, 상기 언도프 GaN층(32)과 다공성 중간층(33)를 제거할 수 있는 어떠한 공정도 채용될 수 있다. 예를 들면, 상기 언도프 GaN층(32)은 유도결합형 플라즈마 반응성 이온 에칭(ICP-RIE) 공정에 의해 제거될 수 있으며, 상기 다공성 중간층(33)은 건식 또는 습식 식각 공정에 의해 제거될 수 있다. In this case, any process capable of removing the
한편, 상기 다공성 중간층(33) 제거 공정의 경우에는 n형 질화물 반도체층(34)의 나노사이즈 요철 패턴까지 제거되는 경우가 최소화 되도록 상기 다공성 중간층(33)만을 선택적으로 제거할 필요가 있다.On the other hand, in the case of removing the porous
본 실시 형태에서는, 상기 n형 질화물 반도체층(34)이 나노사이즈 요철 패턴이 형성된 노출면을 갖기 위한 단계로서, 사파이어 기판(31)을 제거한 후, 언도프 GaN층(32) 및 다공성 중간층(33)을 순차적으로 제거하는 방식을 설명하고 있으나, 본 발명은 본 실시 형태에 제한되지 않는다. 즉, 사파이어 기판(31)의 제거 전에, 상기 언도프 GaN층(32) 또는 다공성 중간층(33)을 제거함으로써 상기 n형 질화물 반도체층(34)을 외부로 노출시킬 수도 있다.In the present embodiment, the n-type
마지막으로, 상기 n형 질화물 반도체층(34)에서 다공성 중간층이 제거된 면, 즉, 나노사이즈 요철 패턴이 형성된 면에 n측 전극(39)을 형성한다. 이 경우, 상기 n측 전극(39)은 APCVD, LPCVD, PECVD 등을 이용한 금속박막증착 등으로 형성될 수 있으며, Ni/Au 등으로 이루어진 물질이 채용될 수 있다.Finally, the n-
상술한 바와 같이, 본 실시 형태에 따른 수직구조 반도체 발광소자 제조방법에서는 자발적으로 나노사이즈의 공극을 형성할 수 있는 다공성 중간층을 채용하여 수직구조 발광소자에 있어서 나노사이즈 요철 패턴을 용이하게 형성할 수 있다.As described above, in the vertical structure semiconductor light emitting device manufacturing method according to the present embodiment, by adopting a porous intermediate layer capable of spontaneously forming nano-sized pores, it is possible to easily form the nano-sized uneven pattern in the vertical light emitting device. have.
한편, 본 실시 형태에서는 질화물 반도체 발광소자를 얻기 위한 공정으로 상기 다공성 중간층 및 발광구조물을 이루는 물질이 질화물인 경우를 설명하였으나, 본 발명은 이에 제한되지 않으며, 상기와 같은 방법으로 질화물이 아닌 다른 물질로 이루어진 반도체 발광소자를 제조할 수도 있다. Meanwhile, the present embodiment has been described in which the material forming the porous intermediate layer and the light emitting structure is nitride as a process for obtaining a nitride semiconductor light emitting device, but the present invention is not limited thereto, and other materials other than nitride in the same manner as described above. A semiconductor light emitting device may be manufactured.
본 발명은 상술한 실시형태 및 첨부된 도면에 의해 한정되는 것이 아니며, 첨부된 청구범위에 의해 한정하고자 한다. 따라서, 청구범위에 기재된 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 당 기술분야의 통상의 지식을 가진 자에 의해 다양한 형태의 치환, 변형 및 변경이 가능할 것이며, 이 또한 본 발명의 범위에 속한다고 할 것이다.It is intended that the invention not be limited by the foregoing embodiments and the accompanying drawings, but rather by the claims appended hereto. Accordingly, various forms of substitution, modification, and alteration may be made by those skilled in the art without departing from the technical spirit of the present invention described in the claims, which are also within the scope of the present invention. something to do.
상술한 바와 같이, 본 발명에 따르면, 광추출효율을 향상시키기 위한 나노사이즈의 요철 패턴을 보다 용이하게 형성할 수 있는 수직구조 반도체 발광소자의 제조방법을 얻을 수 있다.As described above, according to the present invention, it is possible to obtain a manufacturing method of a vertical semiconductor light emitting device which can more easily form a nano-sized uneven pattern for improving light extraction efficiency.
Claims (15)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020070044144A KR100887111B1 (en) | 2007-05-07 | 2007-05-07 | Manufacturing method of vertical semiconductor light emitting device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020070044144A KR100887111B1 (en) | 2007-05-07 | 2007-05-07 | Manufacturing method of vertical semiconductor light emitting device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20080098812A true KR20080098812A (en) | 2008-11-12 |
| KR100887111B1 KR100887111B1 (en) | 2009-03-04 |
Family
ID=40286045
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020070044144A KR100887111B1 (en) | 2007-05-07 | 2007-05-07 | Manufacturing method of vertical semiconductor light emitting device |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100887111B1 (en) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8101958B2 (en) | 2008-11-25 | 2012-01-24 | Lg Innotek Co., Ltd. | Semiconductor light-emitting device |
| KR101144523B1 (en) * | 2009-12-04 | 2012-05-11 | 엘지이노텍 주식회사 | Semiconductor light emitting device and method for fabricating thereof |
| KR101179700B1 (en) * | 2010-09-01 | 2012-09-04 | (재)한국나노기술원 | Semiconductor light emitting device having patterned semiconductor layer and manufacturing method of the same |
| US8399948B2 (en) | 2009-12-04 | 2013-03-19 | Lg Innotek Co., Ltd. | Light emitting device, light emitting device package and lighting system |
| KR20200004713A (en) * | 2018-07-04 | 2020-01-14 | 엘지전자 주식회사 | Display device using semiconductor light emitting device |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100631905B1 (en) * | 2005-02-22 | 2006-10-11 | 삼성전기주식회사 | Nitride single crystal substrate manufacturing method and nitride semiconductor light emitting device manufacturing method using the same |
| KR100638880B1 (en) | 2005-08-18 | 2006-10-27 | 삼성전기주식회사 | Semiconductor laminated structure and method of manufacturing nitride semiconductor crystal substrate and nitride semiconductor device |
-
2007
- 2007-05-07 KR KR1020070044144A patent/KR100887111B1/en not_active IP Right Cessation
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8101958B2 (en) | 2008-11-25 | 2012-01-24 | Lg Innotek Co., Ltd. | Semiconductor light-emitting device |
| KR101144523B1 (en) * | 2009-12-04 | 2012-05-11 | 엘지이노텍 주식회사 | Semiconductor light emitting device and method for fabricating thereof |
| US8399948B2 (en) | 2009-12-04 | 2013-03-19 | Lg Innotek Co., Ltd. | Light emitting device, light emitting device package and lighting system |
| KR101179700B1 (en) * | 2010-09-01 | 2012-09-04 | (재)한국나노기술원 | Semiconductor light emitting device having patterned semiconductor layer and manufacturing method of the same |
| KR20200004713A (en) * | 2018-07-04 | 2020-01-14 | 엘지전자 주식회사 | Display device using semiconductor light emitting device |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100887111B1 (en) | 2009-03-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9871164B2 (en) | Nanostructure light emitting device and method of manufacturing the same | |
| US9041005B2 (en) | Solid state lighting devices with cellular arrays and associated methods of manufacturing | |
| US7485482B2 (en) | Method for manufacturing vertical group III-nitride light emitting device | |
| TWI482262B (en) | Light-generating device and method for forming the same | |
| TWI378569B (en) | Photonic crystal light emitting device | |
| KR101125395B1 (en) | Light emitting device and fabrication method thereof | |
| US20140209859A1 (en) | Nanostructure semiconductor light emitting device and manufacturing method thereof | |
| JP2005244207A (en) | Nitride gallium based compound semiconductor luminous element | |
| JP2010537408A (en) | Micropixel ultraviolet light emitting diode | |
| KR20120003119A (en) | Semiconductor light emitting device and manufacturing method of the same | |
| KR101662037B1 (en) | Light Emitting Device and method for manufacturing the same | |
| TWI493747B (en) | Light emitting diodes and manufacture thereof | |
| KR100887111B1 (en) | Manufacturing method of vertical semiconductor light emitting device | |
| KR100982988B1 (en) | Vertical semiconductor light emitting device and manufacturing method of the same | |
| TWI591854B (en) | Light emitting diode comprising porous transparent electrode | |
| KR100930187B1 (en) | Vertical structure semiconductor light emitting device manufacturing method | |
| JP5165668B2 (en) | Semiconductor light emitting device and manufacturing method thereof | |
| KR100896583B1 (en) | Manufacturing method of surface plasmon resonance semiconductor light emitting device | |
| KR100843408B1 (en) | Manufacturing method of semiconductor single crystal and semiconductor light emitting device | |
| KR20120085027A (en) | Semiconductor light emitting device and manufacturing method thereof | |
| KR101068864B1 (en) | Semiconductor light emitting device and menufacturing method thereof | |
| KR20090086781A (en) | Vertical semiconductor light emitting device and manufacturing method of the same | |
| KR20110121176A (en) | Semiconductor light emitting device and preparing therof | |
| KR102128835B1 (en) | Automotive application composition comprising light emitting device for light amplification using graphene quantum dot | |
| KR100843409B1 (en) | Manufacturing method of semiconductor single crystal and semiconductor light emitting device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E90F | Notification of reason for final refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20130131 Year of fee payment: 5 |
|
| FPAY | Annual fee payment |
Payment date: 20140129 Year of fee payment: 6 |
|
| FPAY | Annual fee payment |
Payment date: 20150202 Year of fee payment: 7 |
|
| LAPS | Lapse due to unpaid annual fee |