KR20080092551A - Method and apparatus for wafer exposure - Google Patents

Method and apparatus for wafer exposure Download PDF

Info

Publication number
KR20080092551A
KR20080092551A KR1020070035996A KR20070035996A KR20080092551A KR 20080092551 A KR20080092551 A KR 20080092551A KR 1020070035996 A KR1020070035996 A KR 1020070035996A KR 20070035996 A KR20070035996 A KR 20070035996A KR 20080092551 A KR20080092551 A KR 20080092551A
Authority
KR
South Korea
Prior art keywords
wafer
vacuum
exposure
edge
degree
Prior art date
Application number
KR1020070035996A
Other languages
Korean (ko)
Inventor
조병호
안영배
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020070035996A priority Critical patent/KR20080092551A/en
Publication of KR20080092551A publication Critical patent/KR20080092551A/en

Links

Images

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/68—Preparation processes not covered by groups G03F1/20 - G03F1/50
    • G03F1/72—Repair or correction of mask defects
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/68—Preparation processes not covered by groups G03F1/20 - G03F1/50
    • G03F1/82—Auxiliary processes, e.g. cleaning or inspecting
    • G03F1/84—Inspecting
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70605—Workpiece metrology
    • G03F7/70608—Monitoring the unpatterned workpiece, e.g. measuring thickness, reflectivity or effects of immersion liquid on resist
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70605—Workpiece metrology
    • G03F7/70616—Monitoring the printed patterns
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70605—Workpiece metrology
    • G03F7/70616—Monitoring the printed patterns
    • G03F7/7065—Defects, e.g. optical inspection of patterned layer for defects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Abstract

A method and apparatus for exposing a wafer are provided to prevent wafer contamination due to a pattern defect of an edge chip die by implementing a uniform effective focus distribution over the whole region of the wafer. A test exposing is performed on an initial test wafer(101). An exposure defect level per a region with respect to the test wafer is measured. A wafer flatness control level for compensating an exposure defect is extracted(102). The process wafer is mounted on a wafer stage of an exposure equipment so as to corresponding to the flatness control level and a height of an edge section of the process wafer is varied based on a height of the center of the process wafer(103). An exposure light source is irradiated to the mounted process wafer to expose it(104). The exposure defect level is obtained by measuring a wafer bit map on the test wafer. The wafer flatness control level is extracted from a defect generation level at an edge region of the wafer bit map.

Description

웨이퍼 노광 방법 및 장비{Method and apparatus for wafer exposure}Wafer exposure method and equipment {Method and apparatus for wafer exposure}

도 1은 본 발명의 실시예에 따른 웨이퍼 노광 방법을 설명하기 위해서 개략적으로 도시한 공정 흐름도이다. 1 is a flowchart schematically illustrating a wafer exposure method according to an embodiment of the present invention.

도 2는 본 발명의 실시예에 따른 측정된 초기 웨이퍼 비트맵(wafer bit map)을 보여주는 도면이다. FIG. 2 is a diagram illustrating a measured initial wafer bitmap according to an embodiment of the present invention.

도 3 및 도 4는 본 발명의 실시예에 따른 웨이퍼 노광 장비를 설명하기 위해서 개략적으로 도시한 도면들이다.3 and 4 are schematic views for explaining a wafer exposure apparatus according to an embodiment of the present invention.

도 5 내지 도 7은 본 발명의 실시예에 따른 웨이퍼 평탄도(flatness) 조정을 설명하기 위해서 개략적으로 도시한 도면들이다. 5 to 7 are schematic diagrams for explaining a wafer flatness adjustment according to an embodiment of the present invention.

본 발명은 반도체 소자에 관한 것으로, 특히, 웨이퍼 가장자리 영역(wafer edge field)에 대해 노광 방법 및 이에 사용되는 노광 장비에 관한 것이다. BACKGROUND OF THE INVENTION Field of the Invention The present invention relates to semiconductor devices, and more particularly, to an exposure method for a wafer edge field and an exposure apparatus used therefor.

반도체 소자는 하나의 웨이퍼에 수백 개의 칩(chip)들이 함께 형성되게 포토리소그래피(photolithography)에 의한 패터닝(pattering) 과정으로 제조되고 있다. 이때, 웨이퍼 가장자리 영역에 노광 공정의 마진(margin) 부족에 의한 패터닝 불량 이 발생될 수 있고, 이에 따른 웨이퍼 가장자리에 위치하는 칩 다이(chip die)에 대해서 가장자리 다이 불량(edge die fail)이 발생될 수 있어 수율 저하의 요인으로 작용할 수 있다. 웨이퍼 가장자리 영역에 대한 노광 불량은 공정 진행에 따른 웨이퍼 평탄도(wafer flatness)에 기인할 수 있다. 이러한 웨이퍼 평탄도에 기인하는 변수는 공정 상 수반되는 변수이기보다는 장비(hardware)에 다른 변수로 고려될 수 있으므로, 이를 해소하는 데 상당한 어려움이 수반되고 있다. Semiconductor devices are manufactured by a patterning process by photolithography such that hundreds of chips are formed together on one wafer. In this case, a patterning failure may occur due to a lack of margin of the exposure process in the wafer edge region, and thus an edge die fail may occur for a chip die positioned at the wafer edge. It can act as a factor of yield decline. Poor exposure to the wafer edge region may be due to wafer flatness as the process proceeds. Since the variable due to the wafer flatness can be considered as another variable in the hardware rather than the variable involved in the process, there is a considerable difficulty in solving this.

반도체 소자 제조는 대략 200여 개의 공정을 순서대로 거치고 있는 데, 이러한 공정이 진행되며 점점 초기 베어 웨이퍼(bare wafer)의 평탄도 상태와 다른 웨이퍼 평탄도 상태로 변화되게 된다. 이에 따라, 웨이퍼 가장자리 영역에서 불량(fail)이 발생되고 있다. 이러한 평탄도 변동은 박막 증착(film deposition) 시 웨이퍼의 중앙부(center)와 가장자리부에서 차이가 유발되고, 식각(etch) 공정에서도 웨이퍼 중앙부와 가장자리부의 로딩 효과(loading effect) 차이가 유발되고, 또한, 화학기계적연마(CMP: Chemical Mechanical Polishing)에서의 중앙부와 가장자리부 사이의 연마 차이가 유발되는 데 기인할 수 있다. Semiconductor device manufacturing is going through approximately 200 processes in sequence, and this process is gradually changed to a wafer flatness state that is different from the flatness state of the initial bare wafer. As a result, a failure occurs in the wafer edge region. This flatness variation causes a difference in the center and the edge of the wafer during film deposition, and in the etching process, a difference in the loading effect of the center and the edge of the wafer also occurs. This may be due to the difference in polishing between the center and the edge in Chemical Mechanical Polishing (CMP).

이런 평탄도 차이가 누적된 상태에서 노광 공정이 수행될 경우, 웨이퍼 중앙부와 가장자리부 사이에는 노광 최적 포커스(best focus) 차이가 발생되게 된다. 이러한 포커스 차이에 의해 웨이퍼 가장자리 영역에서 노광 불량에 따른 다이 불량이 유발되고 있다. 더욱이, 이러한 포커스 차이에 따른 불량은, 반도체 소자의 디자인 룰(design rule)이 100nm 급 이하로 축소됨에 의한 공정 마진의 협소해짐에 의해 더욱 극심해지고 있다. When the exposure process is performed while the flatness difference is accumulated, an exposure best focus difference occurs between the wafer center and the edge. This focus difference causes die failure due to exposure failure in the wafer edge region. In addition, the defect caused by the difference in focus is exacerbated by the narrowing of the process margin due to the reduction of the design rule of the semiconductor device to 100 nm or less.

본 발명이 이루고자 하는 기술적 과제는, 웨이퍼 가장자리 영역에서 패터닝 불량을 억제할 수 있는 웨이퍼 노광 방법 및 장비를 제시하는 데 있다. SUMMARY OF THE INVENTION The present invention has been made in an effort to provide a wafer exposure method and apparatus capable of suppressing patterning defects in a wafer edge region.

상기 기술 과제를 위한 본 발명의 일 관점은, 초기 시험 웨이퍼를 시험 노광하는 단계, 상기 시험 웨이퍼에 대한 영역별 노광 불량 정도를 측정하는 단계, 상기 노광 불량을 보상할 웨이퍼 평탄도(flatness) 조정 정도를 추출하는 단계, 상기 평탄도 조정 정도에 부합되게 공정 웨이퍼의 가장자리부의 높이가 중앙부의 높이에 대해 변동되게 노광 장비의 웨이퍼 스테이지(wafer stage)에 공정 웨이퍼를 장착하는 단계, 및 상기 장착된 공정 웨이퍼에 대해 노광 광원을 조사하여 노광하는 단계를 포함하는 웨이퍼 노광 방법을 제시한다. One aspect of the present invention for the above technical problem is the step of exposing the initial test wafer, the step of measuring the exposure defect by area for the test wafer, the degree of wafer flatness adjustment to compensate for the exposure failure Extracting the step of mounting the process wafer on a wafer stage of the exposure apparatus such that the height of the edge of the process wafer is changed with respect to the height of the center part in accordance with the degree of flatness adjustment, and the mounted process wafer A wafer exposure method comprising the step of irradiating and exposing the exposure light source to the present invention.

상기 노광 불량 정도는 상기 시험 웨이퍼에 대해 웨이퍼 비트 맵(WBM)을 측정하여 얻어지고, 상기 웨이퍼 평탄도 조정 정도는 상기 웨이퍼 비트 맵의 가장자리 영역에서의 불량 발생 정도로부터 추출될 수 있다. The exposure failure degree is obtained by measuring a wafer bit map (WBM) for the test wafer, and the wafer flatness adjustment degree can be extracted from the degree of failure occurrence in the edge region of the wafer bit map.

상기 공정 웨이퍼의 가장자리부의 높이 변동은, 상기 웨이퍼 스테이지의 상기 웨이퍼의 클램핑(clamping)을 위한 진공홀들을 상기 공정 웨이퍼에 대등되는 영역별로 선택적으로 온오프(on-off)하여 상기 영역별 클램핑되는 진공 압력을 변동시켜 조정될 수 있다. The height variation of the edge portion of the process wafer is a vacuum clamped for each region by selectively turning on and off vacuum holes for clamping the wafer of the wafer stage for each region corresponding to the process wafer. It can be adjusted by varying the pressure.

상기 공정 웨이퍼의 가장자리부의 높이 변동은, 상기 웨이퍼의 가장자리부에 대응되는 위치의 상기 진공홀들을 선택적으로 오프시킨 상태에서 클램핑을 위한 진 공 배기를 수행하여 상기 웨이퍼의 가장자리부의 높이가 상대적으로 높게 올라가게 수행될 수 있다. The fluctuation of the height of the edge of the process wafer is performed by vacuum evacuation for clamping while the vacuum holes at positions corresponding to the edge of the wafer are selectively turned off, thereby increasing the height of the edge of the wafer relatively high. The store can be carried out.

본 발명의 다른 일 관점은, 레티클(reticle) 상의 패턴을 웨이퍼 상으로 전사하기 위한 노광 광원 및 렌즈 시스템(system), 상기 웨이퍼를 클램핑(clamping)하는 진공 배기를 위한 진공홀(vacuum hole)들을 구비한 웨이퍼 스테이지(wafer stage), 상기 진공홀들을 통해 상기 웨이퍼를 클램핑시키는 진공 배기를 수행하는 진공 펌프, 및 상기 진공 배기 시 상기 웨이퍼에 대응되는 영역별로 상기 진공홀들을 온오프(on-off)하여 선택적 진공 배기를 유도하여 상기 웨이퍼에 인가되는 클램핑 진공 압력 분포가 상기 웨이퍼의 영역별로 다르게 유도하는 진공 제어부를 포함하는 노광 장비를 제시한다. Another aspect of the invention includes an exposure light source and lens system for transferring a pattern on a reticle onto a wafer, and vacuum holes for vacuum evacuation clamping the wafer. A wafer stage, a vacuum pump for performing vacuum evacuation to clamp the wafer through the vacuum holes, and the vacuum holes are turned on and off for each region corresponding to the wafer during the vacuum evacuation An exposure apparatus includes a vacuum control unit configured to induce selective vacuum evacuation to induce a clamping vacuum pressure distribution applied to the wafer to be different for each region of the wafer.

본 발명의 또 다른 일 관점은, 초기 시험 웨이퍼를 시험 노광하는 단계, 상기 시험 웨이퍼에 대한 영역별 노광 불량 정도를 측정하는 단계, 상기 노광 불량을 보상할 웨이퍼 평탄도(flatness) 조정 정도를 추출하는 단계, 레티클(reticle) 상의 패턴을 웨이퍼 상으로 전사하기 위한 노광 광원 및 렌즈 시스템(system), 클램핑(clamping)을 위한 진공홀(vacuum hole)들을 구비한 웨이퍼 스테이지(wafer stage), 상기 진공홀들을 통해 진공 배기를 수행하는 진공 펌프, 및 상기 진공홀들을 영역별로 온오프(on-off)하는 진공 제어부를 포함하는 노광 장비의 상기 웨이퍼 스테이지 상에 공정 웨이퍼를 장착하는 단계, 상기 평탄도 조정 정도에 부합되게 상기 진공 제어부를 통해 상기 진공홀들을 영역별로 온오프(on-off)시키는 단계, 상기 진공 펌프를 가동하여 상기 영역별로 선택적으로 온된 진공홀들을 통해 상기 웨이퍼를 클램핑하는 진공 배기를 수행하여 상기 공정 웨이퍼의 가장자리부의 높이가 중앙부의 높이에 대해 변동되게 하는 단계, 및 상기 장착된 공정 웨이퍼에 대해 노광 광원을 조사하여 노광하는 단계를 포함하는 웨이퍼 노광 방법을 제시한다. In still another aspect of the present invention, there is provided a method of performing a test exposure of an initial test wafer, measuring a degree of exposure defect for each test wafer, and extracting a degree of wafer flatness adjustment to compensate for the exposure defect. A wafer stage with an exposure light source and lens system for transferring the pattern on the reticle onto the wafer, vacuum holes for clamping, the vacuum holes Mounting a process wafer on the wafer stage of the exposure equipment including a vacuum pump for performing a vacuum exhaust through, and a vacuum control section for turning on and off the vacuum holes by region, the degree of flatness adjustment In accordance with the step of turning on and off the vacuum holes for each region through the vacuum control unit, by operating the vacuum pump selectively for each region Performing a vacuum evacuation to clamp the wafer through the vacuum holes so that the height of the edge portion of the process wafer is varied with the height of the center portion, and exposing the mounted process wafer to expose an exposure light source. It presents a wafer exposure method comprising a.

상기 공정 웨이퍼의 가장자리부의 높이 변동은, 상기 웨이퍼의 가장자리부에 대응되는 위치의 상기 진공홀들을 선택적으로 오프시킨 상태에서 상기 클램핑을 위한 진공 배기를 수행하여 상기 웨이퍼의 가장자리부의 높이가 상대적으로 높게 올라가게 하여 얻어질 수 있다. The height variation of the edge portion of the process wafer is relatively high in the edge portion of the wafer by performing vacuum evacuation for the clamping while selectively turning off the vacuum holes at positions corresponding to the edge portion of the wafer. Can be obtained by going.

본 발명에 따르면, 웨이퍼 가장자리 영역에서 패터닝 불량을 억제할 수 있는 웨이퍼 노광 방법을 제시할 수 있다. According to the present invention, it is possible to provide a wafer exposure method capable of suppressing patterning defects in a wafer edge region.

본 발명의 실시예에서는, 노광 장비의 웨이퍼 스테이지(wafer sage)에 장착된 웨이퍼의 가장자리부의 높이가 중앙부에 대해 상대적으로 높게 조절한 상태에서 노광을 수행하는 방법을 제시한다. 이러한 웨이퍼 가장자리부의 높이 조절 정도는, 시험 공정 진행 웨이퍼인 초기 웨이퍼에 대한 시험 노광을 수행한 후, 가장자리 영역에서의 불량 발생 정도에 대한 데이터(data)로부터 얻어질 수 있다. 초기 웨이퍼에 대한 웨이퍼 비트맵(WBM: Wafer Bit Map)을 측정하여, 웨이퍼 가장자리부에 대한 다이 불량 정도에 대한 데이터를 추출한다. 이러한 불량 정도 데이터로부터 웨이퍼 평탄도를 조정할 정도를 추출하고, 추출된 웨이퍼 평탄도 조정 정도에 부합되게 웨이퍼 스테이지의 진공 홀(vacuum hole)들을 영역 별로 온/오프(on/off)하여 웨이퍼의 가장자리부의 높이를 조절할 수 있다. An embodiment of the present invention provides a method of performing exposure while the height of the edge portion of the wafer mounted on the wafer sage of the exposure equipment is adjusted relatively high relative to the center portion. The degree of height adjustment of the wafer edge portion may be obtained from data on the degree of defect occurrence in the edge region after the test exposure is performed on the initial wafer which is the test process progress wafer. A wafer bit map (WBM) for the initial wafer is measured to extract data on the degree of die failure for the wafer edge. The degree of adjustment of the wafer flatness is extracted from the defect degree data, and the vacuum holes of the wafer stage are turned on / off for each region to match the extracted degree of adjustment of the wafer flatness. You can adjust the height.

웨이퍼 중앙부와 가장자리부에 대응되는 웨이퍼 스테이지의 진공홀들을 조절 하여, 영역별로 진공에 의해 웨이퍼를 스테이지 표면으로 당겨주는 클램핑(clamping) 진공 압력을 조절할 수 있다. 이에 따라, 웨이퍼 영역 별로 스테이지로의 클램핑을 위한 진공 압력 정도가 달라져, 웨이퍼의 가장자리부의 높이를 웨이퍼의 중앙부에 대해 상대적으로 변동되게 조절할 수 있다. 이와 같이 웨이퍼 가장자리부의 높이가 중앙부 보다 높게 유지한 채, 노광 과정을 수행하여 웨이퍼 가장자리부와 중앙부 사이의 노광 포커스 차이가 발생되는 것을 억제시킬 수 있다. 이에 따라, 웨이퍼 가장자리부에 대한 노광 불량 발생을 억제시킬 수 있다. By adjusting the vacuum holes of the wafer stage corresponding to the center portion and the edge portion of the wafer, a clamping vacuum pressure for pulling the wafer to the stage surface by vacuum for each region may be adjusted. Accordingly, the degree of vacuum pressure for clamping to the stage varies for each wafer region, so that the height of the edge portion of the wafer can be adjusted to be relatively varied with respect to the center portion of the wafer. As described above, while the height of the wafer edge is maintained higher than the center portion, the exposure process may be performed to suppress the occurrence of an exposure focus difference between the wafer edge portion and the center portion. As a result, the occurrence of exposure failure on the wafer edge can be suppressed.

초기 웨이퍼 비트맵에서 웨이퍼 가장자리 영역에 대한 불량이 관측되지 않을 경우, 이러한 웨이퍼 가장자리부의 높이 조절이 필요치 않은 경우로 판단하여, 이러한 웨이퍼 스테이지의 클램핑 진공 압력 조절을 수행하지 않게 한다. If no defects on the wafer edge region are observed in the initial wafer bitmap, it is determined that such height adjustment of the wafer edge is not necessary, so that the clamping vacuum pressure adjustment of the wafer stage is not performed.

도 1은 본 발명의 실시예에 따른 웨이퍼 노광 방법을 설명하기 위해서 개략적으로 도시한 공정 흐름도이다. 도 2는 본 발명의 실시예에 따른 측정된 초기 웨이퍼 비트맵(wafer bit map)을 보여주는 도면이다. 도 3 및 도 4는 본 발명의 실시예에 따른 웨이퍼 노광 장비를 설명하기 위해서 개략적으로 도시한 도면들이다. 도 5 내지 도 7은 본 발명의 실시예에 따른 웨이퍼 평탄도(flatness) 조정을 설명하기 위해서 개략적으로 도시한 도면들이다. 1 is a flowchart schematically illustrating a wafer exposure method according to an embodiment of the present invention. FIG. 2 is a diagram illustrating a measured initial wafer bitmap according to an embodiment of the present invention. 3 and 4 are schematic views for explaining a wafer exposure apparatus according to an embodiment of the present invention. 5 to 7 are schematic diagrams for explaining a wafer flatness adjustment according to an embodiment of the present invention.

도 1을 참조하면, 본 발명의 실시예에 따른 웨이퍼 노광 방법은, 노광 장비에 장착된 공정 웨이퍼의 평탄도를 조정하여 웨이퍼 전 영역에 걸쳐 균일한 노광이 수행되도록 유도한다. 예컨대, 공정 웨이퍼가 장착되는 웨이퍼 스테이지의 클램핑(clamping)을 위한 진공 압력을 영역별로 다르게 하여, 웨이퍼의 가장자리부가 상대적으로 높게 유지되도록 한다. 이에 따라, 웨이퍼의 가장자리부와 중앙부간의 노광 포커스 차이 발생을 억제하여, 가장자리부에서의 노광이 보다 균일하게 수행되도록 유도한다. 이에 따라, 웨이퍼 가장자리부에서의 노광 불량에 따른 칩 다이 불량의 발생을 억제한다. Referring to FIG. 1, the wafer exposure method according to an exemplary embodiment of the present invention adjusts the flatness of a process wafer mounted on an exposure apparatus to induce uniform exposure over the entire wafer area. For example, the vacuum pressure for clamping of the wafer stage on which the process wafer is mounted is varied from region to region so that the edges of the wafer remain relatively high. This suppresses the occurrence of an exposure focus difference between the edge portion and the center portion of the wafer, leading to more uniform exposure. This suppresses the occurrence of chip die failure due to the exposure failure at the wafer edge portion.

초기 시험 웨이퍼를 시험 노광하여, 시험 웨이퍼에 대한 영역별 노광 불량 정도를 측정한다(도 1의 101). 초기 시험 웨이퍼는 공정이 수행될 웨이퍼 로트(lot) 중 처음 공정이 수행되는 웨이퍼로 설정될 수 있다. 초기 시험 웨이퍼에 대해 노광을 수행하고, 시험 웨이퍼에 대해 웨이퍼 불량 검사를 수행하여, 도 2에 제시된 바와 같은 웨이퍼 비트 맵(WBM: 200)을 측정한다. 시험 웨이퍼는 노광 장비의 웨이퍼 스테이지(wafer stage)에 진공 클램핑될 때, 모든 진공홀에 대한 진공 배기가 이루어진 상태로 노광된다. 이에 따라, 실제 시험 웨이퍼 상의 평탄도 정도에 따라 중앙부(201)에 비해 가장자리부(203)에 대해 상대적으로 열악한 노광 포커스가 유도될 수 있어, 가장자리부(203)에 칩 다이 불량 또는 패터닝 불량이 발생될 수 있다. 이러한 WBM(200)의 검출 데이터(data)를 이용하여 노광 불량에 대한 경향을 파악한다. The initial test wafer is subjected to a test exposure, and the exposure defect level for each test area is measured (101 in FIG. 1). The initial test wafer may be set to the wafer on which the first process is performed of the wafer lot on which the process is to be performed. Exposure is performed on the initial test wafer and wafer defect inspection is performed on the test wafer to measure the wafer bit map (WBM) 200 as shown in FIG. 2. When the test wafer is vacuum clamped to the wafer stage of the exposure equipment, the test wafer is exposed with vacuum exhaust for all vacuum holes. As a result, a poor exposure focus may be induced relative to the edge portion 203 relative to the center portion 201 according to the degree of flatness on the actual test wafer, resulting in chip die defect or patterning defect in the edge portion 203. Can be. The detection data (data) of the WBM 200 is used to grasp the tendency of the exposure failure.

WBM(200) 데이터를 이용하여, 노광 불량을 보상하기 위해 웨이퍼 평탄도(flatness)를 조정할 정도를 추출한다(도 1의 102). WBM(200) 결과는 노광 과정에 피드-백(feed back)되게 되며, 피드-백되는 데이터를 이용하여 웨이퍼의 평탄도 조정 정도를 검출한다. WBM(200)에서 노광 불량에 따른 칩 다이 불량이 검출되지 않을 경우, 이러한 평탄도 조정 정도 추출 과정은 생략될 수 있지만, 도 2에 제시 된 바와 같이 가장자리부(203)에 대해 불량이 검출될 경우, 이를 보상하기 위해 웨이퍼 평탄도를 조정할 정도를 추출한다. 도 2에 제시된 바와 같이 가장자리부(203)에 대해 노광 불량이 검출될 경우, 웨이퍼 가장자리부(203)에서의 포커스가 열악한 것으로 판단하여, 웨이퍼의 가장자리부의 높이를 상대적으로 높게 유지하는 것이 보다 바람직하다. Using the WBM 200 data, the degree to which wafer flatness is adjusted to compensate for poor exposure is extracted (102 in FIG. 1). The WBM 200 results are fed back during the exposure process, and the degree of flatness adjustment of the wafer is detected using the data being fed back. When the chip die failure due to the exposure failure is not detected in the WBM 200, the flatness adjustment degree extraction process may be omitted, but when the defect is detected for the edge portion 203 as shown in FIG. 2. In order to compensate for this, the degree of adjusting the wafer flatness is extracted. As shown in FIG. 2, when an exposure failure is detected with respect to the edge portion 203, it is determined that the focus at the wafer edge portion 203 is poor, and it is more preferable to keep the height of the edge portion of the wafer relatively high. .

추출된 평탄도 조정 정도에 부합되게, 공정 웨이퍼의 가장자리부의 높이가 중앙부의 높이에 대해 달라지게 변동시킨다. 예컨대, 노광 장비의 웨이퍼 스테이지(wafer stage)에 공정 웨이퍼를 장착하고, 웨이퍼 스테이지에서의 클램핑 진공 압력의 분포를 조정하여 웨이퍼의 가장자리부가 중앙부에 대해 높이가 달라지게, 예컨대, 높아지게 조정한다(도 1의 103). 이후에, 장착된 공정 웨이퍼에 대해 노광 광원을 조사하여 노광을 수행한다. 웨이퍼의 가장자리부의 높이가 상대적으로 높게 유지된 채 노광이 수행되므로, 웨이퍼의 중앙부와 가장자리부 사이에 발생되던 포커스 차이를 억제 또는 해소시킬 수 있다. 이에 따라, 웨이퍼 전 영역에 걸쳐 보다 균일한 포커스 분포를 유도하므로, 웨이퍼 상에 노광 과정에 의해 형성되는 패턴의 선폭 균일도를 보다 개선시킬 수 있다. 따라서, 도 2에 제시된 바와 같은 웨이퍼 가장자리부(203)에서의 칩 다이 불량의 발생을 억제할 수 있다. In accordance with the degree of flatness adjustment extracted, the height of the edge of the process wafer is varied to vary with the height of the center portion. For example, the process wafer is mounted on a wafer stage of the exposure equipment, and the distribution of the clamping vacuum pressure at the wafer stage is adjusted to adjust the edges of the wafer to have different heights, for example, higher relative to the center portion (FIG. 1). Of 103). Subsequently, an exposure light source is irradiated to the mounted process wafer to perform exposure. Since exposure is performed while the height of the edge of the wafer is kept relatively high, it is possible to suppress or eliminate the difference in focus generated between the center and the edge of the wafer. As a result, a more uniform focus distribution is induced over the entire wafer area, so that the line width uniformity of the pattern formed by the exposure process on the wafer can be further improved. Therefore, occurrence of chip die failure in the wafer edge portion 203 as shown in FIG. 2 can be suppressed.

도 3 및 도 4를 참조하면, 웨이퍼의 평탄도 조정, 예컨대, 웨이퍼의 가장자리부를 중앙부에 비해 높게 유지하기 위해, 본 발명의 실시예에서는 웨이퍼에 인가되는 클램핑 진공 압력 분포를 조절한다. 본 발명의 실시예에 따른 노광 장비는, 노광 광원(610) 및 렌즈 시스템(lens system: 630), 웨이퍼 스테이지(310), 진공 펌프(vacuum pump; 550) 및 진공 제어부(570)를 포함하여 구성될 수 있다. 레티클(reticle: 620) 상에 구현된 전사될 패턴은 장착된 공정 웨이퍼(400) 상으로 노광 광원(610) 및 렌즈 시스템(630)에 의해 전사된다. 3 and 4, in order to adjust the flatness of the wafer, for example, to keep the edge portion of the wafer higher than the center portion, in the embodiment of the present invention, the clamping vacuum pressure distribution applied to the wafer is adjusted. An exposure apparatus according to an embodiment of the present invention includes an exposure light source 610 and a lens system 630, a wafer stage 310, a vacuum pump 550, and a vacuum controller 570. Can be. The pattern to be transferred on the reticle 620 is transferred by the exposure light source 610 and the lens system 630 onto the mounted process wafer 400.

이때, 웨이퍼 스테이지(310)는 클램핑 진공 압력을 웨이퍼(400) 후면에 인가하기 위해서, 도 4에 제시된 바와 같이 다수의 진공홀(350)들의 분포를 몸체에 관통홀로서 구비한다. 진공홀(350)들은 웨이퍼 스테이지(310)의 영역별로 구분되게 분포 배치될 수 있다. 예컨대, 웨이퍼(400)에 대응되는 중앙부의 제1진공홀(351)들, 중간부의 제2진공홀(353)들 및 가장자리부의 제3진공홀(355)들로 구비될 수 있다. 이러한 진공홀(350)과 함께 웨이퍼(400)의 장착을 위한 핀(pin)이 상승 및 하강하기 위한 핀 홀(pin hole: 330) 또한 구비된다. At this time, the wafer stage 310 has a distribution of the plurality of vacuum holes 350 as a through hole in the body, as shown in FIG. 4, in order to apply the clamping vacuum pressure to the back surface of the wafer 400. The vacuum holes 350 may be distributed to be divided according to regions of the wafer stage 310. For example, the first vacuum holes 351 of the center portion corresponding to the wafer 400, the second vacuum holes 353 of the middle portion thereof, and the third vacuum holes 355 of the edge portion thereof may be provided. Along with the vacuum hole 350, a pin hole 330 for raising and lowering a pin for mounting the wafer 400 is also provided.

진공홀(350)들을 통해 장착된 공정 웨이퍼(400)를 클램핑(clamping)시키는 진공 배기를 수행하는 진공 펌프(550)가 배치되고, 진공 배기 시 웨이퍼(400)에 대응되는 영역별로 진공홀(350)들을 선택적으로 온오프(on-off)하는 온오프 제어부(500)들이 밸브(valve)들을 포함하여 각각 설치된다. 예컨대, 제1진공홀(351)에 대해 제1온오프 제어부(501)가, 제2진공홀(353)에 대해 제2온오프 제어부(503)가, 제3진공홀(355)에 대해 제3온오프 제어부(505)가 각각 밸브들을 포함하여 설치된다. 이러한 온오프 제어부(500)를 제어하여 선택적으로 밸브들이 온오프되게 제어하는 진공 제어부(570) 또한 구비된다. 진공 제어부(570)는 선택적 진공 배기를 유도하여 웨이퍼(400)에 인가되는 클램핑 진공 압력 분포가 웨이퍼(400)의 영역별로 다르게 유도한다. A vacuum pump 550 for performing vacuum evacuation for clamping the process wafer 400 mounted through the vacuum holes 350 is disposed, and the vacuum hole 350 for each region corresponding to the wafer 400 during vacuum evacuation is disposed. On-off control unit 500 to selectively turn on (off)) are each provided, including valves (valve). For example, the first on-off control unit 501 for the first vacuum hole 351, the second on-off control unit 503 for the second vacuum hole 353, and the third on-off control unit 355 for the third vacuum hole 355. 3 on-off control unit 505 is provided including a valve, respectively. A vacuum control unit 570 is also provided to control the on / off control unit 500 to selectively control the valves on and off. The vacuum controller 570 induces selective vacuum evacuation so that the clamping vacuum pressure distribution applied to the wafer 400 is different for each region of the wafer 400.

도 3에 제시된 바와 같은 노광 장비의 웨이퍼 스테이지(310) 상에 공정 웨이퍼(400)가 장착되면, 추출된 평탄도 조정 정도에 대한 데이터는 진공 제어부(570)에 피드백되고, 진공 제어부(570)는 이러한 데이터를 이용하여 온오프 제어부(500)들을 제어하여 각각의 밸브들을 선택적으로 온-오프시킨다. 이어서, 진공 펌프(550)를 작동시켜 웨이퍼(400)가 진공 배기에 의한 진공 압력에 의해 웨이퍼 스테이지(310) 상에 클램프되게 한다. 이때, 온오프 제어부(500)에 의한 진공홀(350)들의 선택적인 온-오프에 의해 웨이퍼(400)의 평탄도 정도는 조정된다. When the process wafer 400 is mounted on the wafer stage 310 of the exposure apparatus as shown in FIG. 3, data on the degree of flatness adjustment extracted is fed back to the vacuum controller 570, and the vacuum controller 570 is Using this data, the on / off control units 500 are controlled to selectively turn on / off respective valves. The vacuum pump 550 is then operated to cause the wafer 400 to be clamped onto the wafer stage 310 by vacuum pressure by vacuum evacuation. At this time, the degree of flatness of the wafer 400 is adjusted by the selective on-off of the vacuum holes 350 by the on-off control unit 500.

도 5를 참조하면, 중앙부의 제1진공홀(351)들 및 중간부의 제2진공홀(353)들을 온시키고, 즉, 밸브를 열고, 가장자리부의 제3진공홀(355)을 오프시켜, 즉, 밸브를 잠근 상태가 되게 온오프 제어부(500)를 구동한 후, 진공 펌프(550)를 통해 배기시키면, 웨이퍼(도 5의 401)의 중앙부 및 중간부의 후면 부위에는 클램핑 진공압력이 인가되지만, 가장자리부의 후면 부위에는 진공이 상대적으로 인가되지 않게 된다. 이에 따라, 웨이퍼(401)의 가장자리부는 중앙부 등에 대해 상대적으로 높은 위치로 올라가게 된다. Referring to FIG. 5, the first vacuum holes 351 of the center part and the second vacuum holes 353 of the middle part are turned on, that is, the valve is opened and the third vacuum hole 355 of the edge part is turned off, that is, After driving the on / off control unit 500 to lock the valve, and then evacuating it through the vacuum pump 550, the clamping vacuum pressure is applied to the rear portion of the center and middle portions of the wafer 401 of FIG. 5. The vacuum is relatively not applied to the rear portion of the edge portion. As a result, the edge portion of the wafer 401 is raised to a relatively high position with respect to the center portion or the like.

이와 같이, 웨이퍼(401)의 가장자리부가 상대적으로 높게 유지된 채, 노광 광원을 조사하여 웨이퍼 노광을 수행한다. 이와 같은 경우, 도 2에 제시된 바와 같이 가장자리부(203)에서 포커스 열화에 따른 노광 불량이 발생되던 현상을 완화시킬 수 있다. 즉, 웨이퍼(401)의 가장자리부의 높이가 상대적으로 높게 유지된 채 노광되므로, 가장자리부에 대해 포커스의 열화를 보상하여 중앙부와 가장자리부의 포커스 차이를 보상 완화하게 된다. 이에 따라, 웨이퍼(401) 상의 전체 영역에 대 해 노광 포커스를 보다 균일하게 유도할 수 있어, 웨이퍼(401) 가장자리 영역에 대한 노광에 불량 발생을 억제시킬 수 있다. As such, while the edge portion of the wafer 401 is maintained relatively high, the exposure of the exposure light source is performed to perform wafer exposure. In this case, as shown in FIG. 2, the phenomenon in which exposure failure due to deterioration of focus occurs at the edge portion 203 can be alleviated. That is, since the height of the edge portion of the wafer 401 is exposed while being kept relatively high, the deterioration of focus is compensated for the edge portion, thereby compensating and alleviating the difference in focus between the center portion and the edge portion. As a result, the exposure focus can be induced more uniformly over the entire region on the wafer 401, and the occurrence of defects in exposure to the edge region of the wafer 401 can be suppressed.

도 6을 참조하면, 중앙부의 제1진공홀(351)들을 온시키고, 즉, 밸브를 열고, 중간부의 제2진공홀(353)들 및 가장자리부의 제3진공홀(355)들을 오프시켜, 즉, 밸브를 잠근 상태가 되게 온오프 제어부(500)를 구동하면, 웨이퍼(도 6의 402)의 중앙부의 후면 부위에는 클램핑 진공압력이 인가되지만, 중간부 및 가장자리부의 후면 부위에는 진공이 상대적으로 인가되지 않게 된다. 이에 따라, 웨이퍼(402)의 중간부 및 가장자리부는 중앙부에 대해 상대적으로 높은 위치로 올라가게 된다. Referring to FIG. 6, the first vacuum holes 351 of the center part are turned on, that is, the valve is opened, and the second vacuum holes 353 of the middle part and the third vacuum holes 355 of the edge part are turned off, that is, When the on-off control unit 500 is driven to lock the valve, a clamping vacuum pressure is applied to the rear portion of the center portion of the wafer 402 of FIG. 6, but a vacuum is relatively applied to the rear portion of the middle portion and the edge portion. Will not be. As a result, the middle portion and the edge portion of the wafer 402 are raised to a position relatively high relative to the center portion.

도 7을 참조하면, 웨이퍼(403)의 가장자리부에 대한 노광 불량이, WBM(도 2의 200)의 측정에 의해 검출되지 않을 경우, 제1, 제2 및 제3진공홀들(351, 353, 355) 모두를 온시켜, 즉, 모두 열어서 진공 배기가 이루어지게 유도할 수 있다. 이러한 경우는, 또한 초기 시험 웨이퍼를 노광하는 과정에서도 적용될 수 있다. Referring to FIG. 7, the first, second and third vacuum holes 351 and 353 when the exposure failure at the edge of the wafer 403 is not detected by the measurement of the WBM (200 in FIG. 2). 355) all may be turned on, i.e. all open, to induce vacuum exhaust. This case can also be applied in the process of exposing the initial test wafer.

이와 같이, 웨이퍼 스테이지(310)의 클램프 진공 압력 분포를 달리하여, 웨이퍼 가장자리 영역의 노광 불량을 억제시키게, 웨이퍼(400)의 가장자리부의 높이를 중앙부에 비해 높게 유지시킬 수 있다. 이러한 상태에서 노광을 수행하여 포커스 차이 발생을 보상하여 노광 불량이 발생되는 것을 억제시킬 수 있다. In this way, by varying the clamp vacuum pressure distribution of the wafer stage 310, the height of the edge portion of the wafer 400 can be maintained higher than the center portion so as to suppress the exposure failure of the wafer edge region. Exposure can be performed in such a state to compensate for the occurrence of the focus difference, thereby suppressing the occurrence of exposure failure.

상술한 본 발명에 따르면, 웨이퍼 가장자리 영역에 노광 불량에 따른 칩 다이 불량이 발생하는 것을 억제시킬 수 있다. 또한, 웨이퍼 전체 영역에 걸쳐 보다 균일한 실제 유효 포커스 분포를 구현할 수 있어, 웨이퍼 가장자리 영역에 대한 노 광 공정 마진(margin)을 보다 확보할 수 있다. 따라서, 가장자리 칩 다이의 패턴 불량에 의한 웨이퍼 오염을 방지할 수 있고, 반도체 소자 제조의 수율을 증대시킬 수 있다. According to the present invention described above, it is possible to suppress the occurrence of chip die failure due to exposure failure in the wafer edge region. In addition, it is possible to implement a more uniform effective effective focus distribution over the entire wafer area, thereby ensuring more exposure process margin to the wafer edge area. Therefore, wafer contamination due to poor pattern of the edge chip die can be prevented, and the yield of semiconductor device manufacturing can be increased.

이상, 본 발명을 구체적인 실시예를 통하여 상세히 설명하였으나, 본 발명은 이에 한정되는 것으로 해석되어지는 것은 바람직하지 않다. 본 발명의 실시예들은 당업계에서 평균적인 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위해서 제공되어지는 것으로 해석되는 것이 바람직하다. 또한, 본 발명은 본 발명의 기술적 사상 내에서 당 분야의 통상의 지식을 가진 자에 의해 그 변형이나 개량이 가능한 것으로 이해될 수 있다. As mentioned above, although this invention was demonstrated in detail through the specific Example, it is not preferable that this invention is interpreted as limited to this. Embodiments of the invention are preferably to be interpreted as being provided to those skilled in the art to more fully describe the invention. In addition, it can be understood that the present invention can be modified or improved by those skilled in the art within the technical idea of the present invention.

Claims (8)

초기 시험 웨이퍼를 시험 노광하는 단계;Test exposing the initial test wafer; 상기 시험 웨이퍼에 대한 영역별 노광 불량 정도를 측정하는 단계;Measuring a degree of exposure failure for each test wafer; 상기 노광 불량을 보상할 웨이퍼 평탄도(flatness) 조정 정도를 추출하는 단계;Extracting a degree of wafer flatness adjustment to compensate for the exposure failure; 상기 평탄도 조정 정도에 부합되게 공정 웨이퍼의 가장자리부의 높이가 중앙부의 높이에 대해 변동되게 노광 장비의 웨이퍼 스테이지(wafer stage)에 공정 웨이퍼를 장착하는 단계; 및Mounting the process wafer on a wafer stage of the exposure apparatus such that the height of the edge portion of the process wafer is changed with respect to the height of the center portion in accordance with the degree of flatness adjustment; And 상기 장착된 공정 웨이퍼에 대해 노광 광원을 조사하여 노광하는 단계를 포함하는 웨이퍼 노광 방법. And exposing an exposed light source to the mounted process wafer to expose the wafer. 제1항에 있어서, The method of claim 1, 상기 노광 불량 정도는 상기 시험 웨이퍼에 대해 웨이퍼 비트 맵(WBM)을 측정하여 얻어지고,The exposure failure degree is obtained by measuring a wafer bit map (WBM) on the test wafer, 상기 웨이퍼 평탄도 조정 정도는 상기 웨이퍼 비트 맵의 가장자리 영역에서의 불량 발생 정도로부터 추출되는 웨이퍼 노광 방법. The wafer flatness adjustment degree is extracted from the degree of defect occurrence in the edge region of the wafer bitmap. 제1항에 있어서, The method of claim 1, 상기 공정 웨이퍼의 가장자리부의 높이 변동은The height variation of the edge of the process wafer 상기 웨이퍼 스테이지의 상기 웨이퍼의 클램핑(clamping)을 위한 진공홀들을 상기 공정 웨이퍼에 대등되는 영역별로 선택적으로 온오프(on-off)하여 상기 영역별 클램핑되는 진공 압력을 변동시켜 조정되는 웨이퍼 노광 방법. And varying the vacuum pressure clamped for each region by selectively turning on and off vacuum holes for clamping of the wafer of the wafer stage for each region corresponding to the process wafer. 제3항에 있어서, The method of claim 3, 상기 공정 웨이퍼의 가장자리부의 높이 변동은The height variation of the edge of the process wafer 상기 웨이퍼의 가장자리부에 대응되는 위치의 상기 진공홀들을 선택적으로 오프시킨 상태에서 클램핑을 위한 진공 배기를 수행하여 상기 웨이퍼의 가장자리부의 높이가 상대적으로 높게 올라가게 하는 웨이퍼 노광 방법. And vacuum evacuation for clamping in a state in which the vacuum holes at positions corresponding to the edge of the wafer are selectively turned off, thereby increasing the height of the edge of the wafer to be relatively high. 레티클(reticle) 상의 패턴을 웨이퍼 상으로 전사하기 위한 노광 광원 및 렌즈 시스템(system);An exposure light source and lens system for transferring a pattern on a reticle onto a wafer; 상기 웨이퍼를 클램핑(clamping)하는 진공 배기를 위한 진공홀(vacuum hole)들을 구비한 웨이퍼 스테이지(wafer stage); A wafer stage having vacuum holes for vacuum evacuation clamping the wafer; 상기 진공홀들을 통해 상기 웨이퍼를 클램핑시키는 진공 배기를 수행하는 진공 펌프; 및A vacuum pump for performing vacuum evacuation to clamp the wafer through the vacuum holes; And 상기 진공 배기 시 상기 웨이퍼에 대응되는 영역별로 상기 진공홀들을 온오프(on-off)하여 선택적 진공 배기를 유도하여 상기 웨이퍼에 인가되는 클램핑 진공 압력 분포가 상기 웨이퍼의 영역별로 다르게 유도하는 진공 제어부를 포함하는 노광 장비. In the vacuum evacuation, the vacuum control unit which induces a selective vacuum evacuation by turning on and off the vacuum holes for each region corresponding to the wafer to induce a vacuum distribution of the clamping vacuum pressure applied to the wafer for each region of the wafer. Including exposure equipment. 초기 시험 웨이퍼를 시험 노광하는 단계;Test exposing the initial test wafer; 상기 시험 웨이퍼에 대한 영역별 노광 불량 정도를 측정하는 단계;Measuring a degree of exposure failure for each test wafer; 상기 노광 불량을 보상할 웨이퍼 평탄도(flatness) 조정 정도를 추출하는 단계;Extracting a degree of wafer flatness adjustment to compensate for the exposure failure; 레티클(reticle) 상의 패턴을 웨이퍼 상으로 전사하기 위한 노광 광원 및 렌즈 시스템(system), 클램핑(clamping)을 위한 진공홀(vacuum hole)들을 구비한 웨이퍼 스테이지(wafer stage), 상기 진공홀들을 통해 진공 배기를 수행하는 진공 펌프, 및 상기 진공홀들을 영역별로 온오프(on-off)하는 진공 제어부를 포함하는 노광 장비의 Wafer stage with exposure light source and lens system for transferring the pattern on the reticle onto the wafer, vacuum holes for clamping, vacuum through the vacuum holes And a vacuum control unit configured to perform exhaust and a vacuum control unit to turn on and off the vacuum holes for each region. 상기 웨이퍼 스테이지 상에 공정 웨이퍼를 장착하는 단계;Mounting a process wafer on the wafer stage; 상기 평탄도 조정 정도에 부합되게 상기 진공 제어부를 통해 상기 진공홀들을 영역별로 온오프(on-off)시키는 단계; Turning on and off the vacuum holes by region through the vacuum control unit in accordance with the degree of flatness adjustment; 상기 진공 펌프를 가동하여 상기 영역별로 선택적으로 온된 진공홀들을 통해 상기 웨이퍼를 클램핑하는 진공 배기를 수행하여 상기 공정 웨이퍼의 가장자리부의 높이가 중앙부의 높이에 대해 변동되게 하는 단계; 및Operating the vacuum pump to perform vacuum evacuation to clamp the wafer through vacuum holes selectively turned on for each region so that the height of the edge of the process wafer is varied with the height of the center portion; And 상기 장착된 공정 웨이퍼에 대해 노광 광원을 조사하여 노광하는 단계를 포함하는 웨이퍼 노광 방법. And exposing an exposed light source to the mounted process wafer to expose the wafer. 제6항에 있어서, The method of claim 6, 상기 노광 불량 정도는 상기 시험 웨이퍼에 대해 웨이퍼 비트 맵(WBM)을 측정하여 얻어지고,The exposure failure degree is obtained by measuring a wafer bit map (WBM) on the test wafer, 상기 웨이퍼 평탄도 조정 정도는 상기 웨이퍼 비트 맵의 가장자리 영역에서의 불량 발생 정도로부터 추출되는 웨이퍼 노광 방법. The wafer flatness adjustment degree is extracted from the degree of defect occurrence in the edge region of the wafer bitmap. 제6항에 있어서, The method of claim 6, 상기 공정 웨이퍼의 가장자리부의 높이 변동은The height variation of the edge of the process wafer 상기 웨이퍼의 가장자리부에 대응되는 위치의 상기 진공홀들을 선택적으로 오프시킨 상태에서 상기 클램핑을 위한 진공 배기를 수행하여 상기 웨이퍼의 가장자리부의 높이가 상대적으로 높게 올라가게 하는 웨이퍼 노광 방법. And vacuum evacuation for the clamping in a state in which the vacuum holes at positions corresponding to the edge of the wafer are selectively turned off, thereby increasing the height of the edge of the wafer to be relatively high.
KR1020070035996A 2007-04-12 2007-04-12 Method and apparatus for wafer exposure KR20080092551A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070035996A KR20080092551A (en) 2007-04-12 2007-04-12 Method and apparatus for wafer exposure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070035996A KR20080092551A (en) 2007-04-12 2007-04-12 Method and apparatus for wafer exposure

Publications (1)

Publication Number Publication Date
KR20080092551A true KR20080092551A (en) 2008-10-16

Family

ID=40153506

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070035996A KR20080092551A (en) 2007-04-12 2007-04-12 Method and apparatus for wafer exposure

Country Status (1)

Country Link
KR (1) KR20080092551A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11428645B2 (en) 2020-02-11 2022-08-30 Samsung Electronics Co., Ltd. Wafer inspection device and method of manufacturing semiconductor device by using the wafer inspection device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11428645B2 (en) 2020-02-11 2022-08-30 Samsung Electronics Co., Ltd. Wafer inspection device and method of manufacturing semiconductor device by using the wafer inspection device

Similar Documents

Publication Publication Date Title
TWI406357B (en) A method for processing a semiconductor wafer, a semiconductor fabrication tool and a computer readable storage medium using the same
EP1599891B1 (en) Critical dimension variation compensation across a wafer by means of local wafer temperature control
US9442392B2 (en) Scanner overlay correction system and method
US9824894B2 (en) Method for correcting wafer bow from overlay
KR20200123854A (en) Platform and operating method for an integrated end-to-end fully self-aligned interconnect process
US9082661B2 (en) Scanner overlay correction system and method
US7957827B2 (en) Method of controlling statuses of wafers
CN110945159A (en) System and method for backside deposition of substrates
US10303153B2 (en) Method and computer program product for controlling the positioning of patterns on a substrate in a manufacturing process
JP2006332659A (en) Lithographic characteristic improvement
JP2003303766A (en) Pattern formation method
US11086238B2 (en) System, a lithographic apparatus, and a method for reducing oxidation or removing oxide on a substrate support
JP2009258197A (en) Proximity exposure device, substrate sucking method of proximity exposure device, and method for manufacturing display panel substrate
US9613813B2 (en) Method for improving critical dimension variability by implanting argon or silicon ions into a patterned mask
US11226567B2 (en) Methods and apparatus for use in a device manufacturing method
JP2024085420A (en) Multi-step process inspection method
KR20080092551A (en) Method and apparatus for wafer exposure
US20210066139A1 (en) Thin-film non-uniform stress evaluation
KR20210011837A (en) Wafer processing apparatus, and wafer processing method using the same
US7674350B2 (en) Feature dimension control in a manufacturing process
JP5434549B2 (en) Exposure apparatus and exposure method
JP2004134769A (en) Method of removing photoresist
EP3575873A1 (en) Particle beam apparatus
CN115981114B (en) Method for determining lithography limit stress and method for improving lithography process quality
US11289341B2 (en) Pattern transfer technique and method of manufacturing the same

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination