KR20080088221A - 초격자 구조의 웰층을 갖는 발광 다이오드 - Google Patents

Abstract

초격자 구조의 웰층을 갖는 발광 다이오드가 개시된다. 질화갈륨 계열의 N형 화합물 반도체층과 질화갈륨 계열의 P형 화합물 반도체층 사이에 활성영역을 갖는 발광 다이오드에 있어서, 상기 활성 영역이 초격자 구조의 웰층과 장벽층을 포함한다. 초격자 구조의 웰층을 채택함에 따라, 웰층과 장벽층 사이의 격자 불일치에 기인한 결정질 감소를 방지할 수 있어 발광 다이오드의 광효율을 개선할 수 있다.

발광 다이오드, 질화갈륨(GaN), 질화인듐갈륨(InGaN), 웰층, 장벽층, 초격자(superlattice)

Description

초격자 구조의 웰층을 갖는 발광 다이오드{LIGHT EMITTING DIODE HAVING WELL LAYER OF SUPERLATTICE STRUCTURE}

도 1은 종래의 발광 다이오드를 설명하기 위한 단면도이다.

도 2는 본 발명의 일 실시예에 따른 초격자 구조의 웰층을 갖는 발광 다이오드를 설명하기 위한 단면도이다.

도 3은 본 발명의 실시예들에 따른 초격자 구조의 웰층을 설명하기 위한 단면도이다.

도 4는 본 발명의 다른 실시예에 따른 발광 다이오드를 설명하기 위한 단면도이다.

본 발명은 발광 다이오드에 관한 것으로, 특히 초격자 구조의 웰층을 갖는 발광 다이오드에 관한 것이다.

일반적으로 질화갈륨(GaN), 질화알루미늄(AlN), 질화인듐갈륨(InGaN) 등과 같은 Ⅲ족 원소의 질화물은 열적 안정성이 우수하고 직접 천이형의 에너지 밴드(band) 구조를 갖고 있어, 최근 청색 및 자외선 영역의 발광 다이오드용 물질로 많은 각광을 받고 있다. 특히, 질화인듐갈륨(InGaN) 화합물 반도체는 좁은 밴드 갭에 기인하여 많은 주목을 받고 있다. 이러한 질화갈륨 계열의 화합물 반도체를 이용한 발광 다이오드는 대규모 천연색 평판 표시 장치, 백라이트 광원, 신호등, 실내 조명, 고밀도광원, 고해상도 출력 시스템과 광통신 등 다양한 응용 분야에 활용되고 있다. 또한, 근자외선을 방출하는 발광 다이오드는 위폐감식, 수지 경화 및 자외선 치료 등에 사용되고 있으며, 또한 형광체와 조합되어 다양한 색상의 가시광선을 구현할 수 있다.

도 1은 종래의 발광 다이오드를 설명하기 위한 단면도이다.

도 1을 참조하면, 발광 다이오드는 N형 반도체층(17)과 P형 반도체층(21)을 포함하고, 상기 N형 및 P형 반도체층들(17, 21) 사이에 활성 영역(19)이 개재된다. 상기 N형 반도체층 및 P형 반도체층은 III족 원소의 질화물 반도체층, 즉 (Al, In, Ga)N 계열의 화합물 반도체층으로 형성된다. 한편, 활성 영역(19)은 하나의 웰층을 갖는 단일 양자웰 구조이거나, 도시한 바와 같이, 복수개의 웰층을 갖는 다중 양자웰 구조로 형성된다. 다중 양자웰 구조의 활성 영역은 InGaN 웰층(19a)과 GaN 장벽층(19b)이 교대로 적층되어 형성된다. 상기 웰층(19a)은 N형 및 P형 반도체층들(17, 19) 및 장벽층(19b)에 비해 밴드갭이 작은 반도체층으로 형성되어 전자와 정공이 재결합되는 양자 웰을 제공한다.

이러한 III족 원소의 질화물 반도체층은 육방 정계의 구조를 갖는 사파이어(Sapphire)나 실리콘 카바이드(SiC) 등의 이종 기판(11)에서 금속유기화학기상증착법(MOCVD) 등의 공정을 통해 성장된다. 그러나, III족 원소의 질화물 반도체층이 이종기판(11) 상에 형성될 경우, 반도체층과 기판 사이의 격자상수 및 열팽창 계수의 차이에 기인하여 반도체층 내에 크랙(crack) 또는 뒤틀림(warpage)이 발생하고, 전위(dislocation)가 생성된다.

이를 방지하기 위해, 기판(11) 상에 버퍼층이 형성되며, 일반적으로 저온 버퍼층(13)과 고온 버퍼층(15)이 형성된다. 저온 버퍼층(13)은 일반적으로 Al_xGa_{1 - x}N(0≤x≤1)로 MOCVD 공정 등을 사용하여 400~800℃의 온도에서 형성된다. 이어서, 저온 버퍼층(13) 상에 고온 버퍼층(15)이 형성된다. 고온 버퍼층(15)은 900~1200℃의 온도에서 GaN층으로 형성된다. 이에 따라, N형 GaN층(17), 활성 영역(19) 및 P형 GaN층(21)의 결정 결함을 상당히 제거할 수 있다.

그러나, 버퍼층들(13, 15)의 채택에도 불구하고, 활성 영역(19) 내의 결정결함밀도는 여전히 높은 편이다. 특히, 활성 영역(19)은, 전자와 정공의 결합 효율을 높이기 위해, N형 GaN층(17) 및 P형 GaN층(19)에 비해 밴드갭이 작은 반도체층으로 형성되고, 또한 웰층(19a)은 GaN 장벽층(19b)에 비해 밴드갭이 작은 반도체층으로 형성되며, 일반적으로 In을 많이 함유한다. In은 Ga에 비해 상대적으로 크기 때문에 웰층의 격자 상수가 장벽층의 격자 상수에 비해 상대적으로 크다. 이에 따라, 웰층(19a)과 장벽층(19b) 사이에, 그리고 웰층(19a)과 N형 반도체층(17) 사이에 격자 부정합이 발생되고, 이러한 층 사이의 격자 부정합은 웰층의 결정질을 감소시키어 광효율을 제한한다.

본 발명이 이루고자 하는 기술적 과제는 활성 영역 내의 웰층과 장벽층의 격자 부정합에 기인한 결정 결함 발생을 감소시킬 수 있는 발광 다이오드를 제공하는 데 있다.

상기 기술적 과제를 이루기 위하여 본 발명은 초격자 구조의 웰층을 갖는 발광 다이오드를 제공한다. 본 발명의 일 태양에 따른 발광 다이오드는, 질화갈륨 계열의 N형 화합물 반도체층과 질화갈륨 계열의 P형 화합물 반도체층 사이에 활성영역을 갖는 발광 다이오드에 있어서, 상기 활성 영역 내에 초격자 구조의 웰층과 장벽층을 포함한다. 초격자 구조의 웰층을 채택함에 따라, 웰층과 장벽층 사이의 격자 부정합에 기인한 결함 발생을 감소시킬 수 있다.

상기 초격자 구조의 웰층은 InN 및 GaN를 교대로 성장시키어 형성된 초격자 구조일 수 있으며, 상기 장벽층은 GaN로 형성될 수 있다. 상기 웰층 In 조성을 조절하여 자외선 또는 가시광선 영역의 광을 구현할 수 있다.

상기 웰층은 In_xGa_{1 - x}N 및 In_yGa_{1 - y}N이 교대로 적층된 초격자 구조일 수 있으며,여기서, 0≤x, y≤1 이고, x>y이다.

한편, 상기 장벽층 또한 초격자 구조일 수 있다. 이에 따라, 상기 웰층과 장벽층 사이의 격자 부정합에 기인한 결함 발생을 더욱 감소시킬 수 있다.

상기 초격자 구조의 장벽층은 InN 및 GaN를 교대로 성장시키어 형성된 초격자 구조일 수 있다. 또한, 상기 초격자 구조의 장벽층은 In_uGa_{1 -u}N 및 In_vGa_{1 - v}N이 교대로 적층된 초격자 구조일 수 있으며, 여기서, 0≤u, v≤1 이고, u>v이다.

상기 In_vGa_{1 - v}N는 상기 초격자 구조의 웰층에 비해 상대적으로 밴드갭이 크다. 예컨대 상기 웰층의 In_xGa_{1 - x}N과 비교하여 상기 In_vGa_{1 - v}N는 In을 적게 함유한다.

이하, 첨부한 도면들을 참조하여 본 발명의 실시예들을 상세히 설명하기로 한다. 다음에 소개되는 실시예들은 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 예로서 제공되는 것이다. 따라서, 본 발명은 이하 설명되는 실시예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 그리고, 도면들에 있어서, 구성요소의 폭, 길이, 두께 등은 편의를 위하여 과장되어 표현될 수 있다. 명세서 전체에 걸쳐서 동일한 참조번호들은 동일한 구성요소들을 나타낸다.

도 2는 본 발명의 일 실시예에 따른 발광 다이오드를 설명하기 위한 단면도이다.

도 2를 참조하면, 기판(51) 상에 N형 화합물 반도체층(57)이 위치한다. 또한, 기판(51)과 N형 화합물 반도체층(57) 사이에 버퍼층이 개재될 수 있으며, 상기 버퍼층은 저온 버퍼층(53) 및 고온 버퍼층(55)을 포함할 수 있다. 상기 기판(51)은 특별히 한정되지 않으며, 예컨대 사파이어, 스피넬, 탄화실리콘 기판 등일 수 있다. 한편, 저온 버퍼층(53)은 일반적으로 Al_xGa_{1 - x}N(0≤x≤1)로 형성될 수 있고, 상기 고온 버퍼층(55)은 예컨대 언도프트 GaN 또는 n형 불순물이 도핑된 n형 GaN일 수 있다.

상기 N형 화합물 반도체층(57) 상부에 P형 화합물 반도체층(61)이 위치하고, 상기 N형 화합물 반도체층(57)과 P형 화합물 반도체층(61) 사이에 활성 영역(59)이 개재된다. 상기 N형 화합물 반도체층 및 P형 화합물 반도체층은 (Al, In, Ga)N 계열의 III족 질화물 반도체층으로 형성될 수 있다. 예컨대, 상기 N형 화합물 반도체층(57) 및 P형 화합물 반도체층(61)은 각각 N형 및 P형 GaN, 또는 N형 및 P형 AlGaN일 수 있다.

한편, 상기 활성 영역(59)은 초격자 구조의 웰층(59a)과 장벽층(59b)을 포함한다. 상기 활성 영역(59)은 단일의 웰층(59a)을 갖는 단일 양자웰 구조일 수 있으며, 도시된 바와 같이, 초격자 구조의 웰층(59a) 및 장벽층(59b)이 교대로 적층된 다중 양자웰 구조일 수 있다. 즉, 다중 양자웰 구조의 활성 영역(59)은 N형 화합물 반도체층(57) 상에 초격자 구조의 웰층(59a) 및 장벽층(59b)이 교대로 적층된다. 상기 장벽층은 GaN 또는 AlGaN로 형성될 수 있다.

상기 웰층(59a)을 초격자 구조로 형성함으로써, 웰층과 장벽층 사이의 격자 부정합에 의해 전위 및 핀홀 등의 결정 결함이 발생하는 것을 방지할 수 있다.

도 3은 본 발명의 실시예들에 따른 초격자 구조의 장벽층을 설명하기 위해 도 2의 활성 영역을 확대하여 도시한 단면도이다.

도 3을 참조하면, 상기 웰층(59a)은 InN과 GaN을 교대로 성장시키어 형성된 초격자 구조일 수 있다. 예컨대, MOCVD 공정을 사용하여 챔버 내에 In 소오스와 N 소오스를 유입하여 InN을 성장시키고, 이어서 In 소오스의 유입을 중단하고 Ga 소오스를 유입하여 GaN을 성장시키고, 다시 Ga 소오스의 유입을 중단하고 In 소오스를 유입하여 InN을 성장시키는 것을 반복함으로써 초격자 구조의 웰층(59a)이 성장 된다.

이때, 상기 InN을 성장시키는 동안, 챔버 내에 잔류하는 Ga 소오스가 함께 반응하여 In_xGa_{1 - x}N층(71a)이 형성될 수 있으며, 또한, GaN을 성장시키는 동안, 챔버 내에 잔류하는 In 소오스가 함께 반응하여 In_yGa_{1 - y}N층(71b)이 형성될 수 있다. 여기서, 0≤x, y≤1 이고, x>y 이다. 상기 In_xGa_{1 - x}N 및 In_yGa_{1 - y}N는 800~900℃에서 MOCVD 기술을 사용하여 예컨대, 2.5 내지 20Å 범위의 두께로 반복적으로 형성될 수 있으며, In_xGa_{1 - x}N 내의 In의 조성을 조절함으로써 근자외선이나 가시광선 영역의 광을 구현할 수 있다.

본 실시예에 있어서, 상기 웰층(59a)을 초격자 구조로 형성함으로써 웰층(59a)과 장벽층(59b) 사이의 격자 부정합에 기인한 결정 결함 발생을 방지할 수 있다.

한편, 본 실시예에 있어서, 상기 N형 반도체층(57) 상에 웰층(59a)을 먼저 형성하는 것으로 도시하였으나, N형 반도체층(57) 상에 장벽층(59b)을 먼저 형성하고 이어서 웰층(59a)을 형성할 수도 있다. 또한, In_xGa_{1 - x}N층(71a)을 먼저 형성하고 In_yGa_1-yN층(71b)을 형성하는 것으로 도시 및 설명하였으나, 그 순서는 바뀔 수도 있다.

도 4는 본 발명의 다른 실시예에 따른 발광 다이오드를 설명하기 위한 단면도이다.

도 4를 참조하면, 도 2 및 도 3을 참조하여 설명한 바와 같이, 기판(51) 상에 버퍼층, N형 화합물 반도체층(57), P형 화합물 반도체층(61)이 위치하고, 상기 N형 화합물 반도체층(57)과 P형 화합물 반도체층(61) 사이에 활성 영역(59)이 개재된다. 또한, 상기 활성 영역(59)은 초격자 구조의 웰층(59a)을 포함한다. 다만, 본 실시예에 있어서, 상기 장벽층(59b) 또한 초격자 구조를 갖는다.

상기 초격자 구조의 장벽층(59b)은 도 3을 참조하여 설명한 바와 같이, InN과 GaN을 교대로 성장시키어 형성된 초격자 구조일 수 있다. 예컨대, MOCVD 공정을 사용하여 챔버 내에 In 소오스와 N 소오스를 유입하여 InN을 성장시키고, 이어서 In 소오스의 유입을 중단하고 Ga 소오스를 유입하여 GaN을 성장시키고, 다시 Ga 소오스의 유입을 중단하고 In 소오스를 유입하여 InN을 성장시키는 것을 반복함으로써 초격자 구조의 장벽층(59a)이 성장된다.

이때, 상기 InN을 성장시키는 동안, 챔버 내에 잔류하는 Ga 소오스가 함께 반응하여 In_uGa_{1 -u}N층(73a)이 형성될 수 있으며, 또한, GaN을 성장시키는 동안, 챔버 내에 잔류하는 In 소오스가 함께 반응하여 In_vGa_{1 - v}N층(73b)이 형성될 수 있다. 여기서, 0≤u, v≤1 이고, u>v 이다. 상기 In_uGa_{1 -u}N 및 In_vGa_{1 - v}N는 800~900℃에서 MOCVD 기술을 사용하여 예컨대, 2.5 내지 20Å 범위의 두께로 반복적으로 형성될 수 있다.

한편, 상기 장벽층(59b)은 웰층(59a)에 비해 넓은 밴드갭을 갖는다. 일반적으로 InGaN층에서 In 조성비가 작을 수록 밴드갭이 커지는 경향을 나타내며, 따라 서, In_vGa_{1 - v}N층(73b)의 In 조성비 v가 상기 In_xGa_{1 - x}N층(도 3의 71a)의 In 조성비 x에 비해 상대적으로 작은 값을 갖도록 In_vGa_{1 - v}N층(73b)이 성장된다.

본 실시예에 있어서, 상기 장벽층(59a)을 초격자 구조로 형성함으로써 웰층(59a)과 장벽층(59b) 사이의 격자 부정합에 기인한 결정 결함 발생을 더욱 방지할 수 있다.

한편, 본 실시예에 있어서, In_uGa_{1 -u}N층(73a)을 먼저 형성하고 In_vGa_{1 - v}N층(73b)을 형성하는 것으로 도시 및 설명하였으나, 그 순서는 바뀔 수도 있다.

또한, 본 발명의 실시예들에 있어서, N형 화합물 반도체층(57)과 P형 화합물 반도체층(61)은 서로 위치를 바꿀 수 있다.

본 발명의 실시예들에 따르면, 초격자 구조의 웰층을 채택함으로써 활성 영역 내에서 격자 부정합에 기인한 전위 또는 핀홀 등의 결정 결함 발생을 감소시키어 광효율을 향상시킬 수 있는 발광 다이오드를 제공할 수 있다.

Claims (9)

1. 질화갈륨 계열의 N형 화합물 반도체층과 질화갈륨 계열의 P형 화합물 반도체층 사이에 활성영역을 갖는 발광 다이오드에 있어서,

   상기 활성 영역은 초격자 구조의 웰층과 장벽층을 포함하는 발광 다이오드.
2. 청구항 1에 있어서,

   상기 초격자 구조의 웰층은

   InN 및 GaN를 교대로 성장시키어 형성된 초격자 구조이고,

   상기 장벽층은 GaN로 형성된 발광 다이오드.
3. 청구항 1에 있어서,

   상기 웰층은 In_xGa_{1 - x}N 및 In_yGa_{1 - y}N이 교대로 적층된 초격자 구조이고, 0≤x, y≤1 이고, x>y인 것을 특징으로 하는 발광 다이오드.
4. 청구항 3에 있어서,

   상기 장벽층은 초격자 구조인 것을 특징으로 하는 발광 다이오드.
5. 청구항 4에 있어서, 상기 초격자 구조의 장벽층은

   상기 InN 및 GaN를 교대로 성장시키어 형성된 초격자 구조인 것을 특징으로 하는 발광 다이오드.
6. 청구항 4에 있어서,

   상기 초격자 구조의 장벽층은 In_uGa_{1 -u}N 및 In_vGa_{1 - v}N이 교대로 적층된 초격자 구조이고, 0≤u, v≤1 이고, u>v이고, v<x 인 것을 특징으로 하는 발광 다이오드.
7. 청구항 1에 있어서,

   상기 장벽층은 초격자 구조인 것을 특징으로 하는 발광 다이오드.
8. 청구항 7에 있어서, 상기 초격자 구조의 장벽층은

   상기 InN 및 GaN를 교대로 성장시키어 형성된 초격자 구조인 것을 특징으로 하는 발광 다이오드.
9. 청구항 7에 있어서,

   상기 초격자 구조의 장벽층은 In_uGa_{1 -u}N 및 In_vGa_{1 - v}N이 교대로 적층된 초격자 구조이고, 0≤u, v≤1 이고, u>v이고,

   상기 In_vGa_{1 - v}N는 상기 초격자 구조의 웰층에 비해 상대적으로 밴드갭이 큰 것을 특징으로 하는 발광 다이오드.

Images