KR20080085724A - Photovoltaic device and manufacturing method for same - Google Patents
Photovoltaic device and manufacturing method for same Download PDFInfo
- Publication number
- KR20080085724A KR20080085724A KR1020080024669A KR20080024669A KR20080085724A KR 20080085724 A KR20080085724 A KR 20080085724A KR 1020080024669 A KR1020080024669 A KR 1020080024669A KR 20080024669 A KR20080024669 A KR 20080024669A KR 20080085724 A KR20080085724 A KR 20080085724A
- Authority
- KR
- South Korea
- Prior art keywords
- amorphous silicon
- silicon layer
- crystalline silicon
- photovoltaic device
- layer
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 15
- 229910021417 amorphous silicon Inorganic materials 0.000 claims abstract description 150
- 229910021419 crystalline silicon Inorganic materials 0.000 claims abstract description 69
- 238000000034 method Methods 0.000 claims abstract description 13
- 230000000737 periodic effect Effects 0.000 claims abstract description 4
- 239000000758 substrate Substances 0.000 claims description 66
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims description 52
- 239000007789 gas Substances 0.000 claims description 18
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 10
- 229910052710 silicon Inorganic materials 0.000 claims description 10
- 239000010703 silicon Substances 0.000 claims description 10
- 238000005268 plasma chemical vapour deposition Methods 0.000 claims description 9
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 claims description 8
- 229910052739 hydrogen Inorganic materials 0.000 claims description 8
- 239000001257 hydrogen Substances 0.000 claims description 8
- 229910000077 silane Inorganic materials 0.000 claims description 8
- 230000001788 irregular Effects 0.000 claims description 7
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims description 6
- 238000010790 dilution Methods 0.000 claims description 4
- 239000012895 dilution Substances 0.000 claims description 4
- 239000013078 crystal Substances 0.000 claims 1
- 239000004065 semiconductor Substances 0.000 claims 1
- 230000000052 comparative effect Effects 0.000 description 38
- 230000015572 biosynthetic process Effects 0.000 description 8
- 150000002431 hydrogen Chemical class 0.000 description 4
- 229910052709 silver Inorganic materials 0.000 description 3
- 239000004332 silver Substances 0.000 description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- XYFCBTPGUUZFHI-UHFFFAOYSA-N Phosphine Chemical compound P XYFCBTPGUUZFHI-UHFFFAOYSA-N 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000002474 experimental method Methods 0.000 description 2
- 238000004050 hot filament vapor deposition Methods 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 238000010248 power generation Methods 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- ZOCHARZZJNPSEU-UHFFFAOYSA-N diboron Chemical compound B#B ZOCHARZZJNPSEU-UHFFFAOYSA-N 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000010408 film Substances 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 229910021424 microcrystalline silicon Inorganic materials 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 229910000073 phosphorus hydride Inorganic materials 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E10/00—Energy generation through renewable energy sources
- Y02E10/50—Photovoltaic [PV] energy
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Photovoltaic Devices (AREA)
Abstract
Description
본 발명은 광기전력 장치 및 그 제조 방법에 관한 것으로, 특히 제1 도전형의 결정 실리콘과, 제2 도전형의 제1 비결정 실리콘층과, 결정 실리콘 및 제1 비결정 실리콘층 사이에 배치된 실질적으로 진성인 제2 비결정 실리콘층을 구비한 광기전력 장치 및 그 제조 방법에 관한 것이다.BACKGROUND OF THE INVENTION Field of the Invention The present invention relates to a photovoltaic device and a method for manufacturing the same, in particular, substantially disposed between a first conductivity type crystalline silicon, a second conductivity type first amorphous silicon layer, and between the crystalline silicon and first amorphous silicon layer A photovoltaic device having an intrinsic second amorphous silicon layer and a method of manufacturing the same.
종래, p형 단결정 실리콘 기판(결정 실리콘)과, n형 비정질 실리콘층(제1 비결정 실리콘층)과, p형 단결정 실리콘 기판 및 n형 비정질 실리콘층 사이에 배치된 실질적으로 진성인 i형 비정질 실리콘층(제2 비결정 실리콘층)을 구비한 광기전력 장치가 알려져 있다. 이와 같은 광기전력 장치는, 예를 들어 「T.H.Wang, E.Iwaniczko, M.R.㎩ge, D.H.Levi, Y.Yan, H.M.Branz, Q.Wang "Effect of emitter deposition temperature on surface ㎩ssivation in hot-wire chemical vapor deposited silicon heterojunction solar cells" Thin Solid Films 501(2006) 284-287」에 개시되어 있다.Conventionally, substantially intrinsic i-type amorphous silicon disposed between a p-type single crystal silicon substrate (crystalline silicon), an n-type amorphous silicon layer (first amorphous silicon layer), and a p-type single crystal silicon substrate and an n-type amorphous silicon layer BACKGROUND Photovoltaic devices having a layer (second amorphous silicon layer) are known. Such photovoltaic devices are described, for example, in THWang, E.Iwaniczko, MR㎩ge, DHLevi, Y.Yan, HMBranz, Q.Wang "Effect of emitter deposition temperature on surface ㎩ssivation in hot-wire chemical vapor deposited silicon heterojunction solar cells "Thin Solid Films 501 (2006) 284-287".
상기 T.H.Wang 외에서는, p형 단결정 실리콘 기판 상에 i형 비정질 실리콘층 을 형성할 때에, p형 단결정 실리콘 기판과 i형 비정질 실리콘층과의 계면의 p형 단결정 실리콘 기판의 표면에 에피택셜 성장에 의해 요철 형상의 에피택셜층이 형성되는 것이 개시되어 있다. 또한, 이 에피택셜층이 크게 성장하면, 계면 특성이 열화되므로, 광기전력 장치의 출력 특성이 저하되는 것이 기재되어 있다. 상기 T.H.Wang 외에서는, 상기와 같은 광기전력 장치의 출력 특성의 저하를 억제하기 위해, p형 단결정 실리콘 기판 상에 i형 비정질 실리콘층을 형성할 때에 기판 온도를 저온으로 함으로써, 에피택셜 성장에 의한 결정 실리콘(에피택셜층)이 p형 단결정 실리콘 기판 상에 형성되는 것을 억제하는 것이 제안되어 있다. 즉, 상기 T.H.Wang 외에 의해 제안된 구조에서는, p형 단결정 실리콘 기판 상에 에피택셜층이 형성되지 않고, i형 비정질 실리콘층이 형성되어 있다.In addition to THWang, when forming an i-type amorphous silicon layer on a p-type single crystal silicon substrate, epitaxial growth is applied to the surface of the p-type single crystal silicon substrate at the interface between the p-type single crystal silicon substrate and the i-type amorphous silicon layer. The formation of the uneven epitaxial layer is disclosed. Moreover, when this epitaxial layer grows large, since interface property deteriorates, it is described that the output characteristic of a photovoltaic device falls. In addition to the above-mentioned THWang, in order to suppress the degradation of the output characteristics of the photovoltaic device as described above, when the i-type amorphous silicon layer is formed on the p-type single crystal silicon substrate, the substrate temperature is lowered, thereby causing epitaxial growth. It is proposed to suppress the formation of crystalline silicon (epitaxial layer) on a p-type single crystal silicon substrate. That is, in the structure proposed by T.H.Wang et al., The epitaxial layer is not formed on the p-type single crystal silicon substrate, and the i-type amorphous silicon layer is formed.
본 발명의 하나의 목적은 출력 특성을 보다 향상시키는 것이 가능한 광기전력 장치 및 그 제조 방법을 제공하는 것이다.One object of the present invention is to provide a photovoltaic device capable of further improving output characteristics and a method of manufacturing the same.
본 발명의 제1 국면에 의한 광기전력 장치는 제1 도전형의 결정 실리콘과, 제2 도전형의 제1 비결정 실리콘층과, 결정 실리콘 및 제1 비결정 실리콘층 사이에 배치된 실질적으로 진성인 제2 비결정 실리콘층을 구비하고, 결정 실리콘은 제2 비결정 실리콘층과의 계면에 2 ㎚ 이하의 높이를 갖는 비주기적인 요철 형상을 갖는다. 또한, 본 발명에 있어서의 결정 실리콘은 결정계 실리콘 기판이나 기판 상에 형성한 박막 다결정 실리콘 등을 포함하는 넓은 개념이다. 또한, 본 발명에 있어서의 제1 비결정 실리콘층 및 제2 비결정 실리콘층은 비정질 실리콘층뿐만 아니라, 미결정 실리콘층을 포함하는 넓은 개념이다.A photovoltaic device according to a first aspect of the present invention is a substantially intrinsic agent disposed between a crystalline silicon of a first conductivity type, a first amorphous silicon layer of a second conductivity type, and a crystalline silicon and a first amorphous silicon layer. A 2 amorphous silicon layer is provided, and crystalline silicon has an aperiodic irregular shape having a height of 2 nm or less at the interface with the second amorphous silicon layer. Incidentally, the crystalline silicon in the present invention is a broad concept including a crystalline silicon substrate, thin film polycrystalline silicon formed on the substrate, and the like. In addition, the 1st amorphous silicon layer and the 2nd amorphous silicon layer in this invention are a wide concept which contains not only an amorphous silicon layer but a microcrystalline silicon layer.
이 제1 국면에 의한 광기전력 장치에서는, 상기와 같이 결정 실리콘과 제2 비결정 실리콘층과의 계면에 2 ㎚ 이하의 높이를 갖는 비주기적인 요철 형상을 형성함으로써, 비주기적인 요철 형상의 높이가 2 ㎚보다 큰 경우 및 비주기적인 요철 형상이 형성되지 않은 경우에 비해, 광기전력 장치의 출력 특성을 보다 향상시킬 수 있다. 또한, 이 효과는 후술하는 실험에 의해 이미 검증된 것이다.In the photovoltaic device according to the first aspect, as described above, by forming an aperiodic irregularity having a height of 2 nm or less at the interface between the crystalline silicon and the second amorphous silicon layer, the height of the aperiodic irregularity is increased. Compared with the case where it is larger than 2 nm and the case where aperiodic irregularities are not formed, the output characteristic of a photovoltaic device can be improved more. In addition, this effect is already verified by the experiment mentioned later.
상기 구성에 있어서, 결정 실리콘의 비주기적인 요철 형상은 1 ㎚ 이하의 높이를 갖고 있어도 좋다.In the above configuration, the aperiodic irregularities of crystalline silicon may have a height of 1 nm or less.
상기 구성에 있어서, 비주기적인 요철 형상을 갖는 결정 실리콘과 제2 비결정 실리콘과의 계면의 평균면은 결정 실리콘의 (111)면으로부터 소정의 각도 경사져 있어도 좋다.In the above configuration, the average surface of the interface between the crystalline silicon having the aperiodic irregularities and the second amorphous silicon may be inclined at a predetermined angle from the (111) plane of the crystalline silicon.
상기 구성에 있어서, 평균면은 결정 실리콘의 (111)면으로부터 3±1도 경사져 있다.In the above configuration, the average plane is inclined at 3 ± 1 degrees from the (111) plane of the crystalline silicon.
상기 구성에 있어서, 결정 실리콘은 표면에 (111)면이 노출된 복수의 테라스부와, 서로 인접하는 테라스부를 접속하는 스텝부가 형성된 결정 실리콘 기판과, 결정 실리콘 기판 상에 에피택셜 성장된 에피택셜층을 포함하고, 평균면은 결정 실리콘 기판의 테라스부의 (111)면이 노출된 표면으로부터 스텝부의 외표면을 향하는 회전 방향으로, 결정 실리콘의 (111)면으로부터 소정의 각도 경사져 있어도 좋다.In the above configuration, the crystalline silicon includes a crystalline silicon substrate having a plurality of terrace portions having exposed (111) planes on its surface, a step portion for connecting adjacent terrace portions to each other, and an epitaxial layer epitaxially grown on the crystalline silicon substrate. The average surface may be inclined at a predetermined angle from the (111) surface of the crystalline silicon in a rotational direction from the surface where the (111) surface of the terrace portion of the crystalline silicon substrate is exposed to the outer surface of the step portion.
상기 구성에 있어서, 결정 실리콘의 제2 비결정 실리콘과의 계면 근방의 부분은 에피택셜 성장에 의해 형성된 결정 실리콘으로 이루어져 있어도 좋다.In the above configuration, the portion near the interface of the crystalline silicon with the second amorphous silicon may be made of crystalline silicon formed by epitaxial growth.
상기 구성에 있어서, 제2 비결정 실리콘층은 소정량 이하의 수소를 함유해도 좋다.In the above configuration, the second amorphous silicon layer may contain hydrogen of a predetermined amount or less.
상기 구성에 있어서, 결정 실리콘의 표면에는 피라미드 형상 요철이 형성되어 있고, 피라미드 형상 요철의 표면에 비주기적인 요철 형상이 형성되어서 있어도 좋다.In the above configuration, pyramidal irregularities may be formed on the surface of the crystalline silicon, and aperiodic irregularities may be formed on the surface of the pyramidal irregularities.
상기 구성에 있어서, 결정 실리콘에 대해, 적어도 비주기적인 요철 형상이 형성된 제2 비결정 실리콘층측으로부터 광이 입사되도록 구성되어 있어도 좋다.In the above configuration, light may be incident on the crystalline silicon from the second amorphous silicon layer side where at least aperiodic irregularities are formed.
상기 구성에 있어서, 결정 실리콘은 단결정 실리콘 기판을 포함하고 있어도 좋다.In the above configuration, the crystalline silicon may include a single crystal silicon substrate.
상기 구성에 있어서, 제1 비결정 실리콘층 및 제2 비결정 실리콘층은 비정질 실리콘으로 이루어져 있어도 좋다.In the above configuration, the first amorphous silicon layer and the second amorphous silicon layer may be made of amorphous silicon.
상기 구성에 있어서, 결정 실리콘에 대해 제1 비결정 실리콘층과 반대측에 배치된 제1 도전형의 제3 비결정 실리콘층과, 결정 실리콘 및 제3 비결정 실리콘층 사이에 배치된 실질적으로 진성인 제4 비결정 실리콘층을 더 구비하고 있어도 좋다.In the above configuration, the third conductive silicon layer of the first conductivity type disposed opposite to the first amorphous silicon layer with respect to the crystalline silicon, and the substantially intrinsic fourth amorphous layer disposed between the crystalline silicon and the third amorphous silicon layer. A silicon layer may be further provided.
상기 구성에 있어서, 제3 비결정 실리콘층 및 제4 비결정 실리콘층은 비정질 실리콘으로 이루어져 있어도 좋다.In the above configuration, the third amorphous silicon layer and the fourth amorphous silicon layer may be made of amorphous silicon.
본 발명의 제2 국면에 의한 광기전력 장치의 제조 방법은 표면에 (111)면이 노출된 복수의 테라스부와, 서로 인접하는 테라스부를 접속하는 스텝부가 형성된 제1 도전형의 결정 실리콘을 형성하는 공정과, 결정 실리콘 상에 실질적으로 진성인 제1 비결정 실리콘층을 형성하는 공정과, 제1 비정질 실리콘층 상에 제2 도전형의 제2 비결정 실리콘층을 형성하는 공정을 구비하고, 제1 비결정 실리콘층을 형성하는 공정은 결정 실리콘과 제1 비결정 실리콘층과의 계면에 2 ㎚ 이하의 높이를 갖는 비주기적인 요철 형상을 형성하는 공정을 포함한다.According to a second aspect of the present invention, there is provided a method of manufacturing a photovoltaic device, in which a plurality of terrace portions having (111) faces are exposed on a surface thereof, and a first conductive type crystalline silicon having a step portion connecting adjacent terrace portions to each other. And a step of forming a substantially intrinsic first amorphous silicon layer on the crystalline silicon, and a step of forming a second amorphous silicon layer of a second conductivity type on the first amorphous silicon layer. The step of forming the silicon layer includes a step of forming an aperiodic uneven shape having a height of 2 nm or less at the interface between the crystalline silicon and the first amorphous silicon layer.
상기 구성에 있어서, 결정 실리콘은 단결정 실리콘 기판을 포함하고 있어도 좋다.In the above configuration, the crystalline silicon may include a single crystal silicon substrate.
상기 구성에 있어서, 제1 비결정 실리콘층을 형성하는 공정은 단결정 실리콘 기판 상에 에피택셜 성장된 비주기적인 요철 형상을 갖는 에피택셜층을 형성하는 동시에, 에피택셜층 상에 제1 비결정 실리콘층을 형성하는 공정을 포함하고 있어도 좋다.In the above configuration, the step of forming the first amorphous silicon layer forms an epitaxial layer having an aperiodic irregular shape epitaxially grown on the single crystal silicon substrate, and simultaneously forms the first amorphous silicon layer on the epitaxial layer. You may include the process of forming.
상기 구성에 있어서, 제1 비결정 실리콘층을 형성하는 공정은 플라즈마 CVD법에 의해 제1 비결정 실리콘층을 형성하는 공정을 포함하고 있어도 좋다.In the above configuration, the step of forming the first amorphous silicon layer may include a step of forming the first amorphous silicon layer by the plasma CVD method.
상기 구성에 있어서, 제1 비결정 실리콘층을 형성하는 공정은 실란 가스의 수소 가스에 의한 희석율이 5배 이하로 되는 조건에 있어서, 플라즈마 CVD법을 이용하여 제1 비결정 실리콘층을 형성하는 공정을 포함하고 있어도 좋다.In the above configuration, the step of forming the first amorphous silicon layer includes a step of forming the first amorphous silicon layer using the plasma CVD method under the condition that the dilution ratio of the silane gas by hydrogen gas is 5 times or less. You may do it.
상기 구성에 있어서, 비주기적인 요철 형상을 갖는 결정 실리콘과 제1 비결정 실리콘과의 계면의 평균면은 결정 실리콘의 (111)면으로부터 소정의 각도 경사져 있어도 좋다.In the above configuration, the average surface of the interface between the crystalline silicon having the aperiodic irregularities and the first amorphous silicon may be inclined at a predetermined angle from the (111) plane of the crystalline silicon.
상기 구성에 있어서, 평균면은 결정 실리콘의 테라스부의 (111)면이 노출된 표면으로부터 스텝부의 외표면을 향하는 회전 방향으로, 결정 실리콘의 (111)면으로부터 소정의 각도 경사져 있어도 좋다.In the above configuration, the average surface may be inclined at a predetermined angle from the (111) surface of the crystalline silicon in a rotational direction from the surface where the (111) surface of the terrace portion of the crystalline silicon is exposed to the outer surface of the step portion.
본 발명에 따르면, 출력 특성을 보다 향상시키는 것이 가능한 광기전력 장치 및 그 제조 방법을 제공할 수 있다.According to the present invention, it is possible to provide a photovoltaic device and a manufacturing method thereof capable of further improving output characteristics.
이하, 본 발명을 구체화한 실시 형태를, 도면을 기초로 하여 설명한다.EMBODIMENT OF THE INVENTION Hereinafter, embodiment which actualized this invention is described based on drawing.
우선, 도1 및 도2를 참조하여 본 실시 형태에 의한 광기전력 장치의 구조에 대해 설명한다.First, the structure of the photovoltaic device according to the present embodiment will be described with reference to FIGS. 1 and 2.
본 실시 형태에 의한 광기전력 장치에서는, 도1에 도시한 바와 같이 n형 단결정 실리콘(c-Si) 기판(1)의 일면 상에, 비정질 실리콘(a-Si)층(2), 약 70 ㎚ 내지 약 100 ㎚의 두께를 갖는 ITO(산화인듐 주석)로 이루어지는 표면 전극(3) 및 수십 ㎛의 두께를 갖는 은으로 이루어지는 집전극(4)이 차례로 형성되어 있다. 비정질 실리콘층(2)은 n형 단결정 실리콘 기판(1)의 상면 상에 형성된 약 9 ㎚ 내지 약 13 ㎚의 작은 두께를 갖는 실질적으로 진성이고, 또한 소정량 이하의 수소를 함유하는 i형 비정질 실리콘층(2a)과, i형 비정질 실리콘층(2a) 상에 형성된 약 2 ㎚ 내지 약 5 ㎚의 두께를 갖는 붕소(B)가 도프되는 동시에 수소를 함유하는 p형 비정질 실리콘층(2b)에 의해 구성되어 있다. 또한, i형 비정질 실리콘층(2a)의 두께는 i형 비정질 실리콘층(2a)이 실질적으로 발전에 기여하지 않는 작은 두께이다. 또 한, n형 단결정 실리콘 기판(1), i형 비정질 실리콘층(2a) 및 p형 비정질 실리콘층(2b)은 각각 본 발명의 「결정 실리콘」, 「제2 비결정 실리콘층」 및 「제1 비결정 실리콘층」의 일 예이다.In the photovoltaic device according to the present embodiment, as shown in FIG. 1, on one surface of an n-type single crystal silicon (c-Si)
또한, 도2에 도시한 바와 같이, n형 단결정 실리콘 기판(1)의 일면에는 비교적 큰 피라미드 형상 요철이 형성되어 있고, 이 피라미드 형상 요철을 갖는 표면 상에 i형 비정질 실리콘층(2a), p형 비정질 실리콘층(2b) 및 표면 전극(3)이 형성되어 있다. 이 피라미드 형상 요철은 수㎛ 내지 수십 ㎛의 폭(W)과, 수㎛ 내지 수십 ㎛의 높이(H1)를 갖는다. 이 피라미드 형상 요철의 표면에는 실리콘 (111)면이 노출되어 있다. 일면측으로부터 광을 입사시키는 경우에는, 이 피라미드 형상 요철에 의한 광 억류(confinement) 구조에 의해, n형 단결정 실리콘 기판(1)의 일면의 광의 반사율이 저감되므로, 단락 전류를 증가시키는 것이 가능하다.As shown in Fig. 2, relatively large pyramidal irregularities are formed on one surface of the n-type single
또한, 도1에 도시한 바와 같이 n형 단결정 실리콘 기판(1)의 다른 면 상에는 n형 단결정 실리콘 기판(1)의 다른 면에 가까운 쪽으로부터 차례로, 비정질 실리콘층(5), 약 70 ㎚ 내지 약 100 ㎚의 두께를 갖는 ITO로 이루어지는 표면 전극(6) 및 수십 ㎛의 두께를 갖는 은으로 이루어지는 집전극(7)이 형성되어 있다. 비정질 실리콘층(5)은 n형 단결정 실리콘 기판(1)의 다른 면 상에 형성된 약 9 ㎚ 내지 약 13 ㎚의 작은 두께를 갖는 실질적으로 진성인 i형 비정질 실리콘층(5a)과, i형 비정질 실리콘층(5a)의 다른 면 상에 형성된 약 10 ㎚ 내지 약 20 ㎚의 두께를 갖는 인(P)이 도프된 n형 비정질 실리콘층(5b)에 의해 구성되어 있다. i형 비정질 실리콘층(5a)의 두께는 i형 비정질 실리콘층(5a)이 실질적으로 발전에 기여하지 않는 작은 두께이다. 그리고, i형 비정질 실리콘층(5a), n형 비정질 실리콘층(5b) 및 표면 전극(6)에 의해, 소위 BSF(Back Surface Field) 구조가 구성되어 있다. 또한, 이와 같은 구조의 광기전력 장치는, 통상 n형 단결정 실리콘 기판(1)의 일면측을 광 입사측으로 하여 이용되지만, n형 단결정 실리콘 기판(1)의 다른 면측을 광 입사면으로 하여 이용해도 좋다.As shown in Fig. 1, on the other side of the n-type single
다음에, 도1 내지 도4를 참조하여, 상기한 실시 형태에 의한 광기전력 장치를 실제로 제작하여 출력 특성을 평가했을 때의 비교 실험(실시예 및 제1, 제2 비교예)에 대해 설명한다.Next, with reference to FIGS. 1-4, the comparative experiment (Example and 1st, 2nd comparative example) at the time of actually manufacturing the photovoltaic device by above-mentioned embodiment and evaluating an output characteristic is demonstrated. .
우선, 상기한 실시 형태에 대응하는 실시예에 의한 광기전력 장치의 제조 프로세스에 대해 설명한다.First, the manufacturing process of the photovoltaic device by the Example corresponding to above-mentioned embodiment is demonstrated.
우선, (100)면을 갖는 n형 단결정 실리콘 기판(1)의 표면을 이방성 에칭함으로써, 도2에 도시한 바와 같이 (111)면에 기인한 피라미드 형상 요철 형상을 형성하였다. 또한, 이 상태에서, 도3에 도시한 바와 같이 n형 단결정 실리콘 기판(1)의 표면은 실리콘 (111)면이 노출된 테라스부(1b)와 인접하는 테라스부(1b)를 연결하는 스텝부(1c)가 형성되어 있다. 이하, 테라스부(1b)의 표면 및 스텝부(1c)의 표면을 각각 (111)면의 주면 및 (111)면의 부면이라고 칭한다.First, by anisotropically etching the surface of the n-type single
이 후, 이하의 표1의 조건 하에서, n형 단결정 실리콘 기판(1)의 일면 및 다른 면에 각 층을 형성하였다.Thereafter, each layer was formed on one side and the other side of the n-type single
[표1]Table 1
구체적으로는, 표1에 나타낸 바와 같이 RF 플라즈마 CVD법을 이용하여 기판 온도 : 130 ℃ 내지 180 ℃, H2 가스 유량 : 0 sccm 내지 100 sccm, 실란(SiH4) 가스 유량 : 40 sccm, 압력 : 40 ㎩ 내지 120 ㎩, RF 파워 밀도 : 5 ㎽/㎠ 내지 15 ㎽/㎠의 조건 하에서, n형 단결정 실리콘 기판(1)의 일면 상에 10 ㎚의 두께를 갖는 i형 비정질 실리콘층(2a)을 형성하였다. 이때, 사용 가스(H2)의 유량을 실란(SiH4) 가스의 수소 희석율이 5배 이하로 되도록 0 sccm 내지 100 sccm으로 제어하였다. 이에 의해, 도3의 스텝부(1c)를 기점으로 하여 에피택셜층(1a)을 형성하는 동시에, 에피택셜층(1a) 상에 i형 비정질 실리콘층(2a)을 형성하였다. 또한, 에피택셜층(1a)은 스텝부(1c)와 테라스부(1b)의 평균면[n형 단결정 실리콘 기판(1)의 표면]에 적층되므로, 에피택셜층(1a)의 비주기적인 요철 형상 부분의 평균면은 테라스부(1b)에 노출된 실리콘 (111)면에 대해 소정의 각도 경사졌다. 이와 같이 하여, 도4에 도시한 바와 같이 n형 단결정 실리콘 기판(1)과 i형 비정질 실리콘층(2a)과의 계면에 비주기적인 요철형의 요철 형상 부분을 형성하는 동시에, 그 요철 형상 부분 상에 i형 비정질 실리콘층(2a)을 형성하였다.Specifically, as shown in Table 1, substrate temperature: 130 ° C. to 180 ° C., H 2 gas flow rate: 0 sccm to 100 sccm, silane (SiH 4 ) gas flow rate: 40 sccm, pressure: An i-type
계속해서, 표1에 나타낸 바와 같이 RF 플라즈마 CVD법을 이용하여 기판 온도 : 150 ℃ 내지 180 ℃, 수소(H2) 가스 유량 : 0 sccm 내지 100 sccm, 실란(SiH4) 가스 유량 : 40 sccm, 디보란(B2H6)/H2(H2에 대한 B2H6 가스의 농도 : 2 ％) 가스 유량 : 40 sccm, 압력 : 40 ㎩ 내지 120 ㎩ 및 RF 파워 밀도 : 5 ㎽/㎠ 내지 15 ㎽/㎠의 조건 하에서, i형 비정질 실리콘층(2a) 상에 6 ㎚의 두께를 갖는 붕소(B)가 도프된 p형 비정질 실리콘층(2b)을 형성하였다.Subsequently, as shown in Table 1, substrate temperature: 150 ° C to 180 ° C, hydrogen (H 2 ) gas flow rate: 0 sccm to 100 sccm, silane (SiH 4 ) gas flow rate: 40 sccm, using RF plasma CVD method. Diborane (B 2 H 6 ) / H 2 (concentration of B 2 H 6 gas to H 2 : 2%) gas flow rate: 40 sccm, pressure: 40 kPa to 120 kPa and RF power density: 5 kPa /
다음에, 표1에 나타낸 바와 같이 RF 플라즈마 CVD법을 이용하여 기판 온도 : 170 ℃, 실란(SiH4) 가스 유량 : 40 sccm, 압력 : 40 ㎩ 및 RF 파워 밀도 : 8.33 ㎽/㎠의 조건 하에서, n형 단결정 실리콘 기판(1)의 다른 면 상에 10 ㎚의 두께를 갖는 i형 비정질 실리콘층(5a)을 형성하였다.Under the conditions of 8.33 ㎽ / ㎠,: Next, the substrate temperature by using the RF plasma CVD method as shown in Table 1: 170 ℃, silane (SiH 4) gas flow rate: 40 sccm, pressure: 40 ㎩ and RF power density, An i-type
계속해서, 표1에 나타낸 바와 같이 RF 플라즈마 CVD법을 이용하여 기판 온도 : 170 ℃, 수소(H2) 가스 유량 : 0 sccm 내지 100 sccm, 실란(SiH4) 가스 유량 : 40 sccm, 포스핀(PH3)/H2(H2에 대한 PH3의 농도 : 1 ％) 가스 유량 : 40 sccm, 압력 : 40 ㎩ 및 RF 파워 밀도 : 8.33 ㎽/㎠의 조건 하에서, i형 비정질 실리콘층(5a)의 다른 면 상에 15 ㎚의 두께를 갖는 인(P)이 도프된 n형 비정질 실리콘층(5b)을 형성하였다.Subsequently, as shown in Table 1, the substrate temperature was 170 ° C., the hydrogen (H 2 ) gas flow rate: 0 sccm to 100 sccm, the silane (SiH 4 ) gas flow rate: 40 sccm, and the phosphine (RF plasma CVD method). PH 3 ) / H 2 (concentration of PH 3 to H 2 : 1%) i-type
마지막으로, 스패터링법을 이용하여 p형 비정질 실리콘층(2b)의 표면상 및 n형 비정질 실리콘층(5b)의 표면 상에 각각 85 ㎚의 두께를 갖는 ITO로 이루어지는 표면 전극(3) 및 표면 전극(6)을 형성한 후, 표면 전극(3) 및 표면 전극(6) 상의 소정 영역에 수십 ㎛의 두께를 갖는 은으로 이루어지는 집전극(4, 7)을 형성하였다. 이와 같이 하여 실시예에 의한 광기전력 장치를 형성하였다.Finally, the
또한, 종래의 일 예에 대응하는 제1 비교예에 의한 광기전력 장치는 i형 비정질 실리콘층을 형성할 때의 형성 조건으로서, 실란(SiH4) 가스의 수소 희석율이 5배보다도 커지도록 H2 가스 유량을 100 sccm에 가까운 높은 값으로 일정하게 유지하면서 형성하였다. 또한, 종래의 다른 예에 대응하는 제2 비교예에 의한 광기전력 장치는 i형 비정질 실리콘층을 형성할 때의 형성 조건으로서, H2 가스 유량을 0 sccm에 가까운 낮은 값으로 일정하게 유지하면서 형성하였다. 이것 이외의 부분의 제조 프로세스는 상기 실시예에 의한 광기전력 장치와 마찬가지이다.In addition, the photovoltaic device according to the first comparative example corresponding to the conventional example is H 2 so that the hydrogen dilution rate of the silane (SiH 4 ) gas is greater than 5 times as the formation conditions when forming the i-type amorphous silicon layer. The gas flow was formed while maintaining a constant high value close to 100 sccm. Further, the photovoltaic device according to the second comparative example corresponding to another conventional example is formed while maintaining the H 2 gas flow rate at a low value close to 0 sccm as a formation condition when forming an i-type amorphous silicon layer. It was. The manufacturing process of the parts other than this is the same as that of the photovoltaic device by the said Example.
실시예에 의한 광기전력 장치에서는, 도4에 도시한 바와 같이 n형 단결정 실리콘 기판(1)과 i형 비정질 실리콘층(2a)과의 계면에 비주기적인 미소한 요철 형상이 형성되었다. 또한, n형 단결정 실리콘 기판(1)과 i형 비정질 실리콘층(2a)과의 계면 근방의 요철 형상을 포함하는 부분[에피택셜층(1a)]은 i형 비정질 실리콘층(2a)을 형성할 때에, 에피택셜 성장에 의해 형성된 것이다. 이 에피택셜층(1a)의 미소한 요철의 높이(H2)는 1 ㎚보다도 작았다.In the photovoltaic device according to the embodiment, as shown in Fig. 4, a non-periodic fine irregular shape was formed at the interface between the n-type single
또한, 도4에 도시한 바와 같이 비주기적인 요철 형상을 갖는 n형 단결정 실리콘 기판(1)의 i형 비정질 실리콘층(2a)과의 계면의 평균면은 n형 단결정 실리콘 기판(1)의 (111)면의 주면[(111)면이 노출된 테라스부(1b)의 표면]으로부터 부면 [스텝부(1c)의 외표면]을 향하는 회전 방향으로 소정의 각도(α)(약 3±1도) 경사져 있었다.In addition, as shown in FIG. 4, the average surface of the n-type single
또한, 제1 비교예에 의한 광기전력 장치는 상기한 형성 조건에 의해 제조됨으로써, 에피택셜 성장이 촉진되어 에피택셜 성장에 의해 형성된 비주기적인 요철을 포함하는 부분(에피택셜층)의 높이가 2 ㎚보다도 커졌다. 또한, 제2 비교예에 의한 광기전력 장치는 상기한 형성 조건에 의해 제조됨으로써 n형 단결정 실리콘 기판과 i형 비정질 실리콘층과의 계면에 에피택셜 성장에 의해 비주기적인 요철 부분이 형성되는 일 없이, 도3에 도시한 테라스부(1b) 및 스텝부(1c)를 갖는 n형 단결정 실리콘 기판의 표면 상에 직접 i형 비정질 실리콘층이 형성되었다.In addition, the photovoltaic device according to the first comparative example is manufactured under the formation conditions described above, whereby the height of the portion (epitaxial layer) containing aperiodic unevenness formed by epitaxial growth is promoted by epitaxial growth of two. It became larger than nm. In the photovoltaic device according to the second comparative example, the photovoltaic device is manufactured under the formation conditions described above so that an aperiodic uneven portion is not formed by epitaxial growth at the interface between the n-type single crystal silicon substrate and the i-type amorphous silicon layer. An i-type amorphous silicon layer was formed directly on the surface of the n-type single crystal silicon substrate having the
다음에, 상기와 같이 제작한 실시예, 제1 비교예 및 제2 비교예에 의한 광기전력 장치의 출력 특성을 측정하였다. 측정 데이터는 Voc(개방 전압), Isc(단락 전류), F.F(곡선 인자) 및 Pmax(셀 출력)이다. 이 측정 결과를 이하의 표2에 나타낸다.Next, the output characteristic of the photovoltaic device by the Example produced as mentioned above, the 1st comparative example, and the 2nd comparative example was measured. Measurement data are Voc (open voltage), Isc (short circuit current), F.F (curve factor) and Pmax (cell output). The measurement results are shown in Table 2 below.
[표2][Table 2]
상기 표2에 나타낸 바와 같이, n형 단결정 실리콘 기판과 i형 비정질 실리콘층과의 계면에 2 ㎚보다 큰 높이를 갖는 에피택셜층이 형성된 제1 비교예에 비해, 에피택셜층이 형성되어 있지 않은 제2 비교예는 출력 특성이 향상되어 있다. 구체적으로는, 제1 비교예의 개방 전압(Voc)이 0.680 V인 것에 비해, 제2 비교예의 개 방 전압(Voc)은 0.709 V이다. 이는, 이하의 이유에 의한 것이라고 판단된다. 즉, 제1 비교예에서는 2 ㎚보다 큰 높이를 갖는 에피택셜층이 형성되어 있으므로, 에피택셜층이 형성되어 있지 않은 제2 비교예보다도 제1 비교예의 쪽이 n형 단결정 실리콘 기판과 i형 비정질 실리콘층과의 계면에 있어서의 특성이 열화된다. 이 계면 특성의 열화에 기인하여 제1 비교예보다도 제2 비교예의 쪽이 개방 전압(Voc)이 높아졌다고 판단된다.As shown in Table 2, an epitaxial layer was not formed as compared with the first comparative example in which an epitaxial layer having a height greater than 2 nm was formed at the interface between the n-type single crystal silicon substrate and the i-type amorphous silicon layer. In the second comparative example, output characteristics are improved. Specifically, the open circuit voltage Voc of the second comparative example is 0.709 V, whereas the open circuit voltage Voc of the first comparative example is 0.680V. This is judged to be due to the following reasons. That is, in the first comparative example, since the epitaxial layer having a height greater than 2 nm is formed, the first comparative example is the n-type single crystal silicon substrate and the i-type amorphous rather than the second comparative example in which the epitaxial layer is not formed. The characteristic at the interface with a silicon layer deteriorates. Due to the deterioration of the interfacial properties, it is judged that the opening voltage Voc is higher in the second comparative example than in the first comparative example.
또한, 제2 비교예에 대해, 1 ㎚보다도 작은 높이를 갖는 에피택셜층(1a)이 형성된 실시예에서는 출력 특성이 더 향상되는 것이 판명되었다. 구체적으로는, 제2 비교예의 개방 전압(Voc)이 0.709 V인 것에 비해, 실시예의 개방 전압(Voc)은 0.725 V이다.In addition, in the example in which the
또한, 단락 전류(Isc)는 제1 비교예보다도 제2 비교예의 쪽이 크다. 또한, 실시예의 단락 전류는 제1 비교예보다도 크고, 제2 비교예보다도 작다. 구체적으로는, 제1 비교예, 제2 비교예 및 실시예의 단락 전류(Isc)는 각각 3.820 A, 3.880 A 및 3.850 A였다. 즉, 에피택셜층의 높이가 낮을수록 단락 전류가 증가하는 것을 알 수 있다.In addition, the short-circuit current Isc is larger in the second comparative example than in the first comparative example. In addition, the short circuit current of an Example is larger than a 1st comparative example and is smaller than a 2nd comparative example. Specifically, the short-circuit currents Isc of the first comparative example, the second comparative example, and the examples were 3.820 A, 3.880 A, and 3.850 A, respectively. In other words, it can be seen that the shorter the current increases as the height of the epitaxial layer is lower.
또한, 곡선 인자(F.F)는 제1 비교예보다도 제2 비교예의 쪽이 크고, 실시예의 곡선 인자(F.F)는 제2 비교예보다도 더 커지는 것이 판명되었다. 구체적으로는, 제1 비교예, 제2 비교예 및 실시예의 곡선 인자(F.F)는 각각 0.752, 0.762 및 0.769였다.Further, it was found that the curve factor F.F is larger in the second comparative example than in the first comparative example, and the curve factor F.F in the example is larger than in the second comparative example. Specifically, the curve factors (F.F) of the first comparative example, the second comparative example, and the examples were 0.752, 0.762, and 0.769, respectively.
또한, 셀 출력(Pmax)에 대해서는, 제1 비교예보다도 제2 비교예의 쪽이 크고, 실시예는 제2 비교예보다도 더 큰 것이 판명되었다. 구체적으로는, 제1 비교예, 제2 비교예 및 실시예의 셀 출력(Pmax)은 각각 1.953 W, 2.096 W 및 2.147 W였다. 이와 같이 실시예의 셀 출력은 제1 및 제2 비교예와 비교하여 크게 개선되어 있다.In addition, the cell output P max was found to be larger in the second comparative example than in the first comparative example, and the example was larger than the second comparative example. Specifically, the cell outputs P max of the first comparative example, the second comparative example, and the examples were 1.953 W, 2.096 W, and 2.147 W, respectively. Thus, the cell output of the Example is greatly improved compared with the first and second comparative examples.
본 실시 형태 및 실시예에서는, 상기와 같이 n형 단결정 실리콘 기판(1)과 i형 비정질 실리콘층(2a)과의 계면에 1 ㎚보다 작은 높이를 갖는 비주기적인 요철 형상을 형성함으로써, 비주기적인 요철 형상의 높이가 2 ㎚보다 큰 경우 및 비주기적인 요철 형상이 형성되지 않은 경우에 비해, 광기전력 장치의 특성을 향상시킬 수 있다.In the present embodiment and examples, the aperiodic is formed by forming an aperiodic irregular shape having a height smaller than 1 nm at the interface between the n-type single
또한, 금회 개시된 실시 형태 및 실시예는 모든 점에서 예시이며 제한적인 것은 아니라고 판단되어야 한다. 본 발명의 범위는 상기한 실시 형태 및 실시예의 설명이 아닌 특허청구의 범위에 의해 나타나고, 또한 특허청구의 범위와 균등한 의미 및 범위 내에서의 모든 변경이 포함된다.In addition, it should be judged that embodiment and Example which were disclosed this time are an illustration and restrictive at no points. The scope of the present invention is shown not by the description of the above embodiments and examples but by the claims, and includes all changes within the meaning and range equivalent to the scope of the claims.
예를 들어, 상기 실시 형태 및 실시예에서는 n형 단결정 실리콘 기판(1)의 일면 상에 실질적으로 진성인 i형 비정질 실리콘층(2a)을 개재하여 p형 비정질 실리콘층(2b)을 형성하는 예를 나타냈지만, 본 발명은 이에 한정되지 않고, p형 단결정 실리콘 기판의 일면 상에 실질적으로 진성인 i형 비정질 실리콘층을 개재하여 n형 비정질 실리콘층을 형성하도록 해도 좋다. 이 경우, p형 단결정 실리콘 기판의 다른 면 상에 실질적으로 진성인 i형 비정질 실리콘층을 개재하여 p형 비정질 실리 콘층을 형성해도 좋다.For example, in the above embodiments and examples, the p-type
또한, 상기 실시예에서는 에피택셜층(1a)의 비주기적인 요철의 높이를 1 ㎚보다 작게 형성한 예를 나타냈지만, 본 발명에서는 이에 한정되지 않고, 2 ㎚ 이하로 되도록 형성해도 좋다. 이와 같이 비주기적인 요철의 높이를 2 ㎚ 이하로 함으로써, 상기한 실시예와 마찬가지로 광기전력 장치의 출력 특성을 향상시킬 수 있다.In addition, although the example which formed the height of the aperiodic unevenness | corrugation of the
또한, 상기 실시 형태 및 실시예에서는 RF 플라즈마 CVD법에 의해 비정질 실리콘층(2)[i형 비정질 실리콘층(2a) 및 p형 비정질 실리콘층(2b)]을 형성한 예를 나타냈지만, 본 발명은 이에 한정되지 않고, ECR(Electron Cyclotron Resonance) 플라즈마 CVD법, Cat-CVD(Catalytic chemical vapor deposition)법 및 스패터링법 등의 다른 박막 형성법에 의해 비정질 실리콘층(2)을 형성해도 좋다.In the above embodiments and examples, an example in which the amorphous silicon layer 2 (the i-type
또한, 상기 실시 형태 및 실시예에서는 n형 단결정 실리콘 기판(1)의 다른 면 상에 비정질 실리콘층(2)[i형 비정질 실리콘층(2a) 및 n형 비정질 실리콘층(2b)]이 형성된 BSF 구조를 갖도록 하였지만, 본 발명은 이에 한정되지 않고, n형 단결정 실리콘 기판의 다른 면 상에 n측(이면측)의 비정질 실리콘층을 형성하지 않고, 표면 전극을 형성하도록 해도 좋다.Further, in the above embodiments and examples, the BSF in which the amorphous silicon layer 2 (the i-type
또한, 상기 실시 형태 및 실시예에서는 비주기적인 요철 형상을 갖는 n형 단결정 실리콘 기판(1)의 i형 비정질 실리콘층(2a)과의 계면의 평균면은 n형 단결정 실리콘 기판(1)의 (111)면의 주면으로부터 부면을 향하는 회전 방향으로 소정의 각도(α)(약 3±1도) 경사져 있는 예를 나타냈지만, 본 발명은 이에 한정되지 않고, 소정의 각도(α)(약 3±1도) 이외의 각도만큼 경사져 있어도 좋다.In the above embodiments and examples, the average surface of the n-type single
또한, 상기 실시 형태 및 실시예에서는 n형 단결정 실리콘 기판(1)과 i형 비정질 실리콘층(2a)과의 계면에 비주기적인 요철 형상을 형성한 예를 나타냈지만, 본 발명은 이에 한정되지 않고, n형 단결정 실리콘 기판(1)과 i형 비정질 실리콘층(5a)과의 계면에 비주기적인 요철 형상을 형성해도 좋다.In addition, although the said embodiment and Example showed the example in which the aperiodic irregular shape was formed in the interface of the n type single
도1은 본 발명의 일 실시 형태에 의한 광기전력 장치의 구조를 도시한 단면도.1 is a cross-sectional view showing the structure of a photovoltaic device according to an embodiment of the present invention.
도2는 도1에 도시한 n형 단결정 실리콘 기판 주변의 상세 구조를 도시하는 단면도.FIG. 2 is a cross-sectional view showing a detailed structure around the n-type single crystal silicon substrate shown in FIG.
도3은 i형 비정질 실리콘층을 형성하기 전의 n형 단결정 실리콘 기판을 도시하는 단면도.Fig. 3 is a sectional view showing an n-type single crystal silicon substrate before forming an i-type amorphous silicon layer.
도4는 실시예에 의한 n형 단결정 실리콘 기판과 i형 비정질 실리콘층과의 계면을 도시하는 확대 단면도.4 is an enlarged cross-sectional view showing an interface between an n-type single crystal silicon substrate and an i-type amorphous silicon layer according to the embodiment;
<도면의 주요 부분에 대한 부호의 설명><Explanation of symbols for the main parts of the drawings>
1 : n형 단결정 실리콘 기판1: n-type single crystal silicon substrate
2 : 비정질 실리콘층2: amorphous silicon layer
3, 6 : 표면 전극3, 6: surface electrode
4, 7 : 집전극4, 7: collector electrode
5 : 비정질 실리콘층5: amorphous silicon layer
Claims (20)
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007071033 | 2007-03-19 | ||
| JPJP-P-2007-00071033 | 2007-03-19 | ||
| JPJP-P-2008-00030373 | 2008-02-12 | ||
| JP2008030373A JP4660561B2 (en) | 2007-03-19 | 2008-02-12 | Photovoltaic device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20080085724A true KR20080085724A (en) | 2008-09-24 |
| KR101371799B1 KR101371799B1 (en) | 2014-03-07 |
Family
ID=39985402
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020080024669A KR101371799B1 (en) | 2007-03-19 | 2008-03-18 | Photovoltaic device and manufacturing method for same |
Country Status (3)
| Country | Link |
|---|---|
| JP (2) | JP4660561B2 (en) |
| KR (1) | KR101371799B1 (en) |
| CN (1) | CN101271930B (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101132292B1 (en) * | 2010-01-29 | 2012-04-05 | (주)세미머티리얼즈 | Silicon based solar cell with excellent light absorption and photoelectric transformation and method of manufacturing the solar cell |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8937243B2 (en) * | 2006-10-09 | 2015-01-20 | Solexel, Inc. | Structures and methods for high-efficiency pyramidal three-dimensional solar cells |
| JP5502412B2 (en) * | 2009-09-30 | 2014-05-28 | 三洋電機株式会社 | Method for manufacturing photovoltaic device |
| WO2011102352A1 (en) * | 2010-02-22 | 2011-08-25 | 国立大学法人東京農工大学 | Solar cell, and process for production of solar cell |
| JP5927028B2 (en) * | 2011-05-11 | 2016-05-25 | 株式会社半導体エネルギー研究所 | Photoelectric conversion device |
| JP2013105883A (en) * | 2011-11-14 | 2013-05-30 | Sharp Corp | Photoelectric conversion element |
| US20160284888A1 (en) * | 2013-03-19 | 2016-09-29 | Choshu Industry Co., Ltd. | Photovoltaic element and manufacturing method therefor |
| JP2015138829A (en) * | 2014-01-21 | 2015-07-30 | 長州産業株式会社 | Solar battery module |
| JP6745491B2 (en) * | 2016-09-30 | 2020-08-26 | パナソニックＩｐマネジメント株式会社 | Solar cell, solar cell module, and method for manufacturing solar cell |
| WO2018142544A1 (en) * | 2017-02-02 | 2018-08-09 | 三菱電機株式会社 | Solar cell module and method for manufacturing solar cell module |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004221142A (en) * | 2003-01-10 | 2004-08-05 | Sanyo Electric Co Ltd | Photovoltaic device and its manufacturing method |
| JP4171428B2 (en) * | 2003-03-20 | 2008-10-22 | 三洋電機株式会社 | Photovoltaic device |
| US7119028B1 (en) * | 2003-10-29 | 2006-10-10 | The United States Of America As Represented By The Secretary Of The Navy | Surface imprinted films with carbon nanotubes |
| JP2005142268A (en) | 2003-11-05 | 2005-06-02 | Canon Inc | Photovoltaic element and its manufacturing method |
| JP2006100652A (en) | 2004-09-30 | 2006-04-13 | Sanyo Electric Co Ltd | Photovoltaic device |
| JP4587988B2 (en) | 2006-06-13 | 2010-11-24 | 京セラ株式会社 | Method for manufacturing solar cell element |
-
2008
- 2008-02-12 JP JP2008030373A patent/JP4660561B2/en active Active
- 2008-03-18 KR KR1020080024669A patent/KR101371799B1/en active IP Right Grant
- 2008-03-19 CN CN2008100868409A patent/CN101271930B/en active Active
-
2009
- 2009-03-12 JP JP2009058991A patent/JP5359404B2/en active Active
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101132292B1 (en) * | 2010-01-29 | 2012-04-05 | (주)세미머티리얼즈 | Silicon based solar cell with excellent light absorption and photoelectric transformation and method of manufacturing the solar cell |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4660561B2 (en) | 2011-03-30 |
| CN101271930B (en) | 2013-02-27 |
| CN101271930A (en) | 2008-09-24 |
| JP2008263171A (en) | 2008-10-30 |
| KR101371799B1 (en) | 2014-03-07 |
| JP2009164625A (en) | 2009-07-23 |
| JP5359404B2 (en) | 2013-12-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7804024B2 (en) | Photovoltaic device and method of manufacturing the same | |
| KR101371799B1 (en) | Photovoltaic device and manufacturing method for same | |
| JP5156641B2 (en) | Substrate with transparent conductive film for photoelectric conversion device and method for manufacturing photoelectric conversion device | |
| US8872020B2 (en) | Heterojunction solar cell based on epitaxial crystalline-silicon thin film on metallurgical silicon substrate design | |
| EP2110859B1 (en) | Laminate type photoelectric converter and method for fabricating the same | |
| AU2007233965B2 (en) | Textured transparent conductive layer and method of producing it | |
| WO2012020682A1 (en) | Crystalline silicon solar cell | |
| WO2017110457A1 (en) | Method for manufacturing photoelectric conversion device | |
| CN218788382U (en) | High-efficiency heterojunction solar cell | |
| JP2004260014A (en) | Multilayer type thin film photoelectric converter | |
| JP4904311B2 (en) | Method for manufacturing substrate with transparent conductive film for thin film photoelectric conversion device | |
| JP5400322B2 (en) | Silicon-based thin film solar cell and method for manufacturing the same | |
| EP3349257B1 (en) | Method of manufacturing solar cell | |
| KR20130035876A (en) | Photoelectric conversion device | |
| WO2019188716A1 (en) | Solar cell and manufacturing method therefor | |
| JP2002016271A (en) | Thin-film photoelectric conversion element | |
| JP2004221142A (en) | Photovoltaic device and its manufacturing method | |
| CN217606831U (en) | High-efficiency heterojunction solar cell | |
| JP3088252B2 (en) | Amorphous solar cell | |
| TW202337041A (en) | Solar cell and method for forming the same | |
| JP2022173799A (en) | Solar battery and solar battery module | |
| CN116344681A (en) | Heterojunction solar cell and preparation method thereof | |
| CN116779693A (en) | High-efficiency heterojunction solar cell and manufacturing method thereof | |
| JPH0562830B2 (en) | ||
| JP2013041996A (en) | Thin-film photoelectric conversion device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20170119 Year of fee payment: 4 |
|
| FPAY | Annual fee payment |
Payment date: 20180119 Year of fee payment: 5 |