KR20080080791A - 마스크 및 이를 이용한 폴리 실리콘 기판의 제조 방법 - Google Patents
마스크 및 이를 이용한 폴리 실리콘 기판의 제조 방법 Download PDFInfo
- Publication number
- KR20080080791A KR20080080791A KR1020070020967A KR20070020967A KR20080080791A KR 20080080791 A KR20080080791 A KR 20080080791A KR 1020070020967 A KR1020070020967 A KR 1020070020967A KR 20070020967 A KR20070020967 A KR 20070020967A KR 20080080791 A KR20080080791 A KR 20080080791A
- Authority
- KR
- South Korea
- Prior art keywords
- slits
- mask
- substrate
- crystallization
- crystallization patterns
- Prior art date
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 53
- 229910021420 polycrystalline silicon Inorganic materials 0.000 title claims abstract description 46
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 18
- 229920005591 polysilicon Polymers 0.000 title claims abstract description 14
- 238000000034 method Methods 0.000 title claims description 15
- 238000002425 crystallisation Methods 0.000 claims description 46
- 230000008025 crystallization Effects 0.000 claims description 46
- 239000002245 particle Substances 0.000 claims description 28
- 230000012010 growth Effects 0.000 claims description 7
- 230000001678 irradiating effect Effects 0.000 claims 2
- 229910021417 amorphous silicon Inorganic materials 0.000 description 8
- 239000004973 liquid crystal related substance Substances 0.000 description 6
- 239000011164 primary particle Substances 0.000 description 3
- 239000011163 secondary particle Substances 0.000 description 3
- 238000002844 melting Methods 0.000 description 2
- 230000008018 melting Effects 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 239000002253 acid Substances 0.000 description 1
- 230000001154 acute effect Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
- H01L21/2683—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation using X-ray lasers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
- H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Optics & Photonics (AREA)
- Power Engineering (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Nonlinear Science (AREA)
- High Energy & Nuclear Physics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Toxicology (AREA)
- Manufacturing & Machinery (AREA)
- Health & Medical Sciences (AREA)
- Ceramic Engineering (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Electromagnetism (AREA)
- Recrystallisation Techniques (AREA)
- Thin Film Transistor (AREA)
Abstract
모아레 현상을 방지할 수 있는 마스크 및 이를 이용한 폴리 실리콘 기판의 제조 방법이 개시되어 있다. 마스크는 제1 슬릿들과 제2 슬릿들을 포함한다. 제1 슬릿들은 웨이브 형상으로 이루어지며 서로 일정한 간격으로 이격된 복수 개로 이루어진다. 제2 슬릿들은 제1 슬릿들 사이에 대응되도록 제1 슬릿들과 인접한 영역에 형성되며 제1 슬릿과 동일한 형상으로 이루어진 복수 개로 이루어진다. 따라서, 마스크에 웨이브 형상의 제1 및 제2 슬릿들을 형성시키고, 이를 통해 폴리 실리콘 기판을 제조함으로써, 모아레 현상을 방지할 수 있다.
Description
도 1은 본 발명의 일 실시예에 따른 폴리 실리콘 기판 제조 장치를 개념적으로 나타낸 측면도이다.
도 2는 도 1에 도시된 마스크의 일 실시예를 나타낸 평면도이다.
도 3은 도 2의 A부분의 확대도이다.
도 4는 도 2에 도시된 마스크를 통해 형성된 제1 및 제2 결정화 패턴들을 나타낸 평면도이다.
도 5는 도 4에 이어 마스크를 통해 형성된 제3 결정화 패턴들을 나타낸 평면도이다.
도 6은 도 4 및 도 5를 통하여 폴리 실리콘층이 형성된 기판을 나타낸 평면도이다
<도면의 주요 부분에 대한 부호의 설명>
10 : 레이저광 20 : 기판
30 : 폴리 실리콘층 31 : 제1 결정화 패턴
32 : 제1 입자 경계선 33 : 제2 결정화 패턴
34 : 제2 입자 경계선 35 : 제3 결정화 패턴
36 : 제3 입자 경계선 40 : 비정질 실리콘층
100 : 폴리 실리콘 기판 제조 장치 200 : 레이저 발생기
300 : 스테이지 400 : 마스크
410 : 제1 슬릿 420 : 제2 슬릿
본 발명은 마스크 및 이를 이용한 폴리 실리콘 기판의 제조 방법에 관한 것으로써, 더욱 상세하게는 모아레 현상을 방지할 수 있는 마스크 및 이를 이용한 폴리 실리콘 기판의 제조 방법에 관한 것이다.
액정표시장치는 일반적으로, 박막 트랜지스터(Thin Film Transistor; 이하, TFT)들이 매트릭스 형태로 형성된 TFT 기판, 상기 TFT 기판과 마주보는 컬러필터 기판을 포함하여 영상을 표시하는 액정표시패널을 포함한다.
상기 TFT 기판은 채널층의 재질에 따라 비정질 실리콘(amorphous silicon; 이하, a-Si)층을 갖는 a-Si 기판과 폴리 실리콘(polycrystalline silicon; 이하, poly-Si)층을 갖는 poly-Si 기판으로 구분된다.
상기 poly-Si층은 상기 a-Si층을 고에너지의 레이저광을 통해 용융시킴으로써, 형성된다. 이때, 상기 poly-Si층이 일정한 패턴으로 형성되도록 하기 위하여 별도의 마스크를 이용한다.
상기 마스크는 직사각형 형상의 슬릿들이 형성되며, 이에 상기 poly-Si층은 측면 성장 원리에 의해 형성된다. 이에 따라, 상기 poly-Si 기판에는 서로 평행하게 형성된 직선 형상의 입자 경계선들이 형성된다. 한편, 상기 TFT 기판에는 상기 TFT들의 게이트 전극들에 연결되는 게이트 배선들과 소오스 전극들에 연결되는 소오스 배선들이 형성된다.
그러나, 상기 게이트 배선들과 상기 소오스 배선들도 서로 평행하게 형성되는 것이 일반적이기 때문에, 이들이 상기 입자 경계선들과 소정의 각도로 틸트될 경우, 상기 액정표시패널 상에 임의의 선이 보이는 모아레 현상이 발생되는 문제점이 있다.
따라서, 본 발명은 이와 같은 문제점을 감안한 것으로써, 본 발명은 입자 경계선들을 웨이브 형상으로 변경하여 모아레 현상을 방지할 수 있는 마스크 및 이를 이용한 폴리 실리콘 기판의 제조 방법을 제공한다.
상술한 본 발명의 일 특징에 따른 마스크는 제1 슬릿들과 제2 슬릿들을 포함한다. 상기 제1 슬릿들은 웨이브 형상으로 이루어지며 서로 일정한 간격으로 평행하게 이격된 복수 개로 이루어진다. 상기 제2 슬릿들은 상기 제1 슬릿들 사이에 대응되도록 상기 제1 슬릿들과 인접한 영역에 형성되며 상기 제1 슬릿과 동일한 형상으로 이루어진 복수 개로 이루어진다.
상기 제1 슬릿들과 상기 제2 슬릿들은 각각 동일한 폭을 갖는다. 상기 제1 슬릿은 정현파 형상을 갖는 것을 특징으로 한다. 또한, 상기 제2 슬릿의 폭은 상기 제1 슬릿들의 사이 거리보다 넓은 것을 특징으로 한다.
상술한 본 발명의 일 특징에 따른 기판에 poly-Si층을 형성하는 방법은 먼저, 웨이브 형상으로 이루어진 제1 슬릿들과 상기 제1 슬릿들 사이에 대응되도록 상기 제1 슬릿들과 인접한 영역에 형성되며 상기 제1 슬릿과 동일한 형상의 제2 슬릿들을 갖는 마스크를 통해 1차 조사하여 제1 및 제2 결정화 패턴들을 형성한다. 이어, 상기 제1 슬릿들이 상기 제2 결정화 패턴들 상에 배치되도록 상기 마스크를 이동시킨다. 마지막으로, 상기 마스크를 통해 상기 레이저광을 상기 제1 슬릿들을 통해 2차 조사하여 제3 결정화 패턴들을 형성한다.
여기서, 상기 제1 및 제2 결정화 패턴들은 측면 성장에 따라 각각의 가운데에 웨이브 형상의 제1 및 제2 입자 경계선들이 형성된다. 또한, 상기 제3 결정화 패턴들은 상기 제2 결정화 패턴들을 시드로 하여 형성되며 가운데에 상기 제1 입자 경계선들로부터 연장된 제3 입자 경계선들이 형성된다.
이러한 마스크 및 이를 이용한 poly-Si 기판의 제조 방법에 따르면, 마스크에 웨이브 형상의 제1 및 제2 슬릿들을 형성하여 이를 통해 poly-Si 기판을 제조함으로써, 상기 poly-Si 기판에 입자 경계선들을 웨이브 형상으로 형성하여 모아레 현상을 방지할 수 있다.
이하, 첨부한 도면을 참조하여, 본 발명의 바람직한 실시예들을 상세하게 설명하고자 한다.
도 1은 본 발명의 일 실시예에 따른 poly-Si 기판 제조 장치를 개념적으로 나타낸 측면도이고, 도 2는 도 1에 도시된 마스크의 일 실시예를 나타낸 평면도이며, 도 3은 도 2의 A부분의 확대도이다.
도 1, 도 2 및 도 3을 참조하면, 본 발명의 일 실시예에 따른 poly-Si 기판 제조 장치(100)는 레이저 발생기(200), 스테이지(300) 및 마스크(400)를 포함한다.
상기 레이저 발생기(200)는 레이저광(10)을 출사시킨다. 상기 레이저광(10)은 고에너지를 갖는다. 예를 들어, 상기 레이저광(10)은 약 300mJ/㎠ 내지 약 900mJ/㎠의 에너지를 가질 수 있다. 또한, 상기 레이저광(10)은 단파장, 고출력 및 고효율의 특징을 갖는 직진성 광이다.
상기 스테이지(300)는 상기 레이저 발생기(200)의 하부에서 기판(20)을 고정한다. 구체적으로, 상기 스테이지(300)는 상기 레이저광(10)에 수직한 평면을 따라 상기 기판(20)을 고정한다. 여기서, 상기 기판(20)이 배치된 평면은 제1 축(x)과 상기 제1 축(x)에 수직한 제2 축(y)으로 정의되며, 상기 레이저광(10)의 조사되는 방향은 상기 제1 및 제2 축(x, y)에 수직한 제3 축(z)에 의해 정의된다.
상기 기판(20)은 액정표시장치 중 액정표시패널의 핵심 구성 요소인 TFT 기판일 수 있다. 이럴 경우, 상기 TFT 기판에는 채널층과 상기 채널층에 연결된 복수의 게이트 배선들과 소오스 배선들이 형성될 수 있다. 여기서, 상기 채널층은 본 발명에 의해 형성되는 poly-Si층(30)으로 이루어질 수 있다. 또한, 상기 게이트 배선들과 상기 소오스 배선들은 각각 평행하게 형성되며, 서로 교차되도록 배치될 수 있다. 즉, 상기 게이트 배선들과 상기 소오스 배선들은 서로 수직하게 형성될 수도 있고, 이외의 각도로 형성될 수도 있다.
한편, 상기 poly-Si층(30)은 일반적으로, 상기 레이저광(10)을 이용해 a-Si층(40)을 용융시킨 후, 이를 결정화시킴으로써, 형성된다. 그 구체적인 방식으로는, ELA 방식, SLS 방식 및 DLS 방식이 있다.
상기 ELA 방식은 단순히 상기 레이저광(10)을 스캔(scan) 조사하여 결정화시키는 방식이다. 상기 SLS 방식은 상기 마스크(400)를 이용하여 상기 레이저광(10)을 스탭(step) 조사하여 결정화시키는 방식이다. 상기 DLS 방식은 상기 SLS 방식과 유사하지만 상기 마스크(400)를 사용하지 않는 것에 차이가 있다. 이중, 상기 SLS 방식이 상기 레이저광(10)의 에너지 범위가 넓고, 상기 기판(20)의 크기에 제한을 받지 않는다는 이유로 널리 사용되고 있으며, 본 발명도 상기 SLS 방식에 대한 것이다.
상기 마스크(400)는 상기 레이저 발생기(200)와 상기 스테이지(300) 사이에서 상기 기판(20)과 동일한 평면 방향(x, y)을 따라 배치된다. 상기 마스크(400)는 제1 슬릿(410)들과 제2 슬릿(420)들을 포함한다.
상기 제1 슬릿(410)은 웨이브 형상을 갖는다. 구체적으로, 상기 제1 슬릿(410)은 일방향을 따라 정현파(sine wave) 형상을 갖는다. 이때, 상기 일방향은 상기 제1 축(x)과 평행한 방향일 수 있다.
구체적으로, 상기 제1 슬릿(410)은 진행 방향인 상기 제1 축(x)과 평행한 기준선(SL)을 중심으로 동일한 높이의 산(412)들이 서로 반대 방향으로 번갈아가면서 형성된 특징을 갖는다. 여기서, 상기 산(412)들은 무수히 많은 개수가 형성되는 것이 일반적이며, 상기 정현파 형상을 구현하기 위해서는 적어도 3개 이상은 포함할 필요성이 있다.
상기 제1 슬릿(410)은 위치에 따라 동일한 폭(w1)을 갖는다. 구체적으로, 상기 폭(w1)은 상기 제2 축(y)에 따른 상기 제1 슬릿(410)의 길이를 의미한다. 예를 들어, 상기 폭(w1)은 약 2㎛ 내지 약 4㎛이며, 바람직하게는 약 3㎛일 수 있다. 이러한 수치는 상기 제1 슬릿(410)을 통해 상기 poly-Si층(30)의 측면 성장을 위한 최소한의 값이다. 이에, 상기 제1 슬릿(410)을 통한 상기 poly-Si층(30)의 결정화는 측면 성장에 의해 이루어지므로, 상기 폭(w1)이 약 3㎛일 경우, 상기 poly-Si층(30)의 결정화 길이는 약 1.5㎛일 수 있다.
상기 제1 슬릿(410)들은 서로 일정한 간격으로 이격된다. 상기 제1 슬릿(410)들은 서로 평행하게 형성된다. 구체적으로, 상기 제1 슬릿(410)이 상기 제1 축(x)을 따라 정현파 형상을 갖는다면, 상기 제1 슬릿(410)들은 상기 제2 축(y)을 따라 일정한 간격으로 평행하게 형성된다. 이때, 상기 제1 슬릿(410)들의 사이에는 상기 제1 슬릿(410)들과 동일한 형상이 형성된다.
여기서, 상기 제1 슬릿(410)들의 사이 거리(d)는 상기 제1 슬릿(410)들의 폭(w1)과 동일할 수 있다. 이와 달리, 상기 거리(d)는 상기 폭(w1)보다 짧거나, 길 수 있다. 이렇게 함에 따라, 추후 상기 마스크(400)에 의해 형성되는 상기 poly-Si층(30)의 결정화 길이를 조정할 수 있다.
한편, 상기 제1 슬릿(410)의 상기 기준선(SL)에 따른 양단은 서로 연결될 경우 상기 정현파가 연속되도록 형성된다. 이는, 상기 poly-Si층(30)의 측면 성장에 따라 형성된 입자 경계선들을 전체적으로, 일정한 웨이브 형상의 상기 정현파를 구 현하기 위해서이다.
상기 제2 슬릿(420)들은 상기 제1 슬릿(410)들 사이에 대응되도록 상기 제1 슬릿(410)들과 인접한 영역에 형성된다. 이를 통해, 상기 제2 슬릿(420)들과 상기 제1 슬릿(410)들을 통해 상기 기판(20)의 일부 영역을 커버할 수 있다.
상기 제2 슬릿(420)들은 상기 제1 슬릿(410)들과 동일한 형상으로 이루어진다. 구체적으로, 상기 제2 슬릿(420)도 상기 제1 슬릿(410)과 같이 웨이브 형상이면서 보다 구체적으로는 정현파 형상을 갖는다.
이때, 상기 제2 슬릿(420)은 폭(w2)이 상기 제1 슬릿(410)의 사이 거리(d)보다 소정의 차이로 넓게 형성된다. 이는, 상기 제1 슬릿(410)들이 상기 제2 슬릿(420)들에 형성된 상기 poly-Si층(30)에 배치되어 상기 poly-Si층(30)을 결정화시킬 경우, 일부 영역을 오버랩시켜 시드 성장시키기 위해서이다. 즉, 상기 제2 슬릿(420)들을 통해 상기 poly-Si층(30)의 측면 성장에 따라 형성된 입자 경계선들을 상기 제1 슬릿(410)들을 오버랩시켜도 그대로 유지할 수 있다. 예를 들어, 상기 폭(w2)은 상기 거리(d)보다 약 0.3㎛ 내지 약 0.7㎛이며, 바람직하게는 약 0.5㎛일 수 있다.
이와 같이, 상기 마스크(400)가 웨이브 형상의 상기 제1 및 제2 슬릿(410, 420)들을 통해 상기 기판(20)의 a-Si층(40)을 상기 poly-Si층(30)으로 측면 성장시켜 웨이브 형상인 상기 정현파에 따른 입자 경계선들을 형성시킴으로써, 서로 평행하게 형성된 상기 게이트 배선들과 상기 소오스 배선들과 같은 금속선에 의해 발생될 수 있는 모아레 현상을 방지할 수 있다. 여기서, 상기 모아레 현상은 두 종류의 서로 평행한 직선의 금속선들, 예를 들어, 상기 게이트 배선들 또는 상기 소오스 배선들과 상기 입자 경계선들이 서로 소정의 각도로 틸트될 경우, 직선 형상의 오버랩 영역이 발생되는 것을 의미한다. 이로써, 상기 마스크(400)가 상기 액정표시패널의 TFT 기판에 사용될 경우, 화면에는 상기 오버랩된 영역에 대응해서 임의의 선이 표시될 수 있다.
한편, 상기 제1 슬릿(410)들과 상기 제2 슬릿(420)들은 상기 마스크(400)의 일변(430)과 수직하게 형성될 수 있다. 이럴 경우, 상기 poly-Si층(30) 상에는 상기 기준선(SL)이 상기 일변(430)과 수직한 상기 입자 경계선들이 형성될 수 있다. 이와 달리, 상기 제1 슬릿(410)들과 상기 제2 슬릿(420)들은 상기 일변(430)과 예각 및 둔각을 이루면서 형성될 수 있다. 이럴 경우, 상기 입자 경계선들은 사선 모양으로 형성될 수 있다. 물론, 상기 제1 및 제2 슬릿(410, 420)들이 형성된 상기 마스크(400)를 전체적으로 기울여도, 후자와 같은 사선 모양을 구현할 수 있다.
한편, 상기 poly-Si 기판 제조 장치(100)는 상기 스테이지(300)와 연결되어 상기 제1 축(x)을 따라 상기 기판(20)을 이동시키는 제1 이동 장치(500) 및 상기 마스크(400)와 연결되어 상기 마스크(400)를 상기 제1 축(x)을 따라 이동시키는 제2 이동 장치(600)를 더 포함한다. 여기서, 상기 제2 이동 장치(600)는 상기 마스크(400)를 고정하는 별도의 마스크(400) 고정부에 연결될 수도 있다.
도 4는 도 2에 도시된 마스크를 통해 형성된 제1 및 제2 결정화 패턴들을 나타낸 평면도이고, 도 5는 도 4에 이어 마스크를 통해 형성된 제3 결정화 패턴들 나타낸 평면도이며, 도 6은 도 4 및 도 5를 통하여 poly-Si층이 형성된 기판을 나타 낸 평면도이다
도 1, 도 2, 도 4, 도 5 및 도 6을 참조하면, 기판(20)에 poly-Si층(30)을 형성하는 방법은 먼저, a-Si층(40)이 형성된 기판(20)을 스테이지(300)에 고정시킨다. 또한, 상기 스테이지(300)와 연결된 제1 이동 장치(500)를 이동시켜 상기 기판(20)의 어느 한 모서리에 상기 레이저 발생기(200)와 상기 마스크(400)가 배치되도록 한다.
이어, 레이저 발생기(200)로부터의 레이저광(10)에 의해 마스크(400) 중 웨이브 형상의 제1 및 제2 슬릿(410, 420)들이 하나의 원샷에 노출되도록 상기 마스크(400)를 제2 이동 장치(600)를 통해 배치시킨다. 상기 제1 슬릿(410)들은 정현파 형상으로 이루어지며 서로 일정한 간격으로 이격된다. 상기 제2 슬릿(420)들은 상기 제1 슬릿(410)들 사이에 대응되도록 상기 제1 슬릿(410)들과 인접한 영역에 형성되며, 상기 제1 슬릿(410)과 동일한 형상을 갖는다. 한편, 상기 제1 및 제2 슬릿(410, 420)들은 각각 다른 제1 및 제2 원샷에 노출되도록 상기 마스크(400)를 배치시킬 수 있다.
이어, 상기 레이저광(10)을 조사하여 상기 기판(20)에 제1 및 제2 결정화 패턴(31. 33)들을 형성시킨다. 상기 제1 결정화 패턴(31)들은 상기 제1 슬릿(410)들에 의해 형성되며, 상기 제2 결정화 패턴(33)들은 상기 제2 슬릿(420)들에 의해 형성된다. 이에 따라, 상기 제1 및 제2 결정화 패턴(31. 33)들은 상기 제1 및 제2 슬릿(410, 420)들의 형상과 동일하게 형성된다. 즉, 상기 제1 및 제2 결정화 패턴(31. 33)은 웨이브의 정현파 형상을 갖는다.
상기 제1 및 제2 결정화 패턴(31. 33)들은 각각의 가운데에 제1 및 제2 입자 경계선(32, 34)들이 형성된다. 이는, 상기 제1 및 제2 결정화 패턴(31. 33)들이 각각 마주보는 장변들로부터 측면 성장하기 때문이다. 다시 말해, 상기 제1 및 제2 입자 경계선(32, 34)들은 상기 측면 성장들이 부딪히면서 소정의 높이로 돌출되어 형성된다. 상기 제1 및 제2 입자 경계선(32, 34)들은 상기 제1 및 제2 결정화 패턴(31. 33)들을 결정짓는 상기 제1 및 제2 슬릿(410, 420)들에 따라 웨이브의 정현파 형상을 갖는다.
이어, 상기 마스크(400)의 상기 제1 슬릿(410)들을 상기 제2 슬릿(420)들에 의해 형성된 상기 제2 결정화 패턴(33)들에 배치시킨다. 이때, 상기 제1 및 제2 결정화 패턴(31. 33)들이 상기 제1 및 제2 슬릿(410, 420)들에 한번의 원샷으로 형성될 경우, 상기 제1 및 제2 이동 장치(500, 600)를 통해 상기 기판(20)과 상기 마스크(400)를 동시에 제1 축(x)을 따라 이동시킨다. 이와 달리, 상기 제1 및 제2 결정화 패턴(31. 33)들이 상기 제1 및 제2 슬릿(410, 420)들 각각에 두 번의 제1 및 제2 원샷에 의해 형성될 경우, 상기 제2 이동 장치(600)를 통해 상기 마스크(400)를 상기 제1 축(x)을 따라 이동시킨다.
이어, 상기 레이저광(10)을 상기 제1 슬릿(410)들을 통해 조사하여 제3 결정화 패턴(35)들을 형성한다. 상기 제3 결정화 패턴(35)들은 상기 제2 결정화 패턴(33)들을 시드로 하여 형성된다. 이러기 위하여, 상기 제2 슬릿(420)들의 폭(w2)들이 상기 제1 슬릿(410)들의 사이 거리(d)보다 좁게 형성되는 것이다. 이로써, 상기 제2 결정화 패턴(33)들과 상기 제3 결정화 패턴(35)들 사이의 경계를 제거할 수 있다.
또한, 상기 제3 결정화 패턴(35)들은 가운데에 상기 제1 입자 경계선(32)들로부터 연장된 제3 입자 경계선(36)들이 형성된다. 상기 제3 입자 경계선(36)들은 상기 제1 및 제2 입자 경계선(32, 34)들과 동일한 이유로 형성된다.
한편, 상기 제1 및 제2 슬릿(410, 420)들이 한번의 원샷에 노광될 경우, 본 공정에서 상기 제2 슬릿(420)들에 의해 제4 결정화 패턴(37)들이 형성된다. 상기 제4 결정화 패턴(37)들은 상기 제2 결정화 패턴(33)들과 동일한 형상을 갖는다. 또한, 상기 제4 결정화 패턴(37)들은 가운데에 상기 제2 입자 경계선(34)들로부터 연장된 제4 입자 경계선(38)들이 형성된다.
이에 따라, 상기 제1 입자 경계선(32)들과 상기 제3 입자 경계선(36)들은 하나로 연장되며, 이를 1차 입자 경계선(30a)들이라고 명칭한다. 또한, 상기 제2 입자 경계선(34)들과 상기 제4 입자 경계선(38)들도 하나로 연장되며, 이를 2차 입자 경계선(30b)들이라고 명칭한다.
이후, 상기 제1 및 제2 이동 장치(500, 600)를 통해 상기 기판(20)과 상기 마스크(400)를 이동시켜 상기 기판(20)의 전체 영역에 대하여 스캔함으로써, 상기 a-Si층(40)을 상기 poly-Si층(30)으로 결정화시킨다. 그 결과, 도 6에서와 같이, 상기 1차 및 2차 입자 경계선(30a, 30b)들은 웨이브의 정현파 형상이 반복적이면서 평행하게 배치된 구조를 갖는다.
따라서, 종래와 같이, 입자 경계선들이 서로 평행한 직선 형상으로 이루어져, 화면 상에 임의의 선이 표시되는 모아레 현상을 상기 1차 및 2차 입자 경계 선(30a, 30b)들과 같이 웨이브 형상으로 바꿈으로써, 방지할 수 있다.
이와 같은 마스크 및 이를 이용한 poly-Si 기판의 제조 방법에 따르면, 마스크에 웨이브 형상의 제1 및 제2 슬릿들을 형성하여 이를 통해 poly-Si 기판을 제조함으로써, 상기 poly-Si 기판에 입자 경계선들을 웨이브 형상으로 형성하여 종래의 직선 형상의 입자 경계선들에 의해 발생되던 모아레 현상을 방지할 수 있다.
앞서 설명한 본 발명의 상세한 설명에서는 본 발명의 바람직한 실시예들을 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자 또는 해당 기술분야에 통상의 지식을 갖는 자라면 후술될 특허청구범위에 기재된 본 발명의 사상 및 기술 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
Claims (7)
- 웨이브 형상으로 이루어지며, 서로 일정한 간격으로 평행하게 이격된 복수의 제1 슬릿들; 및상기 제1 슬릿들 사이에 대응되도록 상기 제1 슬릿들과 인접한 영역에 형성되며, 상기 제1 슬릿과 동일한 형상으로 이루어진 복수의 제2 슬릿들을 갖는 마스크.
- 제1항에 있어서, 상기 제1 슬릿들과 상기 제2 슬릿들은 각각 동일한 폭을 갖는 것을 특징으로 하는 마스크.
- 제2항에 있어서, 상기 제1 슬릿은 정현파 형상을 갖는 것을 특징으로 하는 마스크.
- 제2항에 있어서, 상기 제2 슬릿의 폭은 상기 제1 슬릿들의 사이 거리보다 넓은 것을 특징으로 하는 마스크.
- 웨이브 형상으로 이루어진 제1 슬릿들과 상기 제1 슬릿들 사이에 대응되도록 상기 제1 슬릿들과 인접한 영역에 형성되며 상기 제1 슬릿과 동일한 형상의 제2 슬릿들을 갖는 마스크를 통해 레이저광을 1차 조사하여 제1 및 제2 결정화 패턴들을 형성하는 단계;상기 제1 슬릿들이 상기 제2 결정화 패턴들 상에 배치되도록 상기 마스크를 이동시키는 단계; 및상기 마스크를 통해 레이저광을 2차 조사하여 상기 제2 결정화 패턴들 사이에 제3 결정화 패턴들을 형성하는 단계를 포함하는 폴리 실리콘 기판의 제조 방법.
- 제5항에 있어서, 상기 제1 및 제2 결정화 패턴들을 형성하는 단계에서 상기 제1 및 제2 결정화 패턴들은 측면 성장에 따라 각각의 가운데에 웨이브 형상의 제1 및 제2 입자 경계선들이 형성되는 것은 특징으로 하는 폴리 실리콘 기판의 제조 방법.
- 제6항에 있어서, 상기 제3 결정화 패턴들을 형성하는 단계에서 상기 제3 결정화 패턴들은 상기 제2 결정화 패턴들을 시드로 하여 형성되며 가운데에 상기 제1 입자 경계선들로부터 연장된 제3 입자 경계선들이 형성되는 것을 특징으로 하는 폴리 실리콘 기판의 제조 방법.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020070020967A KR20080080791A (ko) | 2007-03-02 | 2007-03-02 | 마스크 및 이를 이용한 폴리 실리콘 기판의 제조 방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020070020967A KR20080080791A (ko) | 2007-03-02 | 2007-03-02 | 마스크 및 이를 이용한 폴리 실리콘 기판의 제조 방법 |
Publications (1)
Publication Number | Publication Date |
---|---|
KR20080080791A true KR20080080791A (ko) | 2008-09-05 |
Family
ID=40020897
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020070020967A KR20080080791A (ko) | 2007-03-02 | 2007-03-02 | 마스크 및 이를 이용한 폴리 실리콘 기판의 제조 방법 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR20080080791A (ko) |
-
2007
- 2007-03-02 KR KR1020070020967A patent/KR20080080791A/ko not_active Application Discontinuation
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100698056B1 (ko) | 레이저 빔 패턴 마스크 및 이를 이용한 결정화 방법 | |
US7892704B2 (en) | Mask for silicon crystallization, method for crystallizing silicon using the same and display device | |
US20040224487A1 (en) | Amorphous silicon crystallization method | |
US20020102822A1 (en) | Method of optimizing channel characteristics using multiple masks to form laterally crystallized ELA poly-Si films | |
JP5385289B2 (ja) | 横方向に結晶化した薄膜上に作製される薄膜トランジスタデバイスにおいて高い均一性を生成する方法 | |
CN100490072C (zh) | 多晶薄膜的制造方法和掩模图案及显示装置的制造方法 | |
JP2003318111A (ja) | レーザアニール処理方法、レーザアニール処理方法に用いられる遮蔽マスク、及びレーザアニール処理装置 | |
US20090203230A1 (en) | Mask for crystallizing a semiconductor layer and method of crystallizing a semiconductor layer using the same | |
JP5800292B2 (ja) | レーザ処理装置 | |
US20070264806A1 (en) | Mask for sequential lateral solidification and method of performing sequential lateral solidification using the same | |
TWI541861B (zh) | 非晶矽層之結晶化方法 | |
JP2005123573A (ja) | 多結晶シリコン薄膜の製造方法及びこれを使用して製造されたディスプレーデバイス | |
US8367301B2 (en) | Mask for crystallizing silicon, apparatus having the mask and method of crystallizing with the mask | |
KR100484399B1 (ko) | 실리콘의 결정화용 마스크 및 결정화 방법 | |
JP2005129895A (ja) | 多結晶シリコン薄膜の製造方法及びこれを使用して製造されたディスプレーデバイス | |
KR101108169B1 (ko) | 연속 측면 결정화용 마스크 및 이를 구비하는 연속 측면 결정화 장치 | |
KR20080080791A (ko) | 마스크 및 이를 이용한 폴리 실리콘 기판의 제조 방법 | |
JP2007281465A (ja) | 多結晶膜の形成方法 | |
JP2005191560A (ja) | 結晶化装備及びこれを用いた結晶化方法 | |
KR100486026B1 (ko) | 평판 디스플레이소자용 어레이 기판의 결정화 방법 | |
KR100915236B1 (ko) | 마스크와 규소 결정화 방법 | |
KR100524080B1 (ko) | 순차측면고상 결정화 기술을 이용한 비정질 실리콘의결정화 방법 | |
JP2009152224A (ja) | 半導体素子の製造方法、アクティブマトリクス基板の製造方法、表示装置の製造方法、及び、レーザー結晶化装置 | |
KR101095368B1 (ko) | 다결정 박막 형성방법 | |
KR100579199B1 (ko) | 폴리실리콘 박막의 제조 방법 및 이를 사용하여 제조된폴리실리콘을 사용하는 디스플레이 디바이스 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
WITN | Withdrawal due to no request for examination |