KR20080073416A - Plasma etching apparatus - Google Patents

Plasma etching apparatus Download PDF

Info

Publication number
KR20080073416A
KR20080073416A KR1020070011990A KR20070011990A KR20080073416A KR 20080073416 A KR20080073416 A KR 20080073416A KR 1020070011990 A KR1020070011990 A KR 1020070011990A KR 20070011990 A KR20070011990 A KR 20070011990A KR 20080073416 A KR20080073416 A KR 20080073416A
Authority
KR
South Korea
Prior art keywords
electrode
stage
substrate
insulator
frequency
Prior art date
Application number
KR1020070011990A
Other languages
Korean (ko)
Other versions
KR101262904B1 (en
Inventor
신유식
Original Assignee
(주)소슬
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by (주)소슬 filed Critical (주)소슬
Priority to KR1020070011990A priority Critical patent/KR101262904B1/en
Priority to PCT/KR2008/000598 priority patent/WO2008096980A1/en
Priority to TW097104242A priority patent/TWI414016B/en
Publication of KR20080073416A publication Critical patent/KR20080073416A/en
Application granted granted Critical
Publication of KR101262904B1 publication Critical patent/KR101262904B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32091—Radio frequency generated discharge the radio frequency energy being capacitively coupled to the plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/334—Etching
    • H01J2237/3343—Problems associated with etching

Abstract

A plasma etching apparatus is provided to uniformly remove pollutants from a periphery of a semiconductor substrate by applying energy at multiple frequencies on a stage. A stage(220) is arranged in a process chamber(210) and supports a substrate. Energy at multiple frequencies is applied on the stage to generate plasma. A first insulation material(230) surrounds an outer surface of the stage and has an electrical insulation property. A first electrode(240) surrounds the first insulation material and corresponds to a periphery of the substrate. A second insulation material(270) is opposed to the stage and has an electrical insulation property. A second electrode(250) surrounds the second insulation material and corresponds to the first electrode.

Description

플라즈마 식각 장치{PLASMA ETCHING APPARATUS}Plasma Etching Equipment {PLASMA ETCHING APPARATUS}

도 1 은 종래의 플라즈마 식각 장치를 설명하기 위한 개략적인 구성도이다.1 is a schematic configuration diagram illustrating a conventional plasma etching apparatus.

도 2는 본 발명의 일 실시예에 따른 플라즈마 식각 장치를 나타내는 구성도이다.2 is a block diagram showing a plasma etching apparatus according to an embodiment of the present invention.

도 3은 본 발명의 다른 실시예에 따른 플라즈마 식각 장치를 나타내는 구성도이다.3 is a block diagram showing a plasma etching apparatus according to another embodiment of the present invention.

도 4는 종래의 플라즈마 식각 장치를 이용하여 식각된 기판을 도시한 단면도이다.4 is a cross-sectional view illustrating a substrate etched using a conventional plasma etching apparatus.

도 5는 도 2 및 도 3에 도시된 플라즈마 식각 장치를 이용하여 식각된 기판을 도시한 단면도이다.5 is a cross-sectional view illustrating a substrate etched using the plasma etching apparatus illustrated in FIGS. 2 and 3.

<도면의 주요부분에 대한 부호의 설명><Description of the symbols for the main parts of the drawings>

100, 200 : 플라즈마 식각 장치 110, 210 : 공정 챔버100, 200: plasma etching apparatus 110, 210: process chamber

120, 220 : 스테이지 130, 230 : 제1 절연체120, 220: stage 130, 230: first insulator

140, 240 : 제1 전극 150, 250 : 제2 전극140, 240: first electrode 150, 250: second electrode

161, 261 : 제1 전원 공급부 163, 263 : 제2 전원 공급부161 and 261: first power supply unit 163 and 263: second power supply unit

180, 280 : 가스 공급부180, 280: gas supply unit

본 발명은 플라즈마 식각 장치에 관한 것으로써, 보다 상세하게는 반도체 기판의 가장자리 상부, 측면 및 가장자리 하부에 흡착된 이물질을 식각하기 위한 플라즈마 식각 장치에 관한 것이다.The present invention relates to a plasma etching apparatus, and more particularly, to a plasma etching apparatus for etching the foreign matter adsorbed on the upper, side and lower edges of the semiconductor substrate.

일반적으로, 반도체 소자의 제조에서 반도체 기판 상에 박막을 적층할 때 반도체 기판의 가장자리 부분(가장자리 상부, 측면 및 가장자리 하부를 포함)에 불필요하게 상기 박막이 적층되는 상황이 빈번하게 발생한다. 여기서, 상기 반도체 기판의 가장자리 부분에 적층된 박막은 이물질로써 상기 반도체 기판 상에 박막을 적층한 후, 상기 박막을 패터닝하기 위한 식각 공정에서 오염원으로 작용한다.In general, in the manufacture of a semiconductor device, when the thin film is stacked on the semiconductor substrate, a situation in which the thin film is unnecessarily stacked on an edge portion (including an upper edge, a side surface, and a lower edge) of the semiconductor substrate frequently occurs. Here, the thin film stacked on the edge portion of the semiconductor substrate serves as a source of contamination in the etching process for patterning the thin film after laminating the thin film on the semiconductor substrate as a foreign material.

그러므로, 상기 반도체 소자의 제조에서는 상기 반도체 기판 상에 박막을 적층한 후, 상기 반도체 기판의 가장자리 부분('베벨부'라고 한다)에 형성, 즉 흡착된 이물질을 식각하는 공정을 수행한다.Therefore, in the fabrication of the semiconductor device, a thin film is stacked on the semiconductor substrate and then formed on an edge portion of the semiconductor substrate (called a 'bevel portion'), that is, a process of etching the adsorbed foreign matter.

도 1은 종래의 플라즈마 식각 장치를 설명하기 위한 개략적인 구성도이다.1 is a schematic diagram illustrating a conventional plasma etching apparatus.

도 1을 참조하면, 종래의 플라즈마 식각 장치(10)는 공정 챔버(11), 기판(W)을 지지하는 스테이지(12), 스테이지(12)를 감싸는 제1 절연체(13), 제1 절연체(13)를 감싸는 제1 전극(14) 및 스테이지(12)와 마주보는 제2 전극(15)을 포함한다. 여기서, 반도체 기판에는 박막 패턴이 형성된 제1 면과 제1 면에 대향하는 제2 면이 있다. 상기 제1 면에는 상기 박막 패턴이 형성된 중심부와 이물질이 잔류하는 주변부가 정의된다.Referring to FIG. 1, the conventional plasma etching apparatus 10 includes a process chamber 11, a stage 12 supporting a substrate W, a first insulator 13 surrounding the stage 12, and a first insulator ( The first electrode 14 surrounding the 13 and the second electrode 15 facing the stage 12 are included. Here, the semiconductor substrate has a first surface on which a thin film pattern is formed and a second surface opposite to the first surface. The first surface defines a central portion where the thin film pattern is formed and a peripheral portion where foreign substances remain.

스테이지(12)에는 고주파 에너지가 인가된다. 스테이지(12)에 인가되는 고주파 에너지는 단일의 고주파수를 갖는다. 따라서, 플라즈마로 여기된 공정 가스는 상대적으로 낮은 이온 에너지를 갖는 플라즈마 상태로 여기됨으로써, 기판의 주변부에 잔류하는 이물질을 식각하여 제거한다. 이때, 기판의 중심부에 미세 패턴을 갖는 박막을 기판에 대하여 균일한 프로파일로 식각하는 데 어려움이 있다. 특히, 이방성 식각 공정으로 박막을 제거하는 식각 장치는 기판에 대하여 수직한 프로파일을 갖도록 박막을 제거하는 데 어려움이 있다.High frequency energy is applied to the stage 12. The high frequency energy applied to the stage 12 has a single high frequency. Therefore, the process gas excited by the plasma is excited in a plasma state having a relatively low ion energy, thereby etching away foreign substances remaining in the peripheral portion of the substrate. In this case, it is difficult to etch a thin film having a fine pattern in the center of the substrate in a uniform profile with respect to the substrate. In particular, an etching apparatus for removing a thin film by an anisotropic etching process is difficult to remove the thin film to have a profile perpendicular to the substrate.

본 발명의 일 목적은 기판에 대하여 수직한 프로파일로 갖도록 반도체 기판의 주변부에 형성된 박막을 제거할 수 있는 플라즈마 식각 장치를 제공하는데 있다.One object of the present invention is to provide a plasma etching apparatus capable of removing a thin film formed on the periphery of a semiconductor substrate to have a profile perpendicular to the substrate.

상기 일 목적을 달성하기 위한 본 발명의 바람직한 실시예에 따른 플라즈마 식각 장치는 공정 챔버, 상기 공정 챔버 내부에 배치되며, 플라즈마를 생성하기 위한 다중 주파수 에너지가 인가되며 기판을 지지하는 스테이지, 상기 스테이지의 외측면를 둘러싸며, 전기적 절연성을 갖는 제1 절연체, 상기 제1 절연체를 둘러싸며, 상기 기판의 주변부에 대응되는 제1 전극, 상기 스테이지에 대향하여 전기적 절연성을 갖는 제2 절연체 및 상기 제2 절연체를 감싸고, 상기 제1 전극에 대향하는 제2 전극을 포함한다.Plasma etching apparatus according to a preferred embodiment of the present invention for achieving the above object is disposed in the process chamber, the process chamber, a stage for applying a multi-frequency energy for generating a plasma and supporting the substrate, the stage of the stage A first insulator surrounding an outer surface and electrically insulating, a first electrode corresponding to a periphery of the substrate, a second insulator having an electrical insulation opposite to the stage, and a second insulator A second electrode facing the first electrode.

본 발명의 일 실시예에 있어서, 플라즈마 식각 장치는 제1 주파수를 갖는 에 너지를 제공하는 제1 전원 공급부 및 상기 제1 주파수와 다른 제2 주파수를 갖는 에너지를 제공하는 제2 전원 공급부를 더 포함할 수 있다. 여기서, 상기 제1 주파수는 13.56MHz 내지 27.12MHz이고, 상기 제2 주파수는 2MHz 내지 13.56MHz일 수 있다. In one embodiment of the present invention, the plasma etching apparatus further includes a first power supply for providing energy having a first frequency and a second power supply for providing energy having a second frequency different from the first frequency. can do. Here, the first frequency may be 13.56MHz to 27.12MHz, the second frequency may be 2MHz to 13.56MHz.

상기 일 목적을 달성하기 위한 본 발명의 바람직한 실시예에 따른 플라즈마 식각 장치는 공정 챔버, 상기 공정 챔버 내부에 배치되며, 플라즈마를 생성하기 위한 다중 주파수 에너지가 인가되며 기판을 지지하는 스테이지, 상기 스테이지의 외측면를 둘러싸며, 전기적 절연성을 갖는 제1 절연체, 상기 제1 절연체를 둘러싸며, 상기 기판의 주변부에 대응되는 제1 전극, 상기 스테이지에 대향하고, 상기 기판의 주변부에 대응하도록 상기 제1 전극과 마주보도록 제1 전극을 향하여 돌출된 돌출부를 갖는 제2 전극을 포함한다.Plasma etching apparatus according to a preferred embodiment of the present invention for achieving the above object is disposed in the process chamber, the process chamber, a stage for applying a multi-frequency energy for generating a plasma and supporting the substrate, the stage of the stage A first insulator surrounding an outer surface and electrically insulating, a first electrode surrounding the first insulator, corresponding to the periphery of the substrate, facing the stage, and corresponding to the periphery of the substrate; And a second electrode having a protrusion projecting toward the first electrode so as to face each other.

본 발명의 일 실시예에 있어서, 플라즈마 식각 장치는 상기 스테이지 및 제2 전극 사이에 상기 기판의 중심부에 대응하여 배치되는 제2 절연체를 더 포함할 수 있다.In one embodiment of the present invention, the plasma etching apparatus may further include a second insulator disposed corresponding to the center of the substrate between the stage and the second electrode.

본 발명의 일 실시예에 있어서, 플라즈마 식각 장치는 제1 주파수를 갖는 에너지를 제공하는 제1 전원 공급부 및 상기 제1 주파수와 다른 제2 주파수를 갖는 에너지를 제공하는 제2 전원 공급부를 더 포함할 수 있다. 여기서, 상기 제1 주파수는 13.56MHz 내지 27.12MHz이고, 상기 제2 주파수는 2MHz 내지 13.56MHz일 수 있다. In one embodiment of the present invention, the plasma etching apparatus further comprises a first power supply for providing energy having a first frequency and a second power supply for providing energy having a second frequency different from the first frequency. Can be. Here, the first frequency may be 13.56MHz to 27.12MHz, the second frequency may be 2MHz to 13.56MHz.

이와 같이, 언급한 본 발명의 플라즈마 식각 장치는 반도체 기판의 가장자리 상부, 측면 및 가장자리 하부에 흡착된 이물질을 용이하게 식각할 수 있다. 특히,반도체 기판의 중심부에 잔류하는 박막 패턴이 균일한 프로파일을 가짐으로써, 미세 패턴을 갖는 반도체 소자의 형성에 적극적으로 활용할 수 있다.As described above, the aforementioned plasma etching apparatus of the present invention can easily etch foreign substances adsorbed on the upper edge, side surfaces, and lower edge of the semiconductor substrate. In particular, since the thin film pattern remaining in the center of the semiconductor substrate has a uniform profile, it can be actively utilized in the formation of a semiconductor device having a fine pattern.

이하, 첨부한 도면들을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다. 그러나, 본 발명은 여기서 설명되어지는 실시예에 한정되지 않고 다른 형태로 구체화될 수도 있다. 오히려, 여기서 소개되는 실시예는 개시된 내용이 철저하고 완전해질 수 있도록 그리고 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 제공되어지는 것이다. 아울러, 도면들에 있어서, 챔버, 스테이지, 제1 전극, 제2 전극 등은 그 명확성을 기하기 위하여 다소 과장되어진 것이다. 제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위로부터 이탈되지 않은 채 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다. 어떤 구성요소가 다른 구성요소에 "연결되어" 있다거나 "접속되어" 있다고 언급된 때에는, 그 다른 구성요소에 직접적으로 연결되어 있거나 또는 접속되어 있을 수도 있지만, 중간에 다른 구성요소가 존재할 수도 있다고 이해되어야 할 것이다. 반면에, 어떤 구성요소가 다른 구성요소에 "직접 연결되어" 있다거나 "직접 접속되어" 있다고 언급된 때에는, 중간에 다른 구성요소가 존재하지 않는 것으로 이해되어야 할 것이다. 구 성요소들 간의 관계를 설명하는 다른 표현들, 즉 "~사이에"와 "바로 ~사이에" 또는 "~에 이웃하는"과 "~에 직접 이웃하는" 등도 마찬가지로 해석되어야 한다. 또한, 본 발명의 실시예에서는 반도체 기판을 대상으로 한정하고 있지만, 유리 기판 등에도 본 발명의 실시예를 확장시킬 수도 있다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings. However, the present invention is not limited to the embodiments described herein but may be embodied in other forms. Rather, the embodiments introduced herein are provided to ensure that the disclosed subject matter is thorough and complete, and that the spirit of the present invention to those skilled in the art will fully convey. In the drawings, the chamber, the stage, the first electrode, the second electrode, and the like are somewhat exaggerated for clarity. Terms such as first and second may be used to describe various components, but the components should not be limited by the terms. The terms are used only for the purpose of distinguishing one component from another. For example, without departing from the scope of the present invention, the first component may be referred to as the second component, and similarly, the second component may also be referred to as the first component. When a component is referred to as being "connected" or "connected" to another component, it may be directly connected to or connected to that other component, but it may be understood that other components may be present in between. Should be. On the other hand, when a component is said to be "directly connected" or "directly connected" to another component, it should be understood that there is no other component in between. Other expressions describing relationships between components, such as "between" and "immediately between," or "neighboring to," and "direct neighboring to" should be interpreted as well. In addition, although the Example of this invention limits a semiconductor substrate, the Example of this invention can also be extended also to a glass substrate.

도 2는 본 발명의 일 실시예에 따른 플라즈마 식각 장치를 나타내는 구성도이다.2 is a block diagram showing a plasma etching apparatus according to an embodiment of the present invention.

도 2를 참조하면, 본 발명의 일 실시예에 따른 플라즈마 식각 장치는 공정 챔버(110), 스테이지(120), 제1 절연체(130), 제1 전극(140), 제2 절연체(155) 및 제2 전극(150)을 포함한다. 2, a plasma etching apparatus according to an embodiment of the present invention may include a process chamber 110, a stage 120, a first insulator 130, a first electrode 140, a second insulator 155, and The second electrode 150 is included.

공정 챔버(110)는 반도체 기판(W)을 수용할 수 있는 공간을 제공하며, 공정 챔버(110) 내부에는 반도체 기판을 처리하기 위한 공정이 수행된다. 본 발명의 실시예들에 있어서, 상기 반도체 기판은 그 상부에 형성된 박막 패턴을 포함할 수 있다. 박막 패턴이 형성된 반도체 기판의 면이 제1 면으로 정의된다. 또한, 제1 면에 대향하는 면은 제2 면으로 정의된다.The process chamber 110 provides a space for accommodating the semiconductor substrate W, and a process for processing the semiconductor substrate is performed in the process chamber 110. In embodiments of the present invention, the semiconductor substrate may include a thin film pattern formed thereon. The surface of the semiconductor substrate on which the thin film pattern is formed is defined as the first surface. Also, a surface opposite to the first surface is defined as a second surface.

스테이지(120)는 공정 챔버(110) 내에 위치한다. 예를 들면, 스테이지(120)는 공정 챔버(110)의 하부에 배치될 수 있다. 스테이지(120)는 상기 반도체 기판을 지지한다.Stage 120 is located in process chamber 110. For example, the stage 120 may be disposed below the process chamber 110. The stage 120 supports the semiconductor substrate.

스테이지(120)는 반도체 기판에 대응하는 형상을 갖는다. 예를 들면, 스테이지(120)는 디스크 형상을 가질 수 있다. 이 경우, 스테이지(120)는 반도체 기판의 직경보다 작은 직경을 가진다. 따라서, 스테이지(120)가 반도체 기판을 지지할 경 우, 반도체 기판의 주변부, 즉 반도체 기판의 제1 면의 가장자리, 측면 및 제2 면의 가장자리는 노출된다. 반도체 기판의 주변부가 노출됨에 따라, 후술하는 플라즈마 상태로 여기된 공정 가스가 반도체 기판의 주변부와 접촉하게 되고 반도체 기판의 주변부가 상기 공정 가스에 의하여 식각된다.The stage 120 has a shape corresponding to the semiconductor substrate. For example, the stage 120 may have a disk shape. In this case, the stage 120 has a diameter smaller than the diameter of the semiconductor substrate. Thus, when the stage 120 supports the semiconductor substrate, the periphery of the semiconductor substrate, that is, the edges of the first side, side surfaces, and the second side of the semiconductor substrate are exposed. As the peripheral portion of the semiconductor substrate is exposed, the process gas excited in the plasma state described later comes into contact with the peripheral portion of the semiconductor substrate, and the peripheral portion of the semiconductor substrate is etched by the process gas.

한편, 반도체 기판의 주변부를 식각하기 위한 플라즈마 식각 공정에서 공정 가스를 플라즈마 상태로 여기시킬 때 스테이지(120)에는 다중 고주파 에너지가 인가된다. 상기 다중 고주파 에너지는 복수의 주파수들을 제공하는 전원 공급부들과 연결될 수 있다. 복수의 주파수를 갖는 다중 고주파 에너지가 스테이지(120)에 인가됨에 따라, 반도체 기판의 주변부에 잔류하는 이물질이 반도체 기판에 대하여 균일하게 식각되어 반도체 기판의 제1면의 중심부에 형성된 박막 패턴이 기판에 대하여 수직한 프로파일을 가질 수 있다. On the other hand, when exciting the process gas in the plasma state in the plasma etching process for etching the peripheral portion of the semiconductor substrate, multiple high-frequency energy is applied. The multiple high frequency energy may be connected to power supplies providing a plurality of frequencies. As multiple high frequency energy having a plurality of frequencies is applied to the stage 120, foreign matter remaining in the periphery of the semiconductor substrate is uniformly etched with respect to the semiconductor substrate so that a thin film pattern formed at the center of the first surface of the semiconductor substrate is applied to the substrate. It may have a profile perpendicular to it.

본 발명의 일 실시예에 따른 플라즈마 식각 장치는 제1 주파수를 갖는 고주파 에너지를 제공하는 제1 전원 공급부(161) 및 상기 제1 주파수와 다른 제2 주파수를 갖는 고주파 에너지를 제공하는 제2 전원 공급부(162)를 더 포함할 수 있다. According to an embodiment of the present invention, a plasma etching apparatus includes a first power supply unit 161 providing high frequency energy having a first frequency and a second power supply unit providing high frequency energy having a second frequency different from the first frequency. 162 may be further included.

제1 전원 공급부(161)는 13.56MHz 내지 27.12MHz의 범위의 제1 주파수를 갖는 고주파 에너지를 발생할 수 있다. 반면에, 제2 전원 공급부(162)는 2MHz 내지 13.56MHz의 범위의 제2 주파수를 갖는 고주파 에너지를 발생할 수 있다. The first power supply 161 may generate high frequency energy having a first frequency in a range of 13.56 MHz to 27.12 MHz. On the other hand, the second power supply 162 may generate high frequency energy having a second frequency in the range of 2 MHz to 13.56 MHz.

제1 및 제2 전원 공급부들(161, 162)이 발생하는 고주파 에너지의 제1 및 제2 주파수들은 조절될 수 있다. 예를 들면, 제1 전원 공급부(161)는 13.56MHz의 제1 주파수를 갖는 고주파 에너지를 발생하고, 제2 전원 공급부(162)는 2MHz의 제2 주 파수를 갖는 고주파 에너지를 발생한다. 이와 다르게, 제1 전원 공급부(161)는 27.12MHz의 제1 주파수를 갖는 고주파 에너지를 발생하고, 제2 전원 공급부(162)는 2MHz의 제2 주파수를 갖는 고주파 에너지를 발생한다. 또한, 제1 전원 공급부(161)는 27.12MHz의 제1 주파수를 갖는 고주파 에너지를 발생하고, 제2 전원 공급부(162)는 13.56MHz의 제2 주파수를 갖는 고주파 에너지를 발생한다. The first and second frequencies of the high frequency energy generated by the first and second power supplies 161 and 162 may be adjusted. For example, the first power supply unit 161 generates high frequency energy having a first frequency of 13.56 MHz, and the second power supply unit 162 generates high frequency energy having a second frequency of 2 MHz. Alternatively, the first power supply 161 generates high frequency energy having a first frequency of 27.12 MHz, and the second power supply 162 generates high frequency energy having a second frequency of 2 MHz. In addition, the first power supply unit 161 generates high frequency energy having a first frequency of 27.12 MHz, and the second power supply unit 162 generates high frequency energy having a second frequency of 13.56 MHz.

기판의 주변부에 잔류하는 이물질이 상대적으로 높은 유전율을 가지는 물질을 포함할 경우, 상대적으로 넓은 에너지 분포를 갖는 고주파수 에너지가 적합하게 이용될 수 있다. 또한 상대적으로 넓은 에너지 분포를 갖는 고주파수 에너지는 상대적으로 낮은 주파수를 가진다. 따라서 기판의 주변부에 잔류하는 이물질이 상대적으로 높은 유전율을 가지는 물질을 포함할 경우, 상대적으로 낮은 주파수를 갖는 고주파수 에너지가 스테이지에 제공될 수 있다. When the foreign matter remaining in the periphery of the substrate includes a material having a relatively high dielectric constant, high frequency energy having a relatively wide energy distribution can be suitably used. In addition, high frequency energy having a relatively wide energy distribution has a relatively low frequency. Therefore, when the foreign matter remaining in the periphery of the substrate includes a material having a relatively high dielectric constant, high frequency energy having a relatively low frequency may be provided to the stage.

반면에, 기판의 주변부에 잔류하는 이물질이 상대적으로 낮은 유전율을 가지는 물질을 포함할 경우, 상대적으로 좁은 에너지 분포를 갖는 고주파수 에너지가 적합하게 이용될 수 있다. 또한 상대적으로 좁은 에너지 분포를 갖는 고주파수 에너지는 상대적으로 높은 주파수를 가진다. 즉, 기판의 주변부에 잔류하는 이물질이 상대적으로 낮은 유전율을 가지는 물질을 포함할 경우, 상대적으로 높은 주파수를 갖는 고주파수 에너지가 스테이지에 제공될 수 있다. On the other hand, when the foreign matter remaining in the periphery of the substrate includes a material having a relatively low dielectric constant, high frequency energy having a relatively narrow energy distribution can be suitably used. In addition, high frequency energy having a relatively narrow energy distribution has a relatively high frequency. That is, when the foreign matter remaining in the periphery of the substrate includes a material having a relatively low permittivity, high frequency energy having a relatively high frequency may be provided to the stage.

제1 절연체(130)는 스테이지(120)의 외측면을 둘러싸도록 배치된다. 따라서, 제1 절연체(130)는 스테이지(120)와 후술하는 제1 전극(140) 사이를 전기적으로 절연시킨다. 따라서, 제1 절연체(130)에 의하여 스테이지(120)는 제1 전극(140)으로 부터 독립적으로 제1 및 제2 전원 공급부(161, 162)에 연결될 수 있다. The first insulator 130 is disposed to surround the outer surface of the stage 120. Accordingly, the first insulator 130 electrically insulates the stage 120 from the first electrode 140 to be described later. Therefore, the stage 120 may be connected to the first and second power supplies 161 and 162 independently from the first electrode 140 by the first insulator 130.

제1 전극(140)은 제1 절연체(130)를 둘러싸며, 기판의 주변부에 대응되도록 배치된다. 즉, 제1 전극(140)은 제1 절연체(130)를 이용하여 스테이지(120)와 전기적으로 절연된다. 따라서, 스테이지(120)에 고주파수 에너지가 인가될 경우, 제1 전극(140)은 전기적으로 접지될 수 있다. 제1 전극(140)은, 예를 들면, 링 형상을 가질 수 있다.The first electrode 140 surrounds the first insulator 130 and is disposed to correspond to the periphery of the substrate. That is, the first electrode 140 is electrically insulated from the stage 120 using the first insulator 130. Therefore, when high frequency energy is applied to the stage 120, the first electrode 140 may be electrically grounded. The first electrode 140 may have a ring shape, for example.

제1 전극(140)은 챔버(110)와 전기적으로 연결될 수 있다. 따라서, 챔버(110)가 전기적으로 접지될 경우, 제1 전극(140)도 접지될 수 있다. 따라서, 스테이지(120)에 고주파 에너지가 인가되고 챔버(110)와 전기적으로 연결된 제1 전극(140)이 접지될 경우 제1 전극(140)의 상부에 플라즈마로 여기된 공정 가스가 존재할 수 있다. 그 결과, 제1 전극(140)의 상부에 존재하는 플라즈마로 여기된 공정 가스를 이용하여 제1 전극(140)의 상부에 배치된 기판의 주변부가 식각될 수 있다.The first electrode 140 may be electrically connected to the chamber 110. Therefore, when the chamber 110 is electrically grounded, the first electrode 140 may also be grounded. Therefore, when high frequency energy is applied to the stage 120 and the first electrode 140 electrically connected to the chamber 110 is grounded, a process gas excited by plasma may be present on the first electrode 140. As a result, the peripheral portion of the substrate disposed on the first electrode 140 may be etched by using the process gas excited by the plasma present on the first electrode 140.

제2 절연체(155)는 스테이지(120) 및 제1 절연체(130)에 대향하도록 배치된다. 제2 절연체(155)는, 예를 들면, 챔버(110)의 상부에 배치된다. 제2 절연체(155) 및 제2 전극(150)의 사이의 공간을 통하여 후술하는 가스 공급부(180)로부터 제공된 공정 가스가 챔버 내부로 공급된다. The second insulator 155 is disposed to face the stage 120 and the first insulator 130. The second insulator 155 is disposed above the chamber 110, for example. Through the space between the second insulator 155 and the second electrode 150, the process gas provided from the gas supply unit 180 described later is supplied into the chamber.

제2 절연체(155)에는 퍼지 가스를 챔버 내부로 유입시키는 홀들(미도시)이 형성될 수 있다. 상기 홀들을 통하여 제2 절연체(155) 및 기판의 중심부 사이에 퍼지 가스가 유입될 수 있다.Holes (not shown) for introducing purge gas into the chamber may be formed in the second insulator 155. The purge gas may flow between the second insulator 155 and the center portion of the substrate through the holes.

제2 전극(150)은 제2 절연체(155)를 감싸도록 배치되어 제1 전극(140)에 대 향하여 배치된다. 예를 들면, 제2 전극(150)은 챔버(110)의 상부에 위치할 수 있다. 제2 전극(150)은, 예를 들면, 링 형상을 가질 수 있다. The second electrode 150 is disposed to surround the second insulator 155 and is disposed to face the first electrode 140. For example, the second electrode 150 may be located above the chamber 110. The second electrode 150 may have a ring shape, for example.

한편, 제2 전극(150)은 챔버(110)와 전기적으로 연결될 수 있다. 챔버(110)가 전기적으로 접지될 경우, 제2 전극(150)도 전기적으로 접지될 수 있다. 제1 전극(140) 및 제2 전극(150)이 접지되고, 스테이지(120)에 고주파 에너지가 인가될 경우, 제1 및 제2 전극들(140, 150) 및 스테이지(120) 사이에 존재하는 공정 가스가 플라즈마 상태로 여기될 수 있다.Meanwhile, the second electrode 150 may be electrically connected to the chamber 110. When the chamber 110 is electrically grounded, the second electrode 150 may also be electrically grounded. When the first electrode 140 and the second electrode 150 are grounded and high frequency energy is applied to the stage 120, the first electrode 140 and the second electrode 150 may be present between the first and second electrodes 140 and 150 and the stage 120. Process gas may be excited in a plasma state.

본 발명의 일 실시예에 있어서, 플라즈마 식각 장치(100)는 제2 전극(150) 및 제2 절연체(155) 사이에 형성된 공간을 통하여 공정 가스를 제공하는 가스 공급부(180)를 더 포함할 수 있다. In one embodiment of the present invention, the plasma etching apparatus 100 may further include a gas supply unit 180 that provides a process gas through a space formed between the second electrode 150 and the second insulator 155. have.

가스 공급부(180)는 공정 가스를 수용하는 가스 탱크(미도시), 상기 가스 탱크로부터 공정 가스를 제공하기 위한 가스 라인(181) 및 상기 공정 가스의 유량을 제어하기 위한 밸브(183)를 포함할 수 있다. 공정 가스는, 예를 들면, CF4, SF6 등과 같은 식각 가스를 포함한다. 또한, 공정 가스에 의하여 식각한 후 발생하는 부산물을 제거하기 위하여 퍼지 가스가 추가적으로 기판 상에 제공될 수 있다. 퍼지 가스는 헬륨 가스, 아르곤 가스등과 같은 불활성 가스를 포함한다.The gas supply unit 180 may include a gas tank (not shown) containing a process gas, a gas line 181 for providing a process gas from the gas tank, and a valve 183 for controlling the flow rate of the process gas. Can be. The process gas includes, for example, an etching gas such as CF 4 , SF 6, or the like. In addition, a purge gas may be additionally provided on the substrate to remove by-products generated after etching by the process gas. The purge gas includes an inert gas such as helium gas, argon gas, or the like.

본 발명의 일 실시예에 있어서, 플라즈마 식각 장치는 제1 및 제2 전원 공급부(161, 162)를 제어하는 제어부(미도시)를 더 포함할 수 있다. In one embodiment of the present invention, the plasma etching apparatus may further include a controller (not shown) for controlling the first and second power supply units 161 and 162.

한편, 상기 제어부는 제1 및 제2 전원 공급부(161, 162)를 제어하여, 제1 및 제2 전원 공급부들(161, 162)은 공정 조건에 적합한 다중 주파수들을 갖는 고주파수 에너지를 스테이지(120)에 제공한다.Meanwhile, the controller controls the first and second power supplies 161 and 162 so that the first and second power supplies 161 and 162 generate high frequency energy having multiple frequencies suitable for process conditions. To provide.

언급한 바와 같이, 본 발명의 실시예에 따른 상기 플라즈마 식각 장치는 챔버(110), 스테이지(120), 제1 절연체(130), 제1 전극(140), 제2 전극(150)을 포함하고, 이들을 적절하게 운용함으로써 상기 반도체 기판(W)의 가장자리 상부, 측면 및 가장자리 하부에 흡착된 이물질을 일정하게 식각하여, 반도체 기판의 중심부에 형성된 박막 패턴이 기판에 대하여 실질적으로 수직한 프로파일을 가질 수 있다.As mentioned, the plasma etching apparatus according to the embodiment of the present invention includes a chamber 110, a stage 120, a first insulator 130, a first electrode 140, and a second electrode 150. By appropriately operating these, the foreign substances adsorbed on the upper, side and lower edges of the semiconductor substrate W may be constantly etched so that the thin film pattern formed at the center of the semiconductor substrate may have a profile substantially perpendicular to the substrate. have.

도 3은 본 발명의 일 실시예에 따른 실시예에 따른 플라즈마 식각 장치를 설명하기 위한 단면도이다.3 is a cross-sectional view for describing a plasma etching apparatus according to an embodiment of the present invention.

도 3을 참조하면, 본 발명의 일 실시예에 따른 플라즈마 식각 장치는 공정 챔버(210), 스테이지(220), 제1 절연체(230), 제1 전극(240) 및 제2 전극(250)을 포함한다. Referring to FIG. 3, a plasma etching apparatus according to an embodiment of the present invention may include a process chamber 210, a stage 220, a first insulator 230, a first electrode 240, and a second electrode 250. Include.

본 발명의 일 실시예에 따른 공정 챔버(210), 스테이지(220), 제1 절연체(230) 및 제1 전극(240)은 도2를 참조로 전술한 공정 챔버(110), 스테이지(120), 제1 절연체(130) 및 제1 전극(140)과 실질적으로 동일하다. 따라서, 이들에 대한 상세한 설명은 생략하기로 한다.The process chamber 210, the stage 220, the first insulator 230, and the first electrode 240 according to an embodiment of the present invention are the process chamber 110 and the stage 120 described above with reference to FIG. 2. The first insulator 130 and the first electrode 140 are substantially the same. Therefore, detailed description thereof will be omitted.

제2 전극(250)은 스테이지(220)에 대향하여 배치된다. 예를 들면, 제2 전극(250)은 챔버(210)의 상부에 위치할 수 있다. 제2 전극(250)은, 예를 들면, 디스크 형상을 가질 수 있다. The second electrode 250 is disposed to face the stage 220. For example, the second electrode 250 may be located above the chamber 210. The second electrode 250 may have a disk shape, for example.

제2 전극(250)은 상기 반도체 기판의 주변부와 마주보도록 가장자리에서부터 제1 전극(240)과 마주보도록 연장된 돌출부(251)를 더 포함할 수 있다. 제2 전극(250)의 돌출부(251)와 제1 전극(240)이 상호 마주보도록 배치됨으로써, 플라즈마로 여기된 공정 가스가 기판의 주변부에 집중적으로 형성되어 기판의 주변부를 식각할 수 있다. 따라서, 기판의 주변부에 잔류하는 이물질이 용이하게 제거될 수 있다.The second electrode 250 may further include a protrusion 251 extending from an edge thereof to face the peripheral portion of the semiconductor substrate to face the first electrode 240. Since the protrusion 251 of the second electrode 250 and the first electrode 240 are disposed to face each other, a process gas excited by plasma may be concentrated on the periphery of the substrate to etch the periphery of the substrate. Therefore, foreign matter remaining in the peripheral portion of the substrate can be easily removed.

또한, 본 발명의 일 실시예에 따른 플라즈마 식각 장치는 스테이지(210) 및 제2 전극(250) 사이에 기판의 중심부에 대응되는 제2 절연체(270)를 더 포함할 수 있다. 제2 절연체(270) 및 제2 전극(250) 사이의 공간을 통하여 챔버(210) 내부로 유입되는 공정 가스가 기판의 주변부에 집중적으로 유동함으로써, 플라즈마 식각 장치가 기판의 주변부를 효율적으로 식각하여 용이하게 기판의 주변부에 잔류하는 이물질을 제거할 수 있다.In addition, the plasma etching apparatus according to an embodiment of the present invention may further include a second insulator 270 corresponding to the center of the substrate between the stage 210 and the second electrode 250. The process gas flowing into the chamber 210 through the space between the second insulator 270 and the second electrode 250 intensively flows to the periphery of the substrate, whereby the plasma etching apparatus efficiently etches the periphery of the substrate. Foreign matter remaining in the periphery of the substrate can be easily removed.

도 4는 종래의 플라즈마 식각 장치를 이용하여 식각된 기판을 도시한 단면도이다. 도 5는 도 2 및 도 3에 도시된 플라즈마 식각 장치를 이용하여 식각된 기판을 도시한 단면도이다.4 is a cross-sectional view illustrating a substrate etched using a conventional plasma etching apparatus. 5 is a cross-sectional view illustrating a substrate etched using the plasma etching apparatus illustrated in FIGS. 2 and 3.

도 4 및 도 5를 참조하면, 본 발명의 실시예에 따른 상기 플라즈마 식각 장치는 챔버, 스테이지, 제1 절연체, 제1 전극 및 제2 전극을 포함하고, 이들을 적절하게 운용함으로써 상기 반도체 기판(W) 가장자리(103)의 상면, 측면 및 하면에 흡착된 이물질을 일정하게 식각하여, 반도체 기판의 중심부(101)에 형성된 박막 패턴(105)이 반도체 기판(W)에 대하여 실질적으로 수직한 프로파일을 가질 수 있다.4 and 5, the plasma etching apparatus according to an embodiment of the present invention includes a chamber, a stage, a first insulator, a first electrode, and a second electrode, and the semiconductor substrate W may be properly operated. ) By constantly etching the foreign substances adsorbed on the top, side and bottom surfaces of the edge 103, the thin film pattern 105 formed in the central portion 101 of the semiconductor substrate has a profile substantially perpendicular to the semiconductor substrate W. Can be.

언급한 바와 같이, 본 발명의 장치 및 방법에 의하면 반도체 기판의 가장자리 상부, 측면 및 가장자리 하부에 흡착된 이물질을 용이하게 식각한다. 특히, 매세 패턴을 갖는 박막이 형성할 경우, 기판의 주변부에 잔류하는 이물질이 제거될 수 있다. 그러므로, 기판의 중심부에 형성된 미세 패턴이 기판에 대하여 수직한 프로파일을 갖도록 잔류할 수 있다.As mentioned, according to the apparatus and method of the present invention, foreign matter adsorbed on the upper edge, the side surface and the lower edge of the semiconductor substrate is easily etched. In particular, when a thin film having a pattern every time, foreign substances remaining in the peripheral portion of the substrate can be removed. Therefore, the fine pattern formed at the center of the substrate can remain to have a profile perpendicular to the substrate.

상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.While the foregoing has been described with reference to preferred embodiments of the present invention, those skilled in the art will be able to variously modify and change the present invention without departing from the spirit and scope of the invention as set forth in the claims below. It will be appreciated.

Claims (7)

공정 챔버;Process chambers; 상기 공정 챔버 내부에 배치되며, 플라즈마를 생성하기 위한 다중 주파수 에너지가 인가되며 기판을 지지하는 스테이지;A stage disposed inside the process chamber, the stage supporting multi-frequency energy for generating plasma and supporting the substrate; 상기 스테이지의 외측면를 둘러싸며, 전기적 절연성을 갖는 제1 절연체;A first insulator surrounding an outer surface of the stage and having electrical insulation; 상기 제1 절연체를 둘러싸며, 상기 기판의 주변부에 대응되는 제1 전극;A first electrode surrounding the first insulator and corresponding to a periphery of the substrate; 상기 스테이지에 대향하며, 전기적 절연성을 갖는 제2 절연체; 및A second insulator opposed to the stage and having electrical insulation; And 상기 제2 절연체를 감싸고, 상기 제1 전극에 대향하는 제2 전극을 포함하는 플라즈마 식각 장치.And a second electrode surrounding the second insulator and facing the first electrode. 제1항에 있어서, 제1 주파수를 갖는 에너지를 제공하는 제1 전원 공급부 및 상기 제1 주파수와 다른 제2 주파수를 갖는 에너지를 제공하는 제2 전원 공급부를 더 포함하는 것을 특징으로 하는 플라즈마 식각 장치.The plasma etching apparatus of claim 1, further comprising a first power supply for providing energy having a first frequency and a second power supply for providing energy having a second frequency different from the first frequency. . 제2항에 있어서, 상기 제1 주파수는 13.56MHz 내지 27.12MHz이고, 상기 제2 주파수는 2MHz 내지 13.56MHz인 것을 특징으로 하는 플라즈마 식각 장치.The apparatus of claim 2, wherein the first frequency is 13.56 MHz to 27.12 MHz, and the second frequency is 2 MHz to 13.56 MHz. 공정 챔버;Process chambers; 상기 공정 챔버 내부에 배치되며, 플라즈마를 생성하기 위한 다중 주파수 에 너지가 인가되며 기판을 지지하는 스테이지;A stage disposed inside the process chamber, the stage for applying a multi-frequency energy for generating a plasma and supporting the substrate; 상기 스테이지의 외측면를 둘러싸며, 전기적 절연성을 갖는 제1 절연체;A first insulator surrounding an outer surface of the stage and having electrical insulation; 상기 제1 절연체를 둘러싸며, 상기 기판의 주변부에 대응되는 제1 전극;A first electrode surrounding the first insulator and corresponding to a periphery of the substrate; 상기 스테이지에 대향하고, 상기 기판의 주변부에 대응하도록 상기 제1 전극과 마주보도록 제1 전극을 향하여 돌출된 돌출부를 갖는 제2 전극을 포함하는 것을 특징으로 하는 플라즈마 식각 장치.And a second electrode facing the stage and having a protrusion projecting toward the first electrode so as to face the first electrode so as to correspond to the periphery of the substrate. 제4항에 있어서, 상기 스테이지 및 제2 전극 사이에 상기 기판의 중심부에 대응하여 배치되는 제2 절연체를 더 포함하는 것을 특징으로 하는 플라즈마 식각 장치.The plasma etching apparatus of claim 4, further comprising a second insulator disposed between the stage and the second electrode to correspond to the center of the substrate. 제4항에 있어서, 제1 주파수를 갖는 에너지를 제공하는 제1 전원 공급부 및 상기 제1 주파수와 다른 제2 주파수를 갖는 에너지를 제공하는 제2 전원 공급부를 더 포함하는 것을 특징으로 하는 플라즈마 식각 장치.The plasma etching apparatus of claim 4, further comprising a first power supply for providing energy having a first frequency and a second power supply for providing energy having a second frequency different from the first frequency. . 제6항에 있어서, 상기 제1 주파수는 13.56MHz 내지 27.12MHz이고, 상기 제2 주파수는 2MHz 내지 13.56MHz인 것을 특징으로 하는 플라즈마 식각 장치.The plasma etching apparatus of claim 6, wherein the first frequency is 13.56 MHz to 27.12 MHz, and the second frequency is 2 MHz to 13.56 MHz.
KR1020070011990A 2007-02-06 2007-02-06 Plasma etching apparatus KR101262904B1 (en)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020070011990A KR101262904B1 (en) 2007-02-06 2007-02-06 Plasma etching apparatus
PCT/KR2008/000598 WO2008096980A1 (en) 2007-02-06 2008-01-31 Apparatus for performing a plasma etching process
TW097104242A TWI414016B (en) 2007-02-06 2008-02-04 Apparatus for performing a plasma etching process

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070011990A KR101262904B1 (en) 2007-02-06 2007-02-06 Plasma etching apparatus

Publications (2)

Publication Number Publication Date
KR20080073416A true KR20080073416A (en) 2008-08-11
KR101262904B1 KR101262904B1 (en) 2013-05-09

Family

ID=39681847

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070011990A KR101262904B1 (en) 2007-02-06 2007-02-06 Plasma etching apparatus

Country Status (3)

Country Link
KR (1) KR101262904B1 (en)
TW (1) TWI414016B (en)
WO (1) WO2008096980A1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101068874B1 (en) * 2009-05-21 2011-09-30 세메스 주식회사 Apparatus for plasma processing for substrate

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07142449A (en) * 1993-11-22 1995-06-02 Kawasaki Steel Corp Plasma etching system
US6744212B2 (en) * 2002-02-14 2004-06-01 Lam Research Corporation Plasma processing apparatus and method for confining an RF plasma under very high gas flow and RF power density conditions
KR100442194B1 (en) * 2002-03-04 2004-07-30 주식회사 씨싸이언스 Electrodes For Dry Etching Of Wafer
US7838430B2 (en) * 2003-10-28 2010-11-23 Applied Materials, Inc. Plasma control using dual cathode frequency mixing
TWI314842B (en) * 2005-01-28 2009-09-11 Advanced Display Proc Eng Co Plasma processing apparatus

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101068874B1 (en) * 2009-05-21 2011-09-30 세메스 주식회사 Apparatus for plasma processing for substrate

Also Published As

Publication number Publication date
TW200836258A (en) 2008-09-01
WO2008096980A1 (en) 2008-08-14
KR101262904B1 (en) 2013-05-09
TWI414016B (en) 2013-11-01

Similar Documents

Publication Publication Date Title
TWI778005B (en) Plasma processing device
TWI505354B (en) Dry etching apparatus and dry etching method
TWI415186B (en) Apparatus for the removal of a fluorinated polymer from a substrate and methods therefor
KR102340222B1 (en) Plasma processing method and plasma processing apparatus
JP2010186841A (en) Method of processing plasma
TW200830454A (en) Apparatus for substrate processing and methods therefor
KR101756853B1 (en) Substrate processing method and substrate processing apparatus
KR20070098587A (en) Plasma processing apparatus and plasma processing method
KR101898079B1 (en) Plasma processing apparatus
KR102423975B1 (en) Plasma Light Up Suppression
US20070227664A1 (en) Plasma processing apparatus and plasma processing method
KR20210037318A (en) Substrate processing apparatus and method, and semiconductor device manufacturing method using the processing method
KR100986023B1 (en) Bias control device
TW201535511A (en) Plasma processing device
KR101262904B1 (en) Plasma etching apparatus
US7487738B2 (en) Plasma processing apparatus and components thereof, and method for detecting life span of the components
KR20080060763A (en) Apparatus of supporting substrate and apparatus of etching substrate having the same
JP2000031121A (en) Plasma discharger and plasma treating device
JP4588595B2 (en) Plasma processing apparatus and processing method
KR100807287B1 (en) A plasma treatment apparatus
JP4336680B2 (en) Reactive ion etching system
KR101138609B1 (en) Plasma generation apparatus for making radical effectively
KR101139829B1 (en) Apparatus for multi supplying gas and plasma reactor with apparatus for multi supplying gas
JP2008118015A (en) Focus ring and plasma processing unit
JP4243615B2 (en) Reactive ion etching system

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
N231 Notification of change of applicant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160504

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20180503

Year of fee payment: 6