KR20080066342A - Thin film transistor and method of manufacturing the same - Google Patents

Thin film transistor and method of manufacturing the same Download PDF

Info

Publication number
KR20080066342A
KR20080066342A KR1020070003657A KR20070003657A KR20080066342A KR 20080066342 A KR20080066342 A KR 20080066342A KR 1020070003657 A KR1020070003657 A KR 1020070003657A KR 20070003657 A KR20070003657 A KR 20070003657A KR 20080066342 A KR20080066342 A KR 20080066342A
Authority
KR
South Korea
Prior art keywords
semiconductor layer
substrate
thin film
film transistor
groove
Prior art date
Application number
KR1020070003657A
Other languages
Korean (ko)
Inventor
안정남
이성은
장재원
최지훈
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR1020070003657A priority Critical patent/KR20080066342A/en
Publication of KR20080066342A publication Critical patent/KR20080066342A/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Thin Film Transistor (AREA)

Abstract

A thin film transistor is provided to enable a self-align process by eliminating the necessity of a mask process. A groove is formed in a substrate(100). A gate electrode(110) is formed in the groove of the substrate. A semiconductor layer(140) is formed in the groove of the substrate, corresponding to the gate electrode. A gate insulation layer(120) is formed between the gate electrode and the semiconductor layer. A source electrode(130a) and a drain electrode(130b) correspond to a predetermined region of the semiconductor layer. The source electrode and the drain electrode can be formed between the gate insulation layer and the semiconductor layer or on the semiconductor layer.

Description

박막 트랜지스터 및 그의 제조방법{Thin Film Transistor and Method of Manufacturing the same}Thin Film Transistor and Method of Manufacturing the same

도 1은 본 발명의 일 실시예에 따른 박막 트랜지스터의 구조를 도시한 단면도이다.1 is a cross-sectional view illustrating a structure of a thin film transistor according to an exemplary embodiment of the present invention.

도 2는 본 발명의 일 실시예에 따른 박막 트랜지스터의 기판 제조방법을 설명하기 위한 도이다.2 is a view for explaining a substrate manufacturing method of a thin film transistor according to an embodiment of the present invention.

도 3a 내지 3b는 본 발명의 일 실시예에 따른 박막 트랜지스터의 제조방법을 설명하기 위한 공정별 단면도이다.3A to 3B are cross-sectional views of processes for describing a method of manufacturing a thin film transistor according to an exemplary embodiment of the present invention.

* 도면의 주요부분에 대한 부호의 설명 *Explanation of symbols on the main parts of the drawings

100: 기판 110: 게이트 전극100 substrate 110 gate electrode

120: 게이트 절연층 130a,130b: 소오스 전극 및 드레인 전극120: gate insulating layer 130a, 130b: source electrode and drain electrode

140: 반도체층 200:롤러(roller)140: semiconductor layer 200: roller

본 발명은 박막 트랜지스터에 관한 것이다.The present invention relates to a thin film transistor.

평판표시장치(FPD: Flat Panel Display)는 멀티미디어의 발달과 함께 그 중 요성이 증대되고 있다. 이에 부응하여 액정표시장치(Liquid Crystal Display : LCD), 플라즈마 디스플레이 패널(Plasma Display Panel: PDP), 전계방출표시장치(Field Emission Display: FED), 전계발광표시장치(Light Emitting Device) 등과 같은 여러 가지의 평면형 디스플레이가 실용화되고 있다.Flat panel displays (FPDs) are becoming more important with the development of multimedia. In response, various liquid crystal displays (LCDs), plasma display panels (PDPs), field emission displays (FEDs), light emitting devices (Light Emitting Devices), etc. Flat panel displays have been put into practical use.

소정의 영상 이미지를 구현하기 위한 평판표시장치의 구동 방식에는 수동 매트릭스(passive matrix) 방식과 박막 트랜지스터(thin film transistor)를 이용한 능동 매트릭스(active matrix) 방식이 있다. 수동 매트릭스 방식은 양극과 음극을 직교하도록 형성하고 라인을 선택하여 구동하는데 비해, 능동 매트릭스 방식은 박막 트랜지스터를 각 화소 전극에 연결하고 박막 트랜지스터의 게이트 전극에 연결된 커패시터 용량에 의해 유지된 전압에 따라 구동하는 방식이다.The driving method of the flat panel display device for implementing a predetermined image image includes a passive matrix method and an active matrix method using a thin film transistor. The passive matrix method forms the anode and the cathode to be orthogonal and selects and drives the lines, whereas the active matrix method connects the thin film transistors to each pixel electrode and drives them according to the voltage maintained by the capacitor capacitance connected to the gate electrode of the thin film transistor. That's the way it is.

능동 매트릭스 방식에서 사용되는 박막 트랜지스터는 게이트 전극, 게이트 절연막, 반도체층, 소오스 전극 및 드레인 전극을 포함한다. 따라서, 이를 형성하기 위하여는 일반적으로 복수개의 마스크를 사용하여 포토 리쏘그래피 공정을 수행하여야 하므로 공정 비용이 증가하며, 공정 시간이 많이 소요된다.The thin film transistor used in the active matrix method includes a gate electrode, a gate insulating film, a semiconductor layer, a source electrode, and a drain electrode. Therefore, in order to form the photolithography process using a plurality of masks generally need to be performed, the process cost increases, and the process time takes a lot.

또한, 최근 차세대 디스플레이로 각광받고 있는 플렉시블 디스플레이를 구현하기 위하여 플라스틱으로 이루어진 기판 상에 박막 트랜지스터를 형성하는 경우,플라스틱 기판이 열 및 화학 용액에 반복적으로 노출되어 손상될 우려가 높으므로 소자의 제조 수율 및 신뢰성을 확보하기 어려운 문제점이 있다.In addition, in the case of forming a thin film transistor on a substrate made of plastic in order to realize a flexible display, which has recently been spotlighted as a next-generation display, there is a high possibility that the plastic substrate is repeatedly exposed to heat and chemical solutions and thus is damaged. And there is a problem that is difficult to secure reliability.

본 발명은 마스크 공정을 생략하여 셀프 얼라인을 가능하게 하는 박막 트랜 지스터 및 그의 제조방법을 제공하는데 그 목적이 있다.It is an object of the present invention to provide a thin film transistor and a method for manufacturing the same, which enable self-alignment by omitting a mask process.

본 발명은 공정을 간소화하여 공정 시간 및 공정 비용을 감소시키는 박막 트랜지스터 및 그의 제조방법을 제공하는데 그 목적이 있다.It is an object of the present invention to provide a thin film transistor and a method of manufacturing the same, which simplifies the process and reduces process time and process cost.

본 발명은 소자의 제조 수율 및 신뢰성을 향상시킬 수 있는 박막 트랜지스터 및 그 제조방법을 제공하는데 그 목적이 있다.It is an object of the present invention to provide a thin film transistor and a method of manufacturing the same, which can improve the manufacturing yield and reliability of the device.

본 발명의 기술적 과제는 이상에서 언급한 것에 제한되지 않으며, 본 발명이 이루고자 하는 또 다른 기술적 과제들은 이하 발명의 구성에서 나타나는 효과에 의해 당업자에게 명확하게 이해될 수 있을 것이다.The technical problem of the present invention is not limited to the above-mentioned thing, and another technical problem to be achieved by the present invention will be clearly understood by those skilled in the art by the effect of the configuration of the present invention.

상기 목적을 달성하기 위한 본 발명의 일실시예에 따른 박막 트랜지스터는 홈이 형성된 기판; 상기 기판의 홈 내부에 형성되는 게이트 전극; 상기 기판의 홈 내부에 상기 게이트 전극과 대응되도록 형성되는 반도체층; 상기 게이트 전극과 상기 반도체층 사이에 형성되는 게이트 절연층; 및 상기 반도체층의 일정 영역에 대응되도록 형성되는 소오스 전극 및 드레인 전극을 포함한다.A thin film transistor according to an embodiment of the present invention for achieving the above object is a substrate formed with a groove; A gate electrode formed in the groove of the substrate; A semiconductor layer formed to correspond to the gate electrode in the groove of the substrate; A gate insulating layer formed between the gate electrode and the semiconductor layer; And a source electrode and a drain electrode formed to correspond to a predetermined region of the semiconductor layer.

상기 소오스 전극 및 드레인 전극은 상기 게이트 절연층과 상기 반도체층 사이 또는 상기 반도체층 상에 형성되는 것을 특징으로 한다.The source electrode and the drain electrode may be formed between the gate insulating layer and the semiconductor layer or on the semiconductor layer.

상기 기판은 플라스틱(Platic), 메탈 포일(Metal foil) 또는 마이크로 글래스(Micro glass) 중 하나 이상을 포함하는 것을 특징으로 하는상기 기판은 플라스틱 물질을 포함하는 것을 특징으로 한다.The substrate is characterized in that it comprises at least one of plastic (Platic), metal foil (Metal foil) or micro glass (Micro glass) characterized in that the substrate comprises a plastic material.

상기 기판의 홈, 상기 게이트 전극, 상기 소오스 전극 또는 상기 드레인 전 극 중 하나 이상은 임프린트(Imprinting) 방법으로 형성되는 것을 특징으로 한다.At least one of the groove, the gate electrode, the source electrode, or the drain electrode of the substrate may be formed by an imprinting method.

상기 반도체층은 감광성 물질을 포함하는 것을 특징으로 한다.The semiconductor layer is characterized in that it comprises a photosensitive material.

상기 반도체층은 마스크 없이 노광하여 형성하는 것을 특징으로 한다.The semiconductor layer is formed by exposing without a mask.

상기 목적을 달성하기 위한 본 발명의 일실시예에 따른 박막 트랜지스터의 제조방법은 기판상에 홈을 형성하는 단계; 상기 기판의 홈 내부에 상기 게이트 전극과 대응되도록 반도체층을 형성하는 단계; 및 상기 게이트 전극과 상기 반도체층 사이에 게이트 절연층을 형성하는 단계를 포함한다.Method of manufacturing a thin film transistor according to an embodiment of the present invention for achieving the above object comprises the steps of forming a groove on the substrate; Forming a semiconductor layer in the groove of the substrate to correspond to the gate electrode; And forming a gate insulating layer between the gate electrode and the semiconductor layer.

상기 게이트 절연층과 상기 반도체층 사이 또는 상기 반도체층 상에 상기 반도체층과 전기적으로 연결되도록 소오스 전극 및 드레인 전극을 형성하는 단계를 더 포함하는 것을 특징으로 한다.And forming a source electrode and a drain electrode between the gate insulating layer and the semiconductor layer or on the semiconductor layer to be electrically connected to the semiconductor layer.

상기 기판은 플라스틱(Platic), 메탈 포일(Metal foil) 또는 마이크로 글래스(Micro glass) 중 하나 이상을 포함하는 것을 특징으로 하는상기 기판은 플라스틱 물질을 포함하는 것을 특징으로 한다.The substrate is characterized in that it comprises at least one of plastic (Platic), metal foil (Metal foil) or micro glass (Micro glass) characterized in that the substrate comprises a plastic material.

상기 기판의 홈, 상기 게이트 전극, 상기 소오스 전극 또는 상기 드레인 전극 중 하나 이상은 임프린트(Imprinting) 방법으로 형성되는 것을 특징으로 한다.At least one of the groove, the gate electrode, the source electrode, and the drain electrode of the substrate may be formed by an imprinting method.

상기 반도체층은 감광성 물질을 포함하는 것을 특징으로 한다.The semiconductor layer is characterized in that it comprises a photosensitive material.

상기 반도체층은 상기 게이트 절연층에 상기 반도체층 물질을 도포하고 마스크 없이 노광하여 형성하는 것을 특징으로 한다.The semiconductor layer is formed by applying the semiconductor layer material to the gate insulating layer and exposing without a mask.

이하, 첨부한 도면을 참조하여 본 발명의 일 실시예를 상세하게 설명하도록 한다.Hereinafter, an embodiment of the present invention will be described in detail with reference to the accompanying drawings.

도 1은 본 발명의 일 실시예에 따른 박막 트랜지스터의 구조를 도시한 단면도이다.1 is a cross-sectional view illustrating a structure of a thin film transistor according to an exemplary embodiment of the present invention.

도 1에 도시한 바와 같이, 본 발명의 일 실시예에 따른 박막 트랜지스터는 기판(100), 게이트 전극(110), 게이트 절연층(120), 소오스 전극(130a), 드레인 전극(130b) 및 반도체층(140)을 포함한다.As shown in FIG. 1, a thin film transistor according to an exemplary embodiment may include a substrate 100, a gate electrode 110, a gate insulating layer 120, a source electrode 130a, a drain electrode 130b, and a semiconductor. Layer 140.

기판(100)은 소정의 홈이 형성된다. 또한, 기판(100)은 플렉시블 디스플레이에 적용될 수 있는 유연한 기판 예컨대, 플라스틱 물질을 포함하는 기판일 수 있다. A predetermined groove is formed in the substrate 100. In addition, the substrate 100 may be a flexible substrate that may be applied to a flexible display, for example, a substrate including a plastic material.

게이트 전극(110)은 기판(100)에 형성된 홈 내부에 형성될 수 있다.The gate electrode 110 may be formed in a groove formed in the substrate 100.

게이트 절연층(120)은 게이트 전극(110)을 덮도록 기판(100) 상에 형성된다. 이때, 게이트 절연층(120)의 두께는 일정하여 기판(100)의 홈의 형상이 유지될 수 있도록 할 수 있다.The gate insulating layer 120 is formed on the substrate 100 to cover the gate electrode 110. In this case, the thickness of the gate insulating layer 120 may be constant so that the shape of the groove of the substrate 100 may be maintained.

반도체층(140)은 게이트 절연층(120) 상에 기판(100)의 홈 내부를 채우도록 형성된다. 이러한 반도체층(140)은 마스크 없이 노광하여 형성시킬 수 있는데, 자세한 설명은 도 3에서 하기로 한다.The semiconductor layer 140 is formed on the gate insulating layer 120 to fill the inside of the groove of the substrate 100. The semiconductor layer 140 may be formed by exposing without a mask, which will be described in detail with reference to FIG. 3.

소오스 전극(130a) 및 드레인 전극(130b)은 반도체층(140)의 일정 영역에 대응되도록 형성된다. 이러한 소오스 전극(130a) 및 드레인 전극(130b)은 게이트 절연층(120)과 반도체층(140) 사이에 형성될 수 있다. 또한, 소오스 전극(130a) 및 드레인 전극(130b)은 반도체층(140) 상에 형성되어 반도체층(140)과 접속될 수 있 다.The source electrode 130a and the drain electrode 130b are formed to correspond to a predetermined region of the semiconductor layer 140. The source electrode 130a and the drain electrode 130b may be formed between the gate insulating layer 120 and the semiconductor layer 140. In addition, the source electrode 130a and the drain electrode 130b may be formed on the semiconductor layer 140 to be connected to the semiconductor layer 140.

이하에서는 본 발명의 일 실시예에 따른 박막 트랜지스터의 제조방법을 자세히 설명하기로 한다.Hereinafter, a method of manufacturing a thin film transistor according to an embodiment of the present invention will be described in detail.

도 2는 본 발명의 일 실시예에 따른 박막 트랜지스터의 기판 제조방법을 설명하기 위한 도이다.2 is a view for explaining a substrate manufacturing method of a thin film transistor according to an embodiment of the present invention.

도 2에 도시한 바와 같이, 먼저 기판(100) 예컨대, 플라스틱 기판과 같은 유연한 기판을 준비하고, 일정한 패턴이 양각으로 새겨진 롤러(Roller, 200)를 통하여 기판(100) 상에 홈을 형성한다. 이와 같이 기판(100) 상의 홈을 임프린트(Imprint) 공정으로 형성할 수 있다.As shown in FIG. 2, first, a flexible substrate such as a plastic substrate, for example, is prepared, and a groove is formed on the substrate 100 through a roller 200 having a predetermined pattern embossed. As such, the groove on the substrate 100 may be formed by an imprint process.

도 3a 내지 3b는 본 발명의 일 실시예에 따른 박막 트랜지스터의 제조방법을 설명하기 위한 공정별 단면도이다.3A to 3B are cross-sectional views of processes for describing a method of manufacturing a thin film transistor according to an exemplary embodiment of the present invention.

도 3a의 (1)과 같이 홈이 형성된 기판(100)을 준비한다. A substrate 100 having a groove is prepared as shown in FIG. 3A.

이후, 도 3a의 (2)와 같이 기판(100)의 홈 내부에 게이트 전극(110)을 형성한다. 이러한 게이트 전극(110) 또한 임프린트 공정으로 형성할 수 있다. 예컨대, 게이트 전극 물질이 도포된 롤러를 기판(100) 상에 홈에 맞추어 롤링해줌으로써 게이트 전극(110)을 형성할 수 있다. 이와 같이 임프린트 공정으로 형성하여 기존의 진공 증착, 포토 리소그래피, 식각 및 마스크 공정 등을 생략함에 따라 재료를 절약하고 제조 비용을 저감시킬 수 있다. 또한, 열에 의한 소자의 손상을 줄이고, 저가의 비용으로 대면적 공정 및 대량 생산을 가능하게 할 수 있다.Thereafter, as shown in FIG. 3A, the gate electrode 110 is formed in the groove of the substrate 100. The gate electrode 110 may also be formed by an imprint process. For example, the gate electrode 110 may be formed by rolling a roller coated with the gate electrode material to the groove on the substrate 100. In this way, it is possible to save material and reduce manufacturing costs by eliminating the conventional vacuum deposition, photolithography, etching and mask processes by forming by the imprint process. In addition, it is possible to reduce the damage of the device by heat, and to enable large-area processes and mass production at low cost.

이후, 도 3a의 (3)과 같이 기판(100) 상에 게이트 전극(110)을 덮도록 게이트 절연층(120)을 형성한다. 게이트 절연층(120)은 스프레이 코팅(Spray coating), 스핀 코팅(Spin coating) 또는 롤러를 이용한 임프린트(Imprint) 공정으로 형성할 수 있다. 게이트 절연층(120)은 두께를 일정하게 형성하여 기판(100)의 홈의 형상이 남아 있도록 할 수 있다.Thereafter, as shown in FIG. 3A, the gate insulating layer 120 is formed on the substrate 100 to cover the gate electrode 110. The gate insulating layer 120 may be formed by spray coating, spin coating, or an imprint process using a roller. The gate insulating layer 120 may be formed to have a constant thickness so that the shape of the groove of the substrate 100 remains.

이후, 도 3a의 (4)와 같이 게이트 절연층(120) 상에 소오스 전극(130a) 및 드레인 전극(130b)을 형성한다. 이러한 소오스 전극(130a) 및 드레인 전극(130b) 또한 임프린트 공정으로 형성하여 제조 수율을 향상시킬 수 있다. 소오스 전극(130a) 및 드레인 전극(130b)은 게이트 절연층(120)과 반도체층(140) 사이에 형성될 수도 있고, 반도체층(140) 상에 형성되는 것도 가능하다. Thereafter, the source electrode 130a and the drain electrode 130b are formed on the gate insulating layer 120 as shown in FIG. 3A. The source electrode 130a and the drain electrode 130b may also be formed by an imprint process to improve manufacturing yield. The source electrode 130a and the drain electrode 130b may be formed between the gate insulating layer 120 and the semiconductor layer 140, or may be formed on the semiconductor layer 140.

이후, 도 3b의 (5)와 같이 소오스 전극(130a) 및 드레인 전극(130b)이 형성된 게이트 절연층(120) 상에 반도체층 물질(140a)을 도포하여 반도체층(140)을 형성할 수 있다. 이러한 반도체층(140)은 감광성 물질을 포함할 수 있다.Thereafter, the semiconductor layer 140 may be formed by coating the semiconductor layer material 140a on the gate insulating layer 120 on which the source electrode 130a and the drain electrode 130b are formed, as shown in FIG. 3B. . The semiconductor layer 140 may include a photosensitive material.

즉, 도 3b의 (6)과 같이 게이트 절연층(120) 상에 감광성 물질을 포함하는 반도체층 물질(140a)을 도포하고 노광하여 반도체층(140)을 형성할 수 있다.That is, the semiconductor layer 140 may be formed by applying and exposing a semiconductor layer material 140a including a photosensitive material on the gate insulating layer 120 as illustrated in FIG. 3B.

이러한 노광 공정은 마스크가 필요 없다. 즉, 일정 세기의 자외선(UV)을 일정 시간 노출시키면 반도체층 물질(140a)이 일정 두께 식각 된다. 이와 같은 본 발명의 반도체층(140) 형성 공정은 종래의 메탈 마스크(Metal Mask)를 이용한 진공 증착 등의 방법에 비해 간단하고, 제조 비용 및 제조 수율을 향상시킬 수 있다. 또한, 추가 마스크가 필요없게 되어 셀프 얼라인이 용이한 장점을 가진다.This exposure process does not require a mask. That is, the semiconductor layer material 140a is etched by a predetermined thickness when the ultraviolet rays of a certain intensity are exposed for a predetermined time. The process of forming the semiconductor layer 140 of the present invention is simpler than the conventional method of vacuum deposition using a metal mask, and the manufacturing cost and manufacturing yield can be improved. In addition, the need for an additional mask has the advantage of easy self-alignment.

이에 따라 도 3b의 (7)과 같이 기판(100)의 홈 내부에 반도체층(140)을 형성할 수 있는 것이다. Accordingly, as shown in FIG. 3B, the semiconductor layer 140 may be formed in the groove of the substrate 100.

이와 같이, 본 발명의 박막 트랜지스터 및 그의 제조방법은 공정을 간소화하여 플렉시블한 트랜지스터의 제작을 가능하게 하여 제조 비용 절감, 대량 생산 및 대면적 공정에 적용을 가능하게 한다. As described above, the thin film transistor of the present invention and a method of manufacturing the same can simplify the process to enable the fabrication of a flexible transistor, thereby reducing the manufacturing cost, and enabling the application to a large-scale production and a large area process.

이와 같이, 상술한 본 발명의 기술적 구성은 본 발명이 속하는 기술분야의 당업자가 본 발명의 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다.As such, the technical configuration of the present invention described above can be understood by those skilled in the art that the present invention can be implemented in other specific forms without changing the technical spirit or essential features of the present invention.

그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해되어야 하고, 본 발명의 범위는 상기 상세한 설명보다 는 후술하는 특허청구범위에 의하여 나타나며, 특허청구범위의 의미 및 범위 그리고 그 등가개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.Therefore, the exemplary embodiments described above are to be understood as illustrative and not restrictive in all aspects, and the scope of the present invention is indicated by the following claims rather than the detailed description, and the meaning and scope of the claims and All changes or modifications derived from the equivalent concept should be interpreted as being included in the scope of the present invention.

본 발명의 박막 트랜지스터 및 그의 제조방법은 마스크 공정을 생략하여 셀프 얼라인을 가능하게 하는 효과가 있다.The thin film transistor of the present invention and its manufacturing method have an effect of enabling self-alignment by omitting a mask process.

본 발명의 박막 트랜지스터 및 그의 제조방법은 공정을 간소화하여 공정 시간 및 공정 비용을 감소시키는 효과가 있다.The thin film transistor and its manufacturing method of the present invention have the effect of reducing the process time and the process cost by simplifying the process.

본 발명의 박막 트랜지스터 및 그의 제조방법은 소자의 제조 수율 및 신뢰성을 향상시킬 수 있는 효과가 있다.The thin film transistor and its manufacturing method of the present invention have the effect of improving the production yield and reliability of the device.

Claims (12)

홈이 형성된 기판;A grooved substrate; 상기 기판의 홈 내부에 형성되는 게이트 전극;A gate electrode formed in the groove of the substrate; 상기 기판의 홈 내부에 상기 게이트 전극과 대응되도록 형성되는 반도체층;A semiconductor layer formed to correspond to the gate electrode in the groove of the substrate; 상기 게이트 전극과 상기 반도체층 사이에 형성되는 게이트 절연층; 및A gate insulating layer formed between the gate electrode and the semiconductor layer; And 상기 반도체층의 일정 영역에 대응되도록 형성되는 소오스 전극 및 드레인 전극;A source electrode and a drain electrode formed to correspond to a predetermined region of the semiconductor layer; 을 포함하는 박막 트랜지스터.Thin film transistor comprising a. 제 1 항에 있어서,The method of claim 1, 상기 소오스 전극 및 드레인 전극은 상기 게이트 절연층과 상기 반도체층 사이 또는 상기 반도체층 상에 형성되는 것을 특징으로 하는 박막 트랜지스터.And the source electrode and the drain electrode are formed between the gate insulating layer and the semiconductor layer or on the semiconductor layer. 제 1 항에 있어서,The method of claim 1, 상기 기판은 플라스틱(Platic), 메탈 포일(Metal foil) 또는 마이크로 글래스(Micro glass) 중 하나 이상을 포함하는 것을 특징으로 하는상기 기판은 플라스틱 물질을 포함하는 것을 특징으로 하는 박막 트랜지스터.And the substrate includes at least one of plastic, metal foil, or micro glass. 제 1 항에 있어서,The method of claim 1, 상기 기판의 홈, 상기 게이트 전극, 상기 소오스 전극 또는 상기 드레인 전극 중 하나 이상은 임프린트(Imprinting) 방법으로 형성되는 것을 특징으로 하는 박막 트랜지스터.At least one of the groove, the gate electrode, the source electrode, and the drain electrode of the substrate is formed by an imprinting method. 제 1 항에 있어서,The method of claim 1, 상기 반도체층은 감광성 물질을 포함하는 것을 특징으로 하는 박막 트랜지스터.The semiconductor layer of claim 1, wherein the thin film transistor comprises a photosensitive material. 제 5 항에 있어서,The method of claim 5, wherein 상기 반도체층은 마스크 없이 노광하여 형성하는 것을 특징으로 하는 박막 트랜지스터.And the semiconductor layer is formed by exposing without a mask. 기판상에 홈을 형성하는 단계;Forming a groove on the substrate; 상기 기판의 홈 내부에 게이트 전극을 형성하는 단계;Forming a gate electrode in the groove of the substrate; 상기 기판의 홈 내부에 상기 게이트 전극과 대응되도록 반도체층을 형성하는 단계; 및Forming a semiconductor layer in the groove of the substrate to correspond to the gate electrode; And 상기 게이트 전극과 상기 반도체층 사이에 게이트 절연층을 형성하는 단계; Forming a gate insulating layer between the gate electrode and the semiconductor layer; 를 포함하는 박막 트랜지스터의 제조방법.Method of manufacturing a thin film transistor comprising a. 제 7 항에 있어서,The method of claim 7, wherein 상기 게이트 절연층과 상기 반도체층 사이 또는 상기 반도체층 상에 상기 반도체층과 전기적으로 연결되도록 소오스 전극 및 드레인 전극을 형성하는 단계를 더 포함하는 것을 특징으로 하는 박막 트랜지스터의 제조방법.And forming a source electrode and a drain electrode between the gate insulating layer and the semiconductor layer or on the semiconductor layer to be electrically connected to the semiconductor layer. 제 7 항에 있어서,The method of claim 7, wherein 상기 기판은 플라스틱(Platic), 메탈 포일(Metal foil) 또는 마이크로 글래스(Micro glass) 중 하나 이상을 포함하는 것을 특징으로 하는상기 기판은 플라스틱 물질을 포함하는 것을 특징으로 하는 박막 트랜지스터의 제조방법.The substrate is a method of manufacturing a thin film transistor, characterized in that the substrate comprises at least one of plastic (Platic), metal foil (Metal foil) or micro glass (Micro glass). 제 7 항에 있어서,The method of claim 7, wherein 상기 기판의 홈, 상기 게이트 전극, 상기 소오스 전극 또는 상기 드레인 전극 중 하나 이상은 임프린트(Imprinting) 방법으로 형성되는 것을 특징으로 하는 박막 트랜지스터의 제조방법.At least one of the groove, the gate electrode, the source electrode, and the drain electrode of the substrate is formed by an imprinting method. 제 7 항에 있어서,The method of claim 7, wherein 상기 반도체층은 감광성 물질을 포함하는 것을 특징으로 하는 박막 트랜지스터의 제조방법.The semiconductor layer is a method of manufacturing a thin film transistor, characterized in that containing a photosensitive material. 제 11 항에 있어서,The method of claim 11, 상기 반도체층은 상기 게이트 절연층에 상기 반도체층 물질을 도포하고 마스 크 없이 노광하여 형성하는 것을 특징으로 하는 박막 트랜지스터의 제조방법.And the semiconductor layer is formed by coating the semiconductor layer material on the gate insulating layer and exposing it without a mask.
KR1020070003657A 2007-01-12 2007-01-12 Thin film transistor and method of manufacturing the same KR20080066342A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070003657A KR20080066342A (en) 2007-01-12 2007-01-12 Thin film transistor and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070003657A KR20080066342A (en) 2007-01-12 2007-01-12 Thin film transistor and method of manufacturing the same

Publications (1)

Publication Number Publication Date
KR20080066342A true KR20080066342A (en) 2008-07-16

Family

ID=39821224

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070003657A KR20080066342A (en) 2007-01-12 2007-01-12 Thin film transistor and method of manufacturing the same

Country Status (1)

Country Link
KR (1) KR20080066342A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130108559A (en) * 2010-09-22 2013-10-04 도판 인사츠 가부시키가이샤 Thin film transistor, manufacturing method therefor and image display device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130108559A (en) * 2010-09-22 2013-10-04 도판 인사츠 가부시키가이샤 Thin film transistor, manufacturing method therefor and image display device

Similar Documents

Publication Publication Date Title
JP6863905B2 (en) Display board, display panel, display device, and manufacturing method of display board and display panel
US9368637B2 (en) Thin film transistor and manufacturing method thereof, array substrate and display device
US9105524B2 (en) Method of fabricating a thin film transistor array substrate
WO2016173027A1 (en) Thin film transistor array substrate and manufacturing method therefor
US8462307B2 (en) Liquid crystal display device having gate or data pad portions arranged in a zigzag or an oblique line format
CN104538357A (en) Method for manufacturing array substrate and array substrate
US10930518B2 (en) OLED substrate and manufacturing method thereof, display device and manufacturing method thereof
US11114477B2 (en) Array substrate and manufacturing method thereof
US9142653B2 (en) Method for manufacturing thin-film transistor array substrate
US9899532B2 (en) Thin-film transistor and manufacturing method thereof, array substrate and manufacturing method thereof, and display apparatus
KR101736925B1 (en) Manufacturing method for flexible display device
US9230995B2 (en) Array substrate, manufacturing method thereof and display device
US20160358944A1 (en) Oxide Semiconductor TFT Array Substrate and Method for Manufacturing the Same
US9397223B2 (en) Oxide thin film transistor with a metal oxide etch barrier layer, method of manufacturing the same and display device
CN110176462B (en) Transparent OLED display manufacturing method and display
KR20080066342A (en) Thin film transistor and method of manufacturing the same
US20160027904A1 (en) Method for manufacturing coplanar oxide semiconductor tft substrate
US8329517B2 (en) Pixel structure and method for manufacturing the same
US20170221967A1 (en) Flexible array substrate structure and manufacturing method for the same
KR100632525B1 (en) Organic thin film transistor manufacturing method and transistor source / drain electrode forming method
KR100839470B1 (en) Organic light emitting device and method of manufacturing the same
CN108336143A (en) Flexible back plate and preparation method thereof, flexible display apparatus
KR101323555B1 (en) Organic Light Emitting Display Device And Manufacturing Method Of The Same
WO2012008203A1 (en) Method of manufacturing tft using photosensitive applying-type electrode material
KR100727607B1 (en) Method for manufacturing organic electro luminescent display device

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination