KR20080062551A - 스토리지 온 커먼 방식의 액정표시장치 및 그 제조방법 - Google Patents
스토리지 온 커먼 방식의 액정표시장치 및 그 제조방법 Download PDFInfo
- Publication number
- KR20080062551A KR20080062551A KR1020060138491A KR20060138491A KR20080062551A KR 20080062551 A KR20080062551 A KR 20080062551A KR 1020060138491 A KR1020060138491 A KR 1020060138491A KR 20060138491 A KR20060138491 A KR 20060138491A KR 20080062551 A KR20080062551 A KR 20080062551A
- Authority
- KR
- South Korea
- Prior art keywords
- storage
- gate
- electrode
- line
- wiring
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136213—Storage capacitors associated with the pixel electrode
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1343—Electrodes
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136286—Wiring, e.g. gate line, drain line
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
- G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
- G02F2201/123—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode pixel
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Liquid Crystal (AREA)
- Power Engineering (AREA)
Abstract
본 발명은 액정표시장치에 관한 것으로, 보다 자세하게는 개구율의 감소가 없는 고용량의 액정표시장치에 관한 것이다.
특히, 본 발명에서는 화소 전극의 장변을 게이트 배선과 평행하게 구성하고, 이와는 수직하게 교차하는 데이터 배선 및 스토리지 배선을 화소 전극의 단변과 평행하게 구성하는 것을 특징으로 한다.
이와 같이 하면, 상기 스토리지 배선을 데이터 배선과 동시에 형성할 수 있으므로, 스토리지 커패시터의 유전체를 보호막으로만 사용하는 것이 가능하여 보조 용량을 충분히 확보할 수 있고, 화소 전극과 겹쳐지는 스토리지 배선의 면적을 최소화할 수 있어 개구율을 개선할 수 있는 장점이 있다.
Description
도 1은 일반적인 액정표시장치용 어레이 기판을 나타낸 평면도.
도 2는 일반적인 스토리지 온 커먼 방식의 액정표시장치용 어레이 기판의 단위 화소를 나타낸 평면도.
도 3은 도 2의 Ⅲ-Ⅲ선을 따라 절단한 단면도.
도 4a와 도 4b는 충분한 스토리지 용량을 갖는 종래의 액정표시장치용 어레이 기판의 단위 화소를 개략적으로 나타낸 각각의 평면도.
도 5는 본 발명에 따른 액정표시장치용 어레이 기판을 나타낸 평면도.
도 6은 본 발명에 따른 스토리지 온 커먼 방식의 액정표시장치용 어레이 기판의 단위 화소를 나타낸 평면도.
도 7a 내지 도 7c는 도 6의 Ⅶ-Ⅶ선을 따라 절단하여 공정 순서에 따라 도시한 단면도.
* 도면의 주요부분에 대한 부호의 설명*
300 : 기판 325 : 게이트 전극
330 : 데이터 배선 332 : 소스 전극
334 : 드레인 전극 340 : 액티브층
341 : 오믹 콘택층 345 : 게이트 절연막
350 : 스토리지 배선 355 : 보호막
370 : 화소 전극 CH2 : 드레인 콘택홀
본 발명은 액정표시장치에 관한 것으로, 보다 자세하게는 개구율의 감소 없이 고용량의 액정표시장치 및 액정표시장치를 제작하는 방법에 관한 것이다.
일반적으로, 액정표시장치의 구동원리는 액정의 광학적 이방성과 분극성질을 이용한다. 상기 액정은 구조가 가늘고 길기 때문에 분자의 배열에 방향성을 지니고 있으며, 인위적으로 액정에 전기장을 인가하여 분자배열의 방향을 제어할 수 있다.
따라서, 상기 액정의 분자배열 방향을 임의로 조절하면, 액정의 분자배열이 변하게 되고, 광학적 이방성에 의해 상기 액정의 분자배열 방향으로 빛이 굴절하여 화상정보를 표현할 수 있다.
또한, 액정표시장치는 공통 전극이 형성된 컬러필터 기판과 화소 전극이 형성된 어레이 기판과, 두 기판 사이에 충진된 액정으로 이루어지며, 이러한 액정표 시장치는 공통 전극과 화소 전극 간에 상하로 걸리는 수직전기장에 의해 구동시키는 방식이며 투과율과 개구율 등의 특성이 우수하다.
일반적으로 어레이 기판의 화소 전극은 컬러필터 기판의 공통 전극과 함께 액정 커패시터를 이루는데, 상기 액정 커패시터에 인가된 전압은 다음 신호가 들어올 때까지 유지되지 못하고 누설되어 사라진다.
따라서, 인가된 전압을 유지하기 위해서는 스토리지 커패시터를 액정 커패시터에 연결해서 사용해야 한다.
통상, 스토리지 커패시터는 두 가지 방법으로 형성될 수 있는데, 스토리지 커패시터용 전극을 별도로 형성하여 공통 전극과 연결하여 사용하는 방식과 n-1번째 게이트 배선의 일부를 n번째 화소의 스토리지 커패시터의 전극으로 사용하는 방식이 있다.
전자를 스토리지 온 커먼(storage on common) 방식 또는 독립 스토리지 커패시터 방식이라 하고, 후자를 스토리지 온 게이트(storage on gate) 또는 전단 게이트(previous gate) 방식이라 한다.
상기 스토리지 온 게이트 방식은 게이트 배선을 이용하여 스토리지 신호를 인가받게 되므로 외부 스토리지 배선이 필요 없게 되는 장점이 있으나, 게이트 신호와의 커플링(coupling)에 의한 간섭을 받게 되는 단점이 있다.
이에 반해, 스토리지 온 커먼 방식은 게이트 신호에 대한 간섭이 없으며 충분한 스토리지 용량을 확보할 수 있는 장점이 있으나, 고화질의 TV 제품에서는 더 큰 스토리지 용량을 필요로 하기 때문에 이에 대한 대비책이 필요하다.
이하, 첨부한 도면을 참조하여 일반적인 스토리지 온 커먼 방식의 액정표시장치에 대해 설명한다.
도 1은 일반적인 스토리지 온 커먼 방식의 액정표시장치용 어레이 기판을 나타낸 평면도로, 이를 참조하여 설명한다.
도시한 바와 같이, 투명 기판(10) 상부에는 제 1 방향으로 다수의 게이트 배선(20)이 각각 평행하게 이격하여 구성되고, 상기 다수의 게이트 배선(20)과는 수직하게 교차하여 화소 영역(P)을 정의하는 다수의 데이터 배선(30)이 제 2 방향으로 각각 평행하게 이격하여 구성된다.
이때, 상기 다수의 게이트 배선(20) 각각의 사이에서 이들과 평행하게 이격된 스토리지 배선(50)이 각각 구성된다.
상기 각 스토리지 배선(50)의 일측 끝단에는 상기 스토리지 배선(50)에 전압을 인가하기 위한 스토리지 공통 배선(90)이 구성된다.
그리고, 각 스토리지 배선(50)과 스토리지 공통 배선(90)이 맞닿는 부분에는 정전기 방지회로(80)가 구성된다.
각각의 게이트 배선(20)과 데이터 배선(30)이 교차되는 부분에는 스위치 역할을 하는 박막트랜지스터(T)가 각각 구성되어 있어, 상기 박막트랜지스터(T)와 화소 전극(70)이 일대일 대응된다.
그러나, 종래의 액정표시장치에서는 게이트 배선과 동일층에서 동일물질로 스토리지 배선이 구성되는데, 이러한 구성은 게이트 배선과 스토리지 배선 사이에 개재되는 게이트 절연막과 보호막이 이중층으로 구성되어 있어, 그 두께로 인해 충 분한 스토리지 용량을 확보하는데 어려움이 있었다.
이에 대해, 첨부한 도면을 참조하여 상세히 설명한다.
도 2는 일반적인 스토리지 온 커먼 방식의 액정표시장치용 어레이 기판의 단위 화소를 나타낸 평면도이고, 도 3은 도 2의 Ⅲ-Ⅲ선을 따라 절단한 단면도로, 도 1과 도 2를 참조하여 설명한다.
도시한 바와 같이, 기판(100) 상에 일 방향으로 게이트 배선(120)과 상기 게이트 배선(120)에서 연장된 게이트 전극(125)이 구성된다. 그리고, 상기 게이트 배선(120)과 동일 물질로 동일 공정에서 스토리지 커패시터(storage capacitor: Cst)의 제 1 전극 역할을 하는 스토리지 배선(150)이 구성된다.
상기 게이트 배선 및 전극(120, 125)과 스토리지 배선(150)의 상부 전면에는 질화 실리콘(SiNx) 또는 산화 실리콘(SiO2) 등과 같은 무기 절연물질 그룹 중에서 선택된 하나로 게이트 절연막(145)이 구성된다.
그리고, 상기 게이트 절연막(145)이 형성된 기판(100) 상부에는 아일랜드 형상의 순수 비정질 실리콘으로 구성된 액티브층(140)과 불순물 비정질 실리콘으로 구성된 오믹 콘택층(141)이 적층 구성된다.
상기 액티브층(140)과 오믹 콘택층(141)이 형성된 기판(100) 상부에는 상기 게이트 배선(120)과 수직하게 교차하여 화소 영역(P)을 정의하는 데이터 배선(130)이 구성된다. 이때, 상기 데이터 배선(130)에서 연장된 소스 전극(132)은 상기 게이트 전극(125)의 일부와 중첩되고, 상기 소스 전극(132)과는 이격하여 드레인 전 극(134)이 구성된다.
그리고, 상기 소스 및 드레인 전극(132, 134)의 이격된 사이로 드러난 오믹 콘택층(141)을 제거하여 액티브층(140)이 노출되도록 한다.
상기 소스 및 드레인 전극(132, 134)과 데이터 배선(130)이 형성된 기판(100) 상부 전면에 질화 실리콘(SiNx) 또는 산화 실리콘(SiO2) 등과 같은 무기 절연물질 그룹 중에서 선택된 하나 또는 벤조사이클로부텐(benzocyclobutene:BCB)과 아크릴(acryl)계 수지(resin)를 포함하는 유기절연물질 그룹 중 선택된 하나로 보호막(155)이 구성된다.
이때, 상기 드레인 전극(134)의 일부에 대응하는 보호막(155)을 제거하여 드레인 콘택홀(CH1)이 형성되고, 상기 드레인 콘택홀(CH1)이 형성된 보호막(155) 상부에 인듐-틴-옥사이드(ITO)와 인듐-징크-옥사이드(IZO)를 포함하는 투명한 도전성 금속 그룹 중 선택된 하나로 화소 영역(P)에 화소 전극(170)이 형성된다.
여기서, 상기 스토리지 배선(150)을 제 1 전극으로 하고, 상기 스토리지 배선(150)과 중첩되는 부분의 화소 전극(170)을 제 2 전극으로 하며, 그 사이에 개재된 게이트 절연막(145)과 보호막(155)을 포함하는 스토리지 온 커먼(storage common) 방식의 스토리지 커패시터(storage capacitor: Cst)가 구성된다.
그러나, 종래의 스토리지 온 커먼 방식의 스토리지 커패시터(Cst)에서는 상기 제 1 전극과 제 2 전극 사이에 개재된 유전체층인 게이트 절연막(145)과 보호막(155)이 연속하여 구성되므로, 전체적인 유전체층의 두께가 크기 때문에 충분한 스토리지 용량을 확보하지 못해 고화질의 액정표시장치에서 신호지연과 같은 문제에 적극적으로 대응하지 못했다.
이에 대한 대응책으로 제 1 전극과 제 2 전극의 면적을 넓혀 스토리지 용량을 증가시키는 방법이 있다.
이하, 이에 대해 첨부한 도면을 참조하여 설명한다.
도 4a와 도 4b는 충분한 스토리지 용량을 갖는 종래의 액정표시장치용 어레이 기판의 단위 화소를 개략적으로 나타낸 각각의 평면도로, 도 2와 동일한 명칭에 대해서는 동일한 도면 번호를 부여하고 중복 설명은 피하도록 한다.
우선, 도 4a에 도시한 바와 같이, 기판(100) 상부에는 게이트 배선(도 2의 120)과 평행하게 스토리지 배선(150)이 구성되고, 이때 상기 게이트 배선과 스토리지 배선(150)은 동일층 동일 물질로 구성된다.
그리고, 상기 스토리지 배선(150)과 중첩되게 화소 전극(170)이 구성된다. 이때, 전술한 구성과 달리 화소 전극(170)의 장변은 스토리지 배선(150)과 평행하게 구성되고, 단변은 데이터 배선(도 2의 130)과 평행하게 구성된다.
따라서, 상기 화소 전극(170)의 장변을 스토리지 배선(150)과 평행하게 구성하면, 스토리지 배선(150)과 화소 전극(170)의 중첩 면적이 넓어져 스토리지 용량을 충분히 확보할 수 있게 된다.
또한, 도 4b에 도시한 바와 같이, 전술한 도 4a 보다 더 큰 스토리지 용량을 확보할 수 있는 구성으로, 스토리지 배선(150)을 화소 전극(170)의 장변을 따라 외곽부로 우회하도록 구성하여 화소 전극(170)과의 중첩 면적을 더욱 확대하는 것을 통해 스토리지 용량을 더욱 확보할 수 있다.
그러나, 전술한 두 구성의 경우 스토리지 배선과 화소 전극 간의 중첩 면적을 크게 확보하여 충분한 스토리지 용량을 확보할 수는 있으나, 스토리지 배선이 불투명 금속으로 형성되기 때문에 개구율은 감소하게 된다.
본 발명은 전술한 문제점을 해결하기 위해 안출된 것으로, 본 발명에서는 스토리지 용량을 충분히 확보하는 동시에 개구율이 개선된 액정표시장치를 제작하는 것을 목적으로 한다.
이를 위해, 본 발명에서는 화소 전극의 장변을 게이트 배선과 평행하게 구성하고, 이와는 수직하게 교차하는 데이터 배선 및 스토리지 배선은 화소 전극의 단변과 평행하게 구성하는 것을 특징으로 한다.
전술한 목적을 달성하기 위한 본 발명에 따른 액정표시장치는 기판과, 상기 기판 상에 일 방향으로 구성된 게이트 배선, 상기 게이트 배선과 수직하게 교차하여 화소 영역을 정의하는 데이터 배선과, 상기 게이트 배선과 데이터 배선이 교차하는 부분에 구성되는 박막트랜지스터와;
상기 박막트랜지스터와 각각 연결되고, 장변은 게이트 배선과 평행하고 단변은 상기 데이터 배선과 평행하게 구성되는 화소 전극과, 상기 데이터 배선과 평행 하게 구성되는 스토리지 배선을 포함하는 것을 특징으로 한다.
이때, 상기 데이터 배선과 스토리지 배선은 동일층 동일 물질로 구성되고, 상기 게이트 배선과 스토리지 배선 사이에는 게이트 절연막이 구성된다.
그리고, 상기 스토리지 배선과 화소 전극 사이에는 보호막이 구성된다. 이때, 상기 스토리지 배선을 제 1 전극으로 하고, 상기 스토리지 배선과 중첩되는 상기 화소 전극의 일부를 제 2 전극으로 하며, 그 사이에 개재된 상기 보호막 만을 유전체층으로 하는 스토리지 커패시터(Cst)가 구성되는 것을 특징으로 한다.
전술한 목적을 달성하기 위한 본 발명에 따른 액정표시장치는 기판과, 상기 기판 상에 제 1 방향으로 구성되는 복수의 게이트 배선과, 상기 게이트 배선과 수직하게 교차하는 제 2 방향으로 구성되는 복수의 데이터 배선과, 상기 게이트 배선과 데이터 배선이 교차되는 부분에 구성되는 복수의 박막트랜지스터와;
상기 박막트랜지스터와 연결되며, 단변은 데이터 배선과 평행하고, 장변은 게이트 배선과 평행하게 구성되는 복수의 화소 전극과, 상기 화소 전극의 단변을 관통하며, 상기 데이터 배선과 평행하게 구성되는 복수의 스토리지 배선을 포함한다.
여기서, 상기 스토리지 배선과 화소 전극 사이에는 보호막를 더욱 포함하며, 상기 스토리지 배선을 제 1 전극으로 하고, 이와 중첩되는 상기 화소 전극을 제 2 전극으로 하며, 그 사이에 개재된 상기 보호막을 유전체층으로 하는 스토리지 커패시터(Cst)가 구성된다.
전술한 목적을 달성하기 위한 본 발명에 따른 액정표시장치용 어레이 기판을 제작하는 방법은 기판을 준비하는 단계와, 상기 기판 상에 일 방향으로 게이트 배선과, 상기 게이트 배선에서 연장된 게이트 전극을 형성하는 단계와, 상기 게이트 전극과 게이트 배선이 형성된 기판 상부에 게이트 절연막을 형성하는 단계와;
상기 게이트 절연막 상부에 반도체층을 형성하는 단계와, 상기 반도체층 상부에 소스 및 드레인 금속층을 증착하고, 이를 패턴하여 데이터 배선과, 소스 및 드레인 전극과, 스토리지 배선을 형성하는 단계와, 상기 데이터 배선, 소스 및 드레인 전극과 스토리지 배선이 형성된 기판 상부에 보호막을 형성하는 단계와;
상기 드레인 전극의 일부분에 대응된 상기 보호막을 제거하여 드레인 콘택홀을 형성하는 단계와, 상기 드레인 콘택홀이 형성된 상기 보호막 상부에 장변은 상기 게이트 배선과 평행하고, 단변은 상기 스토리지 배선과 평행하게 구성되는 화소 전극을 형성하는 단계를 포함하는 것을 특징으로 한다.
이때, 상기 데이터 배선과, 상기 스토리지 배선은 평행하게 이격하여 성된다. 그리고, 상기 스토리지 배선을 제 1 전극으로 하고, 상기 스토리지 배선과 중첩되는 상기 화소 전극의 일부를 제 2 전극으로 하며, 그 사이에 개재된 상기 보호막 만을 유전체층으로 하는 스토리지 커패시터(Cst)가 구성되는 것을 특징으로 한다.
이하, 첨부한 도면을 참조하여 본 발명에 따른 액정표시장치에 대해 설명한다.
도 5는 본 발명에 따른 액정표시장치용 어레이 기판을 나타낸 평면도이고, 도 6은 도 5의 단위 화소를 나타낸 평면도로, 도 5와 도 6을 참조하여 설명한다.
도시한 바와 같이, 기판(300) 상에 제 1 방향으로 다수의 게이트 배선(320)이 각각 평행하게 이격하여 구성되고, 상기 다수의 게이트 배선(320)과 수직하게 교차하는 제 2 방향으로 다수의 데이터 배선(330)이 평행하게 이격하여 구성된다.
이때, 상기 게이트 배선(320)과 데이터 배선(330)이 교차하여 정의되는 영역을 화소 영역(P)이라 한다.
또한, 상기 다수의 데이터 배선(330) 사이에 이들과 평행하게 이격된 스토리지 배선(350)이 구성된다.
상기 각 스토리지 배선(350)의 일 측 끝단에는 상기 스토리지 배선(350)에 전압을 인가하기 위한 스토리지 공통 배선(390)이 구성된다.
그리고, 각 스토리지 배선(350)과 스토리지 공통 배선(390)이 맞닿는 부분에는 정전기 방지회로(380)가 구성된다.
각각의 게이트 배선(320)과 데이터 배선(330)이 교차되는 부분에는 스위치 역할을 하는 박막트랜지스터(T)가 각각 구성되어 있고, 상기 박막트랜지스터(T)와 화소 전극(370)은 일대일 대응된다.
상기 박막트랜지스터(T)는 게이트 전극(325), 소스 및 드레인 전극(332, 334))과 액티브층(340) 및 오믹 콘택층(미도시)을 포함하여 구성된다.
이때, 상기 화소 전극(370)의 장변은 게이트 배선(320)과 평행하게 구성되고, 그 단변은 데이터 배선(330) 및 스토리지 배선(350)과 평행하게 구성된다.
따라서, 본 발명에서는 스토리지 배선(350)을 데이터 배선(330)과 동일층 동일 물질로 형성함으로써, 스토리지 배선(350)과 화소 전극(370) 사이에 개재되는 보호막(미도시) 만을 유전체층으로 활용할 수 있어 고용량의 스토리지 커패시터(Cst)를 제작할 수 있다.
또한, 스토리지 배선(350)이 화소 전극(370)의 단변과 중첩되기 때문에 겹치는 면적이 작아 개구율을 개선할 수 있다.
이하, 첨부한 도면을 참조하여 본 발명에 따른 액정표시장치용 어레이 기판의 제조 방법에 대해 설명한다.
도 7a 내지 도 7c는 도 6의 Ⅶ-Ⅶ선을 따라 절단하여 공정 순서에 따라 도시한 단면도이다.
도 7a에 도시한 바와 같이, 기판(300) 상에 알루미늄(Al), 알루미늄 합금(AlNd) 및 크롬(Cr)과 같은 도전성 금속 그룹 중 선택된 하나로 게이트 금속층(미도시)을 증착하고, 이를 패턴하여 일 방향으로 게이트 배선(도 6의 320)과, 상기 게이트 배선에서 연장된 게이트 전극(325)을 형성한다.
다음으로, 상기 게이트 배선(도 6의 320)과 게이트 전극(325)이 형성된 기판(300) 상부 전면에 질화 실리콘(SiNx) 또는 산화 실리콘(SiO2) 등과 같은 무기 절연물질 그룹 중에서 선택된 하나로 게이트 절연막(345)을 형성한다.
상기 게이트 절연막(345)이 형성된 기판(300) 상부에 순수 비정질 실리콘과 불순물 비정질 실리콘을 연속하여 증착하고, 이를 패턴하여 아일랜드 형상의 액티브층(340)과 오믹 콘택층(341)을 게이트 전극(325)과 중첩되게 형성한다.
도 7b에 도시한 바와 같이, 상기 액티브 및 오믹 콘택층(340, 341)이 형성된 기판(300) 상부 전면에 몰리브덴(Mo), 알루미늄(Al), 알루미늄 합금(AlNd) 및 크롬(Cr)과 같은 도전성 금속 그룹 중 선택된 하나로 소스 및 드레인 금속층(미도시)을 증착하고, 이를 패턴하여 상기 게이트 배선(도 6의 320)과 수직하게 교차하여 화소 영역(P)을 정의하는 데이터 배선(330)과, 상기 데이터 배선(330)에서 연장된 소스 전극(332)과 이와는 이격된 드레인 전극(334)을 형성한다.
이와 동시에, 상기 데이터 배선(330)과는 평행하게 이격된 스토리지 배선(350)을 화소 영역(P)의 중앙부를 관통하도록 구성한다.
다음으로, 상기 소스 및 드레인 전극(332, 334), 데이터 배선(330) 및 스토리지 배선(350)이 형성된 기판(300) 상부 전면에 질화 실리콘(SiNx) 또는 산화 실리콘(SiO2) 등과 같은 무기 절연물질 그룹 중에서 선택된 하나 또는 벤조사이클로부텐(benzocyclobutene:BCB)과 아크릴(acryl)계 수지(resin)를 포함하는 유기절연물질 그룹 중 선택된 하나로 보호막(355)을 형성한다.
도 7c에 도시한 바와 같이, 상기 드레인 전극(334)의 일부에 대응되는 보호막(355)을 제거하여 드레인 콘택홀(CH2)을 형성한다.
다음으로, 상기 드레인 콘택홀(CH2)이 형성된 보호막(355) 상부에 인듐-틴-옥사이드(ITO)와 인듐-징크-옥사이드(IZO)를 포함하는 투명한 도전성 금속 그룹 중 선택된 하나를 증착하고, 이를 패턴하여 화소 영역(P)에 화소 전극(370)을 형성한다.
이때, 상기 화소 전극(370)의 장변은 게이트 배선(320)과 평행하게 구성하 고, 그 단변은 데이터 배선(330) 및 스토리지 배선(350)과 평행하게 구성하게 되면, 화소 전극(370)과 스토리지 배선(350) 간의 중첩 면적이 감소하여 개구율을 개선할 수 있다.
또한, 상기 스토리지 배선(350)을 제 1 전극으로 하고, 상기 스토리지 배선(350)과 중첩되는 화소 전극(370)의 일부를 제 2 전극으로 하며, 그 사이에 개재된 보호막(355) 만을 유전체층으로 하는 스토리지 온 커먼 방식의 스토리지 커패시터(Cst)를 구성할 수 있다.
이상으로, 전술한 공정을 통해 본 발명에 따른 액정표시장치용 어레이 기판을 제작할 수 있다.
따라서, 본 발명에 따른 액정표시장치에서는 스토리지 커패시터의 유전체층으로 보호막 만을 활용하기 때문에, 유전체층의 두께 감소분에 비례하여 스토리지 용량을 충분히 확보할 수 있다.
또한, 스토리지 배선이 화소 전극의 단변과 중첩되어 있기 때문에 개구율을 개선할 수 있다.
그러나, 본 발명은 상기 실시예로 한정되지 않고, 본 발명의 취지를 벗어나지 않는 한도 내에서 다양하게 변경하여 실시할 수 있다.
본 발명에 따른 액정표시장치 및 그 제조방법에서는 데이터 배선과 동일 물질로 스토리지 배선을 형성하여 유전체층의 두께를 감소할 수 있다. 또한, 화소 전 극의 장변은 게이트 배선과 평행하게 구성하고, 그 단변은 스토리지 배선과 평행하게 구성함으로써, 개구율을 감소할 수 있다.
이를 통해, 신호지연 등의 문제를 해결할 수 있어 고화질의 액정표시장치를 제작할 수 있는 효과가 있다.
Claims (10)
- 기판과;상기 기판 상에 일 방향으로 구성된 게이트 배선;상기 게이트 배선과 수직하게 교차하여 화소 영역을 정의하는 데이터 배선과;상기 게이트 배선과 데이터 배선이 교차하는 부분에 구성되는 박막트랜지스터와;상기 박막트랜지스터와 각각 연결되고, 장변은 게이트 배선과 평행하고 단변은 상기 데이터 배선과 평행하게 구성되는 화소 전극과;상기 데이터 배선과 평행하게 구성되는 스토리지 배선을 포함하는 액정표시장치.
- 제 1 항에 있어서,상기 데이터 배선과 스토리지 배선은 동일층 동일 물질로 구성되는 것을 특징으로 하는 액정표시장치.
- 제 1 항에 있어서,상기 게이트 배선과 스토리지 배선 사이에는 게이트 절연막이 구성되는 액정표시장치.
- 제 1 항에 있어서,상기 스토리지 배선과 화소 전극 사이에는 보호막이 구성되는 액정표시장치.
- 제 3 항에 있어서,상기 스토리지 배선을 제 1 전극으로 하고, 상기 스토리지 배선과 중첩되는 상기 화소 전극의 일부를 제 2 전극으로 하며, 그 사이에 개재된 상기 보호막 만을 유전체층으로 하는 스토리지 커패시터(Cst)가 구성되는 액정표시장치.
- 기판을 준비하는 단계와;상기 기판 상에 일 방향으로 게이트 배선과, 상기 게이트 배선에서 연장된 게이트 전극을 형성하는 단계와;상기 게이트 전극과 게이트 배선이 형성된 기판 상부에 게이트 절연막을 형성하는 단계와;상기 게이트 절연막 상부에 반도체층을 형성하는 단계와;상기 반도체층 상부에 소스 및 드레인 금속층을 증착하고, 이를 패턴하여 데이터 배선과, 소스 및 드레인 전극과, 스토리지 배선을 형성하는 단계와;상기 데이터 배선, 소스 및 드레인 전극과 스토리지 배선이 형성된 기판 상부에 보호막을 형성하는 단계와;상기 드레인 전극의 일부분에 대응된 상기 보호막을 제거하여 드레인 콘택홀을 형성하는 단계와;상기 드레인 콘택홀이 형성된 상기 보호막 상부에 장변은 상기 게이트 배선과 평행하고, 단변은 상기 스토리지 배선과 평행하게 구성되는 화소 전극을 형성하는 단계를 포함하는 액정표시장치 제조방법.
- 제 6 항에 있어서,상기 데이터 배선과, 상기 스토리지 배선은 평행하게 이격하여 구성되는 액정표시장치 제조방법.
- 제 6 항에 있어서,상기 스토리지 배선을 제 1 전극으로 하고, 상기 스토리지 배선과 중첩되는 상기 화소 전극의 일부를 제 2 전극으로 하며, 그 사이에 개재된 상기 보호막 만을 유전체층으로 하는 스토리지 커패시터(Cst)가 구성되는 액정표시장치 제조방법.
- 기판과;상기 기판 상에 제 1 방향으로 구성되는 복수의 게이트 배선과;상기 게이트 배선과 수직하게 교차하는 제 2 방향으로 구성되는 복수의 데이터 배선과;상기 게이트 배선과 데이터 배선이 교차되는 부분에 구성되는 복수의 박막트랜지스터와;상기 박막트랜지스터와 연결되며, 단변은 데이터 배선과 평행하고, 장변은 게이트 배선과 평행하게 구성되는 복수의 화소 전극과;상기 화소 전극의 단변을 관통하며, 상기 데이터 배선과 평행하게 구성되는 복수의 스토리지 배선을 포함하는 액정표시장치.
- 제 9 항에 있어서,상기 스토리지 배선과 화소 전극 사이에는 보호막를 더욱 포함하며, 상기 스토리지 배선을 제 1 전극으로 하고, 이와 중첩되는 상기 화소 전극을 제 2 전극으로 하며, 그 사이에 개재된 상기 보호막을 유전체층으로 하는 스토리지 커패시 터(Cst)가 구성되는 액정표시장치.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020060138491A KR101267532B1 (ko) | 2006-12-29 | 2006-12-29 | 스토리지 온 커먼 방식의 액정표시장치 및 그 제조방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020060138491A KR101267532B1 (ko) | 2006-12-29 | 2006-12-29 | 스토리지 온 커먼 방식의 액정표시장치 및 그 제조방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20080062551A true KR20080062551A (ko) | 2008-07-03 |
KR101267532B1 KR101267532B1 (ko) | 2013-05-23 |
Family
ID=39814674
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020060138491A KR101267532B1 (ko) | 2006-12-29 | 2006-12-29 | 스토리지 온 커먼 방식의 액정표시장치 및 그 제조방법 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR101267532B1 (ko) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8587738B2 (en) | 2010-05-28 | 2013-11-19 | Samsung Display Co., Ltd. | Liquid crystal display device and manufacturing method thereof |
-
2006
- 2006-12-29 KR KR1020060138491A patent/KR101267532B1/ko active IP Right Grant
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8587738B2 (en) | 2010-05-28 | 2013-11-19 | Samsung Display Co., Ltd. | Liquid crystal display device and manufacturing method thereof |
Also Published As
Publication number | Publication date |
---|---|
KR101267532B1 (ko) | 2013-05-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101269002B1 (ko) | 횡전계 방식 액정표시장치용 어레이기판과 그 제조방법 | |
US9190423B2 (en) | Array substrate for fringe field switching mode liquid crystal display device and method for fabricating the same | |
US8760595B2 (en) | Array substrate for fringe field switching mode liquid crystal display device and method for fabricating the same | |
KR100911422B1 (ko) | 액정표시장치 및 그 제조방법 | |
US20060132693A1 (en) | Method for fabricating an array substrate for IPS mode liquid crystal display device | |
CN102566172A (zh) | 用于面内切换模式的液晶显示器件的阵列基板及其制作方法 | |
KR100801153B1 (ko) | 횡전계방식 액정표시장치용 어레이기판과 그 제조방법 | |
KR101217661B1 (ko) | 횡전계 방식 액정표시장치용 어레이 기판과 그 제조방법 | |
US8368855B2 (en) | Method of manufacturing a liquid crystal display device comprising an organic film and a reflection electrode having an embossed pattern | |
KR101362960B1 (ko) | 액정표시장치와 그 제조방법 | |
KR101323477B1 (ko) | 액정표시장치 및 그 제조 방법 | |
US20190109155A1 (en) | Array substrate, method of producing the same, and display panel | |
KR20030057230A (ko) | 횡전계 방식 액정표시장치용 어레이기판과 그 제조방법 | |
KR20080048721A (ko) | 횡전계형 액정표시장치용 어레이 기판 | |
KR20080060889A (ko) | 액정표시장치용 어레이 기판 및 그 제조방법 | |
KR100844003B1 (ko) | 횡전계방식 액정표시장치용 어레이기판과 그 제조방법 | |
KR101267532B1 (ko) | 스토리지 온 커먼 방식의 액정표시장치 및 그 제조방법 | |
KR100488338B1 (ko) | 박막트랜지스터 액정표시장치용 어레이기판 및 그의제조방법 | |
KR100863727B1 (ko) | 횡전계 방식 액정표시장치용 어레이기판과 그 제조방법 | |
KR20050123357A (ko) | 횡전계형 액정표시장치용 어레이 기판 및 그 제조 방법 | |
KR101429921B1 (ko) | 액정표시장치 | |
KR100918279B1 (ko) | 액정표시장치용 어레이기판과 그 제조방법 | |
KR20130039223A (ko) | 표시장치 | |
KR101066482B1 (ko) | 횡전계방식 액정표시소자 및 그 제조방법 | |
JP2005215702A (ja) | アクティブマトリクス型液晶表示装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20160428 Year of fee payment: 4 |
|
FPAY | Annual fee payment |
Payment date: 20170413 Year of fee payment: 5 |
|
FPAY | Annual fee payment |
Payment date: 20180416 Year of fee payment: 6 |
|
FPAY | Annual fee payment |
Payment date: 20190417 Year of fee payment: 7 |