KR20080061719A - Method of manufacturing capacitor for semiconductor device and the capacitor using the same - Google Patents

Method of manufacturing capacitor for semiconductor device and the capacitor using the same Download PDF

Info

Publication number
KR20080061719A
KR20080061719A KR1020060136734A KR20060136734A KR20080061719A KR 20080061719 A KR20080061719 A KR 20080061719A KR 1020060136734 A KR1020060136734 A KR 1020060136734A KR 20060136734 A KR20060136734 A KR 20060136734A KR 20080061719 A KR20080061719 A KR 20080061719A
Authority
KR
South Korea
Prior art keywords
capacitor
external electrode
semiconductor device
osp
forming
Prior art date
Application number
KR1020060136734A
Other languages
Korean (ko)
Inventor
황형모
조중찬
최현석
안수용
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020060136734A priority Critical patent/KR20080061719A/en
Publication of KR20080061719A publication Critical patent/KR20080061719A/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G2/00—Details of capacitors not covered by a single one of groups H01G4/00-H01G11/00
    • H01G2/02—Mountings
    • H01G2/06—Mountings specially adapted for mounting on a printed-circuit support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Ceramic Capacitors (AREA)

Abstract

A method of manufacturing a capacitor for a semiconductor device and a capacitor using the same are provided to improve contact between molten solder and external electrodes by forming OSP(Organic Solderability Preservation) coating films on copper electrodes of a laminate of dielectric sheets. A method of manufacturing a capacitor for a semiconductor device includes the steps of: forming a laminate of a plurality of dielectric sheets on which internal electrodes are printed(S20); forming external electrodes on side surfaces of the laminate to be electrically connected to the internal electrodes(S40); and forming OSP coating films on the external electrodes to prevent oxidation of the external electrodes(S50). The external electrode contains copper, and the OSP coating film contains alkylbenzimidazole.

Description

반도체 소자의 커패시터 제조방법 및 이를 이용한 커패시터{METHOD OF MANUFACTURING CAPACITOR FOR SEMICONDUCTOR DEVICE AND THE CAPACITOR USING THE SAME}METHODS OF MANUFACTURING CAPACITOR FOR SEMICONDUCTOR DEVICE AND THE CAPACITOR USING THE SAME

도 1은 본 발명의 일 실시예에 따른 반도체 소자의 커패시터 제조방법을 설명하기 위한 공정 순서도이다.1 is a process flowchart illustrating a capacitor manufacturing method of a semiconductor device according to an embodiment of the present invention.

도 2a 내지 2d는 본 발명의 일 실시예에 따른 반도체 소자의 커패시터 제조방법을 설명하기 위한 단면도들이다.2A through 2D are cross-sectional views illustrating a method of manufacturing a capacitor of a semiconductor device in accordance with an embodiment of the present invention.

도 3은 본 발명의 일 실시예에 따른 반도체 소자의 커패시터의 단면도이다.3 is a cross-sectional view of a capacitor of a semiconductor device according to an embodiment of the present invention.

도 4는 본 발명의 일 실시예에 따른 인쇄 회로 기판에 장착된 반도체 소자의 커패시터의 단면도이다.4 is a cross-sectional view of a capacitor of a semiconductor device mounted on a printed circuit board according to an embodiment of the present invention.

<도면의 주요부분에 대한 부호의 설명><Description of the symbols for the main parts of the drawings>

100 : 유전체 시트 110 : 내부전극100 dielectric sheet 110 internal electrode

120 : 적층물 130 : 외부전극120: laminate 130: external electrode

140 : OSP 코팅막 150 : 솔더 페이스트140: OSP coating film 150: solder paste

160 : 배선 170 : 인쇄 회로 기판160: wiring 170: printed circuit board

본 발명은 반도체 소자의 커패시터 제조방법 및 이를 이용한 커패시터에 관한 것으로 더욱 상세하게는 솔더링 특성이 우수한 반도체 소자의 커패시터 제조방법 및 이를 이용한 커패시터에 관한 것이다.The present invention relates to a capacitor manufacturing method of a semiconductor device and a capacitor using the same, and more particularly, to a capacitor manufacturing method of a semiconductor device having excellent soldering characteristics and a capacitor using the same.

각종 반도체 소자(semiconductor device)들은 여러가지 부품들과 함께 인쇄 회로 기판(PCB:Printed Circuit Board)에 장착되어 전기적으로 연결됨으로써 모듈화된다. 전자산업의 발전과 함께, 반도체 소자의 집적도가 향상되며, 반도체 소자의 모듈은 경량화, 소형화 및 고속화되고 있다. 따라서, 각종 반도체 소자를 비롯한 부품들을 상기 인쇄 회로 기판에 장착하는 조립기술에 대해 연구되고 있다. Various semiconductor devices are modularized by being mounted on a printed circuit board (PCB) and electrically connected together with various components. With the development of the electronics industry, the degree of integration of semiconductor devices is improved, and modules of semiconductor devices are becoming lighter, smaller and faster. Therefore, the assembly technology for mounting components including various semiconductor devices to the printed circuit board has been studied.

인쇄 회로 기판에 장착되는 부품으로 커패시터(capacitor)를 들 수 있다. 상기 커패시터는 내부전극을 포함하는 적층물 및 그 측면의 외부전극을 포함한다. 상기 커패시터는 표면 실장형(SMD:Surface Mounted Device) 칩부품으로써, 상기 인쇄 회로 기판에 땜납으로 고정될 수 있다. 상기 커패시터의 내부전극과 연결되는 외부 전극이 인쇄 회로 기판의 솔더 페이스트 위에 놓인 후, 상기 솔더페이스트를 리플로우시킴으로써 상기 커패시터는 상기 인쇄 회로 기판에 고정된다.A capacitor mounted on a printed circuit board may be a capacitor. The capacitor includes a stack including an inner electrode and an outer electrode on a side thereof. The capacitor is a surface mounted device (SMD) chip component, and may be fixed to the printed circuit board by soldering. After the external electrode connected to the internal electrode of the capacitor is placed on the solder paste of the printed circuit board, the capacitor is fixed to the printed circuit board by reflowing the solder paste.

솔더링(soldering) 특성을 향상시키기 위해, 상기 외부전극은 주석(Sn), 니켈(Ni), 주석(Sn)/납(Pb), 니켈(Ni)/주석(Sn) 또는 니켈(Ni)/주석(Sn)/납(Pb) 등 여러 가지 도금층을 포함할 수 있다. 그러나, 상기 솔더링 특성은 상기 도금층의 특성이 불량하다면 더욱 저하될 수 있다. 예컨대, 니켈/주석을 도금층으로 포함하는 외부전극을 갖는 커패시터를 땜납시, 상기 솔더 페이스트를 리플로우 시킬 때, 솔더가 상기 외부전극을 전체적으로 감싸지 못할 수 있다. 또는, 상기 솔더가 상기 외부전극을 타고 오르지 못하고 상기 인쇄 회로 기판으로 퍼질 수 있다. 뿐만 아니라, 상기 커패시터는 양측의 외부전극이 솔더 페이스트에 의해 고정되어야 함에도 불구하고, 한쪽 외부전극만이 고정되고 다른 외부전극은 들뜨는 현상이 발생될 수도 있다. In order to improve soldering characteristics, the external electrode may include tin (Sn), nickel (Ni), tin (Sn) / lead (Pb), nickel (Ni) / tin (Sn), or nickel (Ni) / tin. Various plating layers, such as (Sn) / lead (Pb), can be included. However, the soldering characteristics may be further lowered if the characteristics of the plating layer are poor. For example, when soldering a capacitor having an external electrode including nickel / tin as a plating layer, when reflowing the solder paste, the solder may not entirely cover the external electrode. Alternatively, the solder may spread to the printed circuit board without climbing up the external electrode. In addition, although the external electrodes on both sides of the capacitor should be fixed by solder paste, only one external electrode may be fixed and the other external electrode may be lifted.

상기 외부전극이 구리인 경우, 고온이 가해지면, 상기 구리가 함유하고 있던 수분이 증기형태로 외부로 배출된다. 이때, 상기 외부전극 표면의 니켈 도금층이 단단하여 상기 증기는 원활히 배출되지 못한다. 따라서, 순간적인 증기의 갑작스런 배출로, 용융된 솔더가 주위로 튀는 현상(spattering)이 발생될 수 있다. 이로 인해, 인쇄 회로 기판의 다른 영역으로 솔더가 잔류하여 조립 불량이 발생될 수 있다. 즉, 후속에 TAB(Tape Automated Bonding) 공정시, 잔류 솔더가 이물질로 작용하여 쇼트되는 형상이 발생될 수 있다. When the external electrode is copper, when high temperature is applied, the moisture contained in the copper is discharged to the outside in the form of steam. At this time, the nickel plating layer on the surface of the external electrode is hard, the vapor is not smoothly discharged. Thus, with the sudden discharge of steam, spattering of molten solder around may occur. This may cause solder to remain in other areas of the printed circuit board, resulting in poor assembly. That is, in a subsequent Tape Automated Bonding (TAB) process, a residual solder may act as a foreign material to cause a short form.

따라서, 상기 문제점을 해결하기 위한 본 발명의 목적은 솔더링 특성이 개선된 반도체 소자의 커패시터 제조방법 및 이를 이용한 커패시터를 제공하는 것이다.Accordingly, an object of the present invention for solving the above problems is to provide a capacitor manufacturing method of a semiconductor device with improved soldering characteristics and a capacitor using the same.

상기 목적을 달성하기 위한 본 발명의 반도체 소자의 커패시터 제조방법은 내부전극이 프린트된 복수개의 유전체 시트를 적층한 적층물을 형성하는 단계, 상기 적층물의 측면에 상기 내부전극과 전기적으로 연결되는 외부전극을 형성하는 단계 및 상기 외부전극표면의 산화를 방지하기 위해 OSP 코팅막을 형성하는 단계를 포함한다.According to another aspect of the present invention, there is provided a method of manufacturing a capacitor of a semiconductor device, the method including: forming a laminate in which a plurality of dielectric sheets printed with internal electrodes are stacked; And forming an OSP coating film to prevent oxidation of the external electrode surface.

일 실시예에 따르면, 상기 외부전극은 구리를 포함하고, 상기 OSP는 알킬벤즈이미다졸(alkylbenzimidazole) 유도체를 포함할 수 있다. 또한, 상기 유전체 시트는 세라믹 시트(ceramic sheet)일 수 있다.According to an embodiment, the external electrode may include copper, and the OSP may include an alkylbenzimidazole derivative. In addition, the dielectric sheet may be a ceramic sheet.

다른 실시예에 따르면, 상기 형성된 적층물을 압착하는 단계 및 상기 적층물을 가열하는 단계를 더 포함할 수 있다.According to another embodiment, the method may further include compressing the formed stack and heating the stack.

또 다른 실시예에 따르면, 상기 외부전극을 회로 기판 배선의 솔더 페이스트에 장착하는 단계 및 상기 솔더 페이스트를 가열하여 상기 외부전극 및 회로 기판 배선을 연결하는 단계를 더 포함할 수 있다.According to another embodiment, the method may further include mounting the external electrode on the solder paste of the circuit board wiring and connecting the external electrode and the circuit board wiring by heating the solder paste.

또한, 상기 목적을 달성하기 위한 본 발명의 반도체 소자의 커패시터는 내부전극이 프린트된 복수개의 유전체시트의 적층물, 상기 적층물의 측면을 덮는 외부전극 및 상기 외부전극에 도포된 OSP 코팅막을 포함한다.In addition, the capacitor of the semiconductor device of the present invention for achieving the above object includes a stack of a plurality of dielectric sheets printed with an internal electrode, an external electrode covering the side of the stack and an OSP coating film applied to the external electrode.

일 실시예에 따르면, 상기 외부전극은 구리를 포함하고, 상기 OSP는 알킬벤즈이미다졸 유도체를 포함할 수 있다. 또한, 상기 유전체시트는 세라믹 시트일 수 있다.According to an embodiment, the external electrode may include copper, and the OSP may include an alkylbenzimidazole derivative. In addition, the dielectric sheet may be a ceramic sheet.

이하, 첨부한 도면들을 참조하여 본 발명의 바람직한 실시예들을 상세히 설명하기로 한다. 그러나, 본 발명은 하기 실시예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 오히려, 여기서 소개되는 실시예는 개시된 내용이 철저하고 완전해질 수 있도록 그리고 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 제공되어지는 것이다. 도면들에 있어서, 층 및 영역들의 두께는 명확성을 기하기 위하여 과장 되어진 것이다. 명세서 전체에 걸쳐서 동일한 참조번호로 표시된 부분들은 동일한 구성요소들을 나타낸다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings. However, the present invention is not limited to the following examples and may be embodied in other forms. Rather, the embodiments introduced herein are provided to ensure that the disclosed subject matter is thorough and complete, and that the spirit of the invention will be fully conveyed to those skilled in the art. In the drawings, the thicknesses of layers and regions are exaggerated for clarity. Portions denoted by like reference numerals denote like elements throughout the specification.

도 1 및 도 2a 내지 2d를 참조하여, 본 발명의 일 실시예에 따른 반도체 소자의 커패시터 형성방법이 설명된다.1 and 2A to 2D, a method of forming a capacitor of a semiconductor device according to an embodiment of the present invention will be described.

도 1 및 2a를 참조하면, 유전체 시트(100)에 내부전극(110)이 인쇄된다(S10). 상기 유전체시트(100)는 세라믹 시트인 것이 바람직하다. 예컨대, 상기 유전체 시트(100)는 세라믹 재질의 플러리를 얇은 막형태로 성형하여 형성될 수 있다. 이때, 상기 내부전극(110)은 상기 유전체 시트(100)의 상면에 인쇄될 수 있다.1 and 2A, an internal electrode 110 is printed on the dielectric sheet 100 (S10). The dielectric sheet 100 is preferably a ceramic sheet. For example, the dielectric sheet 100 may be formed by molding a ceramic foil in a thin film form. In this case, the internal electrode 110 may be printed on the top surface of the dielectric sheet 100.

도 1 및 2b를 참조하면, 상기 내부전극(110)이 인쇄된 유전체 시트(100)가 적층된다(S20). 상기 유전체 시트(100)의 적층회수는 제조하고자 하는 커패시터의 용량에 따라 반복될 수 있다. 상기 내부전극(110)은 일측이 외부에 노출될 수 있도록 상기 유전체 시트(100)에 인쇄된다. 인접하여 적층되는 유전체 시트(100)의 내부전극(110)은 서로 반대 측면이 외부에 노출되도록 상기 유전체 시트(100)에 인쇄된다. 커패시터의 용량이 증가할수록 상기 적층회수를 증가시킨다. 이때, 상기 내부전극이 인쇄된 유전체 시트의 상부 및 하부에 상기 유전체 시트와 동일한 재질을 포함하는 커버시트(미도시)를 더 부착할 수 있다.1 and 2B, the dielectric sheet 100 on which the internal electrode 110 is printed is stacked (S20). The number of laminations of the dielectric sheet 100 may be repeated according to the capacity of the capacitor to be manufactured. The internal electrode 110 is printed on the dielectric sheet 100 so that one side may be exposed to the outside. The internal electrodes 110 of the dielectric sheets 100 stacked adjacent to each other are printed on the dielectric sheets 100 such that opposite sides of the dielectric sheets 100 are exposed to the outside. As the capacitance of the capacitor increases, the number of stacking times increases. In this case, a cover sheet (not shown) including the same material as the dielectric sheet may be further attached to upper and lower portions of the dielectric sheet on which the internal electrodes are printed.

도 1 및 2c를 참조하면, 다층으로 적층된 유전체 시트는 일정온도에서 압착된다(S30). 이때, 상기 유전체 시트는 고온 및 고압에서 유동성을 가지므로, 내부 전극이 형성되지 않은 부분의 유전체시트는 서로 압착되어 내부전극 및 유전체 시트를 포함하는 일체형의 적층물(120)가 형성된다.1 and 2C, the dielectric sheets stacked in multiple layers are pressed at a predetermined temperature (S30). In this case, since the dielectric sheet has fluidity at high temperature and high pressure, the dielectric sheets of the portions where the internal electrodes are not formed are compressed to each other to form an integrated stack 120 including the internal electrodes and the dielectric sheets.

상기 유전체 시트에 복수의 내부전극이 일정간격으로 동시에 인쇄될 수 있고, 상기 유전체 시트가 압착된 적층물를 절단함으로써 효율성을 향상시킬 수 있다.A plurality of internal electrodes may be simultaneously printed on the dielectric sheet at regular intervals, and the efficiency may be improved by cutting the laminate in which the dielectric sheets are compressed.

상기 적층물는 임의의 온도에서 열처리된다.The laminate is heat treated at any temperature.

도 1 및 2d를 참조하면, 상기 유전체 시트들이 적층된 적층물(120)의 상기 내부전극이 노출된 측면에 외부전극이 형성된다(S40). 상기 외부전극은 구리를 포함할 수 있으며 상기 유전체 시트에 인쇄된 내부전극과 전기적으로 연결된다.Referring to FIGS. 1 and 2D, an external electrode is formed on a side of the stack 120 in which the dielectric sheets are stacked to expose the internal electrodes (S40). The external electrode may include copper and is electrically connected to the internal electrode printed on the dielectric sheet.

상기 외부전극의 표면에 산화방지를 위한 보호막으로써 OSP(Organic Solderability Preservative) 코팅막(140)이 형성됨으로써(S50) 커패시터가 제조된다. 상기 OSP 코팅은 우수한 막 특성을 갖는 유기막(organic film)을 형성할 수 있고 처리시간이 짧으며, 작업성이 간편하다.A capacitor is manufactured by forming an organic solderability preservative (OSP) coating film 140 as a protective film for preventing oxidation on the surface of the external electrode (S50). The OSP coating can form an organic film having excellent film properties, short processing time, and easy workability.

예컨대, 구리전극의 OSP 코팅은 상기 OSP가 포함하는 알킬벤즈이미다졸(alkylbenzimidazole) 유도체와 구리의 반응을 통해 구리전극 표면에 유기막을 형성하는 것이다. For example, the OSP coating of the copper electrode is to form an organic film on the surface of the copper electrode through the reaction of the copper with the alkylbenzimidazole derivative included in the OSP.

도 3을 참조하여, 상기 방법에 의해 제조된 커패시터가 설명된다.Referring to Fig. 3, a capacitor manufactured by the method is described.

도 3을 참조하면, 상기 커패시터는 내부전극(110)이 프린트된 유전체 시트(100)가 적층되어 소결된 적층물(120), 상기 적층물(120)의 측면에 부착된 외부전극(130) 및 상기 외부전극(130) 표면의 OSP 코팅막(140)을 포함한다.Referring to FIG. 3, the capacitor includes a laminate 120 in which a dielectric sheet 100 on which an internal electrode 110 is printed is stacked and sintered, an external electrode 130 attached to a side of the laminate 120, and The OSP coating layer 140 on the surface of the external electrode 130 is included.

상기 적층물(120)는 상기 유전체 시트가 압착되면서 그 경계가 없이 내부에 내부전극(110)을 포함하는 일체형이다. 또한, 상기 OSP 코팅막(140)은 상기 외부전극(130)을 완전히 코팅하여 상기 외부전극(130)이 산화되는 것이 방지된다. The laminate 120 is integral with the internal electrode 110 inside the dielectric sheet is compressed without boundary. In addition, the OSP coating layer 140 completely prevents the external electrode 130 from being oxidized by completely coating the external electrode 130.

도 1 및 4를 참조하여, 상기 커패시터를 인쇄 회로 기판(PCB:Printed Circuit Board)에 장착하는 방법이 설명된다.1 and 4, a method of mounting the capacitor on a printed circuit board (PCB) will be described.

도 1 및 4를 참조하면, 상기 방법에 의해 제조된 OSP 코팅막으로 코팅된 외부전극을 갖는 커패시터(180)가 제공된다. 또한, 상기 커패시터(180)가 장착될 인쇄 회로 기판(170)이 제공된다. 인쇄 회로 기판(170)은 도전물질을 포함하는 배선을 포함하고, 상기 배선(160)에 솔더 페이스트(150)가 구비된다.1 and 4, a capacitor 180 having an external electrode coated with the OSP coating film manufactured by the method is provided. In addition, a printed circuit board 170 on which the capacitor 180 is mounted is provided. The printed circuit board 170 includes a wiring including a conductive material, and the solder paste 150 is provided on the wiring 160.

상기 솔더 페이스트(150)는 반도체 부품 및 상기 배선을 전기적으로 연결시키는 것으로써, 상기 솔더 페이스트(150)에 상기 커패시터(180)가 장착된다(S60). 예컨대, 상기 커패시터는 상기 적층물의 양측에 외부전극(130)을 구비하고 양 외부전극(130)이 각각 서로 다른 솔더 페이스트(150)에 놓인다.The solder paste 150 electrically connects the semiconductor component and the wiring to mount the capacitor 180 on the solder paste 150 (S60). For example, the capacitor includes external electrodes 130 on both sides of the stack, and both external electrodes 130 are placed on different solder pastes 150, respectively.

상기 커패시터가 장착된 상기 솔더 페이스트에 열을 제공하여 상기 솔더 페이스트를 리플로우 시킨다(S70). 예컨대, 상기 리플로우는 상기 솔더 페이스트에 약 200℃ 내지 300℃의 온도를 제공함으로써 상기 솔더 페이스트가 용해되는 것이다. 따라서, 상기 솔더 페이스트가 용융되면서 상기 커패시터의 외부전극을 감싼다. 이때, 상기 OSP 코팅막에 의해, 상기 솔더가 외부로 퍼지는 현상 없이 상기 외부전극을 타고 오를 수 있다. The solder paste is reflowed by providing heat to the solder paste on which the capacitor is mounted (S70). For example, the reflow is the melting of the solder paste by providing the solder paste with a temperature of about 200 ° C to 300 ° C. Therefore, the solder paste is melted to surround the external electrode of the capacitor. At this time, by the OSP coating film, the solder can rise up the external electrode without the phenomenon of spreading to the outside.

이후, 상기 용해된 솔더가 응고되면서 상기 커패시터가 상기 인쇄 회로 기판 에 고정된다.The capacitor is then fixed to the printed circuit board as the molten solder solidifies.

예컨대, 상기 외부전극이 구리전극인 경우, 온도가 가해지면, 상기 구리전극이 함유하는 수분이 증기로써 외부로 배출된다. 이때, 상기 OSP 코팅막을 통해 상기 증기가 자연스럽게 배출되므로 상기 솔더가 주위로 튀어나가지 않는다.For example, when the external electrode is a copper electrode, when temperature is applied, moisture contained in the copper electrode is discharged to the outside as steam. At this time, since the steam is naturally discharged through the OSP coating layer, the solder does not protrude around.

상기 알킬벤즈이미다졸(alkylbenzimidazole) 유도체가 구리전극 표면에서 화학 반응하여 형성된 코팅막이 솔더(cream solder)에 함유되어 있는 포스트 플럭스(post flux)에 쉽게 용해된다. 따라서, 용해된 피막성분이 포스트 플럭스의 표면장력을 낮추는 역할을 하기 때문에, 솔더링을 위한 열처리에서 용융된 솔더가 포스트 플럭스와 쉽게 치환되어 탁월한 납땜성을 보인다.The alkylbenzimidazole derivative is chemically reacted on the surface of the copper electrode, and the coating film is easily dissolved in a post flux contained in a cream solder. Therefore, since the dissolved coating component serves to lower the surface tension of the post flux, the molten solder is easily replaced with the post flux in the heat treatment for soldering, thereby showing excellent solderability.

본 발명의 반도체 소자의 커패시터 제조방법 및 이를 이용한 커패시터에 의하면, 내부전극이 인쇄된 유전체 시트의 적층물의 측면에 구비되는 구리전극 표면에 OSP 코팅막을 형성함으로써, 인쇄 회로 기판에 커패시터를 솔더링시 조립불량이 발생되는 것을 방지할 수 있다. 통상적인 외부전극의 도금층으로 니켈등을 사용하는 경우, 도금 특성에 따라, 솔더의 리플로우 과정에서 솔더 및 상기 외부전극 간의 접촉 특성이 불량해질 수 있다. 또는, 상기 솔더 리플로우 과정에서, 용융된 솔더가 주위로 튀는 현상이 발생할 수 있다. 그러나, 상기 구리전극 표면에 상기 OSP 코팅막을 형성함으로써, 용융된 솔더 및 상기 외부전극과의 접촉 특성이 향상될 수 있다. 또한, 상기 리플로우 과정에서 상기 솔더가 튀는 현상이 방지되어 후속 공정에서 쇼트되는 현상이 방지됨으로써 모듈화 공정의 신뢰성이 향상될 수 있다. According to the method of manufacturing a capacitor of a semiconductor device of the present invention and a capacitor using the same, an OSP coating film is formed on a surface of a copper electrode provided on a side of a stack of a dielectric sheet on which an internal electrode is printed, thereby resulting in poor assembly of the capacitor on a printed circuit board This can be prevented from occurring. In the case of using nickel or the like as a plating layer of a conventional external electrode, contact characteristics between the solder and the external electrode may be poor during the reflow of the solder, depending on the plating characteristics. Alternatively, in the solder reflow process, the molten solder may bounce around. However, by forming the OSP coating layer on the surface of the copper electrode, contact characteristics between the molten solder and the external electrode may be improved. In addition, the solder splashing during the reflow process is prevented to prevent the short circuit in a subsequent process, thereby improving the reliability of the modularization process.

Claims (8)

내부전극이 프린트된 복수개의 유전체 시트를 적층한 적층물을 형성하는 단계;Forming a laminate in which a plurality of dielectric sheets printed with internal electrodes are stacked; 상기 적층물의 측면에 상기 내부전극과 전기적으로 연결되는 외부전극을 형성하는 단계; 및Forming an external electrode electrically connected to the internal electrode on a side of the stack; And 상기 외부전극표면의 산화를 방지하기 위해 OSP 코팅막을 형성하는 단계를 포함하는 반도체 소자의 커패시터 제조방법.Forming an OSP coating film to prevent oxidation of the external electrode surface. 제 1 항에 있어서,The method of claim 1, 상기 외부전극은 구리를 포함하고 상기 OSP는 알킬벤즈이미다졸 유도체를 포함하는 것을 특징으로 하는 반도체 소자의 커패시터 제조방법.The external electrode includes copper and the OSP comprises an alkylbenzimidazole derivative. 제 2 항에 있어서,The method of claim 2, 상기 유전체 시트는 세라믹 시트(ceramic sheet)인 것을 특징으로 하는 반도체 소자의 커패시터 제조방법.The dielectric sheet is a ceramic sheet (ceramic sheet), characterized in that the capacitor manufacturing method of the semiconductor device. 제 3 항에 있어서, The method of claim 3, wherein 상기 적층물을 압착하는 단계; 및Pressing the laminate; And 상기 적층물을 가열하는 단계를 더 포함하는 것을 특징으로 하는 반도체 소 자의 커패시터 제조방법.The method of claim 1 further comprising the step of heating the stack. 제 1 항 내지 4 항 중 어느 한 항에 있어서,The method according to any one of claims 1 to 4, 상기 외부전극을 회로 기판 배선의 솔더 페이스트에 장착하는 단계; 및Mounting the external electrode on a solder paste of a circuit board wiring; And 상기 솔더 페이스트를 가열하여 상기 외부전극 및 회로 기판 배선을 연결하는 단계를 더 포함하는 반도체 소자의 커패시터 제조방법.And heating the solder paste to connect the external electrode and the circuit board wiring. 내부전극이 프린트된 복수개의 유전체시트의 적층물;A stack of a plurality of dielectric sheets printed with internal electrodes; 상기 적층물의 측면을 덮는 외부전극; 및An external electrode covering the side of the stack; And 상기 외부전극에 도포된 OSP 코팅막을 포함하는 반도체 소자의 커패시터.Capacitor of a semiconductor device comprising an OSP coating film applied to the external electrode. 제 6 항에 있어서,The method of claim 6, 상기 외부전극은 구리를 포함하고, 상기 OSP는 알킬벤즈이미다졸 유도체를 포함하는 것을 특징으로 하는 반도체 소자의 커패시터.The external electrode includes copper, and the OSP includes an alkylbenzimidazole derivative. 제 7 항에 있어서,The method of claim 7, wherein 상기 유전체시트는 세라믹 시트인 것을 특징으로 하는 반도체 소자의 커패시터.The dielectric sheet is a capacitor of a semiconductor device, characterized in that the ceramic sheet.
KR1020060136734A 2006-12-28 2006-12-28 Method of manufacturing capacitor for semiconductor device and the capacitor using the same KR20080061719A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060136734A KR20080061719A (en) 2006-12-28 2006-12-28 Method of manufacturing capacitor for semiconductor device and the capacitor using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060136734A KR20080061719A (en) 2006-12-28 2006-12-28 Method of manufacturing capacitor for semiconductor device and the capacitor using the same

Publications (1)

Publication Number Publication Date
KR20080061719A true KR20080061719A (en) 2008-07-03

Family

ID=39813939

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060136734A KR20080061719A (en) 2006-12-28 2006-12-28 Method of manufacturing capacitor for semiconductor device and the capacitor using the same

Country Status (1)

Country Link
KR (1) KR20080061719A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101758338B (en) * 2009-12-23 2012-02-29 长沙理工大学 Low-temperature solubilizer of organic solderability preservative and application method thereof
KR20140107422A (en) * 2012-03-05 2014-09-04 가부시키가이샤 무라타 세이사쿠쇼 Electronic component and method for forming junction structure between electronic component and object to be joined

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101758338B (en) * 2009-12-23 2012-02-29 长沙理工大学 Low-temperature solubilizer of organic solderability preservative and application method thereof
KR20140107422A (en) * 2012-03-05 2014-09-04 가부시키가이샤 무라타 세이사쿠쇼 Electronic component and method for forming junction structure between electronic component and object to be joined
US9691546B2 (en) 2012-03-05 2017-06-27 Murata Manufacturing Co., Ltd. Electronic part and method for forming joint structure of electronic part and joining object

Similar Documents

Publication Publication Date Title
US8331101B2 (en) Chip component mounted wiring board
JP2010199171A5 (en) Chip components and wiring boards
US9508677B2 (en) Chip package assembly and manufacturing method thereof
US9374903B2 (en) Multilayer printed wiring board for mounting semiconductor element
US9439288B2 (en) Mounting structure of chip component and electronic module using the same
KR20150135046A (en) Package board, method for manufacturing the same and package on packaage having the thereof
US7320902B2 (en) Electronic device and method of manufacturing the same, chip carrier, circuit board, and electronic instrument
US20080290528A1 (en) Semiconductor package substrate having electrical connecting pads
US20130050957A1 (en) Electronic component incorporating board and composite module
JP5397012B2 (en) Component built-in wiring board, method of manufacturing component built-in wiring board
KR20080061719A (en) Method of manufacturing capacitor for semiconductor device and the capacitor using the same
US11270982B2 (en) Method of manufacturing power semiconductor device and power semiconductor device
WO2021115377A1 (en) Packaging method, packaging structure and packaging module
TW201431448A (en) Structure of circuit board embedded with a electronic element and method for manufacturing the same
JP2011061179A (en) Printed circuit board and method for manufacturing the same
JP2010258335A (en) Component built-in wiring board and method of manufacturing the same
KR101364538B1 (en) Method for mounting electronic components of at least two types and apparatus for performing the method
CN104124180A (en) Manufacturing method of chip packaging structure
WO2023053412A1 (en) Substrate having lands for soldering
JP2010287642A (en) Chip-type solid electrolytic capacitor and method of manufacturing therefor
JP5817893B1 (en) Component mounting wiring board and manufacturing method thereof
KR101088808B1 (en) Chip embedded printed circuit board and manufacturing method thereof
JP2006005112A (en) Semiconductor device and circuit board used therefor
JP2014179518A (en) Multilayer wiring board and component mounting multilayer wiring board
JP2022122467A (en) printed wiring board

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination