KR20080060846A - 씨모스 이미지 센서 및 그 제조방법 - Google Patents
씨모스 이미지 센서 및 그 제조방법 Download PDFInfo
- Publication number
- KR20080060846A KR20080060846A KR1020060135432A KR20060135432A KR20080060846A KR 20080060846 A KR20080060846 A KR 20080060846A KR 1020060135432 A KR1020060135432 A KR 1020060135432A KR 20060135432 A KR20060135432 A KR 20060135432A KR 20080060846 A KR20080060846 A KR 20080060846A
- Authority
- KR
- South Korea
- Prior art keywords
- gate electrode
- region
- semiconductor substrate
- image sensor
- gate
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims description 20
- 239000004065 semiconductor Substances 0.000 claims abstract description 38
- 239000000758 substrate Substances 0.000 claims abstract description 36
- 238000009792 diffusion process Methods 0.000 claims abstract description 19
- 238000007667 floating Methods 0.000 claims abstract description 11
- 238000004519 manufacturing process Methods 0.000 claims abstract description 11
- 230000008569 process Effects 0.000 claims description 12
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 4
- 238000005530 etching Methods 0.000 claims description 3
- 229920005591 polysilicon Polymers 0.000 claims description 3
- 230000008021 deposition Effects 0.000 claims description 2
- 230000009977 dual effect Effects 0.000 claims description 2
- 238000009413 insulation Methods 0.000 abstract 2
- 230000000295 complement effect Effects 0.000 abstract 1
- 229910044991 metal oxide Inorganic materials 0.000 abstract 1
- 150000004706 metal oxides Chemical class 0.000 abstract 1
- 238000005036 potential barrier Methods 0.000 abstract 1
- 238000002955 isolation Methods 0.000 description 15
- 238000012546 transfer Methods 0.000 description 9
- 229920002120 photoresistant polymer Polymers 0.000 description 8
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 6
- 230000004888 barrier function Effects 0.000 description 5
- 239000012535 impurity Substances 0.000 description 5
- 150000002500 ions Chemical class 0.000 description 4
- 150000004767 nitrides Chemical class 0.000 description 4
- 230000008901 benefit Effects 0.000 description 3
- 238000011161 development Methods 0.000 description 3
- 238000012545 processing Methods 0.000 description 3
- 230000008878 coupling Effects 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
- H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
- H01L27/14614—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor having a special gate structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
- H01L27/14689—MOS based technologies
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Solid State Image Pick-Up Elements (AREA)
Abstract
본 발명은 씨모스 이미지 센서에 관한 것으로, 특히 이미지 센서의 동작 특성을 향상시키도록 한 씨모스 이미지 센서 및 그 제조방법에 관한 것이다.
본 발명에 따른 씨모스 이미지 센서는 반도체 기판상의 일정영역에 게이트 절연막을 개재하여 형성되고 일측 하부 모서리가 상기 게이트 절연막의 일측까지 연장되어 형성되는 게이트 전극; 상기 게이트 전극 일측의 반도체 기판 표면내에 형성되는 포토다이오드 영역; 및 상기 게이트 전극 타측의 반도체 기판 표면내에 형성되는 플로팅 확산 영역이 포함되어 구성되는 것을 특징으로 한다.
이미지 센서, 포토다이오드, 플로팅 확산 영역, 트랜스퍼
Description
도 1은 일반적인 4T형 CMOS 이미지 센서의 등가 회로도
도 2는 일반적인 4T형 CMOS 이미지 센서의 단위화소를 나타낸 레이아웃
도 3은 종래 기술에 의한 씨모스 이미지 센서를 나타낸 단면도
도 4는 본 발명에 의한 씨모스 이미지 센서를 나타낸 단면도
도 5a 내지 도 5f는 본 발명에 의한 CMOS 이미지 센서의 제조방법을 나타낸 개략적인 공정단면도
본 발명은 씨모스 이미지 센서에 관한 것으로, 특히 이미지 센서의 동작 특성을 향상시키도록 한 씨모스 이미지 센서 및 그 제조방법에 관한 것이다.
일반적으로, 이미지 센서(Image sensor)는 광학적 영상(optical image)을 전기적 신호로 변환시키는 반도체 소자로써, 크게, 전하 결합 소자(charge coupled device: CCD)와 씨모스 이미지 센서(Image Sensor)로 구분된다.
상기 전하 결합 소자(charge coupled device: CCD)는 빛의 신호를 전기적 신 호로 변환하는 복수개의 포토다이오드(Photo diode; PD)가 매트릭스 형태로 배열되고, 상기 매트릭스 형태로 배열된 각 수직 방향의 포토다이오드 사이에 형성되어 상기 각 포토다이오드에서 생성된 전하를 수직방향으로 전송하는 복수개의 수직 방향 전하 전송 영역(Vertical charge coupled device; VCCD)과, 상기 각 수직 방향 전하 전송 영역에 의해 전송된 전하를 수평방향으로 전송하는 수평방향 전하전송영역(Horizontal charge coupled device; HCCD) 및 상기 수평방향으로 전송된 전하를 센싱하여 전기적인 신호를 출력하는 센스 증폭기(Sense Amplifier)를 구비하여 구성된 것이다.
그러나, 이와 같은 CCD는 구동 방식이 복잡하고, 전력 소비가 클 뿐만 아니라, 다단계의 포토 공정이 요구되므로 제조 공정이 복잡한 단점을 갖고 있다.
또한, 상기 전하 결합 소자는 제어회로, 신호처리회로, 아날로그/디지털 변환회로(A/D converter) 등을 전하 결합 소자 칩에 집적시키기가 어려워 제품의 소형화가 곤란한 단점을 갖는다.
최근에는 상기 전하 결합 소자의 단점을 극복하기 위한 차세대 이미지 센서로서 씨모스 이미지 센서가 주목을 받고 있다.
상기 씨모스 이미지 센서는 제어회로 및 신호처리회로 등을 주변회로로 사용하는 씨모스 기술을 이용하여 단위 화소의 수량에 해당하는 모스 트랜지스터들을 반도체 기판에 형성함으로써 상기 모스 트랜지스터들에 의해 각 단위 화소의 출력을 순차적으로 검출하는 스위칭 방식을 채용한 소자이다.
즉, 상기 씨모스 이미지 센서는 단위 화소 내에 포토다이오드와 모스 트랜지 스터를 형성시킴으로써 스위칭 방식으로 각 단위 화소의 전기적 신호를 순차적으로 검출하여 영상을 구현한다.
상기 씨모스 이미지 센서는 씨모스 제조 기술을 이용하므로 비교적 적은 전력 소모, 비교적 적은 포토공정 스텝 수에 따른 단순한 제조공정 등과 같은 장점을 갖는다.
또한, 상기 씨모스 이미지 센서는 제어회로, 신호처리회로, 아날로그/디지털 변환회로 등을 씨모스 이미지 센서 칩에 집적시킬 수가 있으므로 제품의 소형화가 용이하다는 장점을 갖고 있다.
따라서, 상기 씨모스 이미지 센서는 현재 디지털 정지 카메라(digital still camera), 디지털 비디오 카메라 등과 같은 다양한 응용 부분에 널리 사용되고 있다.
한편, CMOS 이미지 센서는 트랜지스터의 개수에 따라 3T형, 4T형, 5T형 등으로 구분된다. 3T형은 1개의 포토다이오드와 3개의트랜지스터로 구성되며, 4T형은 1개의 포토다이오드와 4개의 트랜지스터로 구성된다.
여기서, 상기 4T형 CMOS 이미지 센서의 단위화소에 대한 레이아웃(lay-out)을 살펴보면 다음과 같다.
여기서, 상기 4T형 CMOS 이미지 센서의 단위화소에 대한 레이아웃(lay-out)을 살펴보면 다음과 같다.
도 1은 일반적인 4T형 CMOS 이미지 센서의 등가 회로도이고, 도 2는 일반적인 4T형 CMOS 이미지 센서의 단위화소를 나타낸 레이아웃이다.
도 1에 도시된 바와 같이, 씨모스 이미지 센서의 단위 화소(100)는 광전 변환부로서의 포토 다이오드(photo diode)(10)와, 4개의 트랜지스터들을 포함하여 구성된다.
여기서, 상기 4개의 트랜지스터들의 각각은 트랜스퍼 트랜지스터(20), 리셋 트랜지스터(30), 드라이브 트랜지스터(40) 및 셀렉트 트랜지스터(50)이다. 그리고, 상기 각 단위 화소(100)의 출력단(OUT)에는 로드 트랜지스터(60)가 전기적으로 연결된다.
여기서, 미설명 부호 FD는 플로팅 확산 영역이고, Tx는 트랜스퍼 트랜지스터(20)의 게이트 전압이고, Rx는 리셋 트랜지스터(30)의 게이트 전압이고, Dx는 드라이브 트랜지스터(40)의 게이트 전압이고, Sx는 셀렉트 트랜지스터(50)의 게이트 전압이다.
일반적인 4T형 CMOS 이미지 센서의 단위화소는, 도 2에 도시한 바와 같이, 액티브 영역이 정의되어 상기 액티브 영역을 제외한 부분에 소자 분리막이 형성된다. 상기 액티브 영역 중 폭이 넓은 부분에 1개의 포토다이오드(PD)가 형성되고, 상기 나머지 부분의 액티브 영역에 각각 오버랩되는 4개의 트랜지스터의 게이트 전극(23, 33, 43, 53)이 형성된다.
즉, 상기 게이트 전극(23)에 의해 트랜스퍼 트랜지스터(20)가 형성되고, 상기 게이트 전극(33)에 의해 리셋 트랜지스터(30)가 형성되고, 상기 게이트 전극(43)에 의해 드라이브 트랜지스터(40)가 형성되며, 상기 게이트 전극(53)에 의해 셀렉트 트랜지스터(50)가 형성된다.
여기서, 상기 각 트랜지스터의 액티브 영역에는 각 게이트 전극(23, 33, 43, 53) 하측부를 제외한 부분에 불순물 이온이 주입되어 각 트랜지스터의 소오스/드레인 영역(S/D)이 형성된다.
도 3은 종래 기술에 의한 씨모스 이미지 센서를 나타낸 단면도이다.
도 3에 도시한 바와 같이, 포토다이오드 영역과 트랜지스터 영역으로 이루어진 액티브 영역과 소자 분리 영역으로 정의된 p++형 도전형 반도체 기판(61)에 형성되는 p-형 에피층(62)과, 상기 반도체 기판(61)의 액티브 영역을 정의하기 위해 소자 분리 영역에 형성되는 소자 격리막(63)과, 상기 반도체 기판(61)의 액티브 영역에 게이트 절연막(64)을 개재하여 형성되는 게이트 전극(65)과, 상기 게이트 전극(65) 일측의 포토다이오드 영역에 형성되는 n-형 확산 영역(67)과, 상기 게이트 전극(65)의 양측면에 형성되는 절연막 측벽(68)과, 상기 게이트 전극(65) 타측의 트랜지스터 영역에 형성되는 n+형 확산 영역(플로팅 확산 영역)(69)과, 상기 n-형 확산 영역(67)이 형성된 반도체 기판(61)의 표면내에 형성되는 P0형 확산 영역(72)을 포함하여 구성되어 있다.
그러나 상기와 같은 종래 기술에 의한 씨모스 이미지 센서에 있어서 다음과 같은 문제점이 있었다.
즉, 포토다이오드 계면에서의 디펙트(defect)들에 트랩(trap)된 전자들 때문에 발생할 수 있는 노이즈(noise)들을 방지하기 위해 계면에 p-타입 도펀트를 주입 하는데 이는 트랜스퍼 트랜지스터의 채널 근처에서는 베리어(barrier)를 형성시켜 포토다이오드 내의 광전현상에 의해 나온 전자들이 넘어가는데 어려움을 준다.
본 발명은 트랜스퍼 트랜지스터의 게이트 일측 하부 모서리를 뾰족하게 형성함으로써 노이즈를 방지하여 이미지 센서의 특성을 향상시키도록 한 씨모스 이미지 센서 및 그 제조방법을 제공하는데 그 목적이 있다.
본 발명에 따른 씨모스 이미지 센서는 반도체 기판상의 일정영역에 게이트 절연막을 개재하여 형성되고 일측 하부 모서리가 상기 게이트 절연막의 일측까지 연장되어 형성되는 게이트 전극; 상기 게이트 전극 일측의 반도체 기판 표면내에 형성되는 포토다이오드 영역; 및 상기 게이트 전극 타측의 반도체 기판 표면내에 형성되는 플로팅 확산 영역이 포함되어 구성되는 것을 특징으로 한다.
본 발명에 따른 씨모스 이미지 센서의 제조방법은 반도체 기판상의 일정영역에 게이트 절연막을 개재하고 일측 하부 모서리가 상기 게이트 절연막의 일측까지 연장되도록 게이트 전극을 형성하는 단계; 상기 게이트 전극 일측의 반도체 기판 표면내에 포토다이오드 영역을 형성하는 단계; 및 상기 게이트 전극 타측의 반도체 기판 표면내에 플로팅 확산 영역을 형성하는 단계가 포함되어 구성되는 것을 특징으로 한다.
이하, 첨부된 도면을 참고하여 본 발명에 의한 씨모스 이미지 센서 및 그 제조방법을 보다 상세히 설명하면 다음과 같다.
도 4는 본 발명에 의한 CMOS 이미지 센서를 나타낸 단면도이다.
도 4에 도시한 바와 같이, p++형 도전형 반도체 기판(101)에 형성되는 p-형 에피층(102)과, 상기 반도체 기판(101)의 액티브 영역을 정의하기 위해 소자 분리 영역에 형성되는 소자 격리막(103)과, 상기 반도체 기판(101)의 액티브 영역에 게이트 절연막(104)을 개재하고 형성되고 일측 하부 모서리가 상기 게이트 절연막(104)의 일측면까지 연장되도록 형성되는 게이트 전극(105)과, 상기 게이트 전극(105) 일측의 반도체 기판(101) 표면내에 형성되는 포토다이오드 영역(107)과, 상기 게이트 전극(105)의 일측면에 형성되는 절연막 측벽(108)과, 상기 게이트 전극(105) 타측의 트랜지스터 영역에 형성되는 플로팅 확산 영역(110)과, 상기 포토다이오드 영역(107)이 형성된 반도체 기판(101)의 표면내에 형성되는 P0형 확산 영역(112)을 포함하여 구성되어 있다.
도 5a 내지 도 5f는 본 발명에 의한 CMOS 이미지 센서의 제조방법을 나타낸 개략적인 공정 단면도이다.
도 5a에 도시한 바와 같이, 고농도 P++형 반도체 기판(101)에 에피택셜(epitaxial) 공정을 실시하여 저농도 P-형 에피층(102)을 형성한다.
이어, 상기 반도체 기판(101)을 액티브 영역과 소자 분리 영역을 정의하고, STI 공정을 이용하여 상기 소자 분리 영역에 소자 분리막(103)을 형성한다.
여기서, 도면에는 도시하지 않았지만 상기 소자 격리막(103)을 형성하는 방 법을 설명하면 다음과 같다.
먼저, 반도체 기판위에 패드 산화막(pad oxide), 패드 질화막(pad nitride) 및 TEOS(Tetra Ethyl Ortho Silicate) 산화막을 차례로 형성하고, 상기 TEOS 산화막위에 감광막을 형성한다.
이어, 액티브 영역과 소자 분리 영역을 정의하는 마스크를 이용하여 상기 감광막을 노광하고 현상하여 상기 감광막을 패터닝한다. 이때, 상기 소자 분리 영역의 감광막이 제거한다.
그리고 상기 패터닝된 감광막을 마스크로 이용하여 상기 소자 분리 영역의 패드 산화막, 패드 질화막 및 TEOS 산화막을 선택적으로 제거한다.
이어, 상기 패터닝된 패드 산화막, 패드 질화막 및 TEOS 산화막을 마스크로 이용하여 상기 소자 분리 영역의 상기 반도체 기판을 소정 깊이로 식각하여 트렌치를 형성한다. 그리고, 상기 감광막을 모두 제거한다.
이어, 상기 트렌치의 내부에 절연 물질을 매립하여 상기 트렌치의 내부에 소자 격리막(103)을 형성한다. 이어, 상기 패드 산화막, 패드 질화막 및 TEOS 산화막을 제거한다.
도 5b에 도시한 바와 같이, 상기 소자 분리막(103)이 형성된 에피층(102) 전면에 게이트 절연막(104)을 형성하고, 포토 및 식각 공정을 통해 상기 포토다이오드 영역(107)상의 게이트 절연막(104)을 선택적으로 제거한다.
여기서, 상기 게이트 절연막(104)을 선택적으로 제거하고, 상기 게이트 절연막(104)보다 얇은 게이트 절연막을 포토다이오드 영역(104) 상부에 형성한다.
여기서, 상기 게이트 절연막(104)은 열산화 공정에 의해 형성하거나 CVD법으로 형성할 수도 있다.
이어, 상기 게이트 절연막(104)을 포함한 반도체 기판(101)의 전면에 도전층(예를들면, 고농도 다결정 실리콘층)을 형성한다.
그리고 상기 도전층을 선택적으로 제거하여 일측면의 끝단이 게이트 절연막(104)의 일측면까지 연장되도록 게이트 절연막(104)상에 게이트 전극(105)을 형성한다.
여기서, 상기 게이트 전극(105)은 트랜스퍼 트랜지스터이다.
한편, 본 발명에서 트랜스퍼 트랜지스터의 게이트 전극(105)의 일측 끝부분을 뾰족하게 형성하는 것은 듀얼 게이트 산화막을 형성할 때 포토다이오드 영역(107)으로부터 뾰족하게 남은 폴리 실리콘막 지점까지를 얇게 형성하여 폴리 실리콘막의 증착 및 식각 공정을 통해 형성한다.
도 5c에 도시한 바와 같이, 상기 게이트 전극(105)을 포함한 반도체 기판(101)의 전면에 제 1 감광막(106)을 도포하고, 노광 및 현상 공정으로 상기 제 1 감광막(106)을 선택적으로 패터닝하여 포토다이오드 영역을 정의한다.
그리고 상기 패터닝된 제 1 감광막(106)을 마스크로 이용하여 상기 에피층(102)에 저농도 제 2 도전형(n-형) 불순물 이온을 주입하여 포토다이오드 영역(107)을 형성한다.
도 5d에 도시한 바와 같이, 상기 제 1 감광막(106)을 제거하고, 상기 게이트 전극(105)을 포함한 반도체 기판(101)의 전면에 절연막을 형성하고, 상기 게이트 전극(105) 일측의 포토다이오드 영역(107)에 형성된 절연막을 선택적으로 제거한다.
이어서, 상기 잔류하는 절연막의 전면에 에치백 공정을 실시하여 상기 게이트 전극(105)의 일측면에 절연막 측벽(108)을 형성한다.
이어서, 상기 게이트 전극(105)을 포함한 반도체 기판(101) 전면에 제 2 감광막(109)을 도포하고, 노광 및 현상 공정으로 상기 제 2 감광막(109)을 패터닝하여 플로팅 확산 영역을 정의한다.
그리고 상기 패터닝된 제 2 감광막(109)을 마스크로 이용하여 고농도 제 2 도전형(n+형) 불순물 이온을 주입하여 상기 에피층(102)의 표면내에 플로팅 확산 영역(110)을 형성한다.
도 5e에 도시한 바와 같이, 상기 제 2 감광막(109)을 제거하고, 상기 반도체 기판(101)의 전면에 제 3 감광막(111)을 도포한 후, 노광 및 현상 공정으로 각 포토다이오드 영역(107)이 노출되도록 패터닝한다.
이어, 상기 패터닝된 제 3 감광막(111)을 마스크로 이용하여 상기 포토다이오드 영역(107)이 형성된 에피층(102)에 제 1 도전형(p0형) 불순물 이온을 주입하여 상기 에피층(102)의 표면내에 p0형 확산 영역(112)을 형성한다.
도 5f에 도시한 바와 같이, 상기 제 3 감광막(111)을 제거하고, 상기 반도체 기판(101)에 열처리 공정을 실시하여 각 불순물 확산영역을 확산시킨다.
본 발명의 CMOS 이미지 센서는 채널 입구 부분에서의 게이트 모양을 뾰족하게 형성함으로써 그 부분으로 전계가 좀더 가해지게 해서 게이트 온(gate on)될 때는 입구부분에서의 역바이어스가 기존보다 더 크게 걸려 공핍되는 부분이 증가하여 잘 넘어갈 수 있게 만들되 게이트 오프(gate off)일 때는 베리어가 그대로 형성되어 있어 노이즈를 일으킬 수 있는 전자들이 차단할 수 있다.
이상에서 설명한 본 발명은 상술한 실시예 및 첨부된 도면에 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
이상에서 상세히 설명한 바와 같은 본 발명에 따른 씨모스 이미지 센서 및 그 제조방법은 다음과 같은 효과가 있다.
즉, 트랜스퍼 트랜지스터의 게이트 전극 일측면의 하측면을 하부로 돌출되게 형성함으로서 뾰족한 부분에서 전계가 강하게 걸리는 현상을 이용하여 채널 입구의 베리어의 자동 개폐(게이트 온 : 공핍 영역을 증가시켜 베리어를 낮춘다)하여 노이즈를 방지하여 이미지 센서의 동작 특성을 향상시킬 수 있다.
Claims (4)
- 반도체 기판상의 일정영역에 게이트 절연막을 개재하여 형성되고 일측 하부 모서리가 상기 게이트 절연막의 일측까지 연장되어 형성되는 게이트 전극;상기 게이트 전극 일측의 반도체 기판 표면내에 형성되는 포토다이오드 영역; 및상기 게이트 전극 타측의 반도체 기판 표면내에 형성되는 플로팅 확산 영역이 포함되어 구성되는 것을 특징으로 하는 씨모스 이미지 센서.
- 제 1항에 있어서,상기 게이트 전극 중 상기 포토다이오드 영역쪽의 게이트 전극 하측 모서리가 연장되는 것을 특징으로 하는 씨모스 이미지 센서.
- 반도체 기판상의 일정영역에 게이트 절연막을 개재하고 일측 하부 모서리가 상기 게이트 절연막의 일측까지 연장되도록 게이트 전극을 형성하는 단계;상기 게이트 전극 일측의 반도체 기판 표면내에 포토다이오드 영역을 형성하는 단계; 및상기 게이트 전극 타측의 반도체 기판 표면내에 플로팅 확산 영역을 형성하는 단계가 포함되어 구성되는 것을 특징으로 하는 씨모스 이미지 센서의 제조방법.
- 제 3항에 있어서,상기 게이트 전극은 상기 게이트 절연막을 듀얼 게이트 산화막으로 형성할 때 상기 포토다이오드 영역으로부터 뾰족하게 남은 폴리 실리콘막 지점까지를 얇게 형성하여 폴리 실리콘막의 증착 및 식각 공정을 통해 형성하는 것을 특징으로 하는 씨모스 이미지 센서의 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020060135432A KR20080060846A (ko) | 2006-12-27 | 2006-12-27 | 씨모스 이미지 센서 및 그 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020060135432A KR20080060846A (ko) | 2006-12-27 | 2006-12-27 | 씨모스 이미지 센서 및 그 제조방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20080060846A true KR20080060846A (ko) | 2008-07-02 |
Family
ID=39813325
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020060135432A KR20080060846A (ko) | 2006-12-27 | 2006-12-27 | 씨모스 이미지 센서 및 그 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20080060846A (ko) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100293718B1 (ko) * | 1998-12-22 | 2001-07-12 | 박종섭 | 개선된 이미지센서 제조방법 |
| KR100390836B1 (ko) * | 2000-12-30 | 2003-07-10 | 주식회사 하이닉스반도체 | 포토다이오드의 용량을 증가시키면서 전하운송을 향상시킬수 있는 이미지 센서 제조 방법 |
| KR20040003988A (ko) * | 2002-07-05 | 2004-01-13 | 주식회사 하이닉스반도체 | 이미지센서 및 그 제조방법 |
-
2006
- 2006-12-27 KR KR1020060135432A patent/KR20080060846A/ko not_active Application Discontinuation
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100293718B1 (ko) * | 1998-12-22 | 2001-07-12 | 박종섭 | 개선된 이미지센서 제조방법 |
| KR100390836B1 (ko) * | 2000-12-30 | 2003-07-10 | 주식회사 하이닉스반도체 | 포토다이오드의 용량을 증가시키면서 전하운송을 향상시킬수 있는 이미지 센서 제조 방법 |
| KR20040003988A (ko) * | 2002-07-05 | 2004-01-13 | 주식회사 하이닉스반도체 | 이미지센서 및 그 제조방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100778856B1 (ko) | 씨모스 이미지 센서의 제조방법 | |
| KR100672729B1 (ko) | 씨모스 이미지 센서의 제조방법 | |
| KR100752185B1 (ko) | 씨모스 이미지 센서 및 그 제조방법 | |
| KR100720534B1 (ko) | 씨모스 이미지 센서 및 그 제조방법 | |
| KR100672701B1 (ko) | 씨모스(ｃｍｏｓ) 이미지 센서 및 그의 제조 방법 | |
| KR100640980B1 (ko) | 씨모스 이미지 센서의 제조방법 | |
| KR100672663B1 (ko) | 씨모스 이미지 센서의 제조방법 | |
| KR100720505B1 (ko) | 씨모스 이미지 센서 및 그 제조방법 | |
| KR100731121B1 (ko) | 씨모스 이미지센서의 제조방법 | |
| KR100731095B1 (ko) | 씨모스 이미지센서의 제조방법 | |
| KR100606910B1 (ko) | Ｃｍｏｓ 이미지 센서 및 그의 제조 방법 | |
| KR100731122B1 (ko) | 씨모스 이미지 센서 및 그 제조방법 | |
| KR100660345B1 (ko) | 씨모스 이미지 센서 및 그의 제조방법 | |
| KR100672670B1 (ko) | 씨모스 이미지 센서의 제조방법 | |
| KR20070033718A (ko) | 씨모스 이미지 센서 및 그 제조방법 | |
| KR100698090B1 (ko) | 씨모스 이미지 센서 및 그 제조방법 | |
| KR100792334B1 (ko) | 이미지 센서 및 이의 제조 방법 | |
| KR100640977B1 (ko) | 씨모스 이미지 센서의 제조방법 | |
| KR100752182B1 (ko) | 씨모스 이미지 센서 및 그 제조방법 | |
| KR100672688B1 (ko) | 씨모스 이미지 센서의 제조방법 | |
| KR100778858B1 (ko) | 씨모스 이미지 센서 및 그 제조방법 | |
| KR100731099B1 (ko) | 씨모스 이미지 센서 및 그 제조방법 | |
| KR100769124B1 (ko) | 씨모스 이미지 센서 및 그 제조방법 | |
| KR100649001B1 (ko) | 씨모스 이미지 센서의 제조방법 | |
| KR20080060846A (ko) | 씨모스 이미지 센서 및 그 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E601 | Decision to refuse application | ||
| J201 | Request for trial against refusal decision | ||
| J301 | Trial decision |
Free format text: TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20080625 Effective date: 20090819 |