KR20080060397A - 액정표시장치 - Google Patents

액정표시장치 Download PDF

Info

Publication number
KR20080060397A
KR20080060397A KR1020060134392A KR20060134392A KR20080060397A KR 20080060397 A KR20080060397 A KR 20080060397A KR 1020060134392 A KR1020060134392 A KR 1020060134392A KR 20060134392 A KR20060134392 A KR 20060134392A KR 20080060397 A KR20080060397 A KR 20080060397A
Authority
KR
South Korea
Prior art keywords
lower substrate
sealant
screen display
layer
display area
Prior art date
Application number
KR1020060134392A
Other languages
English (en)
Inventor
장대현
김상호
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020060134392A priority Critical patent/KR20080060397A/ko
Publication of KR20080060397A publication Critical patent/KR20080060397A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
    • G02F1/133509—Filters, e.g. light shielding masks
    • G02F1/133514—Colour filters
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
    • G02F1/133528—Polarisers
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1339—Gaskets; Spacers; Sealing of cells
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Liquid Crystal (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)

Abstract

액정표시장치가 개시되어 있다. 액정표시기판은 상기 화면 표시 영역에 매트릭스 형태로 배열된 박막 트랜지스터, 상기 화면 표시영역에서부터 상기 화면 표시 영역을 감싸는 주변영역까지 덮는 절연막, 상기 화면 표시영역에서부터 상기 주변 영역 일부분까지 형성되어 상기 박막 트랜지스터를 덮는 보호막, 상기 보호막 상에 배치되고 상기 박막 트랜지스터와 전기적으로 연결되는 화소 전극을 포함하는 하부 기판, 상기 각 화소와 대응하여 배치되는 컬러필터를 포함하고, 상기 하부 기판과 마주보도록 배치되는 상부기판, 상기 보호막과 일부분이 접하고, 나머지 일부분이 상기 절연막과 접하도록 상기 주변 영역에 배치되고, 상기 하부 기판과 상기 상부 기판을 접합하는 실런트 및 상기 하부 기판 및 상기 상부 기판 사이에 주입되는 액정을 포함한다.
하부 기판, 상부 기판, 실런트, 보호막, 절연막,

Description

액정표시장치{LIQUID CRYSTAL DISPLAY DEVICE}
도 1은 본 발명의 제 1실시예에 의한 액정표시장치의 단면도이다.
도 2는 도 1에 도시된 하부 기판의 평면도이다.
도 3은 본 발명의 제 2실시예에 의한 액정표시장치의 단면도이다.
본 발명은 액정표시장치에 관한 것이다. 보다 구체적으로 본 발명은 상부 기판과 하부 기판의 접합 불량 및 셀 갭 얼룩을 방지한 액정표시장치에 관한 것이다.
최근 정보화 사회로 급발전함에 따라 박형화, 경량화, 저 소비전력화 등의 우수한 특성을 갖는 평판 표시 장치(flat panel display)의 필요성이 대두되었다.
대표적인 표시장치의 예로서는 액정표시장치, 유기 광 발생 장치 및 플라즈마 표시 장치 등을 들 수 있다. 이중 액정표시장치가 해상도, 컬러표시, 화질 등이 우수하여 노트북이나 데스크탑 모니터에 활발하게 적용되고 있다.
액정표시장치는 스위칭 소자인 박막 트랜지스터 및 화소 전극이 형성된 하부 기판, 하부 기판과 마주보도록 부착되고, 컬러필터 및 공통전극이 형성된 상부 기판 및 하부 기판과 상부 기판 사이에 주입되는 액정을 포함한다.
박막 트랜지스터 및 화소 전극은 하부 기판의 화면 표시 영역(active area) 내에 매트릭스 형태로 배열된 각각의 화소에 형성된다. 스위칭 소자로 사용되는 박막 트랜지스터는 게이트 전극, 절연막, 액티브, 소스/드레인 전극을 포함하며, 화소 전극은 드레인 전극과 전기적으로 연결된다. 그리고, 박막 트랜지스터를 포함한 화소 전극의 상부에는 보호막이 형성되어 이들을 덮어 보호한다.
한편, 상부 기판에 형성되는 컬러필터는 적색, 녹색, 청색의 컬러필터를 포함하며 각각의 컬러필터는 화소와 대응하여 형성되며, 공통 전극은 상부 기판 전면에 형성된다.
이와 같이 구성된 하부 기판과 상부 기판 사이에 액정을 주입하기 위해서는 을 이들을 서로 부착하는데, 먼저, 화면 표시 영역을 감싸도록 하부 기판의 가장자리에 마련된 주변 영역에 광에 의해 경화되는 실런트를 도포한다. 그리고, 상부기판 중 공통전극 및 컬러필터가 형성된 면이 하부기판의 박막 트랜지스터 및 화소 전극이 형성된 면과 마주 보도록 위치시킨 후 실런트를 경화시켜 하부 기판과 상부 기판을 상호 부착한다.
그러나, 종래의 경우 감광물질이 포함된 포토 아크릴로 형성된 보호막과 실런트의 접합력이 낮기 때문에 보호막을 화면 표시 영역에만 형성하고, 실런트는 보호막과 이격시켜 주변 영역에 형성한다. 이로 인해 실런트와 보호막 사이에 갭이 발생되는데, 액정표시장치의 구동으로 인해 액정의 온도가 올라가면 갭이 발생된 부분에 액정 절대량이 많아져 얼룩이 발생되는 문제점이 있다.
이를 해결하기 위해 보호막을 주변 영역까지 연장되도록 형성할 경우 보호막 과 실런트의 낮은 접합력으로 인해 상부 기판과 하부 기판의 접합 불량이 발생되고, 심한 경우에는 상부 기판과 하부 기판이 박리되는 문제점이 발생될 수 있다.
본 발명의 하나의 목적은 상부 기판과 하부 기판의 접합 불량 방지 및 화면 표시영여과 주변 영역 사이에 셀 갭 얼룩이 발생되는 것을 방지한 액정표시장치를 제공함에 있다.
이와 같은 본 발명의 하나의 목적을 구현하기 위한 액정표시기판은 상기 화면 표시 영역에 매트릭스 형태로 배열된 박막 트랜지스터, 상기 화면 표시영역에서부터 상기 화면 표시 영역을 감싸는 주변영역까지 덮는 절연막, 상기 화면 표시영역에서부터 상기 주변 영역 일부분까지 형성되어 상기 박막 트랜지스터를 덮는 보호막, 상기 보호막 상에 배치되고 상기 박막 트랜지스터와 전기적으로 연결되는 화소 전극을 포함하는 하부 기판, 상기 각 화소와 대응하여 배치되는 컬러필터를 포함하고, 상기 하부 기판과 마주보도록 배치되는 상부기판, 상기 보호막과 일부분이 접하고, 나머지 일부분이 상기 절연막과 접하도록 상기 주변 영역에 배치되고, 상기 하부 기판과 상기 상부 기판을 접합하는 실런트 및 상기 하부 기판 및 상기 상부 기판 사이에 주입되는 액정을 포함한다.
이하, 첨부된 도면들을 참조하여 본 발명의 실시예들에 따른 액정표시장치에 대하여 상세하게 설명하지만, 본 발명이 하기의 실시예들에 제한되는 것은 아니며, 해당 분야에서 통상의 지식을 가진 자라면 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 본 발명을 다양한 다른 형태로 구현할 수 있을 것이다.
액정표시장치
실시예 1
도 1은 본 발명의 제 1실시예에 의한 액정표시장치의 단면도이고, 도 2는 도 1에 도시된 하부 기판의 평면도이다.
도 1을 참조하면, 액정표시장치(100)는 하부 기판(10), 상부 기판(50), 실런트(60) 및 액정층(70)을 포함한다.
도 2를 참조하면, 하부 기판(10)은 화상이 표시되는 화면 표시 영역(12), 화면 표시 영역(12)의 외측에 배치되어 화면 표시 영역(12)을 감싸며 화면이 표시되지 않는 주변 영역(114), 주변 영역(14)에 형성되며 실런트(250)가 배치되는 실런트 형성 영역(16) 및 화면 표시 영역(12)에서부터 실런트 형성 영역(16)의 안쪽으로 일부분까지 연장된 보호막 형성 영역(18)으로 구분된다. 실런트 형성 영역(16)은 화면 표시 영역(12)과 주변 영역(14)의 경계에서 하부 기판(10)의 가장자리 쪽으로 일정 넓이로 형성된다.
이와 같이 구분된 하부 기판(10)의 상부면에는 신호선(도시 안됨)과 연결된 박막 트랜지스터(20), 보호막(30) 및 화소 전극(40)이 형성된다.
도시되지는 않았지만 신호선은 예를 들어 주변 영역(14)에서부터 화면 표시 영역(12) 전체를 가로지르도록 하부 기판(10)의 가로 방향으로 길게 형성된 게이트 신호선, 게이트 신호선과 교차되도록 형성되는 데이터 신호선을 포함한다. 본 실시 예에서, 액정표시장치의 해상도가 1,024×768일 경우, 게이트 신호선은 하부 기판(10) 상에 768개가 병렬 배치되고, 제2 신호선은 1,024×3 개가 병렬 배치된다.
게이트 신호선과 데이터 신호선이 교차되는 영역에 화소가 마련되는데, 본 실시예에서, 액정표시장치의 해상도가 1,024×768일 경우 화면 표시영역 내에는 1,024×3개의 화소들이 매트릭스 형태로 배열된다.
이와 같이 형성된 각각의 화소에 박막 트랜지스터(20) 및 화소 전극(40)이 형성되는데, 박막 트랜지스터(20)는 채널층(21), 제 1절연막(22), 게이트 전극(23), 제 2절연막(24), 소스 및 드레인 전극(25, 26)을 포함한다.
채널층(21)은 불순물 영역(21a) 및 액티브 영역(21b)으로 구분되며 하부 기판(10)의 상부면에 형성된다. 불순물 영역은 채널층에 이온을 주입하여 형성한 것으로 채널층의 양쪽 가장자리에 형성된다. 그리고, 액티브 영역은 불순물 영역 사이 즉, 채널층의 중앙부분에 형성된다.
제 1절연막(22)은 채널층(21) 상에 배치되는데, 채널층(21)을 포함한 화면 표시 영역(12) 및 주변 영역(14) 전체를 덮는다. 그리고, 제 1절연막(22) 중 각각의 불순물 영역(21a)과 대응되는 부분에는 불순물 영역(21a)을 제 1절연막(22)의 외부로 노출시키는 제 1컨택홀이 형성된다. 본 실시예에서, 제 1절연막(22)으로 사용되는 물질의 예로서는 실리콘 산화물 및 실리콘 질화물 등을 들 수 있다.
게이트 전극(23)은 제 1절연막(22)의 상부면 중 채널층(21)의 액티브 영역(21b)과 대응하여 배치된다.
제 2절연막(24)은 게이트 전극(23)의 상부에 배치되는데, 게이트 전극(23)을 포함한 화면 표시 영역(12) 및 주변 영역(14) 전체를 덮는다. 그리고, 제 2절연막(24) 중 제 1컨택홀과 대응되는 부분에는 불순물 영역(21a)을 노출시키는 제 2컨택홀이 형성된다. 본 실시예에서, 제 2절연막(24)으로 사용되는 물질의 예로서는 실리콘 산화물 및 실리콘 질화물 등을 들 수 있다.
소스 및 드레인 전극(25, 26)은 제 2절연막(24)의 상부면에 서로 이격되어 형성된다. 소스 전극(25)는 데이터 신호선으로부터 게이트 전극(23)의 일측단부와 대응되는 부분까지 형성되며 제 1 및 제 2컨택홀을 통해 채널층(21)의 불순물 영역(21a)과 연결된다. 드레인 전극(26)은 게이트 전극(23)의 타측단부와 오버랩되고 제 1 및 제 2컨택홀을 통해 채널층(21)의 불순물 영역(21a)과 연결된다.
보호막(210)은 박막 트랜지스터(200)를 덮도록 소스 및 드레인 전극(25, 26)의 상부에 형성되는데, 화면 표시 영역(12)에서 실런트 형성 영역(16)의 안쪽으로 소정부분까지 연장된 보호막 형성 영역(18) 전체를 덮도록 형성된다.
보호막 형성 영역(18) 전체를 덮는 보호막(30)에서 드레인 전극(26)과 대응되는 부분에는 컨택홀이 형성된다. 본 실시예에서, 보호막(30)으로 사용되는 물질의 예로서는 감광 물질을 포함한 포토 아크릴을 들 수 있다.
화소 전극(40)은 보호막(30)의 상부에 배치되고, 보호막(30)에 형성된 컨택홀을 통해 드레인 전극(26)과 전기적으로 연결된다.
화소 전극(40)으로 사용할 수 있는 물질의 예로서는 산화 주석 인듐(ITO), 산화 아연 인듐(IZO), 아몰퍼스 산화 주석 인듐(a-ITO) 등을 들 수 있다.
박막 트랜지스터(20), 보호막(30) 및 화소 전극(40)의 제조 과정에 대해 개 략적으로 설명하면, 먼저, 하부 기판(10)의 상부면에 다결정 실리콘(poly silicon)으로 이루어지는 채널층(21)을 형성한다.
그리고, 하부 기판(10)의 상부면 전면적에 걸쳐 채널층(21)을 덮는 제 1절연막(22)을 형성하고, 게이트 절연막(22)의 상부면 중 채널층(21)의 중앙에 대응하여 게이트 전극(23)을 형성한다.
이어서, 게이트 전극(23)을 이온 주입 마스크로 하여 하부 기판(10) 전면에 불순물 이온을 주입한다. 그러면, 게이트 전극(23)의 외부로 노출된 채널층(21)의 양쪽 가장자리에 불순물 이온이 주입된 불순물 영역(21a)이 형성되고, 불순물 영역(21a) 사이, 즉 게이트 전극(23)과 대응되는 부분에는 액티브 영역(22a)이 형성된다.
이후, 하부 기판(10)의 전면에 게이트 전극(23)을 덮는 제 2절연막(24)을 형성하고, 제 1절연막(22) 및 제 2절연막(24)을 패터닝하여 채널층(21)의 불순물 영역(21a)과 대응되는 부분에 불순물 영역(21a)을 노출시키는 제 1 및 제 2컨택홀을 형성한다.
제 1 및 제 2컨택홀이 형성되면, 제 2절연막(24) 상에 소스/드레인 금속을 증착하고, 소스/드레인 금속을 패터닝하여 제 1 및 제 2컨택홀을 통해 채널층(21)의 불순물 영역(21a)과 접하는 소스 및 드레인 전극(25, 26)을 형성함으로써, 박막 트랜지스터(20)를 제조한다.
이후, 박막 트랜지스터(20)를 보호하는 보호막(30)을 소스 및 드레인 전극(25, 26)의 상부에 형성하는데, 보호막(30)은 화면 표시 영역(12)에서 실런트 형 성 영역(16)의 안쪽으로 소정부분까지 연장된 보호막 형성 영역(18) 전체를 덮도록 형성된다. 보호막(30)이 형성되면, 보호막(30)을 패터닝하여 드레인 전극(26)과 대응되는 부분에 컨택홀을 형성한다.
다음으로, 보호막(30)의 상부면에 투명한 금속을 증착하고, 투명한 금속을 패터닝하여 각각의 화소에 컨택홀을 통해 드레인 전극(26)과 연결되는 화소 전극(40)을 형성한다.
다시 도 1을 참조하면, 상부 기판(50)의 일면, 즉 상부 기판과 마주보는 면에는 데이터 및 게이트 신호선과 대응되는 부분, 박막 트랜지스터(20)와 대응되는 부분 및 주변영역(14)과 대응되는 부분에 형성되어 빛을 차단하는 블랙 매트릭스 패턴(52), 블랙 매트릭스 패턴(52) 사이 즉, 각 화소와 대응되는 부분에 형성되는 적색, 녹색, 적색 컬러필터(54) 및 상부 기판(50)의 일면 전체를 덮어 화소 전극(20)과 함께 액정층(70)에 전압을 인가하는 공통 전극(56)이 형성된다.
상부 기판(50)은 하부 기판(10)과 마주보도록 배치되는데, 블랙 매트릭스 패턴(52), 컬러필터(54) 및 공통 전극(56)이 형성된 일면이 하부 기판(10)에서 박막 트랜지스터(20) 및 화소 전극(40)이 형성된 상부면과 마주 본다.
실런트(60)는 상부 기판(50)과 하부 기판(10) 사이에 배치되어 상부 기판(50)과 하부 기판(10)을 합착한다. 실런트(60)는 하부 기판(10)에서 주변 영역(14) 내에 위치한 실런트 형성 영역(16)에 배치된다. 따라서, 실런트(60) 중 하부 기판(10)과 접하는 하부면은 보호막(30)과 일부분이 접하고 나머지 일부분은 제 2절연막(24)과 접한다.
본 실시예에서와 같이 실런트(60)의 하부면 일부분이 보호막(30)과 접하게 되면, 실런트(60)와 보호막(10) 사이에 갭이 발생되지 않아 액정표시장치(100)가 구동할 경우 액정층(70)의 온도가 높아져도 화면 표시 영역(12)과 주변 영역(14) 사이의 경계에 얼룩이 발생되지 않는다.
또한, 실런트(60)의 하부면이 포토 아크릴로 형성되어 실런트(60)와 부착력이 약한 보호막(30)과 일부분만 접하고, 나머지 일부분은 실런트(60)와의 부착력이 우수한 실리콘 질화물로 형성된 제 2절연막(24)과 접하기 때문에 상부 기판(50)과 하부 기판(10)의 합착력 또한 증가된다.
본 실시예에 따르면, 실런트(60)의 하부면 중 제 2절연막(202)과 접하는 면적이 보호막(30)과 접하는 면적보다 넓을수록 상부 기판(50)과 하부 기판(10)의 합착력을 높일 수 있다. 따라서, 실런트 형성 영역(16)의 안쪽으로 형성되는 보호막(30)은 실런트 형성 영역(16) 면적의 50%를 넘지 않는 것이 가장 바람직하다.
도 1을 참조하면, 액정층(70)은 실런트(60)에 의해 합착된 상부 기판(50)과 하부 기판(10) 사이에 배치된다.
실시예 2
도 3은 본 발명의 제 2실시예에 의한 액정표시장치의 단면도이다.
도 3을 참조하면, 액정표시장치(300)는 하부 기판(10), 상부 기판(250), 실런트(260) 및 액정(270)을 포함한다.
도 2를 참조하면, 하부 기판(10)은 화상이 표시되는 화면 표시 영역(12), 화 면 표시 영역(12)의 외측에 배치되어 화면 표시 영역(12)을 감싸며 화면이 표시되지 않는 주변 영역(114), 주변 영역(14)에 형성되며 실런트(250)가 배치되는 실런트 형성 영역(16) 및 화면 표시 영역(12)에서부터 실런트 형성 영역(16)의 안쪽으로 일부분까지 연장된 보호막 형성 영역(18)으로 구분된다. 실런트 형성 영역(16)은 화면 표시 영역(12)과 주변 영역(14)의 경계에서 하부 기판(10)의 가장자리 쪽으로 일정 넓이로 형성된다.
이와 같이 구분된 하부 기판(10)의 상부면에는 신호선(도시 안됨)과 연결된 박막 트랜지스터(200), 보호막(210) 및 화소 전극(220)이 형성된다.
도시되지는 않았지만 신호선은 예를 들어 주변 영역(14)에서부터 화면 표시 영역(12) 전체를 가로지르도록 하부 기판(10)의 가로 방향으로 길게 형성된 게이트 신호선, 게이트 신호선과 교차되도록 형성되는 데이터 신호선을 포함한다. 본 실시예에서, 액정표시장치의 해상도가 1,024×768일 경우, 게이트 신호선은 하부 기판(10) 상에 768개가 병렬 배치되고, 제2 신호선은 1,024×3 개가 병렬 배치된다.
게이트 신호선과 데이터 신호선이 교차되는 영역에 화소가 마련되는데, 본 실시예에서, 액정표시장치의 해상도가 1,024×768일 경우 화면 표시영역 내에는 1,024×3개의 화소들이 매트릭스 형태로 배열된다.
이와 같이 형성된 각각의 화소에 박막 트랜지스터(200) 및 화소 전극(220)이 형성되는데, 박막 트랜지스터는 게이트 전극(201), 게이트 절연막(202), 채널층(203), 소스 및 드레인 전극(204, 205)을 포함한다.
게이트 전극(201)은 하부 기판(10)의 상부면에 형성되고, 게이트 신호선과 연결된다. 게이트 절연막(202)은 게이트 전극(201) 및 게이트 신호선 상에 배치되는데, 게이트 전극(201) 및 게이트 신호선을 포함한 화면 표시 영역(12) 및 주변 영역(14) 전체를 덮는다.
본 실시예에서, 게이트 절연막(202)으로 사용되는 물질의 예로서는 실리콘 산화물 및 실리콘 질화물 등을 들 수 있다.
채널층(203)은 게이트 절연막(202) 상에 배치된다. 도 3을 참조하면, 채널층(203)는 아몰퍼스 실리콘층(203a) 및 아몰퍼스 실리콘층(203a)의 상부면에 형성되는 n+ 아몰퍼스 실리콘층(203b)을 포함한다. 아몰퍼스 실리콘층(203a)은 게이트 절연막(202) 상에 게이트 전극(201)보다 큰 면적을 갖도록 패터닝되어 게이트 전극(201)을 덮는다. n+ 아몰퍼스 실리콘층(203b)은 아몰퍼스 실리콘층(203a)의 면적과 동일한 면적으로 형성되는데, 중앙부분에 아몰퍼스 실리콘층(203a)을 노출시키는 개구가 형성된다.
소스 및 드레인 전극(204, 205)은 n+ 아몰퍼스 실리콘층(203b)의 상부면에 형성되는데, 예를 들어, n+ 아몰퍼스 실리콘층(203b)이 패터닝될 때 소스 및 드레인 전극(204, 205)도 함께 패터닝되어 n+ 아몰퍼스 실리콘층(203b)과 동일한 형상을 갖는다. 즉, 소스 및 드레인 전극(204, 205) 사이에 형성된 개구를 기준으로 게이트 전극(201)의 일측단부와 오버랩되고 데이터 전극과 연결된 쪽이 소스 전극(204)이 되고, 개구를 기준으로 게이트 전극(201)의 타측단부와 오버랩되고 화소 전극(220)과 연결되는 부분이 드레인 전극(205)이 된다.
보호막(210)은 박막 트랜지스터(200)를 덮도록 소스 및 드레인 전극(204, 205)의 상부면에 형성되는데, 화면 표시 영역(12)에서 실런트 형성 영역(16)의 안쪽으로 소정부분까지 연장된 보호막 형성 영역(18) 전체를 덮도록 형성된다.
보호막 형성 영역(18) 전체를 덮는 보호막(210) 중 드레인 전극(205)과 대응되는 부분에는 컨택홀이 형성된다. 본 실시예에서, 보호막(210)으로 사용되는 물질의 예로서는 감광 물질을 포함한 포토 아크릴을 들 수 있다.
화소 전극(220)은 보호막(210)의 상부에 배치되고, 보호막(210)에 형성된 컨택홀을 통해 드레인 전극(205)과 전기적으로 연결된다.
화소 전극(220)으로 사용할 수 있는 물질의 예로서는 산화 주석 인듐(ITO), 산화 아연 인듐(IZO), 아몰퍼스 산화 주석 인듐(a-ITO) 등을 들 수 있다.
박막 트랜지스터(200), 보호막(210) 및 화소 전극(220)의 제조 과정에 대해 개략적으로 설명하면, 먼저, 게이트 금속을 하부 기판의 상부면 전체에 증착하고, 게이트 금속을 패터닝하여 게이트 신호선 및 화면 표시 영역(12)에 게이트 신호선으로부터 분기된 게이트 전극을 형성한다.
이후, 하부 기판의 상부면 전면적에 걸쳐 게이트 신호선 및 게이트 전극(201)을 덮는 게이트 절연막(202)을 형성한다.
이어서, 게이트 절연막(202) 상에 아몰퍼스 실리콘, n+ 아몰퍼스 실리콘 및 소스/드레인 금속을 차례대로 증착하고, 아몰퍼스 실리콘, n+ 아몰퍼스 실리콘 및 소스/드레인 금속을 한꺼번에 패터닝한다. 그러면, 게이트 절연막(202) 상에 아몰퍼스 실리콘층(203a), 중앙에 개구가 형성된 n+ 아몰퍼스 실리콘층(203b)을 포함하는 채널층(203)이 형성되고, 채널층(203)의 상부에 소스 및 드레인 전극(204, 205) 이 형성되어 박막 트랜지스터(200)가 제조된다.
이후, 박막 트랜지스터(200)를 보호하는 보호막(210)을 소스 및 드레인 전극(204, 205)의 상부에 형성하는데, 보호막(210)은 화면 표시 영역(12)에서 실런트 형성 영역(16)의 안쪽으로 소정부분까지 연장된 보호막 형성 영역(18) 전체를 덮도록 형성된다. 보호막(210)이 형성되면, 보호막(210)을 패터닝하여 드레인 전극(205)과 대응되는 부분에 컨택홀을 형성한다.
다음으로, 보호막(210)의 상부면에 투명한 금속을 증착하고, 투명한 금속을 패터닝하여 각각의 화소에 컨택홀을 통해 드레인 전극(205)과 연결되는 화소 전극(220)을 형성한다.
다시 도 3을 참조하면, 상부 기판(250)의 일면, 즉 상부 기판과 마주보는 면에는 데이터 및 게이트 신호선과 대응되는 부분, 박막 트랜지스터(200)와 대응되는 부분 및 주변영역(14)과 대응되는 부분에 형성되어 빛을 차단하는 블랙 매트릭스 패턴(252), 블랙 매트릭스 패턴(252) 사이 즉, 각 화소와 대응되는 부분에 형성되는 적색, 녹색, 적색 컬러필터(254) 및 상부 기판(250)의 일면 전체를 덮어 화소 전극(220)과 함께 액정(270)에 전압을 인가하는 공통 전극(256)이 형성된다.
상부 기판(250)은 하부 기판(10)과 마주보도록 배치되는데, 블랙 매트릭스 패턴(252), 컬러필터(254) 및 공통 전극(256)이 형성된 일면이 하부 기판(10)에서 박막 트랜지스터(200) 및 화소 전극(220)이 형성된 상부면과 마주 본다.
실런트(260)는 상부 기판(250)과 하부 기판(10) 사이에 배치되어 상부 기판(250)과 하부 기판(10)을 합착한다. 실런트(260)는 하부 기판(10)에서 주변 영 역(14) 내에 위치한 실런트 형성 영역(16)에 배치된다. 따라서, 실런트(260) 중 하부 기판(10)과 접하는 하부면은 보호막(210)과 일부분이 접하고 나머지 일부분은 게이트 절연막(202)과 접한다.
본 실시예에서와 같이 실런트(260)의 하부면 일부분이 보호막(210)과 접하게 되면, 실런트(260)와 보호막(210) 사이에 갭이 발생되지 않아 액정표시장치(300)가 구동할 경우 액정(270)의 온도가 높아져도 화면 표시 영역(12)과 주변 영역(14) 사이의 경계에 얼룩이 발생되지 않는다.
또한, 실런트(260)의 하부면이 포토 아크릴로 형성되어 실런트(260)와 부착력이 약한 보호막(210)과 일부분만 접하고, 나머지 일부분은 실런트(260)와의 부착력이 우수한 실리콘 질화물로 형성된 게이트 절연막(202)과 접하기 때문에 상부 기판(250)과 하부 기판(10)의 합착력 또한 증가된다.
본 실시예에 따르면, 실런트(260)의 하부면 중 게이트 절연막(202)과 접하는 면적이 보호막(210)과 접하는 면적보다 넓을수록 상부 기판(250)과 하부 기판(10)의 합착력을 높일 수 있다. 따라서, 실런트 형성 영역(16)의 안쪽으로 형성되는 보호막(210)은 실런트 형성 영역(16) 면적의 50%를 넘지 않는 것이 가장 바람직하다.
도 3을 참조하면, 액정(270)은 실런트(260)에 의해 합착된 상부 기판(250)과 하부 기판(10) 사이에 배치된다.
실시예 1 및 실시예 2를 통해 제작된 하부 기판과 상부 기판을 부착하는 공정에 대해 개략적으로 설명하면 다음과 같다.
먼저, 박막 트랜지스터(20, 200), 보호막(30, 210) 및 화소 전극(40,220)이 형성된 하부 기판(10)의 상부면 중 실런트 형성 영역(16)에 점성을 갖는 액체 상태의 실런트 물질을 도포한다. 실런트 물질은 광, 즉 자외선에 의해 경화되는 광 경화성 물질을 포함한다.
실런트 형성 영역(16)에 실런트 물질이 도포되면, 실런트 물질의 일부분은 보호막(30, 210)과 접하고 나머지 일부분은 절연막(24, 202)과 접한다.
하부 기판(10)의 실런트 형성 영역(16)에 실런트 물질이 도포되면, 블랙 매트릭스 패턴(25, 252), 컬러필터(54, 254) 및 공통전극(26, 256)이 형성된 상부 기판(50, 250)의 일면이 하부 기판(10)의 상부면과 마주보도록 한 상태에서 상부 기판(50, 250)을 실런트 물질 위에 올려 놓는다. 이후, 실런트 형성 영역(16)에 도포된 실런트 물질에 자외선을 조사하여 실런트 물질을 경화시킴으로써, 하부 기판(10)과 상부 기판(50, 250)을 합착하는 실런트(60, 260)를 형성한다.
하부 기판(10)과 접하는 실런트(60, 260)의 하부면은 앞에서도 언급한 바와 같이 일부분이 보호막(30, 210)과 접하고, 나머지 일부분이 실런트(60, 260)와의 부착력이 우수한 실리콘 질화물로 형성된 절연막(24, 202)과 접하기 때문에 실런트(60, 260)는 하부 기판(10)에 견고하게 부착된다. 따라서, 상부 기판(50, 250)과 하부 기판(10)의 접합 불량을 방지할 수 있다.
실런트(60, 260)에 의해 하부 기판(10) 및 상부 기판(50, 250)이 서로 부착되면, 실런트 형성 영역(16)에 마련된 액정 주입구를 통해 하부 기판(10)과 상부 기판(50, 250) 사이에 액정(70, 270)을 주입하고, 액정 주입구를 밀봉하여 액정표시패널을 제조한다.
이상에서 상세하게 설명한 바에 의하면 하부 기판과 접하는 실런트의 하부면 일부분이 보호막과 접하고, 나머지 일부분은 실런트와의 부착력이 우수한 실리콘 질화물로 형성된 절연막과 접하여 상부 기판과 하부 기판의 접합 불량을 방지할 수 있는 효과가 있다.
또한, 실런트와 보호막 사이에 갭이 발생되지 않아 화면 표시 영역과 주변 영역 사이의 경계에 셀 갭 얼룩이 발생되는 것을 방지할 수 있어 화상의 표시 품위를 향상시킬 수 있는 효과가 있다.
앞서 설명한 본 발명의 상세한 설명에서는 본 발명의 실시예들을 참조하여 설명하였지만, 해당 기술분야의 숙련된 당업자 또는 해당 기술분야에 통상의 지식을 갖는 자라면 후술될 특허청구범위에 기재된 본 발명의 사상 및 기술 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

Claims (5)

  1. 상기 화면 표시 영역에 매트릭스 형태로 배열된 박막 트랜지스터, 상기 화면 표시영역에서부터 상기 화면 표시 영역을 감싸는 주변영역까지 덮는 절연막, 상기 화면 표시영역에서부터 상기 주변 영역 일부분까지 형성되어 상기 박막 트랜지스터를 덮는 보호막, 상기 보호막 상에 배치되고 상기 박막 트랜지스터와 전기적으로 연결되는 화소 전극을 포함하는 하부 기판;
    상기 각 화소와 대응하여 배치되는 컬러필터를 포함하고, 상기 하부 기판과 마주보도록 배치되는 상부기판;
    상기 보호막과 일부분이 접하고, 나머지 일부분이 상기 절연막과 접하도록 상기 주변 영역에 배치되고, 상기 하부 기판과 상기 상부 기판을 접합하는 실런트; 및
    상기 하부 기판 및 상기 상부 기판 사이에 주입되는 액정을 포함하는 액정표시장치.
  2. 제 1 항에 있어서, 박막 트랜지스터는
    상기 하부 기판의 상부면에 형성되는 채널층;
    상기 화면 표시 영역 및 주변 영역을 포함한 상기 하부 기판 전면에 형성되어 상기 채널층을 덮고, 상기 채널층의 양측 가장자리에 상기 채널층을 노출시키는 제 1컨택홀이 형성된 제 1절연막;
    상기 제 1절연막의 상부면 중 상기 제 1컨택홀 사이에 형성된 게이트 전극;
    상기 화면 표시 영역 및 주변 영역을 포함한 상기 하부 기판 전면에 형성되어 상기 게이트 전극을 덮고, 상기 제 1컨택홀과 대응하여 제 2컨택홀이 형성된 제 2절연막;
    상기 제 2절연막 상에 상기 게이트 전극 및 상기 채널층의 일측단부와 오버랩되도록 형성되어 상기 제 1 및 제 2컨택홀을 통해 상기 채널층과 연결되는 소스 전극; 및
    상기 제 2절연막 상에 상기 소스 전극과 이격되고 상기 게이트 전극 및 상기 채널층의 타측단부와 오버랩되도록 형성되며, 상기 제 1 및 제 2컨택홀을 통해 상기 채널층과 연결되고, 상기 보호막에 형성된 상기 컨택홀을 통해 상기 화소 전극과 연결되는 드레인 전극을 포함하는 것을 특징으로 하는 액정표시장치.
  3. 제 1 항에 있어서, 상기 박막 트랜지스터는
    상기 하부 기판의 상부면에 형성된 게이트 전극;
    상기 화면 표시 영역 및 주변 영역을 포함한 상기 하부 기판 전면에 형성되어 상기 게이트 전극을 덮는 게이트 절연막;
    상기 게이트 절연막 중 상기 게이트 전극과 대응되는 부분에 형성되는 채널층;
    상기 채널층의 상부면에 상기 게이트 전극의 일측단부와 오버랩되도록 형성되는 소스 전극; 및,
    상기 채널층의 상부에 상기 소스 전극과 이격되고 상기 게이트 전극의 타측단부와 오버랩되도록 형성되며, 상기 보호막에 형성된 상기 컨택홀을 통해 상기 화소 전극과 연결되는 드레인 전극을 포함하는 것을 특징으로 하는 액정표시장치.
  4. 제 1 항에 있어서, 상기 절연막은 실리콘 질화물 및 실리콘 산화물로 이루어진 군으로부터 선택된 어느 하나를 포함하는 것을 특징으로 하는 액정표시장치.
  5. 제 1 항에 있어서, 상기 보호막은 감광물질을 포함하는 포토 아크릴을 포함하는 것을 특징으로 하는 액정표시장치.
KR1020060134392A 2006-12-27 2006-12-27 액정표시장치 KR20080060397A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060134392A KR20080060397A (ko) 2006-12-27 2006-12-27 액정표시장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060134392A KR20080060397A (ko) 2006-12-27 2006-12-27 액정표시장치

Publications (1)

Publication Number Publication Date
KR20080060397A true KR20080060397A (ko) 2008-07-02

Family

ID=39812926

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060134392A KR20080060397A (ko) 2006-12-27 2006-12-27 액정표시장치

Country Status (1)

Country Link
KR (1) KR20080060397A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101291434B1 (ko) * 2009-07-31 2013-08-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 디바이스 및 그 형성 방법

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101291434B1 (ko) * 2009-07-31 2013-08-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 디바이스 및 그 형성 방법
US8772093B2 (en) 2009-07-31 2014-07-08 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
US8809856B2 (en) 2009-07-31 2014-08-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9142570B2 (en) 2009-07-31 2015-09-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9515192B2 (en) 2009-07-31 2016-12-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US10079306B2 (en) 2009-07-31 2018-09-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US10680111B2 (en) 2009-07-31 2020-06-09 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor device
US11106101B2 (en) 2009-07-31 2021-08-31 Semiconductor Energy Laboratory Co., Ltd. Display device
US11947228B2 (en) 2009-07-31 2024-04-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device

Similar Documents

Publication Publication Date Title
US9417485B2 (en) Liquid crystal display device
US8421973B2 (en) Liquid crystal display device
US7791705B2 (en) Liquid crystal display apparatus
KR101335276B1 (ko) 어레이 기판, 이를 갖는 표시패널 및 그 제조 방법
US6882399B2 (en) Liquid crystal display device sealing structure and method of fabricating the same
US8102489B2 (en) Liquid crystal display device having black matrix in region outside of pixel region and method for fabricating the same
US7796232B2 (en) Display panel and method of manufacturing the same
US20090086148A1 (en) Display Device
US7446826B2 (en) Display panel and method of manufacture
KR20070120235A (ko) 표시기판, 이를 갖는 표시패널 및 이의 제조방법
US20160109748A1 (en) Light-shielding mask and method of fabricating liquid crystal display device by using the same
JP2004272012A (ja) 表示装置
US20120099057A1 (en) Liquid crystal display device
KR20080003075A (ko) 액정표시장치 및 그 제조방법
KR20080060397A (ko) 액정표시장치
KR101446300B1 (ko) 전기 영동 표시 장치 및 이의 제조 방법
KR101590381B1 (ko) 액정표시장치 및 그 제조방법
KR101035847B1 (ko) 액정표시패널
JP5026883B2 (ja) 電気光学装置、及び電子機器
KR20080051231A (ko) 액정 표시 패널
KR20090000948A (ko) 표시 기판, 이의 제조 방법 및 이를 갖는 표시 패널
KR101108338B1 (ko) 액정표시장치 및 그 제조방법
JP2009223021A (ja) 表示素子
KR20040110753A (ko) 액정표시장치 및 그에 사용되는 기판의 제조 방법
KR20060134504A (ko) 표시패널 및 이를 갖는 표시장치

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination