KR20080057990A - Plasma display apparatus - Google Patents

Abstract

A plasma display apparatus is provided to reduce the impedance of a driving circuit by electrically connecting a ground of a scan driving circuit to a ground of a sustain driving circuit. Plural scan electrodes(11) and sustain electrodes(12) are formed on an upper substrate(10). A lower substrate(20) is arranged to be opposite to the upper substrate. Plural address electrodes are formed on the lower substrate. A scan driving circuit supplies a driving signal to the scan electrodes. A sustain driving circuit supplies a driving signal to the sustain electrodes. The scan driving circuit and the sustain driving circuit are fixed on a first frame. A second frame has electro conductivity higher than that of the first frame. The second frame electrically connects a ground of the scan driving circuit to the ground of the sustain driving circuit. The second frame is located between the driving circuit and the first frame. The second frame is formed on a partial region of the first frame.

Description

플라즈마 디스플레이 장치{Plasma display apparatus}Plasma display apparatus

도 1은 본 발명에 따른 플라즈마 디스플레이 패널 구조에 대한 일실시예를 나타내는 사시도이다.1 is a perspective view showing an embodiment of a structure of a plasma display panel according to the present invention.

도 2는 플라즈마 디스플레이 패널의 전극 배치에 대한 일실시예를 나타내는 단면도이다.2 is a cross-sectional view illustrating an embodiment of an electrode arrangement of a plasma display panel.

도 3은 하나의 프레임(frame)을 복수의 서브필드(subfield)로 나누어 플라즈마 디스플레이 패널을 시분할 구동시키는 방법에 대한 일실시예를 나타내는 타이밍도이다.FIG. 3 is a timing diagram illustrating an embodiment of a method of time-divisionally driving a plasma display panel by dividing one frame into a plurality of subfields.

도 4는 플라즈마 디스플레이 패널을 구동시키기 위한 구동 신호들에 대한 일실시예를 나타내는 타이밍도이다.4 is a timing diagram illustrating an embodiment of driving signals for driving a plasma display panel.

도 5는 플라즈마 디스플레이 패널을 구동시키기 위한 구동 보드(board)의 구성에 대한 일실시예를 나타내는 도면이다.FIG. 5 is a diagram illustrating an embodiment of a configuration of a driving board for driving a plasma display panel.

도 6은 본 발명에 따른 스캔 구동회로 및 서스테인 구동회로의 구성에 대한 일실시예를 나타내는 회로도이다.6 is a circuit diagram showing an embodiment of the configuration of a scan driving circuit and a sustain driving circuit according to the present invention.

도 7은 스캔 구동회로의 그라운드와 서스테인 구동회로의 그라운드를 전기적으로 연결시키는 방법에 대한 일실시예를 나타내는 도면이다.FIG. 7 is a diagram illustrating an embodiment of a method of electrically connecting a ground of a scan driving circuit and a ground of a sustain driving circuit.

본 발명은 플라즈마 디스플레이(Plasma Display) 장치에 관한 것으로서, 보다 상세하게는 상기 장치에 사용되는 플라즈마 디스플레이 패널(Panel)의 구조에 관한 것이다.The present invention relates to a plasma display device, and more particularly, to a structure of a plasma display panel used in the device.

일반적으로 플라즈마 디스플레이 패널은 상부기판과 하부기판 사이에 형성된 격벽이 하나의 단위 셀을 이루는 것으로, 각 셀 내에는 네온(Ne), 헬륨(He) 또는 네온 및 헬륨의 혼합기체(Ne+He)와 같은 주 방전 기체와 소량의 크세논을 함유하는 불활성 가스가 충진되어 있다. 고주파 전압에 의해 방전이 될 때, 불활성 가스는 진공자외선(Vacuum Ultraviolet rays)을 발생하고, 격벽 사이에 형성된 형광체를 발광시켜 화상이 구현된다. 이와 같은 플라즈마 디스플레이 패널은 얇고 가벼운 구성이 가능하므로 차세대 표시 장치로서 각광받고 있다.In general, a plasma display panel is a partition wall formed between an upper substrate and a lower substrate to form one unit cell, and each cell includes neon (Ne), helium (He), or a mixture of neon and helium (Ne + He) and An inert gas containing the same main discharge gas and a small amount of xenon is filled. When discharged by a high frequency voltage, the inert gas generates vacuum ultraviolet rays and emits phosphors formed between the partition walls to realize an image. Such a plasma display panel has a spotlight as a next generation display device because a thin and light configuration is possible.

플라즈마 디스플레이 패널을 구동시키기 위해, 패널에 형성된 각각의 전극에 구동 신호를 공급하기 위한 구동들이 필요하다. 패널 구동 회로에서 전압의 불안정등으로 인해 피킹(peaking) 전류가 발생하는 경우, 패널의 오동작 및 회로 손상 등의 문제를 가져올 수 있다.,In order to drive the plasma display panel, driving for supplying a driving signal to each electrode formed in the panel is required. If a peaking current occurs due to voltage instability in the panel driving circuit, it may cause problems such as malfunction of the panel and damage to the circuit.

본 발명은 플라즈마 디스플레이 장치에 있어, 구동 회로의 안정성을 향상시켜 신뢰성있는 플라즈마 디스플레이 장치를 제공하는 것을 목적으로 한다.An object of the present invention is to provide a plasma display device which is reliable by improving stability of a driving circuit in a plasma display device.

상기한 기술적 과제를 해결하기 위한 본 발명에 의한 플라즈마 디스플레이 장치는, 상부기판; 상기 상부기판에 형성되는 복수의 스캔 전극들 및 서스테인 전극들; 상기 상부기판과 대향하여 배치되는 하부기판; 및 상기 하부기판에 형성되는 복수의 어드레스 전극들을 포함하는 플라즈마 디스플레이 패널을 구비한다.Plasma display device according to the present invention for solving the above technical problem, the upper substrate; A plurality of scan electrodes and sustain electrodes formed on the upper substrate; A lower substrate disposed to face the upper substrate; And a plasma display panel including a plurality of address electrodes formed on the lower substrate.

본 발명에 의한 플라즈마 디스플레이 장치는 상기 스캔 전극에 구동 신호를 공급하는 스캔 구동회로; 상기 서스테인 전극에 구동 신호를 공급하는 서스테인 구동회로; 상기 스캔 구동회로 및 서스테인 구동회로가 고정되는 제1 프레임; 및 상기 제1 프레임보다 전기 전도성이 높은 물질로 이루어지며 상기 스캔 구동회로의 그라운드와 상기 서스테인 구동회로의 그라운드를 전기적으로 연결시키는 제2 프레임을 포함하는 것을 특징으로 한다.According to an exemplary embodiment of the present invention, a plasma display apparatus includes: a scan driving circuit configured to supply a driving signal to the scan electrode; A sustain driving circuit for supplying a driving signal to the sustain electrode; A first frame to which the scan driving circuit and the sustain driving circuit are fixed; And a second frame made of a material having a higher electrical conductivity than the first frame and electrically connecting the ground of the scan driving circuit and the ground of the sustain driving circuit.

이하, 첨부된 도면을 참조하여 본 발명에 따른 플라즈마 디스플레이 장치에 관하여 상세히 설명한다. 도 1은 본 발명에 따른 플라즈마 디스플레이 패널에 대한 일실시예를 사시도로 도시한 것이다. Hereinafter, a plasma display device according to the present invention will be described in detail with reference to the accompanying drawings. 1 is a perspective view showing an embodiment of a plasma display panel according to the present invention.

도 1에 도시된 바와 같이, 플라즈마 디스플레이 패널은 상부기판(10) 상에 형성되는 유지 전극 쌍인 스캔 전극(11) 및 서스테인 전극(12), 하부기판(20) 상에 형성되는 어드레스 전극(22)을 포함한다.As shown in FIG. 1, the plasma display panel includes a scan electrode 11, a sustain electrode 12, a sustain electrode pair formed on the upper substrate 10, and an address electrode 22 formed on the lower substrate 20. It includes.

상기 유지 전극 쌍(11, 12)은 통상 인듐틴옥사이드(Indium-Tin-Oxide;ITO)로 형성된 투명전극(11a, 12a)과 버스 전극(11b, 12b)을 포함하며, 상기 버스 전극(11b, 12b)은 은(Ag), 크롬(Cr) 등의 금속 또는 크롬/구리/크롬(Cr/Cu/Cr)의 적층형이나 크롬/알루미늄/크롬(Cr/Al/Cr)의 적층형으로 형성될 수 있다. 버스 전 극(11b, 12b)은 투명전극(11a, 12a) 상에 형성되어, 저항이 높은 투명전극(11a, 12a)에 의한 전압 강하를 줄이는 역할을 한다.The sustain electrode pairs 11 and 12 generally include transparent electrodes 11a and 12a and bus electrodes 11b and 12b formed of indium tin oxide (ITO), and the bus electrodes 11b and 12b. 12b) may be formed of a metal such as silver (Ag) or chromium (Cr) or a stack of chromium / copper / chromium (Cr / Cu / Cr) or a stack of chromium / aluminum / chromium (Cr / Al / Cr). . The bus electrodes 11b and 12b are formed on the transparent electrodes 11a and 12a to reduce the voltage drop caused by the transparent electrodes 11a and 12a having high resistance.

한편, 본 발명의 일실시예에 따르면 유지 전극쌍(11, 12)은 투명전극(11a 12a)과 버스 전극(11b, 12b)이 적층된 구조 뿐만 아니라, 투명 전극(11a, 12a)이 없이 버스 전극(11b, 12b)만으로도 구성될 수 있다. 이러한 구조는 투명 전극(11a, 12a)을 사용하지 않으므로, 패널 제조의 단가를 낮출 수 있는 장점이 있다. 이러한 구조에 사용되는 버스 전극(11b, 12b)은 위에 열거한 재료 이외에 감광성 재료등 다양한 재료가 가능할 것이다.Meanwhile, according to the exemplary embodiment of the present invention, the sustain electrode pairs 11 and 12 may not only have a structure in which the transparent electrodes 11a 12a and the bus electrodes 11b and 12b are stacked, but also the buses without the transparent electrodes 11a and 12a. Only the electrodes 11b and 12b may be configured. This structure does not use the transparent electrodes (11a, 12a), there is an advantage that can lower the cost of manufacturing the panel. The bus electrodes 11b and 12b used in this structure may be various materials such as photosensitive materials in addition to the materials listed above.

스캔 전극(11) 및 서스테인 전극(12)의 투명전극(11a, 12a)과 버스전극(11b, 11c)의 사이에는 상부 기판(10)의 외부에서 발생하는 외부광을 흡수하여 반사를 줄여주는 광차단의 기능과 상부 기판(10)의 퓨리티(Purity) 및 콘트라스트를 향상시키는 기능을 하는 블랙 매트릭스(Black Matrix, BM, 15)가 배열된다.Light between the scan electrodes 11 and the sustain electrodes 12 between the transparent electrodes 11a and 12a and the bus electrodes 11b and 11c to absorb external light generated outside the upper substrate 10 to reduce reflection. A black matrix (BM, 15) is arranged that functions to block and to improve the purity and contrast of the upper substrate 10.

본 발명의 일실시예에 따른 블랙 매트릭스(15)는 상부 기판(10)에 형성되는데, 격벽(21)과 중첩되는 위치에 형성되는 제1 블랙 매트릭스(15)와, 투명전극(11a, 12a)과 버스전극(11b, 12b)사이에 형성되는 제2 블랙 매트릭스(11c, 12c)로 구성될 수 있다. 여기서, 제 1 블랙 매트릭스(15)와 블랙층 또는 블랙 전극층이라고도 하는 제 2 블랙 매트릭스(11c, 12c)는 형성 과정에서 동시에 형성되어 물리적으로 연결될 수 있고, 동시에 형성되지 않아 물리적으로 연결되지 않을 수도 있다. The black matrix 15 according to the exemplary embodiment of the present invention is formed on the upper substrate 10, the first black matrix 15 and the transparent electrodes 11a and 12a formed at positions overlapping the partition wall 21. And the second black matrices 11c and 12c formed between the bus electrodes 11b and 12b. Here, the first black matrix 15 and the second black matrices 11c and 12c, also referred to as black layers or black electrode layers, may be simultaneously formed and physically connected in the formation process, or may not be simultaneously formed and thus not physically connected. .

또한, 물리적으로 연결되어 형성되는 경우, 제 1 블랙 매트릭스(15)와 제 2 블랙 매트릭스(11c, 12c)는 동일한 재질로 형성되지만, 물리적으로 분리되어 형성되는 경우에는 다른 재질로 형성될 수 있다.In addition, when physically connected and formed, the first black matrix 15 and the second black matrix 11c and 12c may be formed of the same material, but may be formed of different materials when they are formed separately.

스캔 전극(11)과 서스테인 전극(12)이 나란하게 형성된 상부기판(10)에는 상부 유전체층(13)과 보호막(14)이 적층된다. 상부 유전체층(13)에는 방전에 의하여 발생된 하전입자들이 축적되고, 유지 전극 쌍(11, 12)을 보호하는 기능을 수행할 수 있다. 보호막(14)은 가스 방전시 발생된 하전입자들의 스피터링으로부터 상부 유전체층(13)을 보호하고, 2차 전자의 방출 효율을 높이게 된다.The upper dielectric layer 13 and the passivation layer 14 are stacked on the upper substrate 10 having the scan electrode 11 and the sustain electrode 12 side by side. Charged particles generated by the discharge are accumulated in the upper dielectric layer 13, and the protective electrode pairs 11 and 12 may be protected. The protective film 14 protects the upper dielectric layer 13 from sputtering of charged particles generated during gas discharge, and increases emission efficiency of secondary electrons.

또한, 어드레스 전극(22)은 스캔 전극(11) 및 서스테인 전극(12)과 교차되는 방향으로 형성된다. 또한, 어드레스 전극(22)이 형성된 하부기판(20) 상에는 하부 유전체층(23)과 격벽(21)이 형성된다.In addition, the address electrode 22 is formed in a direction crossing the scan electrode 11 and the sustain electrode 12. In addition, the lower dielectric layer 23 and the partition wall 21 are formed on the lower substrate 20 on which the address electrode 22 is formed.

또한, 하부 유전체층(23)과 격벽(21)의 표면에는 형광체층이 형성된다. 격벽(21)은 세로 격벽(21a)와 가로 격벽(21b)가 폐쇄형으로 형성되고, 방전셀을 물리적으로 구분하며, 방전에 의해 생성된 자외선과 가시광이 인접한 방전셀에 누설되는 것을 방지한다.In addition, phosphor layers are formed on the surfaces of the lower dielectric layer 23 and the partition wall 21. The partition wall 21 has a vertical partition wall 21a and a horizontal partition wall 21b formed in a closed shape, and physically distinguishes discharge cells, and prevents ultraviolet rays and visible light generated by the discharge from leaking into adjacent discharge cells.

본 발명의 일실시예에는 도 1에 도시된 격벽(21)의 구조뿐만 아니라, 다양한 형상의 격벽(21)의 구조도 가능할 것이다. 예컨대, 세로 격벽(21a)과 가로 격벽(21b)의 높이가 다른 차등형 격벽 구조, 세로 격벽(21a) 또는 가로 격벽(21b) 중 적어도 하나 이상에 배기 통로로 사용 가능한 채널(Channel)이 형성된 채널형 격벽 구조, 세로 격벽(21a) 또는 가로 격벽(21b) 중 하나 이상에 홈(Hollow)이 형성된 홈형 격벽 구조 등이 가능할 것이다. In an embodiment of the present invention, not only the structure of the partition wall 21 illustrated in FIG. 1, but also the structure of the partition wall 21 having various shapes may be possible. For example, a channel in which a channel usable as an exhaust passage is formed in at least one of the differential partition structure, the vertical partition 21a, or the horizontal partition 21b having different heights of the vertical partition 21a and the horizontal partition 21b. A grooved partition structure having a groove formed in at least one of the type partition wall structure, the vertical partition wall 21a, or the horizontal partition wall 21b may be possible.

여기서, 차등형 격벽 구조인 경우에는 가로 격벽(21b)의 높이가 높은 것이 더 바람직하고, 채널형 격벽 구조나 홈형 격벽 구조인 경우에는 가로 격벽(21b)에 채널이 형성되거나 홈이 형성되는 것이 바람직할 것이다.Here, in the case of the differential partition wall structure, the height of the horizontal partition wall 21b is more preferable, and in the case of the channel partition wall structure or the groove partition wall structure, it is preferable that a channel is formed or the groove is formed in the horizontal partition wall 21b. something to do.

한편, 본 발명의 일실시예에서는 R, G 및 B 방전셀 각각이 동일한 선상에 배열되는 것으로 도시 및 설명되고 있지만, 다른 형상으로 배열되는 것도 가능할 것이다. 예컨대, R, G 및 B 방전셀이 삼각형 형상으로 배열되는 델타(Delta) 타입의 배열도 가능할 것이다. 또한, 방전셀의 형상도 사각형상 뿐만 아니라, 오각형, 육각형 등의 다양한 다각 형상도 가능할 것이다.Meanwhile, in one embodiment of the present invention, although the R, G and B discharge cells are shown and described as being arranged on the same line, it may be arranged in other shapes. For example, a Delta type arrangement in which R, G, and B discharge cells are arranged in a triangular shape may be possible. In addition, the shape of the discharge cell may be not only rectangular, but also various polygonal shapes such as a pentagon and a hexagon.

또한, 상기 형광체층은 가스 방전시 발생된 자외선에 의해 발광되어 적색(R), 녹색(G) 또는 청색(B) 중 어느 하나의 가시광을 발생하게 된다. 여기서, 상부/하부 기판(10, 20)과 격벽(21) 사이에 마련된 방전공간에는 방전을 위한 He+Xe, Ne+Xe 및 He+Ne+Xe 등의 불활성 혼합가스가 주입된다.In addition, the phosphor layer emits light by ultraviolet rays generated during gas discharge to generate visible light of any one of red (R), green (G), and blue (B). Here, an inert mixed gas such as He + Xe, Ne + Xe and He + Ne + Xe for discharging is injected into the discharge space provided between the upper / lower substrates 10 and 20 and the partition wall 21.

도 2는 플라즈마 디스플레이 패널의 전극 배치에 대한 일실시예를 도시한 것으로, 플라즈마 디스플레이 패널을 구성하는 복수의 방전셀들은 도 2에 도시된 바와 같이 매트릭스 형태로 배치되는 것이 바람직하다. 복수의 방전셀들은 각각 스캔 전극 라인(Y1 내지 Ym), 서스테인 전극 라인(Z1 내지 Zm) 및 어드레스 전극 라인(X1 내지 Xn)의 교차부에 마련된다. 스캔 전극 라인(Y1 내지 Ym)은 순차적으로 구동되거나 동시에 구동될 수 있고, 서스테인 전극 라인(Z1 내지 Zm)은 동시에 구동될 수 있다. 어드레스 전극라인(X1 내지 Xn)은 기수 번째 라인들과 우수 번째 라인들로 분할되어 구동되거나 순차적으로 구동될 수 있다.FIG. 2 illustrates an embodiment of an electrode arrangement of a plasma display panel, and a plurality of discharge cells constituting the plasma display panel are preferably arranged in a matrix form as shown in FIG. 2. The plurality of discharge cells are provided at the intersections of the scan electrode lines Y1 to Ym, the sustain electrode lines Z1 to Zm, and the address electrode lines X1 to Xn, respectively. The scan electrode lines Y1 to Ym may be driven sequentially or simultaneously, and the sustain electrode lines Z1 to Zm may be driven simultaneously. The address electrode lines X1 to Xn may be driven by being divided into odd-numbered lines and even-numbered lines, or sequentially driven.

도 2에 도시된 전극 배치는 본 발명에 따른 플라즈마 패널의 전극 배치에 대한 일실시예에 불과하므로, 본 발명은 도 2에 도시된 플라즈마 디스플레이 패널의 전극 배치 및 구동 방식에 한정되지 아니한다. 예컨데, 상기 스캔 전극 라인(Y1 내지 Ym)들 중 2 개의 스캔 전극 라인이 동시에 스캐닝되는 듀얼 스캔(dual scan) 방식도 가능하다. 또한, 상기 어드레스 전극 라인(X1 내지 Xn)은 패널의 중앙 부분에서 상, 하로 분할되어 구동될 수도 있다.Since the electrode arrangement shown in FIG. 2 is only an embodiment of the electrode arrangement of the plasma panel according to the present invention, the present invention is not limited to the electrode arrangement and driving method of the plasma display panel shown in FIG. 2. For example, a dual scan method in which two scan electrode lines among the scan electrode lines Y1 to Ym are simultaneously scanned is possible. In addition, the address electrode lines X1 to Xn may be driven by being divided up and down in the center portion of the panel.

도 3은 하나의 프레임(frame)을 복수의 서브필드로 나누어 시분할 구동시키는 방법에 대한 일실시예를 타이밍도로 도시한 것이다. 단위 프레임은 시분할 계조 표시를 실현하기 위하여 소정 개수 예컨대 8개의 서브필드들(SF1, ..., SF8)로 분할될 수 있다. 또한, 각 서브필드(SF1, ...SF8)는 리셋 구간(미도시)과, 어드레스 구간(A1, ..., A8)및, 서스테인 구간(S1, ..., S8)로 분할된다.3 is a timing diagram illustrating an embodiment of a time division driving method by dividing a frame into a plurality of subfields. The unit frame may be divided into a predetermined number, for example, eight subfields SF1, ..., SF8 to realize time division gray scale display. Each subfield SF1, ... SF8 is divided into a reset section (not shown), an address section A1, ..., A8 and a sustain section S1, ..., S8.

여기서, 본 발명의 일실시예에 따르면 리셋 구간은 복수 개의 서브필드 중 적어도 하나에서 생략될 수 있다. 예컨대, 리셋 구간은 최초의 서브필드에서만 존재하거나, 최초의 서브필드와 전체 서브필드 중 중간 정도의 서브필드에서만 존재할 수도 있다.Here, according to an embodiment of the present invention, the reset period may be omitted in at least one of the plurality of subfields. For example, the reset period may exist only in the first subfield or may exist only in a subfield about halfway between the first subfield and all the subfields.

각 어드레스 구간(A1, ..., A8)에서는, 어드레스 전극(X)에 표시 데이터 신호가 인가되고, 각 스캔 전극(Y)에 상응하는 스캔 펄스가 순차적으로 인가된다.In each address section A1, ..., A8, a display data signal is applied to the address electrode X, and scan pulses corresponding to each scan electrode Y are sequentially applied.

각 서스테인 구간(S1, ...,S8)에서는, 스캔 전극(Y)과 서스테인 전극(Z)에 서스테인 펄스가 교호하게 인가되어, 어드레스 구간(A1, ..., A8)에서 벽전하들이 형성된 방전셀들에서 서스테인 방전을 일으킨다.In each of the sustain periods S1, ..., S8, a sustain pulse is alternately applied to the scan electrode Y and the sustain electrode Z to form wall charges in the address periods A1, ..., A8. Sustain discharge occurs in the discharge cells.

플라즈마 디스플레이 패널의 휘도는 단위 프레임에서 차지하는 서스테인 방전 구간(S1, ..., S8)내의 서스테인 방전 펄스 개수에 비례한다. 1 화상을 형성하는 하나의 프레임이, 8개의 서브필드와 256계조로 표현되는 경우에, 각 서브필드에는 차례대로 1, 2, 4, 8, 16, 32, 64, 128의 비율로 서로 다른 서스테인 펄스의 수가 할당될 수 있다. 만일 133계조의 휘도를 얻기 위해서는, 서브필드1 구간, 서브필드3 구간 및 서브필드8 구간 동안 셀들을 어드레싱하여 서스테인 방전하면 된다.The luminance of the plasma display panel is proportional to the number of sustain discharge pulses in the sustain discharge periods S1, ..., S8 occupied in the unit frame. When one frame forming one image is represented by eight subfields and 256 gradations, each subfield in turn has different sustains at a ratio of 1, 2, 4, 8, 16, 32, 64, and 128. The number of pulses can be assigned. In order to obtain luminance of 133 gradations, cells may be sustained by addressing the cells during the subfield 1 section, the subfield 3 section, and the subfield 8 section.

각 서브필드에 할당되는 서스테인 방전 수는, APC(Automatic Power Control)단계에 따른 서브필드들의 가중치에 따라 가변적으로 결정될 수 있다. 즉, 도 3에서는 한 프레임을 8개의 서브필드로 분할하는 경우를 예로 들어 설명하였으나 본 발명은 그에 한정되지 아니하며, 한 프레임을 형성하는 서브필드의 수를 설계사양에 따라 다양하게 변형하는 것이 가능하다. 예를 들어, 한 프레임을 12 또는 16 서브필드 등과 같이, 8 서브필드 이상으로 분할하여 플라즈마 디스플레이 패널을 구동시킬 수 있다.The number of sustain discharges allocated to each subfield may be variably determined according to weights of the subfields according to the APC (Automatic Power Control) step. That is, in FIG. 3, a case in which one frame is divided into eight subfields has been described as an example. However, the present invention is not limited thereto, and the number of subfields forming one frame may be variously modified according to design specifications. . For example, a plasma display panel may be driven by dividing one frame into eight or more subfields, such as 12 or 16 subfields.

또한 각 서브필드에 할당되는 서스테인 방전 수는 감마특성이나 패널특성을 고려하여 다양하게 변형하는 것이 가능하다. 예컨대, 서브필드 4에 할당된 계조도를 8에서 6으로 낮추고, 서브필드 6 에 할당된 계조도를 32 에서 34 로 높일 수 있다.The number of sustain discharges allocated to each subfield can be variously modified in consideration of gamma characteristics and panel characteristics. For example, the gray level assigned to subfield 4 may be lowered from 8 to 6, and the gray level assigned to subfield 6 may be increased from 32 to 34.

도 4는 상기 분할된 하나의 서브필드에 대해, 플라즈마 디스플레이 패널을 구동시키기 위한 구동 신호들에 대한 일실시예를 타이밍도로 도시한 것이다.4 is a timing diagram illustrating an embodiment of driving signals for driving a plasma display panel with respect to the divided subfield.

상기 서브필드는 스캔 전극들(Y) 상에 정극성 벽전하를 형성하고 서스테인 전극들(Z) 상에 부극성 벽전하를 형성하기 위한 프리 리셋(pre reset) 구간, 프리 리셋 구간에 의해 형성된 벽전하 분포를 이용하여 전 화면의 방전셀들을 초기화하기 위한 리셋(reset) 구간, 방전셀을 선택하기 위한 어드레스(address) 구간 및 선택된 방전셀들의 방전을 유지시키기 위한 서스테인(sustain) 구간을 포함한다.The subfield is a wall formed by a pre-reset section and a pre-reset section for forming positive wall charges on the scan electrodes Y and negative wall charges on the sustain electrodes Z. A reset section for initializing the discharge cells of the entire screen using the charge distribution, an address section for selecting the discharge cells, and a sustain section for maintaining the discharge of the selected discharge cells.

리셋 구간은 셋업(setup) 구간 및 셋 다운(setdown) 구간으로 이루어지며, 상기 셋업 구간에서는 모든 스캔 전극으로 상승 램프 파형(Ramp-up)이 동시 인가되어 모든 방전셀에서 미세 방전이 발생되고, 이에 따라 벽전하가 생성된다. 상기 셋다운 구간에는 상기 상승 램프 파형(Ramp-up)의 피크 전압보다 낮은 정극성 전압에서 하강하는 하강 램프파형(Ramp-down)이 모든 스캔 전극(Y)으로 동시에 인가되어 모든 방전셀에서 소거방전이 발생되고, 이에 따라 셋업 방전에 의해 생성된 벽전하 및 공간전하 중 불요 전하를 소거시킨다.The reset section includes a setup section and a setdown section. In the setup section, rising ramp waveforms (Ramp-up) are simultaneously applied to all scan electrodes to generate fine discharges in all discharge cells. Thus, wall charges are generated. In the set-down period, a falling ramp waveform (Ramp-down) falling at a positive voltage lower than the peak voltage of the rising ramp waveform (Ramp-up) is simultaneously applied to all the scan electrodes (Y), thereby eliminating discharge discharge in all the discharge cells. Generated, thereby eliminating unnecessary charges during wall charges and space charges generated by the setup discharges.

어드레스 구간에는 스캔 전극으로 부극성의 스캔 신호(scan)가 순차적으로 인가되고, 이와 동시에 상기 어드레스 전극(X)으로 정극성의 데이터 신호(data)가 인가된다. 이러한 상기 스캔 신호(scan)와 데이터 신호(data) 간의 전압 차와 상기 리셋 구간 동안 생성된 벽전압에 의해 어드레스 방전이 발생 되어 셀이 선택된다. 한편, 상기 셋다운 구간과 어드레스 구간 동안에 상기 서스테인 전극에는 서스테인 전압을 유지하는 신호가 인가된다.In the address period, a negative scan signal scan is sequentially applied to the scan electrode, and at the same time, a positive data signal data is applied to the address electrode X. The address discharge is generated by the voltage difference between the scan signal and the data signal and the wall voltage generated during the reset period, thereby selecting the cell. Meanwhile, a signal for maintaining a sustain voltage is applied to the sustain electrode during the set down period and the address period.

상기 서스테인 구간에는 스캔 전극과 서스테인 전극에 교번적으로 서스테인 펄스가 인가되어 스캔 전극과 서스테인 전극 사이에 면방전 형태로 서스테인 방전이 발생된다.In the sustain period, a sustain pulse is alternately applied to the scan electrode and the sustain electrode to generate sustain discharge in the form of surface discharge between the scan electrode and the sustain electrode.

도 4에 도시된 구동 파형들은 본 발명에 따른 플라즈마 디스플레이 패널을 구동시키기 위한 신호들에 대한 일실시예로서, 상기 도 4에 도시된 파형들에 의해 본 발명은 한정되지 아니한다. 예컨데, 상기 프리 리셋 구간이 생략될 수 있으며, 도 4에 도시된 구동 신호들의 극성 및 전압 레벨은 필요에 따라 변경이 가능하고, 상기 서스테인 방전이 완료된 후에 벽전하 소거를 위한 소거 신호가 서스테인 전극에 인가될 수도 있다. 또한, 상기 서스테인 신호가 스캔 전극(Y)과 서스테인(Z) 전극 중 어느 하나에만 인가되어 서스테인 방전을 일으키는 싱글 서스테인(single sustain) 구동도 가능하다.The driving waveforms shown in FIG. 4 are exemplary embodiments of signals for driving the plasma display panel according to the present invention, and the present invention is not limited to the waveforms shown in FIG. 4. For example, the pre-reset period may be omitted, and the polarity and the voltage level of the driving signals illustrated in FIG. 4 may be changed as necessary. After the sustain discharge is completed, an erase signal for erasing wall charge may be applied to the sustain electrode. May be authorized. In addition, the single sustain driving may be performed by applying the sustain signal to only one of the scan electrode (Y) and the sustain (Z) electrode to generate a sustain discharge.

도 5는 플라즈마 디스플레이 패널을 구동시키기 위한 구동 보드(board)의 구성에 대한 일실시예를 도시한 것이다.FIG. 5 illustrates an embodiment of a configuration of a driving board for driving a plasma display panel.

도 5를 참조하면, 방열 프레임(30)은 패널의 배면에 설치되어 패널을 지지함과 아울러 패널에서 발생되는 열을 흡수하여 방출시킨다. 또한, 방열 프레임(30)의 배면에는 패널에 구동 신호들을 인가하는 인쇄 회로기판(40)이 설치된다.Referring to FIG. 5, the heat dissipation frame 30 is installed on the rear surface of the panel to support the panel and to absorb and release heat generated from the panel. In addition, the back surface of the heat dissipation frame 30 is provided with a printed circuit board 40 for applying driving signals to the panel.

인쇄 회로기판(40)은 패널의 어드레스 전극(미도시)에 구동 신호를 공급하는 어드레스 구동 회로(X/BD, 50), 패널의 스캔 전극(미도시)에 구동 신호를 공급하는 스캔 구동 회로(Y/BD, 60), 패널의 서스테인 전극(미도시)에 구동신호를 공급하는 서스테인 구동 회로(Z/BD, 70), 상기 구동 회로들을 제어하는 메인 컨트롤러(Ctrl/BD, 80)와, 각 구동 회로에 전원을 공급하는 파워 서플라이 유닛(PSU, 90)를 포함할 수 있다.The printed circuit board 40 includes an address driving circuit (X / BD, 50) for supplying a driving signal to an address electrode (not shown) of the panel, and a scan driving circuit for supplying a driving signal to a scan electrode (not shown) of the panel Y / BD, 60, a sustain drive circuit (Z / BD, 70) for supplying a drive signal to a sustain electrode (not shown) of the panel, a main controller (Ctrl / BD, 80) for controlling the drive circuits, and It may include a power supply unit (PSU) 90 for supplying power to the drive circuit.

어드레스 구동 회로(50)는 패널에 형성된 어드레스 전극(미도시)에 구동신호 를 공급하여 패널(10)에 형성된 복수개의 방전셀(미도시) 중 방전되는 방전셀만을 선택한다.The address driving circuit 50 supplies a driving signal to an address electrode (not shown) formed in the panel to select only the discharge cells discharged from among the plurality of discharge cells (not shown) formed in the panel 10.

어드레스 구동 회로(50)는 싱글 스캔 방식 또는 듀얼 스캔 방식에 따라 패널의 상측과 하측 중 어느 하나 또는 양측 모두에 설치될 수 있다.The address driving circuit 50 may be installed on any one or both of the upper side and the lower side of the panel according to a single scan method or a dual scan method.

어드레스 구동 회로(50)에는 상기 어드레스 전극에 인가되는 전류를 제어하도록 데이터 IC(미도시)가 설치되고, 상기 데이터 IC에서는 인가되는 전류를 제어하기 위해 스위칭이 발생되어 다량의 열이 발생될 수 있다. 따라서 어드레스 구동 회로(50)에는 상기 제어 과정에서 발생 된 발열을 해소하기 위해 히트싱크(100)가 설치될 수 있다.In the address driving circuit 50, a data IC (not shown) is installed to control a current applied to the address electrode. In the data IC, switching is generated to control a current applied thereto, and a large amount of heat may be generated. . Therefore, the heat sink 100 may be installed in the address driving circuit 50 to solve the heat generated in the control process.

도 5에 도시된 바와 같이, 스캔 구동 회로(60)는 메인 컨트롤러(80)와 연결되는 스캔 서스테인 보드(62)와, 스캔 서스테인 보드(62)와 패널(10)을 연결하는 스캔 드라이버 보드(64)를 포함할 수 있다.As shown in FIG. 5, the scan driving circuit 60 includes a scan sustain board 62 connected to the main controller 80, and a scan driver board 64 connecting the scan sustain board 62 and the panel 10. ) May be included.

스캔 드라이버 보드(64)는 본 실시예에서 상/하 2부분으로 나뉘어져 설치될 수 있으며, 도 5에 도시된 실시예와 달리 단수 개로 설치되거나 더 많은 복수 개로 설치될 수도 있다.The scan driver board 64 may be installed divided into two parts of the upper and lower parts in this embodiment. Unlike the embodiment shown in FIG. 5, the scan driver board 64 may be provided in a single number or a plurality of more.

스캔 드라이버 보드(64)에는 패널의 스캔 전극으로 구동 신호를 공급하는 스캔 IC(65)가 설치되고, 스캔 IC(65)는 상기 스캔 전극에 리셋, 스캔 및 서스테인 신호를 연속으로 인가할 수 있다.The scan driver board 64 is provided with a scan IC 65 for supplying a drive signal to the scan electrodes of the panel, and the scan IC 65 can continuously apply reset, scan and sustain signals to the scan electrodes.

서스테인 구동 회로(70)는 패널의 서스테인 전극으로 구동 신호를 공급한다.The sustain drive circuit 70 supplies a drive signal to the sustain electrode of the panel.

도 6은 본 발명에 따른 스캔 구동회로 및 서스테인 구동회로의 구성에 대한 일실시예를 회로도로 도시한 것이다.6 is a circuit diagram showing an embodiment of the configuration of the scan driving circuit and the sustain driving circuit according to the present invention.

도 6을 참조하면, 스캔 구동 회로는 에너지회수부(600) 및 서스테인펄스공급부(610)를 포함하여 이루어질 수 있다.Referring to FIG. 6, the scan driving circuit may include an energy recovery unit 600 and a sustain pulse supply unit 610.

에너지회수부(600)는 소스 커패시터(Cs) 및 인덕터(L)와, 상기 소스 커패시터에 저장된 에너지를 패널(panel)의 스캔 전극으로 공급하기 위해 턴온되는 제1 스위치(Q1)와, 상기 패널로부터 에너지를 회수하기 위해 턴온되는 제2 스위치(Q2)를 포함하여 구성된다. 인덕터(L)는 패널의 커패시턴스와 함께 공진 회로를 구성한다.The energy recovery unit 600 includes a source capacitor Cs and an inductor L, a first switch Q1 that is turned on to supply energy stored in the source capacitor to a scan electrode of a panel, and from the panel. And a second switch Q2 that is turned on to recover energy. The inductor L, together with the capacitance of the panel, constitutes a resonant circuit.

서스테인펄스공급부(610)는 서스테인 전압을 스캔 전극으로 인가하기 위해 턴온되는 제3 스위치(Q3)와 스캔 전극에 인가되는 전압을 그라운드 전압으로 하강시키기 위해 턴온되는 제4 스위치(Q4)를 포함하여 구성된다.The sustain pulse supply unit 610 includes a third switch Q3 turned on to apply the sustain voltage to the scan electrode and a fourth switch Q4 turned on to lower the voltage applied to the scan electrode to the ground voltage. do.

또한, 서스테인 구동 회로도 에너지회수부(630) 및 서스테인펄스공급부(620)를 포함하여 이루어질 수 있다.In addition, the sustain driving circuit may also include an energy recovery unit 630 and a sustain pulse supply unit 620.

에너지회수부(630)는 소스 커패시터(Cs) 및 인덕터(L)와, 상기 소스 커패시터에 저장된 에너지를 패널(panel)의 서스테인 전극으로 공급하기 위해 턴온되는 제7 스위치(Q7)와, 상기 패널로부터 에너지를 회수하기 위해 턴온되는 제8 스위치(Q8)를 포함하여 구성된다. 인덕터(L)는 패널의 커패시턴스와 함께 공진 회로를 구성한다.The energy recovery unit 630 includes a source capacitor Cs and an inductor L, a seventh switch Q7 which is turned on to supply energy stored in the source capacitor to the sustain electrode of the panel, and the panel from the panel. And an eighth switch Q8 that is turned on to recover energy. The inductor L, together with the capacitance of the panel, constitutes a resonant circuit.

서스테인펄스공급부(620)는 서스테인 전압을 서스테인 전극으로 인가하기 위해 턴온되는 제5 스위치(Q5)와 서스테인 전극에 공급되는 전압을 그라운드 전압으 로 하강시키기 위해 턴온되는 제6 스위치(Q6)를 포함하여 구성된다.The sustain pulse supply unit 620 includes a fifth switch Q5 turned on to apply the sustain voltage to the sustain electrode and a sixth switch Q6 turned on to lower the voltage supplied to the sustain electrode to the ground voltage. It is composed.

도 6에 도시된 바와 같이, 본 발명에 따른 플라즈마 디스플레이 장치의 구동 회로는, 스캔 구동 회로의 그라운드(GND)와 서스테인 구동회로의 그라운드(GND)가 연결되어 있다. 스캔 구동 회로의 그라운드(GND) 전위와 서스테인 구동회로의 그라운드(GND) 전위가 일치됨에 따라, 구동 회로에 흐르는 피킹 전류를 감소시킬 수 있으며, 구동 회로의 동작을 안정적이게 할 수 있다.As shown in FIG. 6, in the driving circuit of the plasma display device according to the present invention, the ground GND of the scan driving circuit and the ground GND of the sustain driving circuit are connected. As the ground GND potential of the scan driving circuit and the ground GND potential of the sustain driving circuit coincide, the peaking current flowing in the driving circuit can be reduced, and the operation of the driving circuit can be stabilized.

도 7은 스캔 구동회로의 그라운드와 서스테인 구동회로의 그라운드를 전기적으로 연결시키는 방법에 대한 일실시예를 도시한 것이다.FIG. 7 illustrates an embodiment of a method of electrically connecting the ground of the scan driving circuit and the ground of the sustain driving circuit.

도 7에 도시된 바와 같이, 각각 방열 프레임(700)에 스캔 구동 회로(720)와 서스테인 구동 회로(710)를 고정시키고, 그라운드 전위(GND)를 잡아주는 체결부재(740, 750), 예를 들어 스캔 구동 회로의 볼트(750)와 서스테인 구동 회로의 볼트(740)를 전기적으로 연결시키는 보조프레임(730)을 구동 회로(710, 720)와 방열프레임(700) 사이에 형성시키는 것이 바람직하다.As shown in FIG. 7, fastening members 740 and 750 fixing the scan driving circuit 720 and the sustain driving circuit 710 to the heat radiating frame 700 and holding the ground potential GND, respectively. For example, an auxiliary frame 730 electrically connecting the bolt 750 of the scan driving circuit and the bolt 740 of the sustain driving circuit is preferably formed between the driving circuits 710 and 720 and the heat radiating frame 700.

보조프레임은(730)은 스캔 구동 회로(720)와 서스테인 구동 회로(710)의 그라운드를 전기적으로 연결시키기 위해, 방열프레임(700)보다 전기 전도성이 높은 물질로 이루어질 수 있으며, 보다 바람직하게는 구리(Cu)로 이루어진다.The auxiliary frame 730 may be made of a material having a higher electrical conductivity than the heat radiating frame 700 to electrically connect the ground of the scan driving circuit 720 and the sustain driving circuit 710. (Cu).

구동 회로의 안정성을 효과적으로 향상시키기 위해서는, 구동 회로 중 하이 레벨(High level)의 전류가 흐르는 부분과 중첩되도록 보조프레임(730)을 형성하는 것이 바람직하다.In order to effectively improve the stability of the driving circuit, it is preferable to form the auxiliary frame 730 so as to overlap with a portion where a high level current flows in the driving circuit.

이상 본 발명의 바람직한 실시예에 대해 상세히 기술하였지만, 본 발명이 속 하는 기술분야에 있어서 통상의 지식을 가진 사람이라면, 첨부된 청구범위에 정의된 본 발명의 정신 및 범위에 벗어나지 않으면서 본 발명을 여러 가지로 변형 또는 변경하여 실시할 수 있음을 알 수 있을 것이다. 따라서, 본 발명의 앞으로의 실시예들의 변경은 본 발명의 기술을 벗어날 수 없을 것이다.Although the preferred embodiments of the present invention have been described in detail above, those skilled in the art to which the present invention pertains should make the present invention without departing from the spirit and scope of the present invention as defined in the appended claims. It will be appreciated that various modifications or changes can be made. Accordingly, modifications to future embodiments of the present invention will not depart from the technology of the present invention.

상기한 바와 같이 구성되는 본 발명에 따른 플라즈마 디스플레이 장치에 의하면, 스캔 구동회로의 그라운드와 서스테인 구동회로의 그라운드를 전기적으로 연결시킴으로써, 구동회로의 임피던스(impedence)를 감소시킬 수 있으며, 구동회로에 피킹(peaking) 전류가 흐르는 것을 방지하여 플라즈마 디스플레이 장치의 신뢰성을 향상시킬 수 있다.According to the plasma display device according to the present invention configured as described above, by electrically connecting the ground of the scan driving circuit and the ground of the sustain driving circuit, it is possible to reduce the impedance of the driving circuit, and to pick the driving circuit It is possible to improve the reliability of the plasma display device by preventing the current from flowing.

Claims (5)

상부기판; 상기 상부기판에 형성되는 복수의 스캔 전극들 및 서스테인 전극들; 상기 상부기판과 대향하여 배치되는 하부기판; 및 상기 하부기판에 형성되는 복수의 어드레스 전극들을 포함하는 플라즈마 디스플레이 패널을 구비하는 플라즈마 디스플레이 장치에 있어서,Upper substrate; A plurality of scan electrodes and sustain electrodes formed on the upper substrate; A lower substrate disposed to face the upper substrate; And a plasma display panel including a plurality of address electrodes formed on the lower substrate. 상기 스캔 전극에 구동 신호를 공급하는 스캔 구동회로;A scan driving circuit which supplies a driving signal to the scan electrode; 상기 서스테인 전극에 구동 신호를 공급하는 서스테인 구동회로;A sustain driving circuit for supplying a driving signal to the sustain electrode; 상기 스캔 구동회로 및 서스테인 구동회로가 고정되는 제1 프레임; 및A first frame to which the scan driving circuit and the sustain driving circuit are fixed; And 상기 제1 프레임보다 전기 전도성이 높은 물질로 이루어지며, 상기 스캔 구동회로의 그라운드와 상기 서스테인 구동회로의 그라운드를 전기적으로 연결시키는 제2 프레임을 포함하는 것을 특징으로 하는 플라즈마 디스플레이 장치.And a second frame made of a material having a higher electrical conductivity than the first frame, and electrically connecting the ground of the scan driving circuit to the ground of the sustain driving circuit. 제1항에 있어서, 상기 제2 프레임은The method of claim 1, wherein the second frame 상기 구동 회로와 제1 프레임 사이에 위치하는 것을 특징으로 하는 플라즈마 디스플레이 장치.And a plasma display device positioned between the driving circuit and the first frame. 제1항에 있어서, 상기 제2 프레임은The method of claim 1, wherein the second frame 상기 제1 프레임 중 일부 영역에 형성되는 것을 특징으로 하는 플라즈마 디스플레이 장치.And a plasma display device formed on a portion of the first frame. 제1항에 있어서, 상기 제2 프레임은The method of claim 1, wherein the second frame 상기 구동회로가 형성된 제1 영역과 제2 영역 중 높은 전류가 흐르는 영역과 중첩되게 형성되는 것을 특징으로 하는 플라즈마 디스플레이 장치.And a region in which the high current flows among the first region and the second region in which the driving circuit is formed. 제1항에 있어서, 상기 제2 프레임은The method of claim 1, wherein the second frame 구리로 이루어지는 것을 특징으로 하는 플라즈마 디스플레이 장치.Plasma display device, characterized in that made of copper.

Images