KR20080054658A - Driving circuit of liquid crystal display device and method for driving the same - Google Patents

Driving circuit of liquid crystal display device and method for driving the same Download PDF

Info

Publication number
KR20080054658A
KR20080054658A KR1020060126912A KR20060126912A KR20080054658A KR 20080054658 A KR20080054658 A KR 20080054658A KR 1020060126912 A KR1020060126912 A KR 1020060126912A KR 20060126912 A KR20060126912 A KR 20060126912A KR 20080054658 A KR20080054658 A KR 20080054658A
Authority
KR
South Korea
Prior art keywords
liquid crystal
common
line
data
voltage
Prior art date
Application number
KR1020060126912A
Other languages
Korean (ko)
Other versions
KR101296641B1 (en
Inventor
김철세
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020060126912A priority Critical patent/KR101296641B1/en
Publication of KR20080054658A publication Critical patent/KR20080054658A/en
Application granted granted Critical
Publication of KR101296641B1 publication Critical patent/KR101296641B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G1/00—Control arrangements or circuits, of interest only in connection with cathode-ray tube indicators; General aspects or details, e.g. selection emphasis on particular characters, dashed line or dotted line generation; Preprocessing of data
    • G09G1/06—Control arrangements or circuits, of interest only in connection with cathode-ray tube indicators; General aspects or details, e.g. selection emphasis on particular characters, dashed line or dotted line generation; Preprocessing of data using single beam tubes, e.g. three-dimensional or perspective representation, rotation or translation of display pattern, hidden lines, shadows
    • G09G1/14—Control arrangements or circuits, of interest only in connection with cathode-ray tube indicators; General aspects or details, e.g. selection emphasis on particular characters, dashed line or dotted line generation; Preprocessing of data using single beam tubes, e.g. three-dimensional or perspective representation, rotation or translation of display pattern, hidden lines, shadows the beam tracing a pattern independent of the information to be displayed, this latter determining the parts of the pattern rendered respectively visible and invisible
    • G09G1/146—Flicker reduction circuits
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3696—Generation of voltages supplied to electrode drivers

Abstract

An apparatus and a method for driving an LCD(Liquid Crystal Display) are provided to decrease voltages of first and second data signals using a line inversion method and invert polarities of neighboring liquid crystal cells for preventing flickering. An apparatus for driving an LCD includes an LCD panel(2), a gate driver(4), a data driver(6), and a common voltage generator(10). The LCD panel includes a plurality of pixels and a plurality of horizontal lines. The gate driver provides a gate signal to a gate line of the LCD panel. The data driver supplies a data signal to a data line of the LCD panel. The common voltage generator supplies an AC common voltage to a common line of the LCD panel. Each of the plurality of pixels includes a first TFT(Thin Film Transistor)(TFT1) connected to the gate line and the data line, a second TFT(TFT2) connected to the common line and the gate line, and a liquid crystal capacitor(Clc) connected to the first and second TFTs.

Description

액정 표시장치의 구동장치와 그 구동방법{Driving circuit of liquid crystal display device and method for driving the same}Driving device for liquid crystal display and driving method thereof {Driving circuit of liquid crystal display device and method for driving the same}

도 1은 본 발명의 제 1 실시예에 따른 액정 표시장치를 나타낸 구성도.1 is a block diagram showing a liquid crystal display device according to a first embodiment of the present invention.

도 2는 도 1에 도시된 액정 표시장치를 구동하기 위한 신호들의 구동 파형도.FIG. 2 is a driving waveform diagram of signals for driving the liquid crystal display shown in FIG.

도 3은 본 발명의 제 2 실시예에 따른 액정 표시장치를 나타낸 구성도.3 is a block diagram showing a liquid crystal display device according to a second embodiment of the present invention.

도 4는 도 3에 도시된 액정 표시장치를 구동하기 위한 신호들의 구동 파형도.FIG. 4 is a driving waveform diagram of signals for driving the liquid crystal display shown in FIG.

＊도면의 주요부분에 대한 부호의 설명＊＊ Description of symbols for main parts of the drawings ＊

2 : 액정패널 4 : 게이트 드라이버2: liquid crystal panel 4: gate driver

6 : 데이터 드라이버 8 : 타이밍 컨트롤러6: data driver 8: timing controller

10 : 공통전압 발생부 Clc : 액정 커패시터10: common voltage generator Clc: liquid crystal capacitor

Vcom1, Vcom2 : 제 1 및 제 2 공통전압Vcom1, Vcom2: first and second common voltages

VL1, VL2 : 제 1 및 제 2 공통전압 공급라인VL1, VL2: first and second common voltage supply lines

DV1, DV2 : 제 1 및 제 2 데이터 신호DV1, DV2: first and second data signals

GV1 내지 GV3 : 제 1 내지 제 3 게이트 신호GV1 to GV3: first to third gate signals

ΔVp, ΔVc : 데이터 신호 및 공통 킥백 전압ΔVp, ΔVc: data signal and common kickback voltage

본 발명은 데이터 신호의 킥백 전압(ΔVp)을 공통전압의 킥백 전압(ΔVc)으로 보상하여 플리커(Flicker)를 방지할 수 있는 액정 표시장치의 구동장치 및 이의 구동방법에 관한 것이다. The present invention relates to a driving apparatus of a liquid crystal display device and a driving method thereof, which can prevent a flicker by compensating a kickback voltage ΔVp of a data signal with a kickback voltage ΔVc of a common voltage.

통상의 액정 표시장치는 전계를 이용하여 유전 이방성을 갖는 액정의 광투과율을 조절함으로써 화상을 표시한다. 이를 위하여 액정 표시장치는 화소영역들이 매트릭스 형태로 배열된 액정패널과 액정패널을 구동하기 위한 구동회로를 구비한다. Conventional liquid crystal displays display images by adjusting the light transmittance of liquid crystals having dielectric anisotropy using an electric field. To this end, the liquid crystal display includes a liquid crystal panel in which pixel regions are arranged in a matrix, and a driving circuit for driving the liquid crystal panel.

액정패널에는 다수개의 게이트 라인과 다수개의 데이터 라인이 교차하게 배열되고, 게이트 라인들과 데이터 라인들이 수직교차하여 정의되는 영역에 화소영역이 위치하게 된다. 그리고 화소영역들 각각에 전계를 인가하기 위한 화소전극들과 공통전극이 형성된다. 화소전극들 각각은 스위칭 소자인 박막트랜지스터(TFT; Thin Film Transistor)와 접속된다. TFT는 게이트 라인의 스캔펄스에 의해 턴-온되어, 데이터 라인의 데이터 신호가 화소전극에 충전되도록 한다. In the liquid crystal panel, a plurality of gate lines and a plurality of data lines are arranged to cross each other, and a pixel region is positioned in an area defined by vertical crossings of the gate lines and the data lines. Pixel electrodes and a common electrode for applying an electric field to each of the pixel regions are formed. Each of the pixel electrodes is connected to a thin film transistor (TFT) which is a switching element. The TFT is turned on by the scan pulse of the gate line, so that the data signal of the data line is charged to the pixel electrode.

구동회로는 게이트 라인들을 구동하기 위한 게이트 드라이버와, 데이터 라인들을 구동하기 위한 데이터 드라이버와, 게이트 드라이버와 데이터 드라이버를 제어하기 위한 제어신호를 공급하는 타이밍 컨트롤러와, 액정패널에 공통전압을 공급하기 공통전압 발생부를 포함한다. The driving circuit includes a gate driver for driving the gate lines, a data driver for driving the data lines, a timing controller for supplying control signals for controlling the gate driver and the data driver, and a common voltage for supplying a common voltage to the liquid crystal panel. It includes a voltage generator.

상술한 바와 같이 구성된 액정 표시장치에서는 액정패널 상의 액정셀들을 구동하기 위하여 프레임 인버젼 방법(Frame Inversion System), 라인 칼럼 인버젼 방법(Line Inversion System) 및 도트 인버젼 방법(Dot Inversion System)과 같은 인버젼 구동방법이 사용된다. In the liquid crystal display configured as described above, in order to drive the liquid crystal cells on the liquid crystal panel, such as a frame inversion system, a line column inversion system, and a dot inversion system, Inversion driving method is used.

프레임 인버젼 방법의 액정패널 구동방법은 프레임이 변경될 때마다 액정패널 상의 액정셀들에 공급되는 데이터신호의 극성을 반전시킨다. 라인 인버젼 방법의 액정패널 구동방법에서는 액정패널 상의 라인(칼럼)에 따라 액정셀들에 공급되는 데이터신호들의 극성을 반전시킨다. 도트 인버젼 방법은 액정패널 상의 액정셀들 각각에 수직 및 수평 방향으로 인접한 액정셀과 상반된 극성의 데이터신호가 공급되게 함과 아울러 프레임마다 액정패널 상의 모든 액정셀들에 공급되는 데이터 신호들의 극성이 반전되게 한다. 인버젼 방법의 구동은 타이밍 컨트롤러로부터 데이터 드라이버에 공급되는 극성 제어신호에 따라 데이터 드라이버가 응답하여 수행된다. The liquid crystal panel driving method of the frame inversion method inverts the polarity of the data signal supplied to the liquid crystal cells on the liquid crystal panel every time the frame is changed. In the liquid crystal panel driving method of the line inversion method, the polarities of the data signals supplied to the liquid crystal cells are inverted according to a line (column) on the liquid crystal panel. In the dot inversion method, data signals having polarities opposite to those of adjacent liquid crystal cells in the vertical and horizontal directions are supplied to each of the liquid crystal cells on the liquid crystal panel, and the polarities of the data signals supplied to all liquid crystal cells on the liquid crystal panel are changed for each frame. Let it be reversed. The driving of the inversion method is performed in response to the data driver according to the polarity control signal supplied from the timing controller to the data driver.

인버젼 구동방법들 중 라인 인버젼 방법은 데이터 신호의 전압레벨을 낮추어 구동할 수 있는 저전력 구동이 가능하기 때문에 도트 인버젼 등의 구동방법들에 비해 소비전력을 감소시킬 수 있다. Among the inversion driving methods, the line inversion method can reduce the power consumption compared to the driving methods such as dot inversion since the low power driving capable of driving by lowering the voltage level of the data signal is possible.

이러한 라인 인버젼 구동방법은 액정패널의 데이터 라인 방향 다시 말하여, 각 게이트 라인 단위로 액정셀에 정극성 또는 부극성의 데이터 신호가 반복적으로 인가되고, 데이터 신호의 전압레벨이 B(black), W(white), B, W.... 또는 W, B, W, B....로 반복적으로 디스플레이된다. 그리고, 각 데이터 신호의 극성에 상반되도록 공통전압의 전압레벨 또한 각 게이트 라인 단위 즉. 1 수직주기로 반전되어 공급된다. 이로 인해, 각 데이터 신호의 전압레벨과 공통전압 레벨의 차이에 따라 영상이 표시되고, 이로써 데이터 신호의 전압레벨을 낮추어 구동하는 저전력 구동이 가능하다. In this line inversion driving method, the data line direction of the liquid crystal panel, that is, a positive or negative data signal is repeatedly applied to the liquid crystal cell in each gate line unit, and the voltage level of the data signal is B (black), It is displayed repeatedly as W (white), B, W .... or W, B, W, B .... In addition, the voltage level of the common voltage is also in units of each gate line so as to be opposite to the polarity of each data signal. It is supplied inverted in 1 vertical period. As a result, an image is displayed according to the difference between the voltage level and the common voltage level of each data signal, thereby enabling low power driving to lower and drive the voltage level of the data signal.

하지만, 상기와 같이 구동되는 라인 인버젼 방법은 킥백 전압이라 불리우는 화소 전압 변동에 특히 취약하다. 다시 말하여, 액정셀에 충전된 데이터 신호의 전압레벨이 각 게이트 라인에 인가되는 스캔펄스의 하강 에지(edge)시 킥백 전압 만큼 떨어지게 되고, 이러한 데이터 신호의 전압레벨은 다음 데이터 신호가 인가될 때까지 서서히 떨어지게 된다. However, the above-described line inversion method is particularly vulnerable to pixel voltage variations called kickback voltages. In other words, the voltage level of the data signal charged in the liquid crystal cell drops by the kickback voltage at the falling edge of the scan pulse applied to each gate line, and the voltage level of the data signal is applied when the next data signal is applied. Will fall slowly.

특히, 부극성의 데이터 신호가 인가된 경우에는 데이터 신호의 전압레벨과 공통전압 레벨과의 차이가 정극성의 경우보다 커지기 때문에 수평 크로스토크(Crosstalk)에 더욱 취약해진다. 이에 따라, 화면이 깜빡거리는 플리커 발생률이 높아지고 화질이 저하되는 문제점이 있다. In particular, when a negative data signal is applied, the difference between the voltage level of the data signal and the common voltage level becomes larger than that of the positive polarity, thereby making it more vulnerable to horizontal crosstalk. Accordingly, there is a problem in that the flicker occurrence rate of flickering of the screen increases and the image quality deteriorates.

본 발명은 상기와 같은 문제점을 해결하기 위한 것으로, 데이터 신호의 킥백전압을 공통전압의 킥백전압으로 보상하여 플리커를 방지할 수 있는 액정 표시장치의 구동장치 및 이의 구동방법을 제공하는 그 목적이 있다. SUMMARY OF THE INVENTION The present invention has been made to solve the above problems, and an object thereof is to provide a driving device of a liquid crystal display device and a driving method thereof, which can prevent a flicker by compensating a kickback voltage of a data signal with a kickback voltage of a common voltage. .

상기와 같은 목적을 달성하기 위한 본 발명의 실시예에 따른 액정 표시장치의 구동장치는 다수의 화소들로 이루어진 다수의 수평라인을 포함하는 액정패널, 상기 액정패널의 게이트 라인으로 게이트 신호를 공급하는 게이트 드라이버, 상기 액정패널의 데이터 라인으로 데이터 신호를 공급하는 데이터 드라이버, 상기 액정패널의 공통라인으로 교류 공통전압을 공급하는 공통전압 발생부를 포함하고, 상기 다수의 화소들 각각은, 상기 게이트 라인 및 데이터 라인과 접속된 제 1 박막 트랜지스터; 상기 공통라인 및 게이트 라인과 접속된 제 2 박막 트랜지스터; 및 상기 제 1 및 제 2 박막 트랜지스터와 접속된 액정 커패시터를 포함하는 것을 특징으로 한다. A driving device of a liquid crystal display according to an exemplary embodiment of the present invention for achieving the above object is a liquid crystal panel including a plurality of horizontal lines consisting of a plurality of pixels, and supplying a gate signal to a gate line of the liquid crystal panel. A gate driver, a data driver supplying a data signal to a data line of the liquid crystal panel, and a common voltage generator supplying an AC common voltage to a common line of the liquid crystal panel, wherein each of the plurality of pixels includes: the gate line; A first thin film transistor connected to the data line; A second thin film transistor connected to the common line and the gate line; And a liquid crystal capacitor connected to the first and second thin film transistors.

또한, 상기와 같은 목적을 달성하기 위한 본 발명의 실시예에 따른 액정 표시장치의 구동방법은 데이터 라인에 데이터 신호를 공급하는 단계, 공통라인에 교류 공통전압을 공급하는 단계, 게이트 라인에 게이트 신호를 공급하는 단계, 상기 게이트 신호에 의해 턴-온된 제 1 박막 트랜지스터를 통해 공급된 데이터 신호와, 상기 게이트 신호에 의해 턴-온된 제 2 박막 트랜지스터를 통해 공급된 상기 교류 공통전압의 차전압을 액정 커패시터에 충전하는 단계 및 상기 게이트 신호에 의해 턴-오프된 제 1 및 제 2 박막 트랜지스터에 의해 상기 액정 커패시터의 충전전압을 유지하는 단계를 포함하는 것을 특징으로 한다. In addition, the driving method of the liquid crystal display according to the embodiment of the present invention for achieving the above object is the step of supplying a data signal to the data line, supplying an AC common voltage to the common line, a gate signal to the gate line Supplying the liquid crystal signal to a voltage difference between the data signal supplied through the first thin film transistor turned on by the gate signal and the AC common voltage supplied through the second thin film transistor turned on by the gate signal; Charging the capacitor and maintaining the charging voltage of the liquid crystal capacitor by the first and second thin film transistors turned off by the gate signal.

이하, 상기와 같은 특징을 갖는 본 발명의 실시예에 따른 액정 표시장치의 구동장치 및 구동방법을 첨부된 도면을 참조하여 보다 상세히 설명하면 다음과 같다. Hereinafter, a driving apparatus and a driving method of a liquid crystal display according to an exemplary embodiment of the present invention having the above characteristics will be described in detail with reference to the accompanying drawings.

도 1은 본 발명의 제 1 실시예에 따른 액정 표시장치를 나타낸 구성도이다. 1 is a configuration diagram illustrating a liquid crystal display according to a first embodiment of the present invention.

도 1에 도시된 액정 표시장치는 화소영역을 구비하여 형성된 액정패널(2)과, 과, 액정패널(2)의 게이트 라인(GL1 내지 GLn)을 구동하는 게이트 드라이버(4)와, 데이터 라인(DL1 내지 DLm)을 구동하는 데이터 드라이버(6)와, 게이트 드라이버(4)와 데이터 드라이버(6)를 제어하는 타이밍 컨트롤러(8)와, 액정패널(2)의 공통전압 공급라인(VL)에 공통전압(Vcom)을 공급하는 공통전압 발생부(10)를 포함한다. The liquid crystal display shown in FIG. 1 includes a liquid crystal panel 2 having a pixel region, a gate driver 4 for driving gate lines GL1 to GLn of the liquid crystal panel 2, and a data line. Common to the data driver 6 for driving the DL1 to DLm, the timing controller 8 for controlling the gate driver 4 and the data driver 6 and the common voltage supply line VL of the liquid crystal panel 2. It includes a common voltage generator 10 for supplying a voltage (Vcom).

액정패널(2)은 게이트 라인(GL1 내지 GLn)과 데이터 라인(DL1 내지 DLm)에 의해 정의되는 각 화소영역에 형성된 제 1 박막 트랜지스터(TFT1; Thin Film Transistor)와, TFT1과 접속된 액정 커패시터(Clc)를 구비한다. 액정 커패시터(Clc)는 TFT1과 접속된 화소전극과, 액정에 수평전계를 형성하기 위해 화소전극과 나란하게 위치하는 공통전극 및 공통전극과 공통전압 공급라인(VL) 사이에 접속된 제 2 박막 트랜지스터(이하 TFT2라 함)로 구성된다. TFT1은 게이트 라인(GL1 내지 GLn)으로부터의 스캔펄스에 응답하여 데이터 라인(DL1 내지 DLm)으로부터의 데이터 신호를 화소전극에 공급한다. 그리고 TFT2는 게이트 라인(GL1 내지 GLn)으로부터의 스캔펄스에 응답하여 공통전압 공급라인(VL)으로부터의 공통전압(Vcom)을 공통전극에 공급한다. 액정 커패시터(Clc)는 화소전극에 공급된 데이터 신호와 공통전극에 공급된 공통전압의 차전압을 충전하고, 그 차전압에 따라 액정 분자들의 배열을 가변시켜 광투과율을 조절함으로써 계조를 구현한다. 그리고 액정 커패시터(Clc)에는 스토리지 커패시터(Cst)가 병렬로 접속되어 액정 커패시터(Clc)에 충전된 전압이 다음 데이터 신호가 공급될 때까지 유지되게 한다. 스토리지 커패시터(Cst)는 화소전극이 이전 게이트 라인과 절연막을 사이에 두고 중첩되어 형성된다. 이와 달리 스토리지 커패시터(Cst)는 화소전극이 스토리지 라인과 절연막을 사이에 두고 중첩되어 형성되기도 한다. The liquid crystal panel 2 includes a first thin film transistor TFT1 formed in each pixel area defined by the gate lines GL1 to GLn and the data lines DL1 to DLm, and a liquid crystal capacitor connected to the TFT1. Clc). The liquid crystal capacitor Clc includes a pixel electrode connected to the TFT1, a common electrode positioned parallel to the pixel electrode to form a horizontal electric field in the liquid crystal, and a second thin film transistor connected between the common electrode and the common voltage supply line VL. (Hereinafter referred to as TFT2). The TFT1 supplies the data signals from the data lines DL1 to DLm to the pixel electrodes in response to the scan pulses from the gate lines GL1 to GLn. The TFT2 supplies the common voltage Vcom from the common voltage supply line VL to the common electrode in response to the scan pulses from the gate lines GL1 to GLn. The liquid crystal capacitor Clc charges the difference voltage between the data signal supplied to the pixel electrode and the common voltage supplied to the common electrode, and adjusts the light transmittance by varying the arrangement of liquid crystal molecules according to the difference voltage. The storage capacitor Cst is connected to the liquid crystal capacitor Clc in parallel so that the voltage charged in the liquid crystal capacitor Clc is maintained until the next data signal is supplied. The storage capacitor Cst is formed by overlapping the pixel electrode with the previous gate line and the insulating layer interposed therebetween. In contrast, the storage capacitor Cst is formed by overlapping the pixel electrode with the storage line and the insulating layer interposed therebetween.

게이트 드라이버(4)는 타이밍 컨트롤러(8)로부터의 게이트 제어신호(GCS)에 응답하여 스캔펄스 즉, 게이트 온 전압을 순차적으로 발생하는 쉬프트 레지스터를 포함한다. 쉬프트 레지스터는 게이트 온 전압의 스캔펄스를 각 게이트 라인(GL1 내지 GLn)에 순차적으로 공급한다. 그리고 각 게이트 라인(GL1 내지 GLn)에 스캔펄스가 공급되지 않는 기간에는 게이트 오프 전압을 공급한다. The gate driver 4 includes a shift register that sequentially generates scan pulses, that is, gate-on voltages, in response to the gate control signal GCS from the timing controller 8. The shift register sequentially supplies scan pulses of the gate-on voltage to each gate line GL1 to GLn. The gate-off voltage is supplied to the gate lines GL1 to GLn during the period when the scan pulse is not supplied.

데이터 드라이버(6)는 외부로부터의 디지털 영상 데이터(Data)를 타이밍 컨트롤러(8)로부터의 데이터 제어신호(DCS)에 따라 아날로그 영상 데이터 즉, 데이터 신호로 변환한다. 구체적으로, 데이터 드라이버(6)는 아날로그 영상 데이터의 계조값에 따라 소정 레벨을 가지는 감마전압을 선택하고 선택된 감마전압을 데이터 라인(DL1 내지 DLm)으로 공급한다. 또한, 극성 제어신호(POL)에 따라 액정패널(2)의 인버젼 방법을 변환시켜 게이트 라인(GL1 내지 GLn)에 스캔펄스가 공급되는 1수평 주기마다 1수평 라인분의 데이터 신호를 데이터 라인(DL1 내지 DLm)으로 공급한다. 이에 따라, 데이터 라인(DL1 내지 DLm)으로 공급되는 데이터 신호의 극성은 1수평 주기마다 정극성 또는 부극성으로 반전된다. The data driver 6 converts the digital image data Data from the outside into analog image data, that is, a data signal in accordance with the data control signal DCS from the timing controller 8. Specifically, the data driver 6 selects a gamma voltage having a predetermined level according to the gray value of the analog image data and supplies the selected gamma voltage to the data lines DL1 to DLm. In addition, the inversion method of the liquid crystal panel 2 is converted in accordance with the polarity control signal POL, so that one horizontal line of data signals is supplied for each horizontal period in which scan pulses are supplied to the gate lines GL1 to GLn. DL1 to DLm). Accordingly, the polarity of the data signal supplied to the data lines DL1 to DLm is inverted into a positive polarity or a negative polarity every one horizontal period.

타이밍 컨트롤러(8)는 외부로부터의 영상 데이터(RGB)를 액정패널(2)의 구동에 알맞도록 정렬하여 데이터 드라이버(6)에 공급한다. 또한, 외부로부터의 동기신호들(DCLK,DE,Hsync,Vsync)을 이용하여 게이트 제어신호(GCS)와 데이터 제어신호(DCS)를 생성하여 게이트 드라이버(4)와 데이터 드라이버(6)를 제어한다. The timing controller 8 arranges the image data RGB from the outside so as to be suitable for driving the liquid crystal panel 2, and supplies the image data RGB to the data driver 6. In addition, the gate driver 4 and the data driver 6 are controlled by generating the gate control signal GCS and the data control signal DCS using the external synchronization signals DCLK, DE, Hsync, and Vsync. .

공통전압 발생부(10)는 공통전압(Vcom)을 생성하여 액정패널(2)의 공통전압 공급라인(VL)으로 공급한다. 이때, 공통전압 발생부(10)는 공통전압(Vcom)의 극성을 데이터 신호의 극성과 반대되도록 반전시켜서 공통전압 공급라인(VL)에 공급한다. 이에 따라, 공통전압 공급라인(VL)에 인가되는 공통전압(Vcom)의 극성은 데이터 신호의 극성을 기준으로 1수평 주기 단위로 반전된다. The common voltage generator 10 generates a common voltage Vcom and supplies it to the common voltage supply line VL of the liquid crystal panel 2. At this time, the common voltage generator 10 inverts the polarity of the common voltage Vcom to be opposite to the polarity of the data signal and supplies it to the common voltage supply line VL. Accordingly, the polarity of the common voltage Vcom applied to the common voltage supply line VL is inverted by one horizontal period based on the polarity of the data signal.

도 2는 도 1에 도시된 액정 표시장치를 구동하기 위한 신호들의 구동 파형도이다. FIG. 2 is a driving waveform diagram of signals for driving the liquid crystal display shown in FIG. 1.

도 2에 도시된 공통전압(Vcom)은 1수평 주기 단위로 반전되어 공통전압 공급라인(VL)에 공급된다. 다시 말하여, 공통전압(Vcom)은 데이터 신호(DV)의 전압레벨 즉, 데이터 신호(DV)의 극성을 기준으로 데이터 신호(DV)의 극성과 반대되는 극성을 갖도록 발생된다. The common voltage Vcom shown in FIG. 2 is inverted in one horizontal period and is supplied to the common voltage supply line VL. In other words, the common voltage Vcom is generated to have a polarity opposite to that of the data signal DV based on the voltage level of the data signal DV, that is, the polarity of the data signal DV.

데이터 신호(DV)는 아날로그 영상 데이터의 계조값에 따른 전압레벨로 발생되어 각 데이터 라인(DL1 내지 DLm)에 공급된다. 이때, 데이터 신호(DV)는 공통전압(Vcom)의 전압레벨 다시 말하여, 공통전압(Vcom)의 극성을 기준으로 공통전압(Vcom)의 극성과 반대되는 극성을 갖도록 1수평 주기 단위로 공급된다. 여기서, 각 데이터 라인(DL1 내지 DLm)에는 1수평 주기 단위로 1 수평 라인분의 데이터 신호(DV)가 공급되지만, 도 2에서는 제 1 데이터 라인(DL1)에 공급되는 데이터 신호(DVR) 만을 도시하였다. The data signal DV is generated at a voltage level corresponding to the gray value of the analog image data and supplied to each data line DL1 to DLm. At this time, the data signal DV is supplied in units of one horizontal period so as to have a polarity opposite to that of the common voltage Vcom based on the voltage level of the common voltage Vcom, that is, the polarity of the common voltage Vcom. . Here, the data signals DV for one horizontal line are supplied to each of the data lines DL1 to DLm, but in FIG. 2, only the data signals DV supplied to the first data line DL1 are illustrated. It was.

다음으로, 본 발명의 제 1 실시예에 따른 액정 표시장치의 구동방법을 도 1 및 도 2의 T1 내지 T3 구간을 참조하여 구체적으로 설명하면 다음과 같다. Next, a driving method of the liquid crystal display according to the first exemplary embodiment of the present invention will be described in detail with reference to the sections T1 to T3 of FIGS. 1 and 2.

먼저, T1 구간은 제 1 게이트 라인(GL1)에 게이트 온 전압의 스캔펄스(GV)가 공급되는 구간으로써 제 1 액정셀(DL1,GL1)의 TFT1과 TFT2가 턴-온된 구간이다. 이에 따라, 제 1 액정셀(DL1,GL1)의 화소전극에는 TFT1을 통해 정극성의 데이터 신호(DV)가 공급되고, 제 1 액정셀(DL1,GL1)의 공통전극에는 TFT2를 통해 부극성의 공통전압(Vcom)이 공급된다. First, the T1 section is a section in which the scan pulse GV of the gate-on voltage is supplied to the first gate line GL1, and the TFT1 and TFT2 of the first liquid crystal cells DL1 and GL1 are turned on. Accordingly, the positive data signal DV is supplied to the pixel electrodes of the first liquid crystal cells DL1 and GL1 through the TFT1, and the common electrode of the first liquid crystal cells DL1 and GL1 is provided through the TFT2. The voltage Vcom is supplied.

액정 커패시터(Clc)는 정극성의 데이터 신호(DV)와 부극성의 공통전압(Vcom)의 차전압(VDif)을 충전한다. 그리고 제 1 게이트 라인(GL1)에 게이트 오프 전압이 공급되면 TFT1과 TFT2가 턴-오프 된다. 액정 커패시터(Clc)는 충전된 차전압(VDif)을 유지시킴으로써 영상의 계조를 표시하고 이때, 액정 커패시터(Clc)에 병렬로 접속된 스토리지 커패시터(Cst)가 액정 커패시터(Clc)에 충전된 전압을 다음 데이터 신호(DV)가 공급될 때까지 유지시키게 된다. The liquid crystal capacitor Clc charges the difference voltage VDif between the positive data signal DV and the negative common voltage Vcom. When the gate-off voltage is supplied to the first gate line GL1, the TFT1 and the TFT2 are turned off. The liquid crystal capacitor Clc displays the gray level of the image by maintaining the charged difference voltage VDif, and at this time, the storage capacitor Cst connected in parallel to the liquid crystal capacitor Clc receives the voltage charged in the liquid crystal capacitor Clc. It is maintained until the next data signal DV is supplied.

상기에서 게이트 오프 전압이 공급되는 시점 다시 말하여, 게이트 온 전압의 하강 에지(edge)시에는 액정 커패시터(Clc)에 충전된 데이터 신호(DV)의 전압레벨이 킥백 전압(ΔVp) 만큼 떨어지게 되고, 이러한 데이터 신호(DV)의 전압레벨은 다음 데이터 신호가 인가될 때까지 서서히 떨어지게 된다. 또한, 데이터 신호(DV)의 공급과 동시에 TFT2를 통해 공급된 공통전압(Vcom)의 레벨 또한 킥백 전압(ΔVc) 만큼 떨어지게 된다. 이러한 공통전압(Vcom)의 레벨은 다음 데이터 신호(DV)가 인가될 때까지 데이터 신호(DV)와 동일한 폭으로 떨어지게 된다. 이에 따라, 데이터 신호(DVR)의 킥백 전압(ΔVp)은 공통전압(Vcom)의 킥백 전압(ΔVc)으로 보상하게 된다. In other words, when the gate-off voltage is supplied, that is, at the falling edge of the gate-on voltage, the voltage level of the data signal DV charged in the liquid crystal capacitor Clc drops by the kickback voltage ΔVp. The voltage level of the data signal DV gradually falls until the next data signal is applied. In addition, at the same time as the supply of the data signal DV, the level of the common voltage Vcom supplied through the TFT2 also drops by the kickback voltage ΔVc. The level of the common voltage Vcom drops to the same width as the data signal DV until the next data signal DV is applied. Accordingly, the kickback voltage ΔVp of the data signal DVR is compensated by the kickback voltage ΔVc of the common voltage Vcom.

다음으로, T2 구간은 제 2 게이트 라인(GL2)에 게이트 온 전압의 스캔펄 스(GV)가 공급되는 구간으로써 제 2 액정셀(DL1,GL2)의 TFT1과 TFT2가 턴-온된 구간이다. 이에 따라, 제 2 액정셀(DL1,GL2)의 화소전극에는 TFT1을 통해 부극성의 데이터 신호(DV)가 공급되고, 공통전극에는 TFT2를 통해 정극성의 공통전압(Vcom)이 공급된다. Next, the T2 section is a section in which the scan pulse GV of the gate-on voltage is supplied to the second gate line GL2, and the TFT1 and the TFT2 of the second liquid crystal cells DL1 and GL2 are turned on. Accordingly, the negative data signal DV is supplied to the pixel electrodes of the second liquid crystal cells DL1 and GL2 through the TFT1, and the common common voltage Vcom is supplied to the common electrode through the TFT2.

액정 커패시터(Clc)는 부극성의 데이터 신호(DV)와 정극성의 공통전압(Vcom)의 차전압(VDif)을 충전한다. 그리고, 제 2 게이트 라인(GL2)에 게이트 오프 전압이 공급되면 TFT1과 TFT2가 턴-오프 된다. 액정 커패시터(Clc)는 충전된 차전압(VDif)을 유지시킴으로써 영상의 계조를 표시하고 이때, 액정 커패시터(Clc)에 병렬로 접속된 스토리지 커패시터(Cst)가 액정 커패시터(Clc)에 충전된 전압을 다음 데이터 신호(DV)가 공급될 때까지 유지시키게 된다. The liquid crystal capacitor Clc charges the difference voltage VDif between the negative data signal DV and the positive common voltage Vcom. When the gate-off voltage is supplied to the second gate line GL2, the TFT1 and the TFT2 are turned off. The liquid crystal capacitor Clc displays the gray level of the image by maintaining the charged difference voltage VDif, and at this time, the storage capacitor Cst connected in parallel to the liquid crystal capacitor Clc receives the voltage charged in the liquid crystal capacitor Clc. It is maintained until the next data signal DV is supplied.

상기에서 스캔펄스(GV)의 하강 에지 시에는 액정 커패시터(Clc)에 충전된 데이터 신호(DV)의 전압레벨이 킥백 전압(ΔVp) 만큼 떨어지게 되고, 이러한 데이터 신호(DV)의 전압레벨은 다음 데이터 신호(DV)가 인가될 때까지 서서히 떨어지게 된다. 또한, 데이터 신호(DV)의 공급과 동시에 TFT2를 통해 공급된 공통전압(Vcom)의 레벨 또한 킥백 전압(ΔVc) 만큼 떨어지게 된다. 이러한 공통전압(Vcom)의 레벨은 다음 데이터 신호(DV)가 인가될 때까지 데이터 신호(DV)와 동일한 폭으로 떨어지게 된다. 이에 따라, 데이터 신호(DV)의 킥백 전압(ΔVp)은 공통전압(Vcom)의 킥백 전압(ΔVc)으로 보상하게 된다. At the falling edge of the scan pulse GV, the voltage level of the data signal DV charged in the liquid crystal capacitor Clc drops by the kickback voltage ΔVp, and the voltage level of the data signal DV is the next data. It gradually falls until the signal DV is applied. In addition, at the same time as the supply of the data signal DV, the level of the common voltage Vcom supplied through the TFT2 also drops by the kickback voltage ΔVc. The level of the common voltage Vcom drops to the same width as the data signal DV until the next data signal DV is applied. Accordingly, the kickback voltage ΔVp of the data signal DV is compensated by the kickback voltage ΔVc of the common voltage Vcom.

T3 구간은 제 3 게이트 라인(GL3)에 게이트 온 전압의 스캔펄스(GV)가 공급되는 구간으로써 제 3 액정셀(DL1,GL3)의 TFT1과 TFT2가 턴-온된 구간이다. 이에 따라, 제 3 액정셀(DL1,GL3)의 화소전극에는 TFT1을 통해 정극성의 데이터 신호(DVR)가 공급되고, 공통전극에는 TFT2를 통해 부극성의 공통전압(Vcom)이 공급된다. The T3 section is a section in which the scan pulse GV of the gate-on voltage is supplied to the third gate line GL3, and the TFT1 and the TFT2 of the third liquid crystal cells DL1 and GL3 are turned on. Accordingly, the positive data signal DVR is supplied to the pixel electrodes of the third liquid crystal cells DL1 and GL3 through the TFT1, and the negative common voltage Vcom is supplied to the common electrode through the TFT2.

액정 커패시터(Clc)는 정극성의 데이터 신호(DV)와 부극성의 공통전압(Vcom)의 차전압(VDif)을 충전한다. 그리고, 제 3 게이트 라인(GL3)에 게이트 오프 전압이 공급되면 TFT1과 TFT2가 턴-오프 된다. 액정 커패시터(Clc)는 충전된 차전압(VDif)을 유지시킴으로써 영상의 계조를 표시하고 이때, 액정 커패시터(Clc)에 병렬로 접속된 스토리지 커패시터(Cst)가 액정 커패시터(Clc)에 충전된 전압을 다음 데이터 신호(DV)가 공급될 때까지 유지시키게 된다. The liquid crystal capacitor Clc charges the difference voltage VDif between the positive data signal DV and the negative common voltage Vcom. When the gate-off voltage is supplied to the third gate line GL3, the TFT1 and the TFT2 are turned off. The liquid crystal capacitor Clc displays the gray level of the image by maintaining the charged difference voltage VDif, and at this time, the storage capacitor Cst connected in parallel to the liquid crystal capacitor Clc receives the voltage charged in the liquid crystal capacitor Clc. It is maintained until the next data signal DV is supplied.

상기에서 게이트 오프 전압이 공급되는 시점 다시 말하여, 스캔펄스(GV)의 하강 에지 시에는 액정 커패시터(Clc)에 충전된 데이터 신호(DV)의 전압레벨이 킥백 전압(ΔVp) 만큼 떨어지게 되고, 이러한 데이터 신호(DV)의 전압레벨은 다음 데이터 신호가 인가될 때까지 서서히 떨어지게 된다. 또한, 데이터 신호(DV)의 공급과 동시에 TFT2를 통해 공급된 공통전압(Vcom)의 레벨 또한 킥백 전압(ΔVc) 만큼 떨어지게 된다. 이러한 공통전압(Vcom)의 레벨은 다음 데이터 신호(DV)가 인가될 때까지 데이터 신호(DV)와 동일한 폭으로 떨어지게 된다. 이에 따라, 데이터 신호(DVR)의 킥백 전압(ΔVp)은 공통전압(Vcom)의 킥백 전압(ΔVc)으로 보상하게 된다. In other words, when the gate-off voltage is supplied, that is, at the falling edge of the scan pulse GV, the voltage level of the data signal DV charged in the liquid crystal capacitor Clc drops by the kickback voltage ΔVp. The voltage level of the data signal DV gradually falls until the next data signal is applied. In addition, at the same time as the supply of the data signal DV, the level of the common voltage Vcom supplied through the TFT2 also drops by the kickback voltage ΔVc. The level of the common voltage Vcom drops to the same width as the data signal DV until the next data signal DV is applied. Accordingly, the kickback voltage ΔVp of the data signal DVR is compensated by the kickback voltage ΔVc of the common voltage Vcom.

상술한 바와 같이, 본 발명의 제 1 실시예에 따른 액정 표시장치는 각 액정셀에 1수평 기간 단위로 반전되는 데이터 신호(DV) 및 공통전압(Vcom)이 동시에 공 급되도록 TFT1과 TFT2를 구비한다. 따라서, 라인 인버젼 방법을 수행하여 데이터 신호(DV)의 전압레벨을 낮추어 구동할 수 있으면서도 데이터 신호(DV)의 킥백 전압(ΔVp)은 공통전압(Vcom)의 킥백 전압(ΔVc)으로 보상하여 플리커를 방지할 수 있다. As described above, the liquid crystal display according to the first exemplary embodiment of the present invention includes TFT1 and TFT2 to simultaneously supply the data signal DV and the common voltage Vcom, which are inverted by one horizontal period, to each liquid crystal cell. do. Accordingly, while the voltage level of the data signal DV can be driven by performing the line inversion method, the kickback voltage ΔVp of the data signal DV is compensated by the kickback voltage ΔVc of the common voltage Vcom, thereby flickering. Can be prevented.

도 3은 본 발명의 제 2 실시예에 따른 액정 표시장치를 나타낸 구성도이다. 3 is a configuration diagram illustrating a liquid crystal display according to a second exemplary embodiment of the present invention.

도 3에 도시된 액정 표시장치는 화소영역을 구비하여 형성된 액정패널(22)과, 액정패널(22)의 게이트 라인(GL1 내지 GLn)을 구동하는 게이트 드라이버(24)와, 데이터 라인(DL1 내지 DLm)을 구동하는 데이터 드라이버(26)와, 게이트 드라이버(24)와 데이터 드라이버(26)를 제어하는 타이밍 컨트롤러(28)와, 액정패널(22)의 제 1 및 제 2 공통전압 공급라인(VL1,VL2)에 서로 반전된 극성의 제 1 및 제 2 공통전압(Vcom1,Vcom2)을 공급하는 공통전압 발생부(30)를 포함한다. The liquid crystal display shown in FIG. 3 includes a liquid crystal panel 22 including a pixel region, a gate driver 24 driving gate lines GL1 to GLn of the liquid crystal panel 22, and data lines DL1 to. A data driver 26 for driving the DLm, a timing controller 28 for controlling the gate driver 24 and the data driver 26, and first and second common voltage supply lines VL1 of the liquid crystal panel 22. And a common voltage generator 30 supplying the first and second common voltages Vcom1 and Vcom2 having polarities reversed to each other to VL2.

이러한 제 2 실시예에 따른 액정 표시장치는 액정패널(22)과 공통전압 발생부(30)를 제외한 다른 구성이 제 1 실시예에 나타낸 구성과 동일하기 때문에 이에 대한 상세한 설명은 생략하기로 한다. In the liquid crystal display according to the second exemplary embodiment, other configurations except for the liquid crystal panel 22 and the common voltage generator 30 are the same as those shown in the first exemplary embodiment, a detailed description thereof will be omitted.

제 2 실시예에 따른 액정패널(22)은 게이트 라인(GL1 내지 GLn)과 데이터 라인(DL1 내지 DLm)에 의해 정의되는 각 화소영역에 형성된 제 1 박막 트랜지스터(TFT1; Thin Film Transistor)와, TFT1과 접속된 액정 커패시터(Clc)를 구비한다. 액정 커패시터(Clc)는 TFT1과 접속된 화소전극과, 액정에 수평전계를 형성하기 위해 화소전극과 나란하게 위치하는 공통전극 및 공통전극과 제 1 또는 제 2 공통전압 공급라인(VL1,VL2) 사이에 접속된 제 2 박막 트랜지스터(이하, TFT2라 함) 로 구성된다. TFT1은 게이트 라인(GL1 내지 GLn)으로부터의 스캔펄스에 응답하여 데이터 라인(DL1 내지 DLm)으로부터의 데이터 신호를 화소전극에 공급한다. 그리고 TFT2는 게이트 라인(GL1 내지 GLn)으로부터의 스캔펄스에 응답하여 제 1 또는 제 2 공통전압 공급라인(VL1,VL2)으로부터의 제 1 및 제 2 공통전압(Vcom1,Vcom)을 공통전극에 공급한다. 다시 말하여, 홀수번째 데이터 라인(DL1,DL3,...DLn-1)과 연결된 액정 커패시터(Clc)의 TFT2는 제 1 공통전압 공급라인(VL1)과 연결되어 제 1 공통전압(Vcom1)을 홀수열의 액정 커패시터(Clc)에 공급한다. 그리고 짝수번째 데이터 라인(CL2,DL4,...)과 연결된 액정 커패시터(Clc)의 TFT2는 제 2 공통전압 공급라인(VL2)과 연결되어 짝수열의 액정 커패시터(Clc)에 제 2 공통전압(Vcom2)을 공급한다. 이러한 액정 커패시터(Clc)는 화소전극에 공급된 데이터 신호와 공통전극에 공급된 공통전압의 차전압을 충전하고, 그 차전압에 따라 액정 분자들의 배열을 가변시켜 광투과율을 조절함으로써 계조를 구현한다. 그리고 액정 커패시터(Clc)에는 스토리지 커패시터(Cst)가 병렬로 접속되어 액정 커패시터(Clc)에 충전된 전압이 다음 데이터 신호가 공급될 때까지 유지되게 한다. 스토리지 커패시터(Cst)는 화소전극이 이전 게이트 라인과 절연막을 사이에 두고 중첩되어 형성된다. 이와 달리 스토리지 커패시터(Cst)는 화소전극이 스토리지 라인과 절연막을 사이에 두고 중첩되어 형성되기도 한다. The liquid crystal panel 22 according to the second embodiment includes a first thin film transistor TFT1 formed in each pixel region defined by gate lines GL1 through GLn and data lines DL1 through DLm, and TFT1. And a liquid crystal capacitor Clc connected thereto. The liquid crystal capacitor Clc includes a pixel electrode connected to the TFT1, a common electrode positioned parallel to the pixel electrode to form a horizontal electric field in the liquid crystal, and between the common electrode and the first or second common voltage supply lines VL1 and VL2. And a second thin film transistor (hereinafter referred to as TFT2) connected to it. The TFT1 supplies the data signals from the data lines DL1 to DLm to the pixel electrodes in response to the scan pulses from the gate lines GL1 to GLn. The TFT2 supplies first and second common voltages Vcom1 and Vcom from the first or second common voltage supply lines VL1 and VL2 to the common electrode in response to the scan pulses from the gate lines GL1 to GLn. do. In other words, the TFT2 of the liquid crystal capacitor Clc connected to the odd-numbered data lines DL1, DL3,... DLn-1 is connected to the first common voltage supply line VL1 to receive the first common voltage Vcom1. Supply to odd-numbered liquid crystal capacitors Clc. The TFT 2 of the liquid crystal capacitor Clc connected to the even-numbered data lines CL2, DL4,... Is connected to the second common voltage supply line VL2, and the second common voltage Vcom2 is applied to the even-numbered liquid crystal capacitors Clc. ). The liquid crystal capacitor Clc charges the difference voltage between the data signal supplied to the pixel electrode and the common voltage supplied to the common electrode, and adjusts the light transmittance by varying the arrangement of liquid crystal molecules according to the difference voltage. . The storage capacitor Cst is connected to the liquid crystal capacitor Clc in parallel so that the voltage charged in the liquid crystal capacitor Clc is maintained until the next data signal is supplied. The storage capacitor Cst is formed by overlapping the pixel electrode with the previous gate line and the insulating layer interposed therebetween. In contrast, the storage capacitor Cst is formed by overlapping the pixel electrode with the storage line and the insulating layer interposed therebetween.

공통전압 발생부(30)는 제 1 및 제 2 공통전압(Vcom1,Vcom2)의 극성이 서로 반대되도록 반전시켜서 제 1 및 제 2 공통전압 공급라인(VL1,VL2)에 공급한다. 예를 들어, 공통전압 발생부(30)는 제 1 공통전압(Vcom1)을 생성하여 제 1 공통전압 공급라인(VL1)으로 공급하고, 제 2 공통전압(Vcom2)을 생성하여 제 2 공통전압 공급라인(VL2)으로 공급한다. 이때, 공통전압 발생부(30)는 제 1 및 제 2 공통전압(Vcom1,Vcom2)의 극성을 데이터 신호의 극성과도 반대되도록 발생하여 제 1 및 제 2 공통전압 공급라인(VL1,VL2)에 공급한다. 이에 따라, 제 1 및 제 2 공통전압 공급라인(VL1,VL2)에 인가되는 제 1 및 제 2 공통전압(Vcom1,Vcom2)의 극성은 데이터 신호의 극성을 기준으로 1수평 주기 단위로 반전된다. The common voltage generator 30 inverts the polarities of the first and second common voltages Vcom1 and Vcom2 to be opposite to each other and supplies them to the first and second common voltage supply lines VL1 and VL2. For example, the common voltage generator 30 generates a first common voltage Vcom1 and supplies it to the first common voltage supply line VL1, and generates a second common voltage Vcom2 to supply a second common voltage. Supply to the line VL2. At this time, the common voltage generator 30 generates the polarities of the first and second common voltages Vcom1 and Vcom2 to be opposite to the polarities of the data signals, thereby providing the first and second common voltage supply lines VL1 and VL2. Supply. Accordingly, the polarities of the first and second common voltages Vcom1 and Vcom2 applied to the first and second common voltage supply lines VL1 and VL2 are inverted by one horizontal period based on the polarity of the data signal.

도 4는 도 3에 도시된 액정 표시장치를 구동하기 위한 신호들의 구동 파형도이다. FIG. 4 is a driving waveform diagram of signals for driving the liquid crystal display shown in FIG. 3.

도 4에 도시된 제 1 및 제 2 공통전압(Vcom1,Vcom2)은 1수평 주기 단위로 반전되어 제 1 및 제 2 공통전압 공급라인(VL)에 공급된다. 다시 말하여, 제 1 공통전압(Vcom1)은 제 1 데이터 신호(DV1)의 전압레벨 즉, 제 1 데이터 신호(DV1)의 극성을 기준으로 제 1 데이터 신호(DV1)의 극성과 반대되는 극성을 갖도록 발생된다. 그리고 제 2 공통전압(Vcom2)은 제 2 데이터 신호(DV2)의 전압레벨 즉, 제 2 데이터 신호(DV2)의 극성을 기준으로 제 2 데이터 신호(DV2)의 극성과 반대되는 극성을 갖도록 발생된다. The first and second common voltages Vcom1 and Vcom2 shown in FIG. 4 are inverted in units of one horizontal period and are supplied to the first and second common voltage supply lines VL. In other words, the first common voltage Vcom1 has a polarity opposite to that of the first data signal DV1 based on the voltage level of the first data signal DV1, that is, the polarity of the first data signal DV1. Is generated to have. The second common voltage Vcom2 is generated to have a polarity opposite to that of the second data signal DV2 based on the voltage level of the second data signal DV2, that is, the polarity of the second data signal DV2. .

제 1 및 제 2 데이터 신호(DV1,DV2)는 아날로그 영상 데이터의 계조값에 따른 전압레벨로 발생되어 각 데이터 라인(DL1 내지 DLm)에 공급된다. 이때, 제 1 데이터 신호(DV1)는 제 1 공통전압(Vcom1)의 전압레벨 다시 말하여, 제 1 공통전압(Vcom1)의 극성을 기준으로 제 1 공통전압(Vcom1)의 극성과 반대되는 극성을 갖도록 1수평 주기 단위로 반전되어 공급된다. 그리고 제 2 데이터 신호(DV2)는 제 2 공통전압(Vcom2)의 극성을 기준으로 제 2 공통전압(Vcom2)의 극성과 반대되는 극성을 갖도록 1수평 주기 단위로 반전되어 공급된다. 여기서, 각 데이터 라인(DL1 내지 DLm)에는 1수평 주기 단위로 1 수평 라인분의 제 1 및 제 2 데이터 신호(DV1,DV2)가 공급되지만, 도 4에서는 제 1 및 제 2 데이터 라인(DL1,DL2)에 공급되는 제 1 및 제 2 데이터 신호(DV1,DV2) 만을 도시하였다. The first and second data signals DV1 and DV2 are generated at voltage levels corresponding to grayscale values of the analog image data, and are supplied to the data lines DL1 to DLm. In this case, the first data signal DV1 has a voltage level of the first common voltage Vcom1, that is, a polarity opposite to that of the first common voltage Vcom1 based on the polarity of the first common voltage Vcom1. It is supplied inverted in units of one horizontal cycle so as to have it. The second data signal DV2 is inverted and supplied in units of one horizontal period so as to have a polarity opposite to that of the second common voltage Vcom2 based on the polarity of the second common voltage Vcom2. Here, each of the first and second data signals DV1 and DV2 for one horizontal line is supplied to each of the data lines DL1 to DLm, but in FIG. 4, the first and second data lines DL1, Only the first and second data signals DV1 and DV2 supplied to DL2 are shown.

다음으로, 본 발명의 제 2 실시예에 따른 액정 표시장치의 구동방법을 도 3 및 도 4의 T1 및 T1 구간을 참조하여 구체적으로 설명하면 다음과 같다. Next, a driving method of the liquid crystal display according to the second exemplary embodiment of the present invention will be described in detail with reference to the sections T1 and T1 of FIGS. 3 and 4.

먼저, T1 구간은 제 1 게이트 라인(GL1)에 게이트 온 전압의 제 1 스캔펄스(GV1)가 공급되는 구간으로써 제 1 액정셀(DL1,GL1)의 TFT1과 TFT2가 턴-온된 구간이다. 이에 따라, 제 1 액정셀(DL1,GL1)의 화소전극에는 TFT1을 통해 정극성의 제 1 데이터 신호(DV1)가 공급되고, 제 1 액정셀(DL1,GL1)의 공통전극에는 TFT2를 통해 제 1 공통전압 공급라인(VL1)으로부터의 제 1 공통전압(Vcom1)이 부극성으로 공급된다. First, the T1 section is a section in which the first scan pulse GV1 of the gate-on voltage is supplied to the first gate line GL1, and the TFT1 and TFT2 of the first liquid crystal cells DL1 and GL1 are turned on. Accordingly, the first data signal DV1 having the positive polarity is supplied to the pixel electrodes of the first liquid crystal cells DL1 and GL1, and the first electrode is provided through the TFT2 to the common electrode of the first liquid crystal cells DL1 and GL1. The first common voltage Vcom1 from the common voltage supply line VL1 is supplied with a negative polarity.

액정 커패시터(Clc)는 정극성의 제 1 데이터 신호(DV1)와 부극성의 제 1 공통전압(Vcom1)의 차전압(VDif)을 충전한다. 그리고 제 1 게이트 라인(GL1)에 게이트 오프 전압이 공급되면 TFT1과 TFT2가 턴-오프 된다. 액정 커패시터(Clc)는 충전된 차전압(VDif)을 유지시킴으로써 영상의 계조를 표시하고 이때, 액정 커패시터(Clc)에 병렬로 접속된 스토리지 커패시터(Cst)가 액정 커패시터(Clc)에 충전된 전압을 다음의 제 1 데이터 신호가 공급될 때까지 유지시키게 된다. The liquid crystal capacitor Clc charges the difference voltage VDif between the positive first data signal DV1 and the negative first common voltage Vcom1. When the gate-off voltage is supplied to the first gate line GL1, the TFT1 and the TFT2 are turned off. The liquid crystal capacitor Clc displays the gray level of the image by maintaining the charged difference voltage VDif, and at this time, the storage capacitor Cst connected in parallel to the liquid crystal capacitor Clc receives the voltage charged in the liquid crystal capacitor Clc. It is maintained until the next first data signal is supplied.

상기에서 게이트 오프 전압이 공급되는 시점 다시 말하여, 게이트 온 전압의 하강 에지(edge)시에는 액정 커패시터(Clc)에 충전된 제 1 데이터 신호(DV1)의 전압레벨이 킥백 전압(ΔVp) 만큼 떨어지게 되고, 이러한 제 1 데이터 신호(DV1)의 전압레벨은 다음의 제 1 데이터 신호가 인가될 때까지 서서히 떨어지게 된다. 또한, 제 1 데이터 신호(DV1)의 공급과 동시에 TFT2를 통해 공급된 제 1 공통전압(Vcom1)의 레벨 또한 킥백 전압(ΔVc) 만큼 떨어지게 된다. 이러한 제 1 공통전압(Vcom)의 레벨은 다음의 제 1 데이터 신호가 인가될 때까지 제 1 데이터 신호(DV1)와 동일한 폭으로 떨어지게 된다. 이에 따라, 제 1 데이터 신호(DV1)의 킥백 전압(ΔVp)은 공통전압(Vcom)의 킥백 전압(ΔVc)으로 보상하게 된다. In other words, at the falling edge of the gate-on voltage, the voltage level of the first data signal DV1 charged in the liquid crystal capacitor Clc drops by the kickback voltage ΔVp. The voltage level of the first data signal DV1 gradually falls until the next first data signal is applied. In addition, at the same time as the supply of the first data signal DV1, the level of the first common voltage Vcom1 supplied through the TFT2 also decreases by the kickback voltage ΔVc. The level of the first common voltage Vcom falls to the same width as the first data signal DV1 until the next first data signal is applied. Accordingly, the kickback voltage ΔVp of the first data signal DV1 is compensated by the kickback voltage ΔVc of the common voltage Vcom.

이와 아울러, 제 2 액정셀(D2,G1) 또한 T1 구간에서 제 1 액정셀(D1,G1) 동일한 타이밍으로 게이트 온 전압의 제 1 스캔펄스(GV1)를 공급받는다. 이에 따라, 제 2 액정셀(DL2,GL1)의 TFT1과 TFT2 또한 턴-온되어, 제 2 액정셀(DL2,GL1)의 화소전극에는 TFT1을 통해 부극성의 제 2 데이터 신호(DV2)가 공급되고, 제 2 액정셀(DL2,GL1)의 공통전극에는 TFT2를 통해 정극성의 제 2 공통전압(Vcom2)이 공급된다. In addition, the second liquid crystal cells D2 and G1 are also supplied with the first scan pulse GV1 having the gate-on voltage at the same timing as the first liquid crystal cells D1 and G1 in the T1 section. Accordingly, the TFT1 and the TFT2 of the second liquid crystal cells DL2 and GL1 are also turned on, so that the second data signal DV2 of the negative polarity is supplied to the pixel electrode of the second liquid crystal cells DL2 and GL1 through the TFT1. The second common voltage Vcom2 having the positive polarity is supplied to the common electrode of the second liquid crystal cells DL2 and GL1 through the TFT2.

제 2 액정셀(D2,G1)의 액정 커패시터(Clc)는 부극성의 제 2 데이터 신호(DV2)와 정극성의 제 2 공통전압(Vcom2)의 차전압(VDif)을 충전한다. 그리고, 제 1 게이트 라인(GL1)에 게이트 오프 전압이 공급되면 TFT1과 TFT2가 턴-오프 된다. 액정 커패시터(Clc)는 충전된 차전압(VDif)을 유지시킴으로써 영상의 계조를 표시하고 이때, 액정 커패시터(Clc)에 병렬로 접속된 스토리지 커패시터(Cst)가 액정 커패시터(Clc)에 충전된 전압을 다음 제 2 데이터 신호가 공급될 때까지 유지시 키게 된다. The liquid crystal capacitor Clc of the second liquid crystal cells D2 and G1 charges the difference voltage VDif between the negative second data signal DV2 and the positive second common voltage Vcom2. When the gate-off voltage is supplied to the first gate line GL1, the TFT1 and the TFT2 are turned off. The liquid crystal capacitor Clc displays the gray level of the image by maintaining the charged difference voltage VDif, and at this time, the storage capacitor Cst connected in parallel to the liquid crystal capacitor Clc receives the voltage charged in the liquid crystal capacitor Clc. It is held until the next second data signal is supplied.

상기에서 제 1 스캔펄스(GV1)의 하강 에지 시에는 액정 커패시터(Clc)에 충전된 제 2 데이터 신호(DV2)의 전압레벨이 킥백 전압(ΔVp) 만큼 떨어지게 되고, 이러한 제 2 데이터 신호(DV2)의 전압레벨은 다음 데이터 신호가 인가될 때까지 서서히 떨어지게 된다. 또한, 제 2 데이터 신호(DV2)의 공급과 동시에 TFT2를 통해 공급된 제 2 공통전압(Vcom2)의 레벨 또한 킥백 전압(ΔVc) 만큼 떨어지게 된다. 이러한 제 2 공통전압(Vcom2)의 레벨은 다음 데이터 신호가 인가될 때까지 제 2 데이터 신호(DV2)와 동일한 폭으로 떨어지게 된다. 이에 따라, 제 2 데이터 신호(DV2)의 킥백 전압(ΔVp)은 공통전압(Vcom)의 킥백 전압(ΔVc)으로 보상하게 된다. At the falling edge of the first scan pulse GV1, the voltage level of the second data signal DV2 charged in the liquid crystal capacitor Clc drops by the kickback voltage ΔVp, and thus, the second data signal DV2. The voltage level of F is gradually dropped until the next data signal is applied. In addition, at the same time as the supply of the second data signal DV2, the level of the second common voltage Vcom2 supplied through the TFT2 is also lowered by the kickback voltage ΔVc. The level of the second common voltage Vcom2 drops to the same width as the second data signal DV2 until the next data signal is applied. Accordingly, the kickback voltage ΔVp of the second data signal DV2 is compensated by the kickback voltage ΔVc of the common voltage Vcom.

T2 구간은 제 2 게이트 라인(GL2)에 게이트 온 전압의 제 2 스캔펄스(GV2)가 공급되는 구간으로써 제 3 액정셀(DL1,GL2)의 TFT1과 TFT2가 턴-온된 구간이다. 이에 따라, 제 3 액정셀(DL1,GL2)의 화소전극에는 TFT1을 통해 부극성의 제 1 데이터 신호(DV1)가 공급되고, 공통전극에는 TFT2를 통해 정극성의 제 1 공통전압(Vcom1)이 공급된다. The T2 section is a section in which the second scan pulse GV2 of the gate-on voltage is supplied to the second gate line GL2, and the TFT1 and the TFT2 of the third liquid crystal cells DL1 and GL2 are turned on. Accordingly, the negative first data signal DV1 is supplied to the pixel electrodes of the third liquid crystal cells DL1 and GL2 through the TFT1, and the first common voltage Vcom1 of the positive polarity is supplied through the TFT2 to the common electrode. do.

액정 커패시터(Clc)는 부극성의 제 1 데이터 신호(DV1)와 정극성의 제 1 공통전압(Vcom1)의 차전압(VDif)을 충전한다. 그리고, 제 2 게이트 라인(GL2)에 게이트 오프 전압이 공급되면 TFT1과 TFT2가 턴-오프 된다. 액정 커패시터(Clc)는 충전된 차전압(VDif)을 유지시킴으로써 영상의 계조를 표시하고 이때, 액정 커패시터(Clc)에 병렬로 접속된 스토리지 커패시터(Cst)가 액정 커패시터(Clc)에 충전된 전압을 다음 제 1 데이터 신호가 공급될 때까지 유지시키게 된다. The liquid crystal capacitor Clc charges the difference voltage VDif between the negative first data signal DV1 and the positive first common voltage Vcom1. When the gate-off voltage is supplied to the second gate line GL2, the TFT1 and the TFT2 are turned off. The liquid crystal capacitor Clc displays the gray level of the image by maintaining the charged difference voltage VDif, and at this time, the storage capacitor Cst connected in parallel to the liquid crystal capacitor Clc receives the voltage charged in the liquid crystal capacitor Clc. It is maintained until the next first data signal is supplied.

상기에서 제 2 스캔펄스(GV2)의 하강 에지 시에는 액정 커패시터(Clc)에 충전된 제 1 데이터 신호(DV1)의 전압레벨이 킥백 전압(ΔVp) 만큼 떨어지게 되고, 이러한 제 1 데이터 신호(DV1)의 전압레벨은 다음 데이터 신호가 인가될 때까지 서서히 떨어지게 된다. 또한, 제 1 데이터 신호(DV1)의 공급과 동시에 TFT2를 통해 공급된 제 1 공통전압(Vcom1)의 레벨 또한 킥백 전압(ΔVc) 만큼 떨어지게 된다. 이러한 제 1 공통전압(Vcom1)의 레벨은 다음 데이터 신호가 인가될 때까지 제 1 데이터 신호(DV1)와 동일한 폭으로 떨어지게 된다. 이에 따라, 제 1 데이터 신호(DV1)의 킥백 전압(ΔVp)은 공통전압(Vcom)의 킥백 전압(ΔVc)으로 보상하게 된다. At the falling edge of the second scan pulse GV2, the voltage level of the first data signal DV1 charged in the liquid crystal capacitor Clc drops by the kickback voltage ΔVp, and thus, the first data signal DV1. The voltage level of F is gradually dropped until the next data signal is applied. In addition, at the same time as the supply of the first data signal DV1, the level of the first common voltage Vcom1 supplied through the TFT2 also decreases by the kickback voltage ΔVc. The level of the first common voltage Vcom1 drops to the same width as the first data signal DV1 until the next data signal is applied. Accordingly, the kickback voltage ΔVp of the first data signal DV1 is compensated by the kickback voltage ΔVc of the common voltage Vcom.

상술한 바와 같이, 본 발명의 제 2 실시예에 따른 액정 표시장치는 서로 인접한 액정셀에 1수평 기간 단위로 공급되는 제 1 및 제 2 데이터 신호(DV1,DV2)와 제 1 및 제 2 공통전압(Vcom1,Vcom2)이 서로 반대의 극성을 갖도록 반전된다. 이에 따라, 라인 인버젼 방법을 사용하여 제 1 및 제 2 데이터 신호(DV1,DV2)의 전압레벨을 낮추어 구동할 수 있으면서도 도트 인버젼 방법과 같이 서로 인접한 액정셀 간의 극성을 반전시킴으로써 플리커를 방지할 수 있다. 또한, 제 1 실시예에서와 같이 제 1 및 제 2 데이터 신호(DV1,DV2)의 킥백 전압(ΔVp)을 제 1 및 제 2 공통전압(Vcom1,Vcom2)의 킥백 전압(ΔVc)으로 보상하여 표시되는 영상의 화질을 향상시킬 수 있다. As described above, in the liquid crystal display according to the second embodiment of the present invention, the first and second data signals DV1 and DV2 and the first and second common voltages are supplied to adjacent liquid crystal cells in units of one horizontal period. (Vcom1, Vcom2) are inverted to have opposite polarities. Accordingly, the flicker can be prevented by inverting the polarity between the liquid crystal cells adjacent to each other like the dot inversion method while being able to drive by lowering the voltage levels of the first and second data signals DV1 and DV2 using the line inversion method. Can be. Also, as in the first embodiment, the kickback voltages ΔVp of the first and second data signals DV1 and DV2 are compensated for by the kickback voltages ΔVc of the first and second common voltages Vcom1 and Vcom2. The image quality of the video can be improved.

이상에서 설명한 본 발명은 상술한 실시예 및 첨부된 도면에 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 종래의 지식을 가진 자에게 있어 명백할 것이다. The present invention described above is not limited to the above-described embodiment and the accompanying drawings, it is conventional in the art that various substitutions, modifications and changes are possible without departing from the technical spirit of the present invention. It will be evident to those who have knowledge of.

상술한 바와 같은 본 발명의 실시예에 따른 액정 표시장치의 구동장치 및 이의 구동방법은 다음과 같은 효과가 있다. As described above, the driving apparatus and the driving method thereof of the liquid crystal display according to the exemplary embodiment of the present invention have the following effects.

즉, 본 발명의 실시예에 따른 액정 표시장치의 구동장치는 라인 인버젼 방법을 사용하여 제 1 및 제 2 데이터 신호의 전압레벨을 낮추어 구동할 수 있으면서도 도트 인버젼 방법과 같이 서로 인접한 액정셀 간의 극성을 반전시킴으로써 플리커를 방지할 수 있다. That is, the driving device of the liquid crystal display according to the embodiment of the present invention can drive the lowered voltage levels of the first and second data signals by using the line inversion method, and the adjacent liquid crystal cells between the liquid crystal cells as in the dot inversion method. By inverting the polarity, flicker can be prevented.

또한, 제 1 및 제 2 데이터 신호의 킥백 전압을 제 1 및 제 2 공통전압의 킥백 전압으로 보상하여 표시되는 영상의 화질을 향상시킬 수 있다. In addition, the image quality of the displayed image may be improved by compensating kickback voltages of the first and second data signals with kickback voltages of the first and second common voltages.

Claims (16)

다수의 화소들로 이루어진 다수의 수평라인을 포함하는 액정패널; A liquid crystal panel including a plurality of horizontal lines formed of a plurality of pixels; 상기 액정패널의 게이트 라인으로 게이트 신호를 공급하는 게이트 드라이버; A gate driver supplying a gate signal to a gate line of the liquid crystal panel; 상기 액정패널의 데이터 라인으로 데이터 신호를 공급하는 데이터 드라이버; A data driver supplying a data signal to a data line of the liquid crystal panel; 상기 액정패널의 공통라인으로 교류 공통전압을 공급하는 공통전압 발생부를 포함하고, A common voltage generator supplying an AC common voltage to a common line of the liquid crystal panel; 상기 다수의 화소들 각각은, Each of the plurality of pixels, 상기 게이트 라인 및 데이터 라인과 접속된 제 1 박막 트랜지스터; A first thin film transistor connected to the gate line and the data line; 상기 공통라인 및 게이트 라인과 접속된 제 2 박막 트랜지스터; 및 A second thin film transistor connected to the common line and the gate line; And 상기 제 1 및 제 2 박막 트랜지스터와 접속된 액정 커패시터를 포함하는 것을 특징으로 하는 액정 표시장치의 구동장치. And a liquid crystal capacitor connected to the first and second thin film transistors. 제 1 항에 있어서, The method of claim 1, 상기 액정 커패시터에는The liquid crystal capacitor 상기 제 1 박막 트랜지스터를 통해 상기 데이터 신호가 공급되고, 상기 제 2 박막 트랜지스터를 통해 상기 데이터 신호와 상반된 극성의 교류 공통전압이 공급된 것을 특징으로 하는 액정 표시장치의 구동장치. And the data signal is supplied through the first thin film transistor, and an AC common voltage having a polarity opposite to that of the data signal is supplied through the second thin film transistor. 제 2 항에 있어서, The method of claim 2, 상기 교류 공통전압의 극성은 한 수평기간 단위로 반전된 것을 특징으로 하는 액정 표시장치의 구동장치.The polarity of the AC common voltage is inverted by one horizontal period unit driving device of the liquid crystal display device. 제 3 항에 있어서, The method of claim 3, wherein 상기 공통전압 발생부는 The common voltage generator 서로 상반된 극성을 갖는 제 1 및 제 2 교류 공통전압을 공급하고, 상기 공통라인은 상기 제 1 교류 공통전압을 공급하는 제 1 공통라인, 상기 제 1 교류 공통전압과 상반된 극성의 제 2 교류 공통전압을 공급하는 제 2 공통라인을 포함하는 것을 특징으로 하는 액정 표시장치의 구동장치. The first and second AC common voltages having polarities opposite to each other are supplied, and the common line is a first common line supplying the first AC common voltage, and a second AC common voltage having a polarity opposite to the first AC common voltage. And a second common line for supplying the liquid crystals. 제 4 항에 있어서, The method of claim 4, wherein 상기 다수의 수평라인 각각에 포함된 제 1 및 제 2 박막 트랜지스터는The first and second thin film transistors included in each of the plurality of horizontal lines 동일 게이트 라인과 접속된 것을 특징으로 하는 액정 표시장치의 구동장치.A drive device for a liquid crystal display device, which is connected to the same gate line. 제 5 항에 있어서, The method of claim 5, wherein 상기 다수의 수평라인 각각에 포함된 다수의 제 2 박막 트랜지스터는A plurality of second thin film transistors included in each of the plurality of horizontal lines 상기 제 1 및 제 2 공통라인과 교번하면서 연결된 것을 특징으로 하는 액정표시장치의 구동장치. And the first and second common lines are alternately connected to each other. 제 6 항에 있어서,The method of claim 6, 상기 제 1 및 제 2 공통라인은 The first and second common line 상기 다수의 수평라인에 교번적으로 배치된 것을 특징으로 하는 액정 표시장치의 구동장치. And an alternating arrangement of the plurality of horizontal lines. 제 7 항에 있어서, The method of claim 7, wherein 상기 데이터 드라이버는 The data driver 한 수평기간 단위로 극성이 반전되는 데이터 신호를 상기 데이터 라인으로 공급하는 것을 특징으로 하는 액정 표시장치의 구동장치.And a data signal whose polarity is inverted in units of one horizontal period to the data line. 제 8 항에 있어서,The method of claim 8, 상기 데이터 드라이버는 The data driver 서로 인접한 데이터 라인들이 상반된 극성을 갖도록 상반된 극성의 데이터 신호를 공급하는 것을 특징으로 하는 액정 표시장치의 구동장치.And a data signal of opposite polarities so that adjacent data lines have opposite polarities. 데이터 라인에 데이터 신호를 공급하는 단계;Supplying a data signal to a data line; 공통라인에 교류 공통전압을 공급하는 단계;Supplying an AC common voltage to a common line; 게이트 라인에 게이트 신호를 공급하는 단계;Supplying a gate signal to the gate line; 상기 게이트 신호에 의해 턴-온된 제 1 박막 트랜지스터를 통해 공급된 데이터 신호와, 상기 게이트 신호에 의해 턴-온된 제 2 박막 트랜지스터를 통해 공급된 상기 교류 공통전압의 차전압을 액정 커패시터에 충전하는 단계; 및Charging a liquid crystal capacitor to a data voltage supplied through a first thin film transistor turned on by the gate signal and a differential voltage of the AC common voltage supplied through a second thin film transistor turned on by the gate signal ; And 상기 게이트 신호에 의해 턴-오프된 제 1 및 제 2 박막 트랜지스터에 의해 상기 액정 커패시터의 충전전압을 유지하는 단계를 포함하는 것을 특징으로 하는 액정 표시장치의 구동방법. And maintaining a charging voltage of the liquid crystal capacitor by the first and second thin film transistors turned off by the gate signal. 제 10 항에 있어서, The method of claim 10, 상기 교류 공통전압의 극성은 한 수평기간 단위로 반전되어 공급되는 것을 특징으로 하는 액정 표시장치의 구동방법. The polarity of the AC common voltage is supplied inverted in units of one horizontal period, the driving method of the liquid crystal display device. 제 11 항에 있어서, The method of claim 11, 상기 교류 공통전압을 공급하는 단계는 Supplying the AC common voltage 제 1 교류 공통전압을 생성하여 제 1 공통라인에 공급하는 단계, Generating and supplying a first AC common voltage to the first common line; 상기 제 1 교류 공통전압과 상반된 극성의 제 2 교류 공통전압을 생성하여 제 2 공통라인에 공급하는 단계를 포함하는 것을 특징으로 하는 액정 표시장치의 구동방법. And generating a second alternating current common voltage having a polarity opposite to that of the first alternating current common voltage and supplying the second alternating current common voltage to a second common line. 제 12 항에 있어서, The method of claim 12, 상기 제 1 및 제 2 박막 트랜지스터는The first and second thin film transistors 동일 게이트 라인과 접속되어 동일한 타이밍에 턴-온된 것을 특징으로 하는 액정 표시장치의 구동방법. A driving method of a liquid crystal display device connected to the same gate line and turned on at the same timing. 제 13 항에 있어서, The method of claim 13, 상기 제 1 및 제 2 교류 공통전압을 공급하는 단계는 Supplying the first and second AC common voltages 상기 제 1 및 제 2 공통라인과 교번적으로 배치된 다수의 제 2 박막 트랜지스터를 통해 상기 액정 커패시터에 공급하는 것을 특징으로 하는 액정표시장치의 구동방법. And supplying the liquid crystal capacitor through a plurality of second thin film transistors alternately arranged with the first and second common lines. 제 14 항에 있어서, The method of claim 14, 상기 데이터 신호를 공급하는 단계는 Supplying the data signal 한 수평기간 단위로 극성이 반전되는 데이터 신호를 상기 데이터 라인으로 공급하는 것을 특징으로 하는 액정 표시장치의 구동방법. And a data signal whose polarity is inverted in one horizontal period unit to the data line. 제 15 항에 있어서,The method of claim 15, 상기 데이터 신호를 공급하는 단계는 Supplying the data signal 서로 인접한 데이터 라인들이 상반된 극성을 갖도록 상반된 극성의 데이터 신호를 공급하는 것을 특징으로 하는 액정 표시장치의 구동방법. A method of driving a liquid crystal display device comprising supplying data signals of opposite polarities such that adjacent data lines have opposite polarities.
KR1020060126912A 2006-12-13 2006-12-13 Driving circuit of liquid crystal display device and method for driving the same KR101296641B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060126912A KR101296641B1 (en) 2006-12-13 2006-12-13 Driving circuit of liquid crystal display device and method for driving the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060126912A KR101296641B1 (en) 2006-12-13 2006-12-13 Driving circuit of liquid crystal display device and method for driving the same

Publications (2)

Publication Number Publication Date
KR20080054658A true KR20080054658A (en) 2008-06-19
KR101296641B1 KR101296641B1 (en) 2013-08-14

Family

ID=39801581

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060126912A KR101296641B1 (en) 2006-12-13 2006-12-13 Driving circuit of liquid crystal display device and method for driving the same

Country Status (1)

Country Link
KR (1) KR101296641B1 (en)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110075468A (en) * 2009-12-28 2011-07-06 엘지디스플레이 주식회사 Liquid crystal display device and fabricating method thereof
US8421945B2 (en) 2010-03-11 2013-04-16 Samsung Display Co., Ltd. Liquid crystal display device
TWI395033B (en) * 2009-03-17 2013-05-01 Wintek Corp Lcd panel
KR20130107910A (en) * 2012-03-23 2013-10-02 엘지디스플레이 주식회사 Stereoscopic image display
US8790958B2 (en) 2010-03-09 2014-07-29 Samung Display Co., Ltd. Quantum dot organic light emitting device and method of fabricating the same
KR20160035142A (en) * 2014-09-22 2016-03-31 엘지디스플레이 주식회사 Liquid Crystal Display Device and Driving Method the same
KR20160147113A (en) * 2015-06-11 2016-12-22 삼성디스플레이 주식회사 Display device
CN107621709A (en) * 2017-10-10 2018-01-23 上海天马微电子有限公司 Display panel and display device
KR101878483B1 (en) * 2011-08-26 2018-07-13 엘지디스플레이 주식회사 Image display device

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104777689B (en) * 2015-04-17 2017-07-18 京东方科技集团股份有限公司 Array base palte and display device

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0933943A (en) * 1995-07-25 1997-02-07 Hitachi Ltd Liquid crystal display device and its drive method
JP2001133808A (en) * 1999-10-29 2001-05-18 Fujitsu Ltd Liquid crystal display device and driving method therefor
JP3906090B2 (en) * 2002-02-05 2007-04-18 シャープ株式会社 Liquid crystal display
KR100880942B1 (en) * 2002-08-14 2009-02-04 엘지디스플레이 주식회사 Method and apparatus for driving liquid crystal display

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI395033B (en) * 2009-03-17 2013-05-01 Wintek Corp Lcd panel
US8872747B2 (en) 2009-03-17 2014-10-28 Wintek Corporation LCD panel with structure of Cs-on-gate type storage capacitor connecting with thin film transistor
KR20110075468A (en) * 2009-12-28 2011-07-06 엘지디스플레이 주식회사 Liquid crystal display device and fabricating method thereof
US8790958B2 (en) 2010-03-09 2014-07-29 Samung Display Co., Ltd. Quantum dot organic light emitting device and method of fabricating the same
US8421945B2 (en) 2010-03-11 2013-04-16 Samsung Display Co., Ltd. Liquid crystal display device
KR101878483B1 (en) * 2011-08-26 2018-07-13 엘지디스플레이 주식회사 Image display device
KR20130107910A (en) * 2012-03-23 2013-10-02 엘지디스플레이 주식회사 Stereoscopic image display
KR20160035142A (en) * 2014-09-22 2016-03-31 엘지디스플레이 주식회사 Liquid Crystal Display Device and Driving Method the same
KR20160147113A (en) * 2015-06-11 2016-12-22 삼성디스플레이 주식회사 Display device
CN107621709A (en) * 2017-10-10 2018-01-23 上海天马微电子有限公司 Display panel and display device
CN107621709B (en) * 2017-10-10 2020-06-05 上海天马微电子有限公司 Display panel and display device

Also Published As

Publication number Publication date
KR101296641B1 (en) 2013-08-14

Similar Documents

Publication Publication Date Title
US9548031B2 (en) Display device capable of driving at low speed
KR101296641B1 (en) Driving circuit of liquid crystal display device and method for driving the same
KR101245944B1 (en) Liquid crystal display device and driving method thereof
KR101318043B1 (en) Liquid Crystal Display And Driving Method Thereof
KR101274054B1 (en) Liquid crystal display device and driving method thereof
JP4140810B2 (en) Liquid crystal display device and driving method thereof
KR100481217B1 (en) Method and apparatus for driving liquid crystal display device
KR100496543B1 (en) Liquid crystal display and method of driving the same
KR101308442B1 (en) LCD and drive method thereof
KR101777130B1 (en) Driving circuit for liquid crystal display device
KR101246571B1 (en) 2 dot-inversion type liquid cristal display
KR20110119309A (en) Driving circuit for liquid crystal display device and method for driving the same
KR101264704B1 (en) LCD and drive method thereof
KR101264705B1 (en) LCD and drive method thereof
KR101220206B1 (en) Driving device of LCD and Driving method the same
KR101166829B1 (en) Apparatus and method for driving of liquid crystal display device
KR20070121284A (en) Lcd and driving method thereof
KR101084941B1 (en) Liguid crystal display device and method for driving the same
KR101264701B1 (en) LCD and drive method thereof
KR100901113B1 (en) Exclusion Method of dim phenomenon for LCD
KR102560740B1 (en) Liquid crystal display device
KR20130022952A (en) Driving circuit for liquid crystal display device and method for driving the same
KR20080092709A (en) Lcd and drive method thereof
KR20060059010A (en) Liquid crystal display device and driving method for the same
KR20100047061A (en) Liquid crystal display of horizontal electronic fieldapplying type

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160712

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20190723

Year of fee payment: 7