KR20080054569A

KR20080054569A - 유기 발광 표시 장치

Info

Publication number: KR20080054569A
Application number: KR1020060126963A
Authority: KR
Inventors: 이수연; 추창웅
Original assignee: 삼성전자주식회사
Priority date: 2006-12-13
Filing date: 2006-12-13
Publication date: 2008-06-18

Abstract

본 발명의 일 실시예에 따른 유기 발광 표시 장치는 절연 기판 위에 차례대로 형성되어 있는 화소 전극, 유기 발광 부재 및 공통 전극, 공통 전극 위에 형성되어 있는 제1 금속막, 공통 전극 및 절연 기판을 덮는 봉재 부재, 봉지 부재 위에 형성되어 있는 제2 금속막을 포함하고, 제1 금속막은 제2 금속막보다 포텐셜 에너지가 낮은 금속막인 것이 바람직하다. 따라서, 본 발명의 일 실시예에 따른 유기 발광 표시 장치는 유기 발광 표시 장치의 봉지 부재에 의해 밀봉된 내부에는 포텐셜 에너지가 낮은 제1 금속막을 위치시키고, 유기 발광 표시 장치의 외부에는 포텐셜 에너지가 높은 제2 금속막을 위치시켜 유기 발광 표시 장치 내부에서 발생한 열을 외부로 효율적으로 방출할 수 있다.

유기발광표시장치, 펠티어 효과, 방열, 발열, 열전소자

Description

유기 발광 표시 장치{ORGANIC LIGHT EMITTING DEVICE}

도 1은 본 발명의 일 실시예에 따른 유기 발광 표시 장치의 등가 회로도이다.

도 2는 본 발명의 일 실시예에 따른 유기 발광 표시 장치의 평면도이다.

도 3은 도 2의 유기 발광 표시 장치를 III-III 선을 따라 잘라 도시한 단면도이다.

도 4는 본 발명의 일 실시예에 따른 유기 발광 표시 장치의 유기 발광 표시 패널의 한 화소의 배치도이다.

도 5 및 도 6은 각각 도 4의 유기 발광 표시 장치를 V-V 선 및 VI-VI 선을 따라 잘라 도시한 단면도이다.

<도면의 주요부분에 대한 부호의 설명>

60: 봉지 부재 61: 절연막

71: 제1 금속막 72: 제2 금속막

81, 82: 접촉 보조 부재 85: 연결 부재

110: 기판 121, 129: 게이트선

124a: 제1 제어 전극 124b: 제2 제어 전극

127: 유지 전극 140: 게이트 절연막

154a: 제1 섬형 반도체 154b: 제2 섬형 반도체

163a, 165a: 제1 저항성 접촉 부재

163b, 165b: 제2 저항성 접촉 부재

171, 179: 데이터선 172: 구동 전압선

173a: 제1 입력 전극 173b: 제2 입력 전극

175a: 제1 출력 전극 175b: 제2 출력 전극

175: 드레인 전극 180: 보호막

181, 182, 184, 185a, 185b: 접촉 구멍

191: 화소 전극 270: 공통 전극

361: 격벽 365: 개구부

370: 유기 발광 부재

본 발명은 유기 발광 표시 장치에 관한 것이다.

최근 모니터 또는 텔레비전 등의 경량화 및 박형화가 요구되고 있으며, 이러한 요구에 따라 음극선관(cathode ray tube, CRT)이 액정 표시 장치(liquid crystal display, LCD)로 대체되고 있다. 그러나, 액정 표시 장치는 수발광 소자로서 별도의 백라이트(backlight)가 필요할 뿐만 아니라, 응답 속도 및 시야각 등에서 많은 문제점이 있다. 최근 이러한 문제점을 극복할 수 있는 표시 장치로서, 유기 발광 표시 장치(organic light emitting device)가 주목받고 있다.

유기 발광 표시 장치는 두 개의 전극과 그 사이에 위치하는 발광층을 포함하며, 하나의 전극으로부터 주입된 전자(electron)와 다른 전극으로부터 주입된 정공(hole)이 발광층에서 결합하여 여기자(exiton)를 형성하고, 여기자가 에너지를 방출하면서 발광한다. 유기 발광 표시 장치는 자체발광형으로 별도의 광원이 필요 없기 때문에 소비전력 측면에서 유리할 뿐만 아니라, 응답 속도, 시야각 및 대비비(contrast ratio)도 우수하다.

그러나, 유기 발광 표시 장치는 자체 발광형이므로 장시간 구동하면 발광층 자체에서 발생하는 열에 의해 발광층의 유기 발광 부재가 열화되어 변성 및 분해가 된다. 변성 및 분해된 유기 발광 부재는 화소 간 휘도의 편차를 유발하여 잔상 등 화질 저하와 수명 저하를 초래한다. 특히, 유기 발광 표시 장치가 대형화될수록 이러한 발열의 문제는 더욱 두드러진다.

본 발명의 기술적 과제는 유기 발광 부재에서 발생하는 열을 외부로 효과적으로 방출할 수 있는 유기 발광 표시 장치를 제공하는 것이다.

본 발명의 한 실시예에 따른 유기 발광 표시 장치는 절연 기판 위에 차례대로 형성되어 있는 화소 전극, 유기 발광 부재 및 공통 전극, 상기 공통 전극 위에 형성되어 있는 제1 금속막, 상기 공통 전극 및 상기 절연 기판을 덮는 봉재 부재, 상기 봉지 부재 위에 형성되어 있는 제2 금속막을 포함하고, 상기 제1 금속막은 상 기 제2 금속막보다 포텐셜 에너지가 낮은 금속막인 것이 바람직하다.

또한, 상기 제1 금속막의 일부는 상기 봉지 부재의 외부로 노출되어 있으며,상기 제1 금속막의 일부와 상기 제2 금속막은 연성 회로 필름에 의해 연결되어 있는 것이 바람직하다.

또한, 상기 제1 금속막에서 상기 제2 금속막으로 전류가 흐르고 있는 것이 바람직하다.

또한, 상기 제1 금속막은 비스무트(Bi)이고, 상기 제2 금속막은 안티몬(Sb)이거나, 상기 제1 금속막은 비스무트(Bi)이고, 상기 제2 금속막은 텔루륨(Te)인 것이 바람직하다.

또한, 상기 공통 전극과 상기 제1 금속막 사이에는 절연막이 더 형성되어 있는 것이 바람직하다.

그러면, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 본 발명의 실시예에 대하여 첨부한 도면을 참고로 하여 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.

도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부 분이 없는 것을 뜻한다.

먼저 본 발명의 한 실시예에 따른 유기 발광 표시 장치에 대하여 도 1을 참고로 상세하게 설명한다.

도 1은 본 발명의 한 실시예에 따른 유기 발광 표시 장치의 등가 회로도이다.

도 1을 참고하면, 본 실시예에 따른 유기 발광 표시 장치는 복수의 신호선(121, 171, 172)과 이들에 연결되어 있으며 대략 행렬(matrix)의 형태로 배열된 복수의 화소(pixel)(PX)를 포함한다.

신호선은 게이트 신호(또는 주사 신호)를 전달하는 복수의 게이트선(gate line)(121), 데이터 신호를 전달하는 복수의 데이터선(data line)(171) 및 구동 전압을 전달하는 복수의 구동 전압선(driving voltage line)(172)을 포함한다. 게이트선(121)은 대략 행 방향으로 뻗어 있으며 서로가 거의 평행하고 데이터선(171)과 구동 전압선(172)은 대략 열 방향으로 뻗어 있으며 서로가 거의 평행하다.

각 화소(PX)는 스위칭 트랜지스터(switching transistor)(Qs), 구동 트랜지스터(driving transistor)(Qd), 유지 축전기(storage capacitor)(Cst) 및 유기 발광 다이오드(organic light emitting diode)(LD)를 포함한다.

스위칭 트랜지스터(Qs)는 제어 단자(control terminal), 입력 단자(input terminal) 및 출력 단자(output terminal)를 가지는데, 제어 단자는 게이트선(121)에 연결되어 있고, 입력 단자는 데이터선(171)에 연결되어 있으며, 출력 단자는 구동 트랜지스터(Qd)에 연결되어 있다. 스위칭 트랜지스터(Qs)는 게이트선(121)에 인가되는 주사 신호에 응답하여 데이터선(171)에 인가되는 데이터 신호를 구동 트랜지스터(Qd)에 전달한다.

구동 트랜지스터(Qd) 또한 제어 단자, 입력 단자 및 출력 단자를 가지는데, 제어 단자는 스위칭 트랜지스터(Qs)에 연결되어 있고, 입력 단자는 구동 전압선(172)에 연결되어 있으며, 출력 단자는 유기 발광 다이오드(LD)에 연결되어 있다. 구동 트랜지스터(Qd)는 제어 단자와 출력 단자 사이에 걸리는 전압에 따라 그 크기가 달라지는 출력 전류(ILD)를 흘린다.

축전기(Cst)는 구동 트랜지스터(Qd)의 제어 단자와 입력 단자 사이에 연결되어 있다. 이 축전기(Cst)는 구동 트랜지스터(Qd)의 제어 단자에 인가되는 데이터 신호를 충전하고 스위칭 트랜지스터(Qs)가 턴 오프된 뒤에도 이를 유지한다.

유기 발광 다이오드(LD)는 구동 트랜지스터(Qd)의 출력 단자에 연결되어 있는 애노드(anode)와 공통 전압(Vss)에 연결되어 있는 캐소드(cathode)를 가진다. 유기 발광 다이오드(LD)는 구동 트랜지스터(Qd)의 출력 전류(ILD)에 따라 세기를 달리하여 발광함으로써 영상을 표시한다.

스위칭 트랜지스터(Qs) 및 구동 트랜지스터(Qd)는 n-채널 전계 효과 트랜지스터(field effect transistor, FET)이다. 그러나 스위칭 트랜지스터(Qs)와 구동 트랜지스터(Qd) 중 적어도 하나는 p-채널 전계 효과 트랜지스터일 수 있다. 또한, 트랜지스터(Qs, Qd), 축전기(Cst) 및 유기 발광 다이오드(LD)의 연결 관계가 바뀔 수 있다.

그러면 도 1에 도시한 유기 발광 표시 장치의 상세 구조에 대하여 도 2 내지 도 6을 참고하여 상세하게 설명한다.

도 2는 본 발명의 일 실시예에 따른 유기 발광 표시 장치의 평면도이고, 도 3은 도 2의 유기 발광 표시 장치를 III-III 선을 따라 잘라 도시한 단면도이고, 도 4는 본 발명의 일 실시예에 따른 유기 발광 표시 장치의 유기 발광 표시 패널의 한 화소의 배치도이고, 도 5 및 도 6은 각각 도 4의 유기 발광 표시 장치를 V-V 선 및 VI-VI 선을 따라 잘라 도시한 단면도이다.

도 2 및 도 3에 도시한 바와 같이, 유기 발광 표시 장치는 화상을 표시하기 위해 절연 기판(110) 위에 차례대로 형성된 화소 전극(191), 유기 발광 부재(370) 및 공통 전극(270) 및 공통 전극(270) 및 절연 기판(110)을 덮는 봉재 부재(60)를 포함한다.

공통 전극(270)과 봉지 부재(60) 사이에는 제1 금속막(71)이 위치하고 있으며, 봉지 부재(60) 위에는 제2 금속막(72)이 위치하고 있다. 제1 금속막(71)은 패드부(71a)가 봉지 부재(60)의 외부로 노출되며, 제1 금속막(71)의 패드부(71a)와 제2 금속막(72)은 연성 회로 필름(80)에 의해 연결되어 있다. 연성 회로 필름(80)은 배선 패턴이 형성되어 있는 폴리이미드 등의 절연 필름이다. 그리고, 제1 금속막(71)에서 제2 금속막(72)으로 전류가 흐르고 있으며, 제1 금속막(71) 내에서는 A 방향으로 전류가 흐르고 있고, 제2 금속막(72) 내에서는 B 방향으로 전류가 흐르고 있다. 제1 금속막(71)은 제2 금속막(72)보다 포텐셜 에너지(potential energy)가 낮은 금속막인 것이 바람직하다. 예컨대, 제1 금속막(71)은 비스무트(Bi)로 형성하고 제2 금속막(72)은 안티몬(Sb)으로 형성하거나, 제1 금속막(71)은 비스무 트(Bi)로 형성하고 제2 금속막(72)은 텔루륨(Te)으로 형성할 수 있다.

포텐셜 에너지가 낮은 제1 금속막(71)에서 포텐셜 에너지가 높은 제2 금속막(72)으로 전자가 이동하기 위해서는 외부에서 열 등의 에너지가 흡수되어야 하고, 반대로 포텐셜 에너지가 높은 제2 금속막(72)에서 포텐셜 에너지가 낮은 제1 금속막(71)으로 전자가 이동할 때에는 에너지의 방출이 일어나게 된다. 이와 같은 현상을 펠티에 효과(peltier effect)라고 하며, 펠티에 효과는 서로 다른 종류의 도체로 이루어진 회로를 통해 직류 전류를 흐르게 하면, 전류의 방향에 따라 이종의 도체 사이의 접합면에서 한 쪽은 가열되고 다른 한 쪽은 냉각되는 현상을 말한다.

따라서, 제1 금속막(71)은 냉각되고, 제2 금속막(72)은 가열되므로, 봉지 부재(60)에 의해 밀봉된 유기 발광 표시 장치의 내부에 위치한 제1 금속막(71)은 흡열하며, 봉지 부재(60)의 외부에 위치한 제2 금속막(72)은 발열한다. 이 때, 동시에 발생하는 흡열 및 발열 현상을 분리하기 위해 제1 금속막(71) 및 제2 금속막(72)은 봉지 부재(60)를 사이에 두고 위치시킨다. 따라서, 유기 발광 표시 장치에서 발생한 열은 제1 금속막(71)에서 흡열하여 봉지 부재(60)의 외부에 위치한 제2 금속막(72)을 통해 유기 발광 표시 장치의 외부로 방출된다.

이와 같이, 유기 발광 표시 장치의 봉지 부재(60)에 의해 밀봉된 내부에는 포텐셜 에너지가 낮은 제1 금속막(71)을 위치시키고, 유기 발광 표시 장치의 외부에는 포텐셜 에너지가 높은 제2 금속막(72)을 위치시키고, 펠티어 효과를 이용하여 유기 발광 표시 장치 내부에서 발생한 열을 외부로 효율적으로 방출할 수 있다.

따라서, 유기 발광 표시 장치 내부에 열이 축적되어 온도가 상승하면서 초래되는 유기 발광 부재의 열화를 방지할 수 있어서 화소간 휘도 차이에 따른 균일도 저하나 잔상 현상이 방지될 수 있고, 유기 발광 부재의 변성 또는 분해에 따른 수명 저하 현상을 완화시킬 수 있다.

유기 발광 표시 장치의 구체적인 구조에 대해 도 4 내지 도 6을 참고로 하여 상세하게 설명한다.

도 4 내지 도 6에 도시한 바와 같이, 투명한 유리 또는 플라스틱 따위로 만들어진 절연 기판(110) 위에 제1 제어 전극(control electrode)(124a)을 포함하는 복수의 게이트선(121) 및 복수의 제2 제어 전극(124b)을 포함하는 복수의 게이트 도전체(gate conductor)가 형성되어 있다.

게이트선(121)은 게이트 신호를 전달하며 주로 가로 방향으로 뻗어 있다. 각 게이트선(121)은 다른 층 또는 외부 구동 회로와의 접속을 위하여 면적이 넓은 끝 부분(129)을 포함하며, 제1 제어 전극(124a)은 게이트선(121)으로부터 위로 뻗어 있다. 게이트 신호를 생성하는 게이트 구동 회로(도시하지 않음)가 기판(110) 위에 집적되어 있는 경우 게이트선(121)이 연장되어 게이트 구동 회로와 직접 연결될 수 있다.

제2 제어 전극(124b)은 게이트선(121)과 분리되어 있으며, 아래 방향으로 뻗다가 오른 쪽으로 잠시 방향을 바꾸었다가 위로 길게 뻗은 유지 전극(storage electrode)(127)을 포함한다.

게이트 도전체(121, 124b)는 알루미늄(Al)이나 알루미늄 합금 등 알루미늄 계열 금속, 은(Ag)이나 은 합금 등 은 계열 금속, 구리(Cu)나 구리 합금 등 구리 계열 금속, 몰리브덴(Mo)이나 몰리브덴 합금 등 몰리브덴 계열 금속, 크롬(Cr), 탄탈륨(Ta) 및 티타늄(Ti) 따위로 만들어질 수 있다. 그러나 이들은 물리적 성질이 다른 두 개의 도전막(도시하지 않음)을 포함하는 다중막 구조를 가질 수도 있다. 이 중 한 도전막은 신호 지연이나 전압 강하를 줄일 수 있도록 비저항(resistivity)이 낮은 금속, 예를 들면 알루미늄 계열 금속, 은 계열 금속, 구리 계열 금속 등으로 만들어진다. 이와는 달리, 다른 도전막은 다른 물질, 특히 ITO(indium tin oxide) 및 IZO(indium zinc oxide)와의 물리적, 화학적, 전기적 접촉 특성이 우수한 물질, 이를테면 몰리브덴 계열 금속, 크롬, 티타늄, 탄탈륨 등으로 만들어진다. 이러한 조합의 좋은 예로는 크롬 하부막과 알루미늄 (합금) 상부막 및 알루미늄 (합금) 하부막과 몰리브덴 (합금) 상부막을 들 수 있다. 그러나 게이트 도전체(121, 124b)는 이외에도 여러 가지 다양한 금속 또는 도전체로 만들어질 수 있다.

게이트 도전체(121, 124b)의 측면은 기판(110) 면에 대하여 경사져 있으며 그 경사각은 약 30ㅀ 내지 약 80ㅀ인 것이 바람직하다.

게이트 도전체(121, 124b) 위에는 질화규소(SiNx) 또는 산화규소(SiOx) 따위로 만들어진 게이트 절연막(gate insulating layer)(140)이 형성되어 있다.

게이트 절연막(140) 위에는 수소화 비정질 규소(hydrogenated amorphous silicon)(비정질 규소는 약칭 a-Si로 씀) 또는 다결정 규소(polysilicon) 등으로 만들어진 복수의 제1 및 제2 섬형 반도체(154a, 154b)가 형성되어 있다. 제1 및 제2 반도체(154a, 154b)는 각각 제1 및 제2 제어 전극(124a, 124b) 위에 위치한다.

제1 및 제2 반도체(154a, 154b) 위에는 각각 복수 쌍의 제1 저항성 접촉 부재(ohmic contact)(163a, 165a)와 복수 쌍의 제2 저항성 접촉 부재(163b, 165b)가 형성되어 있다. 저항성 접촉 부재(163a, 163b, 165a, 165b)는 섬 모양이며, 인 따위의 n형 불순물이 고농도로 도핑되어 있는 n+ 수소화 비정질 규소 따위의 물질로 만들어지거나 실리사이드(silicide)로 만들어질 수 있다. 제1 저항성 접촉 부재(163a, 165a)는 쌍을 이루어 제1 반도체(154a) 위에 배치되어 있고, 제2 저항성 접촉 부재(163b, 165b) 또한 쌍을 이루어 제2 반도체(154b) 위에 배치되어 있다.

저항성 접촉 부재(163a, 163b, 165a, 165b) 및 게이트 절연막(140) 위에는 복수의 데이터선(171)과 복수의 구동 전압선(172)과 복수의 제1 및 제2 출력 전극(output electrode)(175a, 175b)을 포함하는 복수의 데이터 도전체(data conductor)가 형성되어 있다.

데이터선(171)은 데이터 신호를 전달하며 주로 세로 방향으로 뻗어 게이트선(121)과 교차한다. 각 데이터선(171)은 제1 제어 전극(124a)을 향하여 뻗은 복수의 제1 입력 전극(input electrode)(173a)과 다른 층 또는 외부 구동 회로와의 접속을 위하여 면적이 넓은 끝 부분(179)을 포함한다. 데이터 신호를 생성하는 데이터 구동 회로(도시하지 않음)가 기판(110) 위에 집적되어 있는 경우, 데이터선(171)이 연장되어 데이터 구동 회로와 직접 연결될 수 있다.

구동 전압선(172)은 구동 전압을 전달하며 주로 세로 방향으로 뻗어 게이트선(121)과 교차한다. 각 구동 전압선(172)은 제2 제어 전극(124b)을 향하여 뻗은 복수의 제2 입력 전극(173b)을 포함한다. 구동 전압선(172)은 유지 전극(127)과 중첩하며, 서로 연결될 수 있다.

제1 및 제2 출력 전극(175a, 175b)은 서로 분리되어 있고 데이터선(171) 및 구동 전압선(172)과도 분리되어 있다. 제1 입력 전극(173a)과 제1 출력 전극(175a)은 제1 제어 전극(124a)을 중심으로 서로 마주하고, 제2 입력 전극(173b)과 제2 출력 전극(175b)은 제2 제어 전극(124b)을 중심으로 서로 마주한다.

데이터 도전체(171, 172, 175a, 175b)는 몰리브덴, 크롬, 탄탈륨 및 티타늄 등 내화성 금속 또는 이들의 합금으로 만들어지는 것이 바람직하며, 내화성 금속막(도시하지 않음)과 저저항 도전막(도시하지 않음)을 포함하는 다중막 구조를 가질 수 있다. 다중막 구조의 예로는 크롬 또는 몰리브덴 (합금) 하부막과 알루미늄 (합금) 상부막의 이중막, 몰리브덴 (합금) 하부막과 알루미늄 (합금) 중간막과 몰리브덴 (합금) 상부막의 삼중막을 들 수 있다. 그러나 데이터 도전체(171, 172, 175a, 175b)는 이외에도 여러 가지 다양한 금속 또는 도전체로 만들어질 수 있다.

게이트 도전체(121, 124b)와 마찬가지로 데이터 도전체(171, 172, 175a, 175b) 또한 그 측면이 기판(110) 면에 대하여 30ㅀ 내지 80ㅀ 정도의 경사각으로 기울어진 것이 바람직하다.

저항성 접촉 부재(163a, 163b, 165a, 165b)는 그 아래의 반도체(154a, 154b)와 그 위의 데이터 도전체(171, 172, 175a, 175b) 사이에만 존재하며 접촉 저항을 낮추어 준다. 반도체(154a, 154b)에는 입력 전극(173a, 173b)과 출력 전극(175a, 175b) 사이를 비롯하여 데이터 도전체(171, 172, 175a, 175b)로 가리지 않고 노출 된 부분이 있다.

데이터 도전체(171, 172, 175a, 175b) 및 노출된 반도체(154a, 154b) 부분 위에는 보호막(passivation layer)(180)이 형성되어 있다. 보호막(180)은 질화규소(SiNx)나 산화규소(SiOx) 따위의 무기 절연물, 유기 절연물, 저유전율 절연물 따위로 만들어진다. 유기 절연물과 저유전율 절연물의 유전 상수는 4.0 이하인 것이 바람직하며 플라스마 화학 기상 증착(plasma enhanced chemical vapor deposition, PECVD)으로 형성되는 a-Si:C:O, a-Si:O:F 등이 그 예이다. 유기 절연물 중 감광성(photosensitivity)을 가지는 것으로 보호막(180)을 만들 수도 있으며, 보호막(180)의 표면은 평탄할 수 있다. 그러나 보호막(180)은 유기막의 우수한 절연 특성을 살리면서도 노출된 반도체(154a, 154b) 부분에 해가 가지 않도록 하부 무기막과 상부 유기막의 이중막 구조를 가질 수 있다.

보호막(180)에는 데이터선(171)의 끝 부분(179)과 제1 및 제2 출력 전극(175b)을 각각 드러내는 복수의 접촉 구멍(contact hole)(182, 185a, 185b)이 형성되어 있으며, 보호막(180), 차단층(186)과 게이트 절연막(140)에는 게이트선(121)의 끝 부분(129)과 제2 입력 전극(124b)을 각각 드러내는 복수의 접촉 구멍(181, 184)이 형성되어 있다.

보호막(180) 위에는 복수의 화소 전극(pixel electrode)(191), 복수의 연결 부재(connecting member)(85) 및 복수의 접촉 보조 부재(contact assistant)(81, 82)가 형성되어 있다. 이들은 ITO 또는 IZO 등의 투명한 도전 물질이나 알루미늄, 은 또는 그 합금 등의 반사성 금속으로 만들어질 수 있다.

화소 전극(191)은 접촉 구멍(185b)을 통하여 제2 출력 전극(175b)과 물리적ㅇ전기적으로 연결되어 있으며, 연결 부재(85)는 접촉 구멍(184, 185a)을 통하여 제2 제어 전극(124b) 및 제1 출력 전극(175a)과 연결되어 있다.

접촉 보조 부재(81, 82)는 각각 접촉 구멍(181, 182)을 통하여 게이트선(121)의 끝 부분(129) 및 데이터선(171)의 끝 부분(179)과 연결된다. 접촉 보조 부재(81, 82)는 게이트선(121)의 끝 부분(129) 및 데이터선(171)의 끝 부분(179)과 외부 장치와의 접착성을 보완하고 이들을 보호한다.

보호막(180) 위에는 격벽(partition)(361)이 형성되어 있다. 격벽(361)은 화소 전극(191) 가장자리 주변을 둑(bank)처럼 둘러싸서 개구부(opening)(365)를 정의하며 유기 절연물 또는 무기 절연물로 만들어진다. 격벽(361)은 또한 검정색 안료를 포함하는 감광제로 만들어질 수 있는데, 이 경우 격벽(361)은 차광 부재의 역할을 하며 그 형성 공정이 간단하다.

격벽(361)이 정의하는 화소 전극(191) 위의 개구부(365) 내에는 유기 발광 부재(organic light emitting member)(370)가 형성되어 있다. 유기 발광 부재(370)는 적색, 녹색, 청색의 삼원색 등 기본색(primary color) 중 어느 하나의 빛을 고유하게 내는 유기 물질로 만들어진다. 유기 발광 표시 장치는 유기 발광 부재(370)들이 내는 기본색 색광의 공간적인 합으로 원하는 영상을 표시한다.

유기 발광 부재(370)는 빛을 내는 발광층(emitting layer)(도시하지 않음) 외에 발광층의 발광 효율을 향상하기 위한 부대층(auxiliary layer)(도시하지 않음)을 포함하는 다층 구조를 가질 수 있다. 부대층에는 전자와 정공의 균형을 맞 추기 위한 전자 수송층(electron transport layer)(도시하지 않음) 및 정공 수송층(hole transport layer)(도시하지 않음)과 전자와 정공의 주입을 강화하기 위한 전자 주입층(electron injecting layer)(도시하지 않음) 및 정공 주입층(hole injecting layer)(도시하지 않음) 등이 있다.

유기 발광 부재(370) 위에는 공통 전극(common electrode)(270)이 형성되어 있다. 공통 전극(270)은 공통 전압(Vss)을 인가 받으며, 칼슘(Ca), 바륨(Ba), 마그네슘(Mg), 알루미늄, 은 등을 포함하는 반사성 금속 또는 ITO 또는 IZO 등의 투명한 도전 물질로 만들어진다.

공통 전극(270) 위에는 절연을 위해 절연막(61)이 형성되어 있으며, 절연막(61) 위에는 제1 금속막(71)이 형성되어 있고, 제1 금속막(71) 위에는 유기 발광 표시 장치를 덮는 봉지 부재(60)가 형성되어 있다. 그리고, 봉지 부재(60) 위에는 제2 금속막(72)이 형성되어 있으며, 도 3 및 4에 도시한 바와 같이, 제2 금속막(72)은 제1 금속막(71)과 연결되어 있으며, 제1 금속막(71)에서 제2 금속막(72)으로 전류가 흐르고 있다. 이러한 제2 금속막(72)은 제1 금속막(71)보다 포텐셜 에너지가 높으므로 제1 금속막(71)에는 흡열 현상이 발생하고 제2 금속막(72)에는 발열 현상이 발생하여 유기 발광 표시 장치에서 발생한 열을 효과적으로 외부로 방출할 수 있다.

이러한 유기 발광 표시 장치에서, 게이트선(121)에 연결되어 있는 제1 제어 전극(124a), 데이터선(171)에 연결되어 있는 제1 입력 전극(173a) 및 제1 출력 전극(175a)은 제1 반도체(154a)와 함께 스위칭 박막 트랜지스터(switching TFT)(Qs) 를 이루며, 스위칭 박막 트랜지스터(Qs)의 채널(channel)은 제1 입력 전극(173a)과 제1 출력 전극(175a) 사이의 제1 반도체(154a)에 형성된다. 제1 출력 전극(175a)에 연결되어 있는 제2 제어 전극(124b), 구동 전압선(172)에 연결되어 있는 제2 입력 전극(173b) 및 화소 전극(191)에 연결되어 있는 제2 출력 전극(175b)은 제2 반도체(154b)와 함께 구동 박막 트랜지스터(driving TFT)(Qd)를 이루며, 구동 박막 트랜지스터(Qd)의 채널은 제2 입력 전극(173b)과 제2 출력 전극(175b) 사이의 제2 반도체(154b)에 형성된다. 화소 전극(191), 유기 발광 부재(370) 및 공통 전극(270)은 유기 발광 다이오드(LD)를 이루며, 화소 전극(191)이 애노드(anode), 공통 전극(270)이 캐소드(cathode)가 되거나 반대로 화소 전극(191)이 캐소드, 공통 전극(270)이 애노드가 된다. 서로 중첩하는 유지 전극(127)과 구동 전압선(172)은 유지 축전기(storage capacitor)(Cst)를 이룬다.

이러한 유기 발광 표시 장치는 기판(110)의 위쪽 또는 아래쪽으로 빛을 내보내어 영상을 표시한다. 불투명한 화소 전극(191)과 투명한 공통 전극(270)은 기판(110)의 위쪽 방향으로 영상을 표시하는 전면 발광(top emission) 방식의 유기 발광 표시 장치에 적용하며, 투명한 화소 전극(191)과 불투명한 공통 전극(270)은 기판(110)의 아래 방향으로 영상을 표시하는 배면 발광(bottom emission) 방식의 유기 발광 표시 장치에 적용한다.

한편, 반도체(154a, 154b)가 다결정 규소인 경우에는, 제어 전극(124a, 124b)과 마주하는 진성 영역(intrinsic region)(도시하지 않음)과 그 양쪽에 위치한 불순물 영역(extrinsic region)(도시하지 않음)을 포함한다. 불순물 영역은 입 력 전극(173a, 173b) 및 출력 전극(175a, 175b)과 전기적으로 연결되며, 저항성 접촉 부재(163a, 163b, 165a, 165b)는 생략할 수 있다.

또한, 제어 전극(124a, 124b)을 반도체(154a, 154b) 위에 둘 수 있으며 이때에도 게이트 절연막(140)은 반도체(154a, 154b)와 제어 전극(124a, 124b) 사이에 위치한다. 이때, 데이터 도전체(171, 172, 173b, 175b)는 게이트 절연막(140) 위에 위치하고 게이트 절연막(140)에 뚫린 접촉 구멍(도시하지 않음)을 통하여 반도체(154a, 154b)와 전기적으로 연결될 수 있다. 이와는 달리 데이터 도전체(171, 172, 173b, 175b)가 반도체(154a, 154b) 아래에 위치하여 그 위의 반도체(154a, 154b)와 전기적으로 접촉할 수 있다.

본 발명에 따른 유기 발광 표시 장치는 유기 발광 표시 장치의 봉지 부재(60)에 의해 밀봉된 내부에는 포텐셜 에너지가 낮은 제1 금속막(71)을 위치시키고, 유기 발광 표시 장치의 외부에는 포텐셜 에너지가 높은 제2 금속막(72)을 위치시켜 유기 발광 표시 장치 내부에서 발생한 열을 외부로 효율적으로 방출할 수 있다. 따라서, 유기 발광 표시 장치 내부에 열이 축적되어 온도가 상승하면서 초래되는 유기 발광 부재의 열화를 방지할 수 있어서 화소간 휘도 차이에 따른 균일도 저하나 잔상 현상이 방지될 수 있고, 유기 발광 부재의 변성 또는 분해에 따른 수명 저하 현상을 완화시킬 수 있다.

이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만, 당해 기술 분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실 시예가 가능하다는 점을 이해할 수 있을 것이다. 따라서, 본 발명의 권리 범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.

Claims

절연 기판 위에 차례대로 형성되어 있는 화소 전극, 유기 발광 부재 및 공통 전극,

상기 공통 전극 위에 형성되어 있는 제1 금속막,

상기 공통 전극 및 상기 절연 기판을 덮는 봉재 부재, 그리고

상기 봉지 부재 위에 형성되어 있는 제2 금속막

을 포함하고,

상기 제1 금속막은 상기 제2 금속막보다 포텐셜 에너지가 낮은 금속막인 유기 발광 표시 장치.
제1항에서,

상기 제1 금속막의 일부는 상기 봉지 부재의 외부로 노출되어 있는 유기 발광 표시 장치.
제2항에서,

상기 제1 금속막의 일부와 상기 제2 금속막은 연성 회로 필름에 의해 연결되어 있는 유기 발광 표시 장치.
제3항에서,

상기 제1 금속막에서 상기 제2 금속막으로 전류가 흐르고 있는 유기 발광 표시 장치.
제1항에서,

상기 제1 금속막은 비스무트(Bi)이고, 상기 제2 금속막은 안티몬(Sb)인 유기 발광 표시 장치.
제1항에서,

상기 제1 금속막은 비스무트(Bi)이고, 상기 제2 금속막은 텔루륨(Te)인 유기 발광 표시 장치.
제1항에서,

상기 공통 전극과 상기 제1 금속막 사이에는 절연막이 더 형성되어 있는 유기 발광 표시 장치.