KR20080052768A - Liquid crystal display and method for manufacturing of the same - Google Patents

Liquid crystal display and method for manufacturing of the same Download PDF

Info

Publication number
KR20080052768A
KR20080052768A KR1020060124350A KR20060124350A KR20080052768A KR 20080052768 A KR20080052768 A KR 20080052768A KR 1020060124350 A KR1020060124350 A KR 1020060124350A KR 20060124350 A KR20060124350 A KR 20060124350A KR 20080052768 A KR20080052768 A KR 20080052768A
Authority
KR
South Korea
Prior art keywords
electrode
drain electrode
semiconductor layer
gate
source
Prior art date
Application number
KR1020060124350A
Other languages
Korean (ko)
Inventor
권장운
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020060124350A priority Critical patent/KR20080052768A/en
Publication of KR20080052768A publication Critical patent/KR20080052768A/en

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134363—Electrodes characterised by their geometrical arrangement for applying an electric field parallel to the substrate, i.e. in-plane switching [IPS]
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/121—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode common or background
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/123—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode pixel
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/50—Protective arrangements

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Geometry (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

A liquid crystal display apparatus and a fabrication method thereof are provided to block incident light to a semiconductor layer without an additional process by forming light blocking metal on the semiconductor layer. A liquid crystal display apparatus includes a gate electrode(112a), a common electrode(126a), a semiconductor layer(116), a data line(118), a source electrode and a drain electrode(120), a pixel electrode(124), and a light blocking metal pattern(132). The gate electrode is protruded from a gate line. The common electrode is branched from a common line. The semiconductor layer is formed on the upper side of the gate electrode. The data line intersects with the gate line to define a pixel area. The drain electrode is located with interval from the source electrode. The pixel electrode is electrically connected to the drain electrode. The light blocking metal pattern covers the semiconductor layer.

Description

액정표시장치 및 그 제조방법{LIQUID CRYSTAL DISPLAY AND METHOD FOR MANUFACTURING OF THE SAME}Liquid crystal display and its manufacturing method {LIQUID CRYSTAL DISPLAY AND METHOD FOR MANUFACTURING OF THE SAME}

도 1은 종래기술에 의한 액정표시장치를 나타낸 평면도1 is a plan view showing a liquid crystal display device according to the prior art

도 2는 도 1의 Ⅰ-Ⅰ'선에 따른 종래기술에 의한 액정표시장치를 나타낸 단면도FIG. 2 is a cross-sectional view of a liquid crystal display device according to the prior art taken along line II ′ of FIG. 1.

도 3은 본 발명의 제 1 실시예에 의한 액정표시장치를 나타낸 평면도3 is a plan view showing a liquid crystal display device according to a first embodiment of the present invention.

도 4는 도 3의 Ⅱ-Ⅱ'선에 따른 본 발명의 제 1 실시예에 의한 액정표시장치를 나타낸 단면도4 is a cross-sectional view of a liquid crystal display according to a first embodiment of the present invention taken along the line II-II 'of FIG.

도 5a 내지 도 5e는 본 발명의 제 1 실시예에 의한 액정표시장치의 제조방법을 나타낸 단면도5A to 5E are cross-sectional views illustrating a method of manufacturing a liquid crystal display device according to a first embodiment of the present invention.

도 6은 본 발명의 제 2 실시예에 의한 액정표시장치를 나타낸 평면도6 is a plan view showing a liquid crystal display device according to a second embodiment of the present invention.

< 도면의 주요 부호의 설명 ><Description of Major Codes in Drawings>

12, 112, 212 : 게이트 라인 12a, 112a, 212a : 게이트 전극12, 112, 212: gate lines 12a, 112a, 212a: gate electrode

18, 118, 218 : 데이터 라인 18a, 118a, 218a : 소스 전극18, 118, 218: data lines 18a, 118a, 218a: source electrode

20, 120, 220 : 드레인 전극 16, 116, 216 : 반도체층20, 120, 220: drain electrode 16, 116, 216: semiconductor layer

26a, 126a, 226a : 공통 전극 132, 232 : 차광성 금속패턴26a, 126a, 226a: common electrode 132, 232: light blocking metal pattern

24, 124, 224 : 화소전극24, 124, 224 pixel electrodes

본 발명은 액정표시장치 및 그 제조방법에 관한 것으로, 특히 소스 전극과 드레인 전극 사이의 반도체층으로 광이 입사하여 오프 전류가 증가하는 것을 방지할 수 있는 액정표시장치 및 그 제조방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a liquid crystal display device and a method for manufacturing the same, and more particularly, to a liquid crystal display device and a method for manufacturing the same, which can prevent an increase in off current due to light incident on a semiconductor layer between a source electrode and a drain electrode.

정보화 사회가 발전함에 따라 표시 장치에 대한 요구도 다양한 형태로 점증하고 있으며, 이에 부응하여 근래에는 LCD(Liquid Crystal Display Device), PDP(Plasma Display Panel), ELD(Electro Luminescent Display), VFD(Vacuum Fluorescent Display) 등 여러 가지 평판 표시 장치가 연구되어 왔고, 일부는 이미 여러 장비에서 표시 장치로 활용되고 있다.As the information society develops, the demand for display devices is increasing in various forms, and in recent years, liquid crystal display devices (LCDs), plasma display panels (PDPs), electro luminescent displays (ELD), and vacuum fluorescent (VFD) Various flat panel display devices such as displays have been studied, and some of them are already used as display devices in various devices.

이와 같이 액정표시장치가 일반적인 화면 표시장치로서 다양한 부분에 사용되기 위해서는 경량, 박형, 저소비전력의 특징을 유지하면서도 고정세, 고휘도, 대면적 등 고품위 화상을 얼마나 구현할 수 있는가에 발전의 관건이 걸려 있다고 할 수 있다.In order to use the LCD as a general screen display device in various parts, development of high quality images such as high definition, high brightness, and large area is required while maintaining the characteristics of light weight, thinness, and low power consumption. can do.

그 중에, 현재 화질이 우수하고 경량, 박형, 저소비 전력의 특징 및 장점으로 인하여 이동형 화상 표시 장치의 용도로 CRT(Cathode Ray Tube)를 대체하면서 LCD가 가장 많이 사용되고 있으며, 노트북 컴퓨터의 모니터와 같은 이동형의 용도 이외에도 방송 신호를 수신하여 디스플레이하는 텔레비전 및 컴퓨터의 모니터 등으로 다양하게 개발되고 있다.Among them, LCD is the most widely used as the substitute for CRT (Cathode Ray Tube) for mobile image display device because of its excellent image quality, light weight, thinness, and low power consumption. In addition to the use of the present invention has been developed in a variety of monitors, such as television and computer for receiving and displaying broadcast signals.

상기 액정표시소자는 액정의 성질과 패턴의 구조에 따라서 여러 가지 다양한 모드가 있다.The liquid crystal display device has a variety of modes depending on the nature of the liquid crystal and the structure of the pattern.

구체적으로, 액정 방향자가 90°트위스트 되도록 배열한 후 전압을 가하여 액정 방향자를 제어하는 TN 모드(Twisted Nematic Mode)와, 한 기판상에 두 개의 전극을 형성하여 액정의 방향자가 배향막의 나란한 평면에서 꼬이게 하는 횡전계방식(In-Plane Switching Mode) 등 다양하다.Specifically, TN mode (Twisted Nematic Mode) for arranging the liquid crystal directors to be twisted by 90 ° and controlling voltage by applying a voltage, and forming two electrodes on one substrate so that the directors of the liquid crystal are twisted in a parallel plane of the alignment layer. In-Plane Switching Mode.

이들 중, 상기 횡전계방식 액정표시소자는 통상, 서로 대향 배치되어 그 사이에 액정층을 구비한 컬러필터 기판과 박막 어레이 기판으로 구성된다. Among these, the transverse electric field type liquid crystal display device is usually composed of a color filter substrate and a thin film array substrate, which are disposed to face each other and have a liquid crystal layer therebetween.

즉, 상기 컬러필터 기판에는 빛샘을 방지하기 위한 블랙 매트릭스와, 상기 블랙 매트릭스 상에 색상을 구현하기 위한 R,G,B의 컬러 필터층이 형성된다. That is, the color filter substrate is formed with a black matrix for preventing light leakage and a color filter layer of R, G, and B for realizing color on the black matrix.

그리고, 상기 박막 어레이 기판에는 단위 화소를 정의하는 게이트 라인 및 데이터 라인과, 상기 게이트 라인 및 데이터 라인의 교차 지점에 형성된 스위칭소자와, 서로 엇갈리게 교차되어 횡전계를 발생시키는 공통전극 및 화소 전극이 형성된다.The thin film array substrate includes a gate line and a data line defining a unit pixel, a switching element formed at an intersection point of the gate line and the data line, and a common electrode and a pixel electrode alternately crossing each other to generate a transverse electric field. do.

이하, 도면을 참조하여 종래 기술의 액정표시소자 및 그 제조방법을 설명하면 다음과 같다.Hereinafter, a liquid crystal display device and a manufacturing method thereof according to the related art will be described with reference to the accompanying drawings.

도 1은 종래기술에 의한 액정표시장치를 나타낸 평면도이고, 도 2는 도 1의 Ⅰ-Ⅰ'선에 따른 종래기술에 의한 액정표시장치를 나타낸 단면도이다. 1 is a plan view showing a liquid crystal display device according to the prior art, and FIG. 2 is a cross-sectional view showing a liquid crystal display device according to the prior art along the line II ′ of FIG. 1.

통상, 횡전계방식 액정표시소자의 박막 트랜지스터 어레이 기판상에는, 도 1 및 도 2에 도시된 바와 같이, 기판(10) 상에 일방향으로 형성되는 게이트 라인(12) 및 이로부터 돌출되는 게이트 전극(12a)과, 게이트 라인(12)과 나란하게 형성되는 공통 라인(26) 및 이로부터 분기되는 공통 전극(26a)와, 게이트 전극(12a) 상부에 형성되는 반도체층(16)과, 게이트 라인(12)과 교차하여 화소 영역을 정의하는 데이터 라인(18)과, 데이터 라인(18)으로부터 반도체층(16) 상부로 돌출되는 소스 전극(18a) 및 이와 이격된 드레인 전극(20)과, 드레인 전극(20)과 전기적으로 연결되면서 상기 화소 영역에 상기 공통 전극(26a)과 교번하는 화소 전극(24)을 포함하여 구성된다.In general, on the thin film transistor array substrate of the transverse electric field type liquid crystal display device, as shown in FIGS. 1 and 2, a gate line 12 formed in one direction on the substrate 10 and a gate electrode 12a protruding therefrom. ), A common line 26 formed in parallel with the gate line 12, a common electrode 26a branching therefrom, a semiconductor layer 16 formed on the gate electrode 12a, and a gate line 12. ), A data line 18 defining a pixel region intersecting the pixel region, a source electrode 18a protruding from the data line 18 onto the semiconductor layer 16, a drain electrode 20 spaced apart from the drain electrode, and a drain electrode ( And a pixel electrode 24 electrically connected to the second electrode 20 alternately with the common electrode 26a in the pixel region.

이때, 도 1에 도시된 바와 같이 소스 전극(18a)은 'ㄷ' 형태로 형성되고, 드레인 전극(20)은 소스 전극(18a)의 'ㄷ' 형태의 내부로 들어오는 형태로 형성되어 서로 이격되어 있다. 소스 전극(18a)과 드레인 전극(20) 사이의 하부에는 반도체층(16)이 형성되어 있으며, 이 부분에 채널이 형성된다. In this case, as shown in FIG. 1, the source electrode 18a is formed in a 'c' shape, and the drain electrode 20 is formed in a 'c' shape of the source electrode 18a and is spaced apart from each other. have. The semiconductor layer 16 is formed in the lower part between the source electrode 18a and the drain electrode 20, and a channel is formed in this part.

일반적으로 소스 전극(18a) 및 드레인 전극(20)을 형성하는 금속은 차광성 금속이므로 반도체층(16)의 상부에 소스 전극(18a)과 드레인 전극(20)이 형성된 부분은 외부로부터의 광이 차단된다. 반면에, 반도체층(16)의 상부에 소스 전극(18a)과 드레인 전극(20)이 형성되지 않은 부분인 채널 영역은 백라이트로부터 나와 산란된 광(30)에 노출된다. 이 경우 광에 의해 상기 반도체층(16)에 전자 정공쌍(Electron-Hole pair)이 발생하여 오프 상태에서도 전류가 흐르는 문제점이 발생한다. In general, since the metal forming the source electrode 18a and the drain electrode 20 is a light shielding metal, the portion where the source electrode 18a and the drain electrode 20 are formed on the semiconductor layer 16 may have light from outside. Is blocked. On the other hand, the channel region, which is a portion where the source electrode 18a and the drain electrode 20 are not formed on the semiconductor layer 16, is exposed to the scattered light 30 from the backlight. In this case, electron-hole pairs are generated in the semiconductor layer 16 due to light, so that a current flows even in an off state.

본 발명은 상기와 같은 문제점을 해결하기 위해 안출한 것으로서, 소스 전극 과 드레인 전극 사이의 반도체층으로 광이 입사하여 오프 전류가 증가하는 것을 방지할 수 있는 액정표시장치 및 그 제조방법을 제공하는데 그 목적이 있다.SUMMARY OF THE INVENTION The present invention has been made to solve the above problems, and provides a liquid crystal display device and a method of manufacturing the same, which can prevent an increase in off current due to light incident on a semiconductor layer between a source electrode and a drain electrode. There is a purpose.

또한, 화소 전극을 형성하는 공정에서 반도체층 상부에 차광성 금속 패턴을 함께 형성함으로써, 추가 마스크의 공정없이 반도체층으로 입사하는 광을 차단할 수 있는 액정표시장치 및 그 제조방법을 제공하는데 그 목적이 있다.In addition, by forming a light-shielding metal pattern on the semiconductor layer in the process of forming a pixel electrode, to provide a liquid crystal display device and a method of manufacturing the same that can block the light incident to the semiconductor layer without the additional mask process. have.

상기와 같은 목적에 따른 본 발명에 의한 액정표시장치는 기판 상에 일방향으로 형성되는 게이트 라인 및 이로부터 돌출되는 게이트 전극, 상기 게이트 라인과 나란하게 형성되는 공통 라인 및 이로부터 분기되는 공통 전극, 상기 게이트 전극 상부에 형성되는 반도체층, 상기 게이트 라인과 교차하여 화소 영역을 정의하는 데이터 라인, 상기 데이터 라인으로부터 상기 반도체층 상부로 돌출되는 소스 전극 및 이와 이격된 드레인 전극, 상기 드레인 전극과 전기적으로 연결되면서 상기 화소 영역에 상기 공통 전극과 교번하는 화소 전극, 상기 소스 전극과 드레인 전극 사이의 상부에, 상기 반도체층을 가리도록 형성되는 차광성 금속 패턴을 포함하여 구성됨을 특징으로 한다.The liquid crystal display according to the present invention according to the above object is a gate line formed in one direction on the substrate and a gate electrode protruding therefrom, a common line formed in parallel with the gate line and a common electrode branched therefrom, A semiconductor layer formed over the gate electrode, a data line crossing the gate line to define a pixel region, a source electrode protruding from the data line over the semiconductor layer and a drain electrode spaced apart from the data line, and electrically connected to the drain electrode And a light blocking metal pattern formed to cover the semiconductor layer on the pixel electrode alternately with the common electrode in the pixel region, and between the source electrode and the drain electrode.

상기와 같은 목적에 따른 본 발명에 의한 액정표시장치의 제조방법은 기판 상에 제 1 금속 물질을 증착하고, 이를 패터닝하여 일방향으로 게이트 라인 및 이로부터 돌출되는 게이트 전극, 상기 게이트 라인과 나란하게 공통 라인 및 이로부터 분기되는 공통 전극을 형성하는 단계, 상기 게이트 라인을 포함한 기판 전면에 게이트 절연막을 형성하는 단계, 상기 게이트 절연막 상에 비정질 실리콘층을 증착 하고, 이를 패터닝하여 상기 게이트 전극 상부의 게이트 절연막 상에 반도체층을 형성하는 단계, 상기 반도체층을 포함한 기판 전면에 제 2 금속 물질층을 증착하고, 이를 패터닝하여 상기 게이트 라인과 교차하여 화소 영역을 정의하는 데이터 라인 및 이로부터 돌출되는 소스 전극 및 이와 이격되는 드레인 전극을 형성하는 단계, 상기 데이터 라인, 소스/드레인 전극을 포함한 기판 전면에 보호막을 형성하고, 이를 패터닝하여 상기 드레인 전극 상부에 콘택홀을 형성하는 단계, 상기 보호막 상에 차광성 금속층을 증착하고, 이를 패터닝하여 상기 콘택홀을 통해 드레인 전극과 전기적으로 연결되면서 상기 화소 영역에 상기 공통 전극과 교번하는 화소 전극 및 상기 소스 전극과 드레인 전극 사이의 상부에 상기 반도체층을 가리도록 차광성 금속 패턴을 형성하는 단계를 포함하여 이루어짐을 특징으로 한다.According to the present invention, a method of manufacturing a liquid crystal display device according to the present invention is to deposit a first metal material on a substrate, and pattern the same to form a gate line and a gate electrode protruding therefrom in one direction, and are common in parallel with the gate line. Forming a line and a common electrode branching therefrom, forming a gate insulating film over the substrate including the gate line, depositing an amorphous silicon layer on the gate insulating film, and patterning the gate insulating film over the gate electrode Forming a semiconductor layer on the substrate, and depositing a second metal material layer on the entire surface of the substrate including the semiconductor layer, patterning the data layer to define a pixel region crossing the gate line, and a source electrode protruding therefrom; Forming a drain electrode spaced apart from the data line; Forming a protective film on the entire surface of the substrate including the drain / drain electrode, patterning the contact hole on the drain electrode, depositing a light-shielding metal layer on the protective film, and patterning the drain electrode through the contact hole And forming a light blocking metal pattern electrically covering the semiconductor layer on the pixel electrode alternately with the common electrode in the pixel region and between the source electrode and the drain electrode. .

이하, 첨부된 도면을 참고하여 본 발명에 의한 액정표시장치 및 그의 제조방법을 상세히 설명하면 다음과 같다.Hereinafter, a liquid crystal display and a manufacturing method thereof according to the present invention will be described in detail with reference to the accompanying drawings.

도 3은 본 발명의 제 1 실시예에 의한 액정표시장치를 나타내는 평면도이고, 도 4는 도 3의 Ⅱ-Ⅱ'선에 따른 본 발명의 제 1 실시예에 의한 액정표시장치를 나타내는 단면도이다.3 is a plan view illustrating a liquid crystal display device according to a first embodiment of the present invention, and FIG. 4 is a cross-sectional view showing a liquid crystal display device according to a first embodiment of the present invention taken along line II-II ′ of FIG. 3.

본 발명의 제 1 실시예에 의한 액정표시장치는 도 3, 도 4에 도시된 바와 같이, 기판(100) 상에 일방향으로 형성되는 게이트 라인(112) 및 이로부터 돌출되는 게이트 전극(112a)과, 게이트 라인(112)과 나란하게 형성되는 공통 라인(126) 및 이로부터 분기되는 공통 전극(126a)과, 게이트 라인(112) 및 공통 라인(126)을 포함한 기판(100) 전면에 형성되는 게이트 절연막(114)과, 게이트 전극(112a) 상부에 형성되는 반도체층(116)과, 게이트 라인(112)과 교차하여 화소 영역을 정의하는 데이터 라인(118)과, 데이터 라인(118)으로부터 반도체층(116) 상부로 돌출되는 소스 전극(118a) 및 이와 이격된 드레인 전극(120)과, 데이터 라인(118), 소스/드레인 전극(118a, 120)을 포함한 기판(100) 전면에 형성되고, 드레인 전극(120) 상부에 콘택홀(134)을 포함하는 보호막(122)과, 드레인 전극(120)과 전기적으로 연결되면서 화소 영역에 공통 전극(126a)과 교번하는 화소 전극(124)과, 소스 전극(118a)과 드레인 전극(120) 사이의 상부에 반도체층(116)을 가리도록 형성되는 차광성 금속 패턴(132)을 포함하여 구성된다.As shown in FIGS. 3 and 4, the liquid crystal display according to the first exemplary embodiment of the present invention includes a gate line 112 formed in one direction on the substrate 100 and a gate electrode 112a protruding therefrom. The gate is formed on the entire surface of the substrate 100 including the common line 126 formed in parallel with the gate line 112, the common electrode 126a branching therefrom, and the gate line 112 and the common line 126. A semiconductor layer 116 formed over the insulating film 114, the gate electrode 112a, a data line 118 crossing the gate line 112 to define a pixel region, and a semiconductor layer from the data line 118. 116 is formed on the entire surface of the substrate 100 including the source electrode 118a protruding upward and the drain electrode 120 spaced apart from the drain, and the data line 118 and the source / drain electrodes 118a and 120. The passivation layer 122 including the contact hole 134 on the electrode 120 and the drain electrode 120 Light-shielding metal formed to cover the semiconductor layer 116 between the pixel electrode 124 and the source electrode 118a and the drain electrode 120 that are alternately connected to the common electrode 126a in the pixel region. It comprises a pattern 132.

이때, 도 3에 도시된 바와 같이 소스 전극(118a)은 'ㄷ' 형태로 형성되고, 드레인 전극(120)은 소스 전극(118a)의 'ㄷ' 형태의 내부로 들어오는 형태로 형성되어 소스 전극(118a)과 이격되어 있다. 소스 전극(118a)과 드레인 전극(120) 사이의 하부에는 반도체층(116)이 형성되어 있으며, 이 부분에 채널이 형성된다. 3, the source electrode 118a is formed in a 'c' shape, and the drain electrode 120 is formed in a 'c' shape of the source electrode 118a and is introduced into the source electrode ( 118a). A semiconductor layer 116 is formed below the source electrode 118a and the drain electrode 120, and a channel is formed therein.

일반적으로 소스 전극(118a) 및 드레인 전극(120)을 형성하는 금속은 차광성 금속이므로 반도체층(116)의 상부에 소스 전극(118a)과 드레인 전극(120)이 형성된 부분은 외부로부터의 광이 차단된다. 본 발명에서는 소스 전극(118a)과 드레인 전극(120) 사이의 상부에 차광성 금속 패턴(132)을 형성함으로써, 백라이트로부터 나와 산란된 광(130)을 차단하게 된다. 따라서 반도체층(116)에 광이 입사되어 오프 전류가 증가하는 문제점을 방지할 수 있게 되는 것이다.In general, since the metal forming the source electrode 118a and the drain electrode 120 is a light blocking metal, a portion where the source electrode 118a and the drain electrode 120 are formed on the semiconductor layer 116 may have light from outside. Is blocked. In the present invention, the light blocking metal pattern 132 is formed between the source electrode 118a and the drain electrode 120 to block the light 130 scattered from the backlight. Therefore, light incident on the semiconductor layer 116 may be prevented from increasing the off current.

이때, 차광성 금속 패턴(132)과 화소 전극(124)은 동일한 물질을 사용한다. 이는 차광성 금속 패턴(132)과 화소 전극(124)을 동일한 층에서 하나의 마스크를 사용하여 패터닝함으로써 별도의 추가 공정 없이 본 발명의 목적을 달성하기 위함이다. 본 발명의 실시예에서는 차광성 금속 패턴(132)은 몰리브덴-티타늄(MoTi)의 합금으로 형성한다. 몰리브덴-티타늄(MoTi)은 화소 전극(124)으로 사용 가능한 금속이고, 빛을 차단할 수 있는 물질로써 본 발명의 목적에 가장 적합한 금속이다.In this case, the light blocking metal pattern 132 and the pixel electrode 124 use the same material. This is to achieve the object of the present invention without any additional process by patterning the light-shielding metal pattern 132 and the pixel electrode 124 using one mask in the same layer. In the embodiment of the present invention, the light blocking metal pattern 132 is formed of an alloy of molybdenum-titanium (MoTi). Molybdenum-titanium (MoTi) is a metal that can be used as the pixel electrode 124 and is a material that can block light and is the most suitable metal for the purposes of the present invention.

상기에서, 차광성 금속 패턴(132)은 소스 전극(118a) 및 드레인 전극(120)과 최소한으로 오버랩되도록 형성한다. 즉, 차광성 금속 패턴(132)과 소스/드레인 전극(118a, 120) 사이로 빛이 새어 들어가지 않을 정도로 오버랩한다. 이때, 차광성 금속 패턴(132)과 소스/드레인 전극(118a, 120)이 오버랩되는 부분에서는 기생 캐패시턴스가 발생한다. 기생 캐패시턴스는 액정표시장치의 구동에 악영향을 미치는바 이를 최소한으로 줄이는 것이 효과적이다. 따라서 기생 캐패시턴스는 최소화하고, 빛은 새어 들어가지 않을 정도로 오버랩시킨다.In the above, the light blocking metal pattern 132 is formed to overlap the source electrode 118a and the drain electrode 120 to a minimum. That is, the light overlaps with the light blocking metal pattern 132 and the source / drain electrodes 118a and 120 so as not to leak light. At this time, parasitic capacitance occurs in a portion where the light blocking metal pattern 132 and the source / drain electrodes 118a and 120 overlap. The parasitic capacitance adversely affects the driving of the liquid crystal display, so it is effective to reduce the parasitic capacitance to a minimum. Thus, parasitic capacitance is minimized and light overlaps to prevent leakage.

또한, 차광성 금속 패턴(132)과 소스/드레인 전극(118a, 120)의 사이에 형성되는 보호막(122)의 재료로 BCB(Benzocyclobutene), 아크릴계 수지(acryl resin) 등의 유기 절연막을 사용함으로써, 유전체의 유전율을 낮춤으로써 기생 캐패시턴스를 낮출 수 있다.In addition, by using an organic insulating film such as BCB (Benzocyclobutene) or acrylic resin (acryl resin) as the material of the protective film 122 formed between the light-shielding metal pattern 132 and the source / drain electrodes 118a and 120, By lowering the dielectric constant of the dielectric, parasitic capacitance can be lowered.

상기의 액정표시장치는 화소 영역에서 공통 전극(126a)과 화소 전극(124)을 서로 교번하여 형성함으로써, 두 전극 사이에 횡전계를 발생시켜 구동한다. 이때, 본 발명에서는 공통전극(126a)을 먼저 형성하고 화소 전극(124)을 이후에 형성하여 그 사이를 보호막(122)으로 분리하는 방법을 사용하고 있으나, 본 방법 이외에 화소 전극을 먼저 형성하고 공통전극을 이후에 형성하여 그 사이를 보호막으로써 분 리하여도 되고, 보호막으로 분리하지 않고 공통 전극 및 화소 전극을 동일층에 형성하여도 된다.In the liquid crystal display, the common electrode 126a and the pixel electrode 124 are alternately formed in the pixel region, thereby generating and driving a transverse electric field between the two electrodes. In this case, although the common electrode 126a is first formed, the pixel electrode 124 is formed later, and the protection layer 122 is separated therebetween, the pixel electrode is first formed and common in addition to the present method. The electrodes may be later formed and separated therebetween as a protective film, or the common electrode and the pixel electrode may be formed on the same layer without being separated by a protective film.

이하에서는, 본 발명 제 1 실시예에 의한 액정표시소자의 제조방법에 대해 설명한다.Hereinafter, the manufacturing method of the liquid crystal display device according to the first embodiment of the present invention will be described.

도 5a 내지 도 5e는 본 발명의 제 1 실시예에 의한 액정표시장치의 제조방법을 나타낸 단면도이다.5A through 5E are cross-sectional views illustrating a method of manufacturing a liquid crystal display device according to a first embodiment of the present invention.

먼저, 도 5a와 같이, 투명한 유리 재질의 기판(100) 상에 구리(Cu), 알루미늄(Al), 알루미늄 합금(AlNd), 몰리브덴(Mo), 크롬(Cr) 등의 저저항 금속 물질을 적어도 한층 이상으로 증착한다. 이어, 포토 및 식각 공정을 통해 저저항 금속 물질을 패터닝하여 게이트 라인(도 3의 112) 및 게이트 라인에서 분기 되는 게이트 전극(112a), 게이트 라인과 나란하도록 공통 라인(도 3의 126) 및 이로부터 분기되는 공통 전극(도 3의 126a)을 형성한다. First, as shown in FIG. 5A, at least a low-resistance metal material such as copper (Cu), aluminum (Al), aluminum alloy (AlNd), molybdenum (Mo), and chromium (Cr) may be formed on a transparent glass substrate 100. Deposit more than one layer. Subsequently, the low-resistance metal material is patterned through a photo and etching process to parallel the gate line 112a and the gate electrode 112a branching from the gate line, and the common line 126 of FIG. A common electrode (126a in FIG. 3) branched from the top is formed.

이어, 게이트 전극(112a)을 포함한 기판(110) 전면에 실리콘 질화물(SiNx) 또는 실리콘 산화물(SiOx) 등의 절연물질을 증착하여 게이트 절연막(114)을 형성한다. Next, an insulating material such as silicon nitride (SiNx) or silicon oxide (SiOx) is deposited on the entire surface of the substrate 110 including the gate electrode 112a to form the gate insulating layer 114.

도 5b와 같이, 게이트 절연막(114) 상부의 전면에 순수한 비정질 실리콘과 불순물이 포함된 비정질 실리콘을 적층하고, 포토 및 식각 공정을 통해 순수한 비정질 실리콘과 불순물이 포함된 비정질 실리콘을 패터닝하여 게이트 전극(112a) 상부의 게이트 절연막(114) 상에 반도체층(116)을 형성한다.As shown in FIG. 5B, pure amorphous silicon and amorphous silicon including impurities are stacked on the entire surface of the gate insulating layer 114, and the pure silicon and the impurity-containing silicon are patterned through photo and etching processes to form a gate electrode ( The semiconductor layer 116 is formed on the gate insulating layer 114 on the upper portion 112a.

도 5c와 같이, 반도체층(116)을 포함한 게이트 절연막(114) 상의 기판(100) 전면에 구리(Cu), 알루미늄(Al), 알루미늄 합금(AlNd), 몰리브덴(Mo), 크롬(Cr), 티타늄(Ti), 탄탈륨(Ta), 몰리브덴-텅스텐(MoW) 등의 저저항 금속 물질 중 어느 하나를 스퍼터링(sputtering) 방법으로 증착하고, 이를 패터닝하여 게이트 라인과 교차하여 화소 영역을 정의하는 데이터 라인(118)과, 데이터 라인(118)으로부터 반도체층(116)으로 돌출되는 소스 전극(118a) 및 이와 이격되는 드레인 전극(120)을 형성한다. 그리고, 소스 전극(118a)과 드레인 전극(120) 사이에 위치한 불순물이 포함된 비정질 실리콘층은 제거한다.As shown in FIG. 5C, copper (Cu), aluminum (Al), aluminum alloy (AlNd), molybdenum (Mo), chromium (Cr), and the like on the entire surface of the substrate 100 on the gate insulating layer 114 including the semiconductor layer 116. A data line for depositing any one of low-resistance metal materials such as titanium (Ti), tantalum (Ta), and molybdenum-tungsten (MoW) by sputtering, and patterning them to cross the gate line to define a pixel region. 118, a source electrode 118a protruding from the data line 118 to the semiconductor layer 116, and a drain electrode 120 spaced therebetween. The amorphous silicon layer including impurities located between the source electrode 118a and the drain electrode 120 is removed.

이때, 도 3에 도시된 바와 같이 소스 전극(118a)은 'ㄷ' 형태로 형성되고, 드레인 전극(120)은 소스 전극(118a)의 'ㄷ' 형태의 내부로 들어오는 형태로 소스 전극(118a)과 이격되어 형성된다. 소스 전극(118a)과 드레인 전극(120) 사이의 하부에는 반도체층(116)이 형성되어 있으며, 이 부분에 채널이 형성된다. In this case, as shown in FIG. 3, the source electrode 118a is formed in a 'c' shape, and the drain electrode 120 enters the 'c' shape of the source electrode 118a to enter the source electrode 118a. It is formed spaced apart from. A semiconductor layer 116 is formed below the source electrode 118a and the drain electrode 120, and a channel is formed therein.

도 5d와 같이, 반도체층(116), 데이터 라인(118), 소스 전극(118a), 드레인 전극(120)을 포함한 기판(100) 전면에 유기재료인 BCB(Benzocyclobutene) 또는 아크릴계 수지(acryl resin)를 도포하여 보호막(122)을 형성한다. As illustrated in FIG. 5D, a benzocyclobutene (BCB) or an acrylic resin (BCB), which is an organic material, is formed on the entire surface of the substrate 100 including the semiconductor layer 116, the data line 118, the source electrode 118a, and the drain electrode 120. Is applied to form the protective film 122.

이어, 드레인 전극(120)의 표면이 소정부분 노출되도록 보호막(122)을 패터닝하여 콘택홀(134)을 형성한다.Next, the passivation layer 122 is patterned to expose the surface of the drain electrode 120 to form a contact hole 134.

도 5e와 같이, 콘택홀(134)을 포함한 기판(100) 전면에 몰리브덴-티타늄(MoTi)의 합금을 증착하여 차광성 금속층을 형성하고, 포토 및 식각 공정을 통해 차광성 금속층을 패터닝하여 화소 영역에서 콘택홀(134)을 통해 드레인 전극(120)과 전기적으로 연결되면서 화소 영역에 상기 공통 전극(도 3의 126a)과 교번하는 화소 전극(124) 및 소스 전극(118a)과 드레인 전극(120) 사이의 상부에 반도체층(116)을 가리도록 차광성 금속 패턴(132)을 형성한다.As shown in FIG. 5E, an alloy of molybdenum-titanium (MoTi) is deposited on the entire surface of the substrate 100 including the contact hole 134 to form a light-shielding metal layer, and the light-shielding metal layer is patterned through photo and etching processes. The pixel electrode 124 and the source electrode 118a and the drain electrode 120 which are electrically connected to the drain electrode 120 through the contact hole 134 and alternately with the common electrode 126a in FIG. 3 in the pixel area. The light blocking metal pattern 132 is formed to cover the semiconductor layer 116 in between.

상기에서 소스 전극(118a) 및 드레인 전극(120)을 형성하는 금속인 구리(Cu), 알루미늄(Al), 알루미늄 합금(AlNd), 몰리브덴(Mo), 크롬(Cr), 티타늄(Ti), 탄탈륨(Ta), 몰리브덴-텅스텐(MoW)은 차광성 금속이므로 반도체층(116)의 상부에 소스 전극(118a)과 드레인 전극(120)이 형성된 부분은 외부로부터의 광이 차단된다. 본 발명에서는 소스 전극(118a)과 드레인 전극(120) 사이의 상부에는 차광성 금속 패턴(132)을 형성함으로써, 백라이트로부터 나와 산란된 광(130)을 차단하게 된다. 따라서 반도체층(116)에 광이 입사되어 오프 전류가 증가하는 문제점을 방지할 수 있게 되는 것이다.Copper (Cu), aluminum (Al), aluminum alloy (AlNd), molybdenum (Mo), chromium (Cr), titanium (Ti), and tantalum, which are metals forming the source electrode 118a and the drain electrode 120, are described above. Since Ta and molybdenum-tungsten (MoW) are light-shielding metals, light from the outside is blocked at portions where the source electrode 118a and the drain electrode 120 are formed on the semiconductor layer 116. In the present invention, the light blocking metal pattern 132 is formed between the source electrode 118a and the drain electrode 120 to block the light 130 scattered from the backlight. Therefore, light incident on the semiconductor layer 116 may be prevented from increasing the off current.

또한, 차광성 금속 패턴(132)과 화소 전극(124)은 동일한 물질을 사용한다. 이는 차광성 금속 패턴(132)과 화소 전극(124)을 동일한 층에서 하나의 마스크를 사용하여 패터닝함으로써 별도의 추가 공정 없이 본 발명의 목적을 달성하기 위함이다. 본 발명의 실시예에서는 차광성 금속 패턴(132)은 몰리브덴-티타늄(MoTi)의 합금으로 형성한다. 몰리브덴-티타늄(MoTi)은 화소 전극(124)으로 사용 가능한 금속이고, 빛을 차단할 수 있는 물질로써 본 발명의 목적에 가장 적합한 금속이다.In addition, the light blocking metal pattern 132 and the pixel electrode 124 use the same material. This is to achieve the object of the present invention without any additional process by patterning the light-shielding metal pattern 132 and the pixel electrode 124 using one mask in the same layer. In the embodiment of the present invention, the light blocking metal pattern 132 is formed of an alloy of molybdenum-titanium (MoTi). Molybdenum-titanium (MoTi) is a metal that can be used as the pixel electrode 124 and is a material that can block light and is the most suitable metal for the purposes of the present invention.

상기에서, 차광성 금속 패턴(132)은 소스 전극(118a) 및 드레인 전극(120)과 최소한으로 오버랩되도록 형성한다. 즉, 차광성 금속 패턴(132)과 소스/드레인 전극(118a, 120) 사이로 빛이 새어 들어가지 않을 정도로 오버랩한다. 이때, 차광성 금속 패턴(132)과 소스/드레인 전극(118a, 120)이 오버랩되는 부분에서는 기생 캐 패시턴스가 발생한다. 기생 캐패시턴스는 액정표시장치의 구동에 악영향을 미치는바 이를 최소한으로 줄이는 것이 효과적이다. 따라서 기생 캐패시턴스는 최소화하고, 빛은 새어 들어가지 않을 정도로 오버랩시킨다.In the above, the light blocking metal pattern 132 is formed to overlap the source electrode 118a and the drain electrode 120 to a minimum. That is, the light overlaps with the light blocking metal pattern 132 and the source / drain electrodes 118a and 120 so as not to leak light. At this time, parasitic capacitance occurs in a portion where the light blocking metal pattern 132 and the source / drain electrodes 118a and 120 overlap. The parasitic capacitance adversely affects the driving of the liquid crystal display, so it is effective to reduce the parasitic capacitance to a minimum. Thus, parasitic capacitance is minimized and light overlaps to prevent leakage.

또한, 실시예에서는 보호막(122)의 재료로써 유기 재료인 BCB(Benzocyclobutene) 또는 아크릴계 수지(acryl resin)를 사용하였으나, 무기 재료인 실리콘 질화막(SiNx) 또는 실리콘 산화막(SiOx)을 사용하여 보호막(122)을 형성할 수도 있다.In addition, in the embodiment, although the organic material is BCB (Benzocyclobutene) or an acrylic resin (acryl resin) as the material of the protective film 122, a protective film using a silicon nitride film (SiN x ) or a silicon oxide film (SiO x ) as an inorganic material. 122 may be formed.

다만, BCB(Benzocyclobutene), 아크릴계 수지(acryl resin) 등의 유기 재료는 유전율이 낮은 물질로써 차광성 금속 패턴(132)과 소스/드레인 전극(118a, 120) 간의 기생 캐패시턴스를 낮출 수 있는 효과가 있다.However, organic materials such as benzocyclobutene (BCB) and acrylic resins (acryl resins) are low dielectric constant materials and have an effect of reducing parasitic capacitance between the light-shielding metal pattern 132 and the source / drain electrodes 118a and 120. .

상기의 액정표시장치는 화소 영역에서 공통 전극(126a)과 화소 전극(124)을 서로 교번하여 형성함으로써, 두 전극 사이에 횡전계를 발생시켜 구동한다. 이때, 본 발명에서는 공통전극(126a)을 먼저 형성하고 화소 전극(124)을 이후에 형성하여 그 사이를 보호막(122)으로 분리하는 방법을 사용하고 있으나, 본 방법 이외에 화소 전극을 먼저 형성하고 공통전극을 이후에 형성하여 그 사이를 보호막으로써 분리하여도 되고, 보호막으로 분리하지 않고 공통 전극 및 화소 전극을 동일층에 형성하여도 된다.In the liquid crystal display, the common electrode 126a and the pixel electrode 124 are alternately formed in the pixel region, thereby generating and driving a transverse electric field between the two electrodes. In this case, although the common electrode 126a is first formed, the pixel electrode 124 is formed later, and the protection layer 122 is separated therebetween, the pixel electrode is first formed and common in addition to the present method. The electrodes may be formed later and separated therebetween by a protective film, or the common electrode and the pixel electrode may be formed on the same layer without separating the protective film.

다음으로, 본 발명 제 2 실시예에 의한 액정표시소자에 대해 설명한다.Next, the liquid crystal display device according to the second embodiment of the present invention will be described.

본 발명의 제 2 실시예에 의한 액정표시장치는 도 6에 도시된 바와 같이, 기 판(도시하지 않음) 상에 일방향으로 형성되는 게이트 라인(212) 및 이로부터 돌출되는 게이트 전극(212a)과, 게이트 라인(212)과 나란하게 형성되는 공통 라인(226) 및 이로부터 분기되는 공통 전극(226a)과, 게이트 전극(212a) 상부에 형성되는 반도체층(216)과, 게이트 라인(212)과 교차하여 화소 영역을 정의하는 데이터 라인(218)과, 데이터 라인(218)으로부터 반도체층(216) 상부로 돌출되는 소스 전극(218a) 및 이와 이격된 드레인 전극(220)과, 드레인 전극(220)과 전기적으로 연결되면서 화소 영역에 공통 전극(226a)과 교번하는 화소 전극(224)과, 소스 전극(218a)과 드레인 전극(220) 사이의 상부에 반도체층(216)을 가리도록 형성되는 차광성 금속 패턴(232)을 포함하여 구성된다.As shown in FIG. 6, the liquid crystal display according to the second exemplary embodiment of the present invention includes a gate line 212 formed in one direction on a substrate (not shown) and a gate electrode 212a protruding therefrom. The common line 226 formed in parallel with the gate line 212, the common electrode 226a branching therefrom, the semiconductor layer 216 formed on the gate electrode 212a, the gate line 212 A data line 218 crossing each other to define a pixel area, a source electrode 218a protruding from the data line 218 onto the semiconductor layer 216, and a drain electrode 220 spaced apart from the data electrode 218, and a drain electrode 220. A light blocking property formed so as to cover the semiconductor layer 216 on the pixel electrode 224 alternately with the common electrode 226a in the pixel area and between the source electrode 218a and the drain electrode 220 while being electrically connected to the pixel region. And a metal pattern 232.

이때, 소스 전극(218a)과 드레인 전극(220)은 소정 간격 이격되어, 'ㅡ'자로 형성된다. 즉, 제 1 실시예와는 소스/드레인 전극(218a, 220)의 모양에 있어서 차이점이 있다.At this time, the source electrode 218a and the drain electrode 220 are spaced apart by a predetermined interval, and are formed with a '-' character. That is, there is a difference in the shape of the source / drain electrodes 218a and 220 from the first embodiment.

차광성 금속 패턴(232)은 소스 전극(218a)과 드레인 전극(220) 사이의 반도체층(216)에 광이 입사하는 것을 방지하기 위해 형성되는 것으로 그 모양이 소스/드레인 전극(218a, 220)의 모양에 따라 달라진다. 즉, 차광성 금속 패턴(232)은 반도체층(216)의 상부를 모두 가릴 수 있는 형태로 형성된다. The light blocking metal pattern 232 is formed to prevent light from being incident on the semiconductor layer 216 between the source electrode 218a and the drain electrode 220. The shape of the light blocking metal pattern 232 is the source / drain electrodes 218a and 220. Depends on the shape of the. That is, the light blocking metal pattern 232 is formed to cover all the upper portions of the semiconductor layer 216.

예를 들면, 제 1 실시예에서는 차광성 금속 패턴(232)의 모양이 '

Figure 112006090985348-PAT00001
'인 반면에, 제 2 실시예에서는 차광성 금속 패턴(232)의 모양이 '
Figure 112006090985348-PAT00002
'이다.For example, in the first embodiment, the shape of the light blocking metal pattern 232 is'
Figure 112006090985348-PAT00001
In contrast, in the second embodiment, the shape of the light blocking metal pattern 232 is'
Figure 112006090985348-PAT00002
'to be.

또한, 차광성 금속 패턴(232)과 화소 전극(224)을 동일한 물질로 형성하고, 가장 적합한 금속은 몰리브덴-티타늄(MoTi)의 합금이며, 차광성 금속 패턴(232)과 소스/드레인 전극(218a, 220)은 그 사이로 빛이 새어들어가지 않으면서 기생 캐패시턴스를 최소화할 수 있을 정도로 오버랩하여 형성한다.In addition, the light blocking metal pattern 232 and the pixel electrode 224 are formed of the same material, and the most suitable metal is an alloy of molybdenum-titanium (MoTi), and the light blocking metal pattern 232 and the source / drain electrode 218a are used. , 220) is formed to overlap so that the parasitic capacitance can be minimized without light leaking in between.

제 2 실시예에 의한 액정표시장치의 제조방법은 제 1 실시예에 의한 액정표시장치의 제조방법과 소스/드레인 전극(218a, 220) 및 차광성 금속 패턴(232)의 모양에 있어서 차이가 있을 뿐 그 공정이 서로 동일한바 제 2 실시예에 의한 액정표시장치의 제조방법에 대한 설명은 생략한다. The manufacturing method of the liquid crystal display device according to the second embodiment may differ in the manufacturing method of the liquid crystal display device according to the first embodiment from the shapes of the source / drain electrodes 218a and 220 and the light shielding metal pattern 232. Since the processes are the same, the description of the manufacturing method of the liquid crystal display according to the second embodiment is omitted.

한편, 이상에서 설명한 본 발명은 상술한 실시예 및 첨부된 도면에 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.On the other hand, the present invention described above is not limited to the above-described embodiment and the accompanying drawings, it is possible in the art that various substitutions, modifications and changes within the scope without departing from the technical spirit of the present invention. It will be clear to those of ordinary knowledge.

상기한 바와 같은 본 발명에 의한 액정표시장치 및 그의 제조방법은 다음과 같은 효과가 있다.As described above, the liquid crystal display device and the manufacturing method thereof according to the present invention have the following effects.

먼저, 반도체층 상부에 차광성 금속 패턴을 형성함으로써, 소스 전극과 드레인 전극 사이의 반도체층으로 광이 입사하여 오프 전류가 증가하는 것을 방지할 수 있는 효과가 있다.First, by forming a light blocking metal pattern on the semiconductor layer, there is an effect of preventing light from being incident to the semiconductor layer between the source electrode and the drain electrode to increase the off current.

또한, 화소 전극을 형성하는 공정에서 반도체층 상부에 차광성 금속 패턴을 함께 형성함으로써, 추가 마스크의 공정없이 반도체층으로 입사하는 광을 차단할 수 있는 효과가 있다.In addition, by forming a light blocking metal pattern on the semiconductor layer in the process of forming the pixel electrode, there is an effect that can block the light incident to the semiconductor layer without the additional mask process.

Claims (15)

기판 상에 일방향으로 형성되는 게이트 라인 및 이로부터 돌출되는 게이트 전극;A gate line formed in one direction on the substrate and a gate electrode protruding therefrom; 상기 게이트 라인과 나란하게 형성되는 공통 라인 및 이로부터 분기되는 공통 전극;A common line formed parallel to the gate line and a common electrode branching therefrom; 상기 게이트 전극 상부에 형성되는 반도체층;A semiconductor layer formed on the gate electrode; 상기 게이트 라인과 교차하여 화소 영역을 정의하는 데이터 라인;A data line crossing the gate line to define a pixel area; 상기 데이터 라인으로부터 상기 반도체층 상부로 돌출되는 소스 전극 및 이와 이격된 드레인 전극;A source electrode protruding from the data line over the semiconductor layer and a drain electrode spaced apart from the source electrode; 상기 드레인 전극과 전기적으로 연결되면서 상기 화소 영역에 상기 공통 전극과 교번하는 화소 전극;A pixel electrode electrically connected to the drain electrode and alternating with the common electrode in the pixel region; 상기 소스 전극과 드레인 전극 사이의 상부에, 상기 반도체층을 가리도록 형성되는 차광성 금속 패턴을 포함하여 구성됨을 특징으로 하는 액정표시장치.And a light blocking metal pattern formed over the source electrode and the drain electrode to cover the semiconductor layer. 제 1 항에 있어서,The method of claim 1, 상기 소스 전극은 'ㄷ' 형태로 형성하고, 상기 드레인 전극은 상기 소스 전극의 'ㄷ' 형태의 내부로 들어오는 형태로 상기 소스 전극과 이격하여 형성하는 것을 특징으로 하는 액정표시장치.The source electrode may be formed in a 'c' shape, and the drain electrode may be formed to be spaced apart from the source electrode in a form of entering into a 'c' shape of the source electrode. 제 1 항에 있어서,The method of claim 1, 상기 소스 전극과 드레인 전극은 서로 이격되어 'ㅡ'자로 형성하는 것을 특징으로 하는 액정표시장치.And the source electrode and the drain electrode spaced apart from each other to form an '-' character. 제 1 항에 내지 제 3 항에 있어서,The method according to claim 1, wherein 상기 화소 전극과 상기 차광성 금속 패턴은 동일한 물질로 형성하는 것을 특징으로 하는 액정표시장치.And the pixel electrode and the light blocking metal pattern are formed of the same material. 제 4 항에 있어서,The method of claim 4, wherein 상기 화소 전극과 상기 차광성 금속 패턴은 몰리브덴-티타늄(MoTi)의 합금으로 형성하는 것을 특징으로 하는 액정표시장치.And the pixel electrode and the light blocking metal pattern are formed of an alloy of molybdenum-titanium (MoTi). 제 1 항 내지 제 3 항에 있어서,The method of claim 1, wherein 상기 차광성 금속 패턴은 소스/드레인 전극과 오버랩되도록 형성하는 것을 특징으로 하는 액정표시장치.And the light blocking metal pattern is formed to overlap the source / drain electrode. 제 1 항 내지 제 3 항에 있어서,The method of claim 1, wherein 상기 데이터 라인, 소스/드레인 전극을 포함한 기판 전면에 형성되며, 상기 드레인 전극 상부에 콘택홀을 포함하는 보호막을 더 포함하여 구성됨을 특징으로 하는 액정표시장치.And a passivation layer formed on an entire surface of the substrate including the data line and the source / drain electrodes and including a contact hole on the drain electrode. 제 7 항에 있어서,The method of claim 7, wherein 상기 보호막은 BCB(Benzocyclobutene) 또는 아크릴계 수지(acryl resin)로 형성하는 것을 특징으로 하는 액정표시장치.The protective layer is formed of BCB (Benzocyclobutene) or an acrylic resin (acryl resin). 기판 상에 제 1 금속 물질을 증착하고, 이를 패터닝하여 일방향으로 게이트 라인 및 이로부터 돌출되는 게이트 전극, 상기 게이트 라인과 나란하게 공통 라인 및 이로부터 분기되는 공통 전극을 형성하는 단계;Depositing a first metal material on the substrate and patterning the first metal material to form a gate line and a gate electrode protruding therefrom in one direction, a common line parallel to the gate line, and a common electrode branching therefrom; 상기 게이트 라인을 포함한 기판 전면에 게이트 절연막을 형성하는 단계;Forming a gate insulating film on an entire surface of the substrate including the gate line; 상기 게이트 절연막 상에 비정질 실리콘층을 증착하고, 이를 패터닝하여 상기 게이트 전극 상부의 게이트 절연막 상에 반도체층을 형성하는 단계; Depositing an amorphous silicon layer on the gate insulating layer and patterning the silicon layer to form a semiconductor layer on the gate insulating layer on the gate electrode; 상기 반도체층을 포함한 기판 전면에 제 2 금속 물질층을 증착하고, 이를 패터닝하여 상기 게이트 라인과 교차하여 화소 영역을 정의하는 데이터 라인 및 이로부터 돌출되는 소스 전극 및 이와 이격되는 드레인 전극을 형성하는 단계;Depositing a second metal material layer on the entire surface of the substrate including the semiconductor layer and patterning the second metal material layer to form a data line crossing the gate line to define a pixel region, a source electrode protruding therefrom, and a drain electrode spaced apart from the gate line; ; 상기 데이터 라인, 소스/드레인 전극을 포함한 기판 전면에 보호막을 형성하고, 이를 패터닝하여 상기 드레인 전극 상부에 콘택홀을 형성하는 단계;Forming a protective layer on an entire surface of the substrate including the data line and the source / drain electrodes, and patterning the protective layer to form a contact hole on the drain electrode; 상기 보호막 상에 차광성 금속층을 증착하고, 이를 패터닝하여 상기 콘택홀을 통해 드레인 전극과 전기적으로 연결되면서 상기 화소 영역에 상기 공통 전극과 교번하는 화소 전극 및 상기 소스 전극과 드레인 전극 사이의 상부에 상기 반도체층을 가리도록 차광성 금속 패턴을 형성하는 단계를 포함하여 이루어짐을 특징으로 하는 액정표시장치의 제조방법.Depositing a light blocking metal layer on the passivation layer, patterning the light blocking metal layer, and electrically connecting the drain electrode to the drain electrode through the contact hole, and alternately between the common electrode and the source electrode and the drain electrode in the pixel region; And forming a light shielding metal pattern to cover the semiconductor layer. 제 9 항에 있어서,The method of claim 9, 상기 소스 전극은 'ㄷ' 형태로 형성하고, 상기 드레인 전극은 상기 소스 전극의 'ㄷ' 형태의 내부로 들어오는 형태로 상기 소스 전극과 이격하여 형성하는 것을 특징으로 하는 액정표시장치의 제조방법.And the source electrode is formed in a 'c' shape and the drain electrode is spaced apart from the source electrode in a form of entering into a 'c' shape of the source electrode. 제 9 항에 있어서,The method of claim 9, 상기 소스 전극과 드레인 전극은 서로 이격되어 'ㅡ'자로 형성하는 것을 특징으로 하는 액정표시장치의 제조방법.The source electrode and the drain electrode are spaced apart from each other to form a '-' character manufacturing method of the liquid crystal display device. 제 9 항에 내지 제 11 항에 있어서,The method according to claim 9, wherein 상기 화소 전극과 상기 차광성 금속 패턴은 동일한 물질로 형성하는 것을 특징으로 하는 액정표시장치의 제조방법.The pixel electrode and the light blocking metal pattern are formed of the same material. 제 12 항에 있어서,The method of claim 12, 상기 화소 전극과 상기 차광성 금속 패턴은 몰리브덴-티타늄(MoTi)의 합금으로 형성하는 것을 특징으로 하는 액정표시장치의 제조방법.The pixel electrode and the light blocking metal pattern are formed of an alloy of molybdenum-titanium (MoTi). 제 9 항 내지 제 11 항에 있어서,The method according to claim 9 to 11, 상기 차광성 금속 패턴은 소스/드레인 전극과 오버랩되도록 형성하는 것을 특징으로 하는 액정표시장치의 제조방법.The light blocking metal pattern is formed to overlap with the source / drain electrode. 제 9 항 내지 제 11 항에 있어서,The method according to claim 9 to 11, 상기 보호막은 BCB(Benzocyclobutene) 또는 아크릴계 수지(acryl resin)로 형성하는 것을 특징으로 하는 액정표시장치의 제조방법.The protective film is formed of BCB (Benzocyclobutene) or acrylic resin (acryl resin) manufacturing method of a liquid crystal display device.
KR1020060124350A 2006-12-08 2006-12-08 Liquid crystal display and method for manufacturing of the same KR20080052768A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060124350A KR20080052768A (en) 2006-12-08 2006-12-08 Liquid crystal display and method for manufacturing of the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060124350A KR20080052768A (en) 2006-12-08 2006-12-08 Liquid crystal display and method for manufacturing of the same

Publications (1)

Publication Number Publication Date
KR20080052768A true KR20080052768A (en) 2008-06-12

Family

ID=39807304

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060124350A KR20080052768A (en) 2006-12-08 2006-12-08 Liquid crystal display and method for manufacturing of the same

Country Status (1)

Country Link
KR (1) KR20080052768A (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100958036B1 (en) * 2008-12-12 2010-05-17 하이디스 테크놀로지 주식회사 Mask device for exposure of alignment film for multi domain photo alignment
KR101455312B1 (en) * 2012-06-21 2014-10-27 엘지디스플레이 주식회사 A Patterned Retarder Type Stereoscopic Image Display Device and Method for Manufacturing The Same
WO2016175641A1 (en) * 2015-04-30 2016-11-03 주식회사 엘지화학 Liquid crystal display device and method for manufacturing same
WO2016178547A1 (en) * 2015-05-06 2016-11-10 주식회사 엘지화학 Liquid crystal display device
KR20160131961A (en) * 2015-05-08 2016-11-16 주식회사 엘지화학 Thin film transistor substrate and display device comprising thereof

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100958036B1 (en) * 2008-12-12 2010-05-17 하이디스 테크놀로지 주식회사 Mask device for exposure of alignment film for multi domain photo alignment
KR101455312B1 (en) * 2012-06-21 2014-10-27 엘지디스플레이 주식회사 A Patterned Retarder Type Stereoscopic Image Display Device and Method for Manufacturing The Same
US8982302B2 (en) 2012-06-21 2015-03-17 Lg Display Co., Ltd. Patterned retarder type stereoscopic image display device and method for manufacturing the same
WO2016175641A1 (en) * 2015-04-30 2016-11-03 주식회사 엘지화학 Liquid crystal display device and method for manufacturing same
WO2016178547A1 (en) * 2015-05-06 2016-11-10 주식회사 엘지화학 Liquid crystal display device
CN107850811A (en) * 2015-05-06 2018-03-27 株式会社Lg化学 Liquid crystal display device
US10133135B2 (en) 2015-05-06 2018-11-20 Lg Chem, Ltd. Liquid crystal display device
KR20160131961A (en) * 2015-05-08 2016-11-16 주식회사 엘지화학 Thin film transistor substrate and display device comprising thereof

Similar Documents

Publication Publication Date Title
KR101030545B1 (en) Liquid Crystal Display Device
KR101274706B1 (en) Liquid crystal display device and method for fabricating the same
US9269818B2 (en) Array substrate for liquid crystal display device and method for fabricating the same
CN101169565A (en) Array substrate for liquid crystal display device and method of fabricating the same
US7006186B2 (en) In-plane switching mode liquid crystal display device and method of fabricating the same
US7061566B2 (en) In-plane switching mode liquid crystal display device and method of fabricating the same
KR100731045B1 (en) Liquid crystal display device of in-plane switching and method for fabricating the same
KR20130071685A (en) Liquid crystal display device and method of fabricating the same
KR101374108B1 (en) Liquid crystal display panel and manufacturing method thereof
KR101338109B1 (en) Liuquid crystal display device
KR20080052768A (en) Liquid crystal display and method for manufacturing of the same
KR101849569B1 (en) Thin film transistor substrate and method of fabricating the same
KR101088384B1 (en) An array substrate for liquid crystal display device and fabricating method thereof
KR101274684B1 (en) Liquid Crystal Display and Method For Manufacturing of The Same
KR100652063B1 (en) Liquid crystal display device and mathod for fabricating the same
KR20120072817A (en) Liquid crystal display device
KR101818457B1 (en) Thin film transistor substrate and method of fabricating the same
KR20080048739A (en) Liquid crystal display and method for manufacturing of the same
KR101264715B1 (en) Liquid crystal display device and method for manufacturing of the same
KR100525442B1 (en) liquid crystal display device and method for fabricating the same
KR20110062269A (en) Liquid crystal display device and method for manufacturing the same
KR101255298B1 (en) Liquid crystal display device and method fabricating the same
CN104216190A (en) Array substrate, manufacturing method thereof and display device
KR101340992B1 (en) Liquid crystal display device and the method for manufacturing the same
KR101035927B1 (en) Method For Fabricating Liquid Crystal Display Device of In Plane Switching Mode

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination