KR20080051174A - - vacuum reaction chamber with x-lamp heater - Google Patents
- vacuum reaction chamber with x-lamp heater Download PDFInfo
- Publication number
- KR20080051174A KR20080051174A KR1020087008856A KR20087008856A KR20080051174A KR 20080051174 A KR20080051174 A KR 20080051174A KR 1020087008856 A KR1020087008856 A KR 1020087008856A KR 20087008856 A KR20087008856 A KR 20087008856A KR 20080051174 A KR20080051174 A KR 20080051174A
- Authority
- KR
- South Korea
- Prior art keywords
- substrate
- electron beam
- vacuum chamber
- grid
- bias
- Prior art date
Links
Images
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B44—DECORATIVE ARTS
- B44C—PRODUCING DECORATIVE EFFECTS; MOSAICS; TARSIA WORK; PAPERHANGING
- B44C1/00—Processes, not specifically provided for elsewhere, for producing decorative surface effects
- B44C1/22—Removing surface-material, e.g. by engraving, by etching
Landscapes
- Physical Or Chemical Processes And Apparatus (AREA)
- Chemical Vapour Deposition (AREA)
- Formation Of Insulating Films (AREA)
- Physical Vapour Deposition (AREA)
Abstract
Description
본 발명의 실시예들은 일반적으로 집적회로들의 제조에 관한 것이다. 보다 구체적으로는, 본 발명의 실시예들은 기판의 전자 빔 처리를 위한 장치 및 방법에 관한 것이다.Embodiments of the present invention generally relate to the manufacture of integrated circuits. More specifically, embodiments of the present invention relate to an apparatus and method for electron beam processing of a substrate.
집적회로 기하학적 구조들은 그러한 소자들이 수십년전에 처음 소개된 이래로 크기가 현저히 감소되어 왔다. 그 이후, 집적회로들은 일반적으로 2년/절반크기 법칙('무어의 법칙'으로 불림)을 따라 왔고, 이는 칩 상의 소자들의 수가 2년마다 2배가 됨을 의미한다. 오늘날의 제조 설비들은 0.13㎛ 및 심지어 0.1㎛ 피쳐 크기들을 갖는 소자들을 일상적으로 생산하고 있으며, 차후의 설비들은 조만간 더 작은 피쳐 크기들을 가진 소자들을 생산할 것이다.Integrated circuit geometries have been significantly reduced in size since such devices were first introduced decades ago. Since then, integrated circuits have generally followed the two-year / half-size rule (called Moore's Law), which means that the number of devices on a chip doubles every two years. Today's manufacturing facilities routinely produce devices with 0.13 μm and even 0.1 μm feature sizes, and future facilities will soon produce devices with smaller feature sizes.
집적회로들상의 소자들의 크기를 추가적으로 감소시키기 위해서는 인접한 금속 라인들간의 용량성 결합이 감소되어야 하기 때문에, 소자의 기하학적 구조들의 지속적인 감소는 더 낮은 유전상수(k)를 가진 막들에 대한 요구를 형성하였다. 특히, 약 4.0 미만의 낮은 유전상수들을 갖는 절연체들이 바람직하다. 낮은 유전상수들을 가진 절연체들의 예들은 스핀-온 글래스, 불소-도핑 실리콘 글래스(FSG), 및 폴리테트라플루오로에틸렌(PTFE)을 포함하며, 이들은 모두 상업적으로 이용가능하다.Since the capacitive coupling between adjacent metal lines must be reduced to further reduce the size of devices on integrated circuits, the continuous reduction of device geometries has created a need for films with lower dielectric constants (k). . In particular, insulators having low dielectric constants of less than about 4.0 are preferred. Examples of insulators with low dielectric constants include spin-on glass, fluorine-doped silicon glass (FSG), and polytetrafluoroethylene (PTFE), all of which are commercially available.
보다 최근에는, 약 3.5 미만의 k 값들을 갖는 유기실리콘 막들이 개발되었다. 낮은 유전상수 유기실리콘 막들을 개발하는데 사용되었던 한가지 방법은 하나 이상의 유기실리콘 화합물들을 포함하는 가스 혼합물로부터 막들을 증착한 다음, 증착된 막들로부터 유기 그룹들과 같은 휘발성 또는 열적으로 불안정한 종(species)을 제거하기 위해, 증착된 막들을 사후-처리(post-treat)하는 것이었다. 증착된 막들로부터 휘발성 또는 열적으로 불안정한 종의 제거는 막들에 공극(void)들을 생성하고, 이는 공기가 약 1의 유전상수를 가짐에 따라 막들의 유전상수를 감소시킨다.More recently, organosilicon films with k values of less than about 3.5 have been developed. One method that has been used to develop low dielectric constant organosilicon films is the deposition of films from a gas mixture comprising one or more organosilicon compounds, followed by volatile or thermally labile species such as organic groups from the deposited films. To remove it was to post-treat the deposited films. The removal of volatile or thermally unstable species from the deposited films creates voids in the films, which reduces the dielectric constant of the films as air has a dielectric constant of about one.
전자 빔 처리는 막들의 기계적 특성들을 개선하는 동시에, 증착된 막들을 사후-처리하고 막들에 공극들을 생성하는데 성공적으로 사용되었다. 그러나, 현재의 전자 빔 챔버 설계는 몇가지 주요한 단점들을 갖고 있다. 먼저, 현재의 전자 빔 챔버 설계들은 기판상에서 반도체 소자들의 손상 또는 파괴와 같은, 기판상에 부정적인 측면의 영향들을 가질 수 있다. 예를 들어, 전자 빔 처리 이후, 높은 게이트 산화물 누설과 전압 임계치(VT) 시프트가 관찰되었다. 전자 빔 처리는 기판에 충돌하는 전자들로부터 기판들상에 과도한 음(-)의 전하 형성을 초래함으로써 기판들을 손상시키는 것으로 판단된다. 소자 제조 동안 과도한 음(-)의 전하 형성은 일반적으로 절연성인 기판의 영역들에 바람직하지 않은 전류 경로들을 형성하는 하전 전 류들을 생성할 수 있고, 소자들의 동작 동안 새롭게 생성되는 전류 경로들을 통하는 누설 전류가 기판상의 소자들을 파괴할 수 있다. 둘째로, 현재의 전자 빔 챔버 설계들은 기판들의 많은 금속 오염을 초래하였다. 셋째로, 기판 표면에 걸친 온도 균일도의 결여로 인해 나쁜 기판 수축(shrinkage)이 관찰되었다. 수축 균일도는 경도(hardness)와 같은 막 특성들의 지표이다.Electron beam treatment has been successfully used to post-treat the deposited films and create voids in the films, while improving the mechanical properties of the films. However, current electron beam chamber designs have some major drawbacks. First, current electron beam chamber designs can have negative side effects on the substrate, such as damage or destruction of semiconductor elements on the substrate. For example, after electron beam processing, high gate oxide leakage and voltage threshold (V T ) shift were observed. Electron beam processing is believed to damage the substrates by causing excessive negative charge formation on the substrates from electrons impinging on the substrate. Excessive negative charge formation during device fabrication can create charged currents that form undesirable current paths in areas of the generally insulative substrate, and leakage through the newly generated current paths during operation of the device. Current can destroy elements on the substrate. Second, current electron beam chamber designs have resulted in much metal contamination of the substrates. Third, poor substrate shrinkage was observed due to the lack of temperature uniformity across the substrate surface. Shrinkage uniformity is an indicator of membrane properties such as hardness.
따라서, 기판상에 증착 층의 전자 빔 처리의 개선된 장치 및 방법이 여전히 필요하다.Thus, there remains a need for an improved apparatus and method of electron beam treatment of a deposition layer on a substrate.
따라서, 본 발명은 전술한 문제점들을 해결하는 장치 및 방법을 제공한다.Accordingly, the present invention provides an apparatus and method for solving the above problems.
본 발명의 실시예들은 기판을 처리하기 위한 전자 빔 장치를 제공한다. 일 실시예에서, 기판을 처리하기 위한 전자 빔 장치는 진공 챔버를 포함한다. 진공 챔버는 전자 소스를 포함한다. 전자 소스는 애노드, 애노드에 접속된 저전압 소스(low voltage source), 캐소드, 및 캐소드에 접속된 고전압 소스를 포함한다. 상기 진공 챔버는 전자 빔 처리 동안 기판에 대한 손상을 감소시키도록 구성된 그리드(grid) 및 기판 지지체를 추가로 포함하고, 상기 그리드는 상기 애노드와 상기 기판 지지체 사이에 위치된다. 상기 그리드에 바이어스 소스가 접속된다. 일 실시예에서, 상기 진공 챔버는 적어도 하나의 열전쌍 어셈블리(thermocouple assembly)를 추가로 포함한다. 다른 실시예에서, 상기 열전쌍 어셈블리는 세라믹 물질로 제조된 탄성 부재를 포함한다. 다른 실시예에서, 상기 세라믹 물질은 실리콘 탄화물, 실리콘 질화물, 알루미늄 질화물, 합성 다이아몬드 및 이들의 조합물들로 이루어진 그룹에서 선택된다.Embodiments of the present invention provide an electron beam apparatus for processing a substrate. In one embodiment, the electron beam device for processing the substrate comprises a vacuum chamber. The vacuum chamber includes an electron source. The electron source includes an anode, a low voltage source connected to the anode, a cathode, and a high voltage source connected to the cathode. The vacuum chamber further comprises a grid and a substrate support configured to reduce damage to the substrate during electron beam processing, wherein the grid is located between the anode and the substrate support. A bias source is connected to the grid. In one embodiment, the vacuum chamber further comprises at least one thermocouple assembly. In another embodiment, the thermocouple assembly includes an elastic member made of ceramic material. In another embodiment, the ceramic material is selected from the group consisting of silicon carbide, silicon nitride, aluminum nitride, synthetic diamond, and combinations thereof.
다른 실시예에서, 전자 빔 처리 동안 기판에 대한 하전 손상을 감소시키는 방법이 제공된다. 방법은 애노드와 기판 지지체 사이에 위치된 그리드를 포함하는 챔버를 제공하는 단계, 및 상기 그리드에 바이어스 전압을 인가하는 단계를 포함하며, 상기 바이어스 전압은 기판상에 전자 빔 전하를 완전히 또는 부분적으로 중화(neutralize)시키기에 충분한 조건들에서 제공된다. 일 실시예에서, 조건들은 약 0.005mA 미만으로 기판 하전 전류를 감소시키기에 충분하다. 일 실시예에서, 바이어스 전압은 DC 바이어스이다. 다른 실시예에서, 바이어스 전압은 RF 바이어스이다. 다른 실시예에서, 기판은 낮은 유전상수 막을 포함하고, 낮은 유전상수 막의 전자 빔 처리는 낮은 유전상수 막에 공극들을 형성하는 것을 포함한다. 일 실시예에서, 바이어스 전압은 약 3V 내지 약 40V이다. 다른 실시예에서, 바이어스 전압은 약 -3V 내지 약 -30V이다.In another embodiment, a method of reducing charged damage to a substrate during electron beam processing is provided. The method includes providing a chamber comprising a grid positioned between an anode and a substrate support, and applying a bias voltage to the grid, wherein the bias voltage completely or partially neutralizes the electron beam charge on the substrate. provided under conditions sufficient to neutralize. In one embodiment, the conditions are sufficient to reduce the substrate charge current to less than about 0.005 mA. In one embodiment, the bias voltage is a DC bias. In another embodiment, the bias voltage is an RF bias. In another embodiment, the substrate comprises a low dielectric constant film, and electron beam processing of the low dielectric constant film includes forming voids in the low dielectric constant film. In one embodiment, the bias voltage is about 3V to about 40V. In another embodiment, the bias voltage is about −3V to about −30V.
다른 실시예에서, 기판을 처리하기 위한 전자 빔 장치가 제공된다. 진공 챔버는 전자 소스를 포함한다. 전자 소스는 고전압 전력 공급기에 접속된 캐소드 및 저전압 전력 공급기에 접속된 애노드를 포함한다. 진공 챔버는 기판 지지체, 및 애노드와 기판 지지체 사이에 위치된 그리드를 추가로 포함하며, 상기 그리드는 바이어스 소스에 접속되고, 상기 기판 지지체 아래에 크로스 램프(cross lamp) 가열 장치가 위치된다. 일 실시예에서, 진공 챔버는 적어도 하나의 열전쌍 어셈블리를 추가로 포함하고, 상기 적어도 하나의 열전쌍 어셈블리는 기판의 표면에 접촉하도록 구성된 탄성 부재를 포함하며, 여기서 탄성 부재는 세라믹 물질로 이루어진다. 다른 실시예에서, 상기 기판 지지체는 적어도 하나의 열전쌍 어셈블리를 포함한다. 일 실시예에서, 상기 열전쌍 어셈블리는 세라믹 물질로 이루어진 탄성 부재를 포함한다.In another embodiment, an electron beam apparatus for processing a substrate is provided. The vacuum chamber includes an electron source. The electron source includes a cathode connected to the high voltage power supply and an anode connected to the low voltage power supply. The vacuum chamber further comprises a substrate support, and a grid positioned between the anode and the substrate support, the grid connected to a bias source, and a cross lamp heating device located below the substrate support. In one embodiment, the vacuum chamber further comprises at least one thermocouple assembly, wherein the at least one thermocouple assembly comprises an elastic member configured to contact the surface of the substrate, wherein the elastic member is made of a ceramic material. In another embodiment, the substrate support comprises at least one thermocouple assembly. In one embodiment, the thermocouple assembly comprises an elastic member made of ceramic material.
본 발명의 상기 인용된 특징들이 상세히 이해될 수 있는 방식으로, 상기에서 간단히 요약된 본 발명의 보다 구체적인 설명이 실시예들을 참조로 이루어질 수 있으며, 실시예들의 일부는 첨부된 도면들에 도시된다. 그러나, 첨부된 도면들은 단지 본 발명의 전형적인 실시예들만을 예시하는 것이므로, 그 범주를 제한하는 것으로 고려되어서는 안되며, 본 발명에 대해 다른 동일하게 효과적인 실시예들이 적용될 수 있다는 것을 유의해야 한다.In a manner in which the above-cited features of the present invention can be understood in detail, a more detailed description of the invention briefly summarized above can be made with reference to embodiments, some of which are illustrated in the accompanying drawings. However, the accompanying drawings are only illustrative of exemplary embodiments of the invention, and therefore should not be considered as limiting its scope, it should be noted that other equally effective embodiments may be applied to the invention.
도 1은 본 발명의 일 실시예에 따른 전자 빔 장치의 단면도이다.1 is a cross-sectional view of an electron beam apparatus according to an embodiment of the present invention.
도 2A는 본 발명의 일 실시예에 따른 전자 빔 처리 동안 기판 하전 전류 대 기판 바이어스 전압을 나타내는 그래프이다.2A is a graph showing substrate charge current versus substrate bias voltage during electron beam processing in accordance with one embodiment of the present invention.
도 2B는 본 발명의 다른 실시예에 따른 전자 빔 처리 동안 기판 하전 전류 대 기판 바이어스 전압을 나타내는 그래프이다.2B is a graph showing substrate charge current versus substrate bias voltage during electron beam processing in accordance with another embodiment of the present invention.
도 3은 본 발명의 다른 실시예에 따른 전자 빔 장치의 단면도이다.3 is a cross-sectional view of an electron beam apparatus according to another embodiment of the present invention.
도 4A는 본 발명의 일 실시예에 따른 전자 빔 처리 동안 기판 전류 대 그리드 바이어스 전압을 나타내는 그래프이다.4A is a graph showing substrate current versus grid bias voltage during electron beam processing in accordance with an embodiment of the present invention.
도 4B는 본 발명의 일 실시예에 따른 전자 빔 처리 동안 기판 전류 대 그리드 바이어스 전압을 나타내는 그래프이다.4B is a graph showing substrate current versus grid bias voltage during electron beam processing in accordance with an embodiment of the present invention.
도 5는 본 발명의 다른 실시예에 따른 전자 빔 장치의 단면도이다.5 is a cross-sectional view of an electron beam apparatus according to another embodiment of the present invention.
도 6은 본 발명의 다른 실시예에 따른 전자 빔 장치의 단면도이다.6 is a cross-sectional view of an electron beam apparatus according to another embodiment of the present invention.
도 7은 열전쌍 어셈블리의 일 실시예의 단면도이다.7 is a cross-sectional view of one embodiment of a thermocouple assembly.
도 8은 도 7에 도시된 열전쌍 팁의 일 실시예의 사시도이다.FIG. 8 is a perspective view of one embodiment of the thermocouple tip shown in FIG. 7. FIG.
도 9는 도 7의 라인 9-9를 따라 절개된 도 7의 예시적인 열전쌍 어셈블리의 단면도이다.9 is a cross-sectional view of the exemplary thermocouple assembly of FIG. 7 taken along lines 9-9 of FIG. 7.
도 10A는 기판에 처음 접촉시 열전쌍 팁의 개념도이다.10A is a conceptual diagram of a thermocouple tip upon initial contact with the substrate.
도 10B는 기판에 접촉한 이후 열전쌍 팁의 개념도이다.10B is a conceptual diagram of a thermocouple tip after contacting the substrate.
도 11은 가열 장치의 일 실시예의 사시도이다.11 is a perspective view of one embodiment of a heating device.
도 12A는 예전의 히터 설계를 이용하여 300mm 기판에 대한 수축 균일도를 나타낸다.12A shows shrinkage uniformity for a 300 mm substrate using an older heater design.
도 12B는 본 발명의 일 실시예의 가열 장치를 이용하여 300mm 기판에 대한 수축 균일도를 나타낸다.12B shows shrinkage uniformity for a 300 mm substrate using the heating apparatus of one embodiment of the present invention.
도 13은 가열 장치의 다른 실시예의 사시도이다.13 is a perspective view of another embodiment of a heating device.
도 14는 가열 장치의 다른 실시예의 사시도이다.14 is a perspective view of another embodiment of a heating device.
도 15는 본 발명의 그리드의 일 실시예의 사시도이다.15 is a perspective view of one embodiment of a grid of the present invention.
도 16은 본 발명의 그리드의 다른 실시예의 사시도이다.16 is a perspective view of another embodiment of a grid of the present invention.
도 17은 본 발명의 다른 실시예에 따른 전자 빔 장치의 단면도이다.17 is a cross-sectional view of an electron beam apparatus according to another embodiment of the present invention.
도 18은 본 발명의 일 실시예에 따른 전자 빔 장치의 하부 부분의 단면도이다.18 is a cross-sectional view of a lower portion of an electron beam apparatus according to an embodiment of the present invention.
도 19는 본 발명의 일 실시예에 따른 전자 빔 장치의 하부 부분의 저면도이다.19 is a bottom view of the lower portion of an electron beam apparatus according to an embodiment of the present invention.
본 발명의 실시예들은 전자 빔 처리 동안, 기판에 대한 하전 손상을 감소시키고 기판 수축을 감소시키기 위한 방법들 및 장치를 제공한다. 일반적으로, 본 발명에서 기술된 방법들 및 장치는 기판 근처에 양의 이온들의 농도를 증가시키고, 2차 전자들이 기판을 떠날 수 있도록 하며, 전자 빔 처리 동안 기판 오염을 감소시키면서 기판 표면에 걸친 더 큰 온도 제어를 허용한다. 본 발명의 방법 및 장치는 온도 제어를 위한 개선된 방법 및 장치를 추가로 제공한다.Embodiments of the present invention provide methods and apparatus for reducing charged damage to a substrate and reducing substrate shrinkage during electron beam processing. In general, the methods and apparatus described herein increase the concentration of positive ions near the substrate, allow secondary electrons to leave the substrate, and further reduce the substrate contamination during electron beam processing while reducing substrate contamination. Allows for large temperature control The method and apparatus of the present invention further provide an improved method and apparatus for temperature control.
본 발명의 실시예들에 따라 처리될 수 있는 기판들은 실리콘 또는 실리콘-함유 기판들, 상부에 반도체 소자들을 갖는 기판들과 같은 패턴화된 기판들, 및 패턴화되지 않은 또는 베어(bare) 기판들을 포함한다. 일 실시예에서, 기판은 휘발성 종을 제거하기 위해 전자 빔을 통해 바람직하게는 사후-처리되는 낮은 유전상수 막을 포함하고, 이에 따라 공극들을 형성하며 막의 유전상수를 감소시킨다. 낮은 유전상수 막은 유기실리콘 화합물, 탄화수소 화합물, 선택적인 산화제, 및/또는 이들의 조합물들을 포함하는 혼합물로부터 증착될 수 있다.Substrates that can be processed according to embodiments of the present invention include silicon or silicon-containing substrates, patterned substrates such as substrates having semiconductor elements thereon, and unpatterned or bare substrates. Include. In one embodiment, the substrate comprises a low dielectric constant film, which is preferably post-treated via an electron beam to remove volatile species, thereby forming voids and reducing the dielectric constant of the film. The low dielectric constant film can be deposited from a mixture comprising an organosilicon compound, a hydrocarbon compound, an optional oxidant, and / or combinations thereof.
전자 빔 장치:Electron beam device:
일 실시예에서, 전자 빔 처리 동안 기판에 대한 하전 손상을 감소시키거나 제거하기 위해, 전자 빔 처리 동안 음의 기판 바이어스가 인가된다. 음의 기판 바이어스를 인가함으로써, 양의 이온들이 기판을 향해 가속된다. 양의 이온들은, 전 자 빔 처리 동안 기판상에 누적될 수 있고 기판상에 소자들의 제조 동안, 바람직하지 않은 전류 경로들을 초래할 수 있는, 음의 전하들을 중화시킨다. 음의 바이어스는 또한 기판으로부터 생성되는 2차 전자들이 기판으로 리턴하는 것을 방지한다.In one embodiment, a negative substrate bias is applied during electron beam processing to reduce or eliminate charge damage to the substrate during electron beam processing. By applying a negative substrate bias, positive ions are accelerated towards the substrate. Positive ions neutralize negative charges, which may accumulate on the substrate during electron beam processing and may result in undesirable current paths during fabrication of devices on the substrate. A negative bias also prevents secondary electrons generated from the substrate from returning to the substrate.
도 1은 본 발명의 실시예들을 실시하기 위해 사용될 수 있는 전자 빔 장치(100)의 단면도이다. 전자 빔 장치(100)는 캐소드(104) 및 내부에 배치된 애노드(106)를 가진 챔버(102)를 포함한다. 애노드(106)는 그리드 애노드와 같이 천공될 수 있다. 캐소드(104) 및 애노드(106)는 그 사이에 있는 절연체(미도시)에 의해 전기적으로 절연된다. 캐소드(104)는 챔버(102) 외부에 있는 가변 고전압 전력 공급기(110)에 접속된다. 애노드(106)는 챔버(102) 외부에 있는 가변 저전압 전력 공급기(108)에 접속된다. 또한, 챔버(102)는 챔버(102) 내부의 압력을 제어하기 위한 가변 속도(rate) 누출 밸브(112)를 포함한다. 챔버는 전자 빔 처리 동안 기판을 가열하기 위해, 할로겐 램프들과 같은 예를 들어 하나 이상의 램프들의 가열 장치(113)를 추가로 포함할 수 있다. 가열 장치(113)는 기판(117) 아래에 위치된 가열 장치(113)를 통해 가열되는 단일 측면에 대해 배치된다. 일 실시예에서, 가열 장치(113)는 기판 상부에 배치된다. 일 실시예에서, 가열 장치(113)는 윈도우(미도시)에 의해 기판(117)으로부터 분리된다. 윈도우는 석영으로 제조될 수 있다. 일 실시예에서, 가열 장치(113)는 진공 보전성(integrity)에 영향을 주지 않으면서 가열 장치(113)의 용이한 제거 및 교체를 허용하는 진공 챔버(102) 외부에 위치된다. 가열 장치(113)는 이하에서 추가로 상세히 기술될 것이다. 챔버의 기판 지지체(114)는 기판 지지체(114)상에 지지되는 기판(117)에 기판 바이어스를 공 급하는 기판 바이어스 소스(116)에 접속된다. 기판 바이어스 소스(116)는 가변 DC 바이어스 소스 또는 가변 RF 바이어스 소스일 수 있다. 장치(100)는 기판 지지체(114)상에 지지되는 기판상에 전하 흐름을 측정하기 위해, 예를 들어 전류계(ammeter)와 같은 전류계(118)를 포함할 수도 있다. 전류계(118)는 기판 바이어스 소스(116)와 기판 지지체(114) 사이에서 챔버(102) 외부에 위치될 수 있다. 기판 지지체(114)는 열전쌍 어셈블리(160)와 같은 온도 측정 엘리먼트를 내장하기 위해, 진공 챔버(102)를 통해 연장하는 적어도 하나의 홀(hole)을 포함할 수 있다. 열전쌍 어셈블리(160)는 기판(117)에 접촉된다. 열전쌍 어셈블리(160)는 제어기(150)에 접속된다. 일 실시예에서, 하나 보다 많은 열전쌍이 진공 챔버(102)에 포함된다. 다른 실시예에서, 열전쌍 어셈블리(160)는 기판 지지체로서 기능한다.1 is a cross-sectional view of an
동작시, 본 발명의 일 실시예에 따라, 기판이 진공 챔버(102)의 기판 지지체(114)상에 배치된다. 기판 지지체(114)는 접지로부터 전기적으로 절연된다. 그 다음, 챔버는 대기압으로부터 약 1 mTorr 내지 약 100 mTorr의 압력으로 펌핑된다. 가변 속도 누출 밸브(112)는 압력을 제어하는데 사용된다.In operation, in accordance with one embodiment of the present invention, a substrate is disposed on the
전자 빔은 전형적으로, 고전압 전력 공급기(110)에 의해 캐소드(104)에 인가되는 고전압에서 생성된다. 고전압은 약 -500V 내지 약 30,000V 또는 그 이상일 수 있다. 가변 저전압 전력 공급기(108)는 캐소드(104)에 인가되는 전압에 비해, 양의 전압을 애노드(106)에 인가한다.The electron beam is typically generated at a high voltage applied to the
장치에서 전자 방출을 개시하기 위해, 애노드(106)와 기판 지지체(114) 사이의 이온화 영역(120)의 가스가 이온화되어야 한다. 가스는 예를 들어 아르곤, 헬 륨, 질소, 수소, 산소, 암모니아, 네온, 크립톤, 및 제논 중 하나 이상을 포함할 수 있다. 일 실시예에서, 가스는 아르곤을 포함한다. 이온화는 본질적으로 감마선들을 발생시키거나 챔버(102)의 고전압 스파크에 의해 개시될 수 있다. 초기 이온화 이후, 애노드(106)는 아르곤 이온들과 같은 양의 이온들(122)을 애노드(106)로 끌어당기기 위해, 예를 들어 약 0V 내지 약 -250V의 약간의 음의 전압으로 바이어스된다. 양의 이온들(122)은 캐소드(104)와 애노드(106) 사이에 배치된 가속 필드 영역(124)으로 통과하고, 고전압의 결과로서(예, 약 -500V 내지 약 30,000V가 캐소드에 인가됨) 캐소드(104)를 향해 가속된다. 캐소드(104)에 충돌시, 양의 이온들은 애노드(106)를 향해 다시 가속되는 전자들(126)을 생성한다. 전자들의 일부가 애노드와 충돌하면서, 많은 전자들은 애노드(106)를 통해 계속 진행하여 기판 지지체(114)상의 기판(117)에 접촉된다.In order to initiate electron emission in the device, the gas in the
기판과 접촉하는 전자들(126)로부터 기판(117)상에 과도한 음의 전하 누적은 전자 빔 처리 동안 기판(117)에 음의 바이어스를 제공함으로써 방지된다. 음의 바이어스는 기판 지지체(114)에 접속된 바이어스 소스(116)에 의해 기판(117)에 제공된다. 기판에 인가되는 바이어스는 DC 바이어스일 수 있다. 선택적으로, 바이어스는 SOI(실리콘 온 절연체) 기판들의 전자 빔 처리와 관련된 애플리케이션들을 위한 것과 같은, RF 바이어스일 수 있다. 기판(117)상의 음의 바이어스는 챔버에서 예를 들어 양의 아르곤 이온들과 같은 양의 이온들(128)의 일부를 끌어당기고, 기판(117)을 향해 양의 이온들(128)을 가속시켜서, 기판(117)상에 음의 전하들의 부분적인 또는 전체적인 중성화를 초래한다. 또한, 기판(117)상의 음의 바이어스는 기판(117)의 1차 전자 충돌로부터 생성되는 2차 전자들(132)이 기판(117)으로 리턴하는 것을 방지한다. 이러한 2차 전자들(132)은 접지된 챔버 벽과 같은 접지로 유출된다. 양의 이온들(128)의 포획 및 2차 전자들(132)의 제거는 모두 기판(117)상의 음의 전하를 중성화시키도록 돕는다. 기판상의 잔여 전하는 약 0.002 mA 미만과 같은 약 0.005mA 미만의, 예를 들어 약 0.001 mA 내지 약 0.002 mA의 기판상의 하전 전류를 유도할 수 있다. 일 실시예에서, 기판상의 잔여 하전 전류는 0mA 또는 약 0mA이다. 기판 바이어스 없이, 기판 하전 전류는 일반적으로 전자 빔 전류에 대략적으로 등가적이고, 이는 전형적으로 약 0.5mA 내지 약 50mA이다. 바람직하게는, 기판(117)상의 음의 바이어스는 약 -10V 내지 약 -30V이고, 예를 들어 약 -20V 내지 약 -23V이다. 그러나, 0 mA의 기판 하전 전류를 초래하는 최적의 기판 바이어스는 기판을 처리하는데 사용되는 전자 빔 조건들에 따라 가변될 수 있다.Excessive negative charge accumulation on the
사용될 수 있는 예시적인 전자 빔 조건들은 약 200℃ 내지 약 600℃, 예를 들어 약 350℃ 내지 약 400℃의 챔버 온도를 포함한다. 전자 빔 에너지는 약 0.5 keV 내지 약 30 keV일 수 있다. 노출량은 약 1μC/㎠ 내지 약 400μC/㎠일 수 있다. 챔버 압력은 약 1 mTorr 내지 약 100 mTorr일 수 있다. 전자 빔 전류는 약 0.5mA 내지 약 50mA일 수 있다. 본 발명에서 제공되는 전자 빔 조건들은 도 3, 5, 6, 17, 18 및 19 뿐만 아니라 도 1의 장치에 사용될 수 있다. 전자 빔 조건들은 다른 장치에 사용될 수도 있다.Exemplary electron beam conditions that can be used include chamber temperatures of about 200 ° C to about 600 ° C, for example about 350 ° C to about 400 ° C. The electron beam energy may be about 0.5 keV to about 30 keV. The dosage can be about 1 μC /
도 3은 본 발명의 실시예들을 실시하기 위해 사용될 수 있는 다른 전자 빔 장치(300)의 단면도이다. 도 1의 전자 빔 장치의 컴포넌트들과 동일한 컴포넌트들 은 동일한 참조 번호들로 지칭된다. 도 1의 장치(100)와 달리, 도 3의 기판 지지체(114)는 기판 바이어스 소스에 접속되지 않는다. 도 3의 기판 지지체(114)는 도 1에서와 같은 링으로서 도시되지만, 도 3의 장치(300)의 기판은 실제로 3개의 접촉 지점들상에서 지지될 수 있다. 3개의 접촉 지점들 중 하나는 열전쌍 어셈블리(160)일 수 있다. 단지 하나의 열전쌍 어셈블리(160)가 도시되지만, 임의의 3개의 접촉 지점들은 열전쌍 어셈블리를 포함할 수 있다. 열전쌍 어셈블리(160)는 제어기(150)에 접속된다. 일 실시예에서, 하나 보다 많은 열전쌍 어셈블리가 진공 챔버(102)에 포함된다. 3 지점 평면상에 기판을 지지하면, 기판이 그 지지 표면과 균일하게 접촉되기 때문에, 기판의 양호한 온도 제어를 제공하도록 돕는다. 다른 실시예들은 열전쌍들 및/또는 접지된 핀(들)(334)을 포함하는 임의의 수의 접촉 지점들을 포함할 수 있다. 3 is a cross-sectional view of another
또한, 도 3의 장치(300)는 애노드(106)와 기판 지지체(114) 사이에 그리드(330)를 포함한다. 그리드(330)는 챔버의 측벽들(332)에 부착되고 접지된다. 그리드(330)는 애노드(106) 또는 캐소드(104)와 동일한 치수들, 예를 들어 원주를 가질 수 있다. 도 15를 참조하면, 그리드(330)는 그리드(330)에 메시 구조를 제공하는 개구들을 갖는 알루미늄과 같은 전도성 와이어를 포함한다. 개구들은 정사각형일 수 있고, 수 mm × 수 mm, 예를 들어 10mm ×10mm의 치수들을 가질 수 있다. 그리드(330)의 다른 실시예는 도 16에 도시된다. 도 16의 실시예에서, 그리드(330)는 스태거형(staggered) 홀들을 갖는다. 각각의 홀의 직경은 약 0.125cm로서 0.145cm의 간격을 갖는다. 그리드(330)의 직경은 약 31.75cm이고, 그리드의 두 께는 약 0.229cm이다. 그리드는 알루미늄과 같은 물질로 이루어지고, 66%의 투과도를 갖는다. 일 실시예(미도시)에서, 그리드(330)는 10mils의 직경과 66% 투과도를 가진 알루미늄 와이어로 형성된다. 그리드(330)는 그리드(330)에 양의 전압을 공급하는 바이어스 소스(336)에 접속된다. 바이어스 소스(336)는 RF 바이어스 소스 또는 DC 바이어스 소스일 수 있다.The
장치(300)의 전자 방출은 도 1의 장치(100)에 대해 전술한 것처럼 개시되고 유지된다. 간략히, 예를 들어 아르곤 이온들과 같은 양의 이온들(122)은 캐소드(104)와 충돌하고, 기판(117)과 접촉하여 기판(117)을 처리하는 2차 전자들을 제공한다. 애노드(106)로부터 연장되는 음의 필드는 기판(117)을 향해 전자들을 가속시키고, 기판상에 과도한 음의 전하 누적을 초래할 수 있다. 과도한 음의 전하를 중화시킬 수 있는 챔버(102)의 양의 이온들이 있지만, 애노드(106)로부터 연장되는 음의 필드는 양의 이온들이 기판(117)을 향해서가 아니라 애노드(106)를 향해 누적되도록 하고, 이러한 양의 이온들은 기판(117)상의 전하들을 중화시킬 수 있다. 그리드(330)에 양의 바이어스 전압을 인가함으로써, 애노드(106)로부터 연장되는 음의 필드의 영향이 그리드(330)에서 제거된다. 따라서, 양의 이온들이 기판에 도달하여 기판(117)상의 음의 전하들을 중화시키는 것을 이전에 방지하였던, 힘의 영향, 즉 애노드의 음의 필드는 그리드(330)에 의해 최소화될 수 있다. 또한, 양의 그리드 바이어스는 그리드(330)로부터 떨어지게 및 기판(117)을 향하게 양의 이온들을 푸시하고, 여기서 양의 이온들은 기판(117)상의 음의 전하들을 중화시킬 수 있다. 그리드(330)는 2차 전자들(132)을 포획한다. 양의 이온들(128)의 포획 및 2차 전자들(132)의 제거는 기판(117)상의 음의 전하를 중화시키도록 돕는다. 기판(117)상의 잔여 전하는 약 0.002mA 미만과 같이 약 0.005mA 미만, 예를 들어 약 0.001mA 내지 약 0.002mA의 하전 전류를 기판(117)상에 유도할 수 있다. 일 실시예에서, 기판(117)상의 잔여 하전 전류는 0mA 또는 약 0mA이다.Electron emission of the
그리드(330)는 그리드 제어기(338)에 접속된다. 이러한 실시예에서, 그리드 제어기(338)는 핀(334)에 접속된다. 그리드 제어기(338)는 선택된 프로세스 방법 및 목표된 결과들을 기초로, 사용자가 기판 전류 "설정점(set point)"을 그리드 제어기(338)에 입력하도록 한다. 폐쇄형 루프 구성에서, 기판을 나오는 전류는 핀(334)을 통해 측정되고 그리드 제어기(338)로 중계된다. 그리드 제어기(338)는 기판 전류가 설정점, 예를 들어 0mA와 동일할 때까지 그리드(330)의 전압을 조절한다. 개방형 루프 구성에서, 목표된 그리드 전압이 그리드 제어기(338)에 입력되고, 그리드(330)에 인가된다. 일 실시예에서, 그리드 제어기(338)는 PID 제어기 및 적어도 하나의 증폭기를 포함한다. 그리드 제어기는 열전쌍(160) 또는 기판 지지체(114)에 접속될 수도 있다.
기판의 전자 빔 처리 동안 그리드(330)에 인가되는 양의 바이어스 전압은 기판상의 전자 빔 전하를 완전히 또는 부분적으로 중화시키기에 충분한 조건들에서 제공된다. 일 실시예에서, 그리드(330)에 인가되는 양의 바이어스는 약 3V 내지 약 30V이다. 그러나, 0mA의 기판 전류 전하를 초래하는 최적의 그리드 바이어스 전압은 기판을 처리하는데 사용되는 전자 빔 조건들에 따라 가변될 수 있다는 것을 인식한다. 예를 들어, 전자 빔 처리의 에너지가 증가됨에 따라 더 높은 그리드 바 이어스 전압이 요구된다. 최적의 그리드 바이어스 전압은 음의 전하를 누적시키기 위한 기판의 성향(tendency)과 같은, 기판 자체의 전기장 특성들에 따라 가변될 수도 있다.The positive bias voltage applied to
도 4A는 일반적으로 본 발명의 일 실시예에 따른 전자 빔 처리 동안 기판 전류 대 그리드 바이어스 전압을 나타내는 그래프(400)이다. x축은 -30V 내지 30V의 그리드 바이어스 전압을 나타낸다. y축은 기판상에 기판 전류를 나타낸다. IS는 기판 전류를 나타낸다. IPE는 1차 전자 전류를 나타낸다. ISE는 2차 전자 전류를 나타낸다. IAR은 아르곤 전류를 나타낸다. 그리드 바이어스 전압이 -30V 내지 0V로 증가함에 따라 도 4A를 참조하면, ISE는 증가하여 IS의 감소를 유도한다. -30V 내지 0V에서 IAR은 없다. 그리드 바이어스 전압이 0V 내지 약 15V로 증가함에 따라, IAR 및 ISE는 증가하여 IS 감소를 유도한다. 지점(402)로 나타낸 최적의 그리드 바이어스 전압은 기판 전류가 제로일 때 달성된다. 기판 전류가 지점(402)에서 제로일 때, IPE는 ISE와 IAR의 합과 동일하다. 그리드 바이어스 전압이 증가함에 따라, IAR >> (IPE-ISE)이고, 이에 따라 보다 양이 되게 함으로써 IS를 감소시킨다. 4A is a
도 4B는 본 발명의 일 실시예에 따라 특정 예에 대한 전자 빔 처리 동안, 기판 전류(μA) 대 그리드 바이어스 전압(V)을 나타내는 그래프(410)이다. x축은 0V 내지 60V의 그리드 바이어스 전압을 나타낸다. y축은 -300μA 내지 300μA의 기판 상의 기판 전류(IS)를 나타낸다. 라인(412)에 대해, 베어 실리콘 기판은 이하의 조건들 하에서 처리된 전자 빔이다: -4.25keV의 전자 빔 에너지, -125V의 애노드 전압, 3.0mA의 전자 빔 전류, 100sccm의 아르곤 유동, 및 350℃의 기판 온도. 기판상의 하전 전류는 라인(412)로 나타낸 상이한 기판 DC 바이어스 전압들에서 측정된다. 라인(414)에 대해, 베어 실리콘 기판은 이하의 조건들 하에서 처리된 전자 빔이다: -2.0keV의 전자 빔 에너지, -125V의 애노드 전압, 3.0mA의 전지 빔 전류, 100sccm의 아르곤 유동, 및 350℃의 기판 온도. 기판상의 하전 전류는 라인(412)로 나타낸 상이한 기판 DC 바이어스 전압들에서 측정된다. -2.0keV인 ISE가 -4.25keV인 ISE보다 더 크기 때문에, -2.0keV보다 -4.25keV에 대해 IS가 0과 동일하게 하는데 보다 많은 IAR이 요구된다. 그 결과들은 약 5V의 그리드 바이어스 전압은 -2keV에 대해 지점(416)으로 도시된, IS가 제로와 동일하게 하는데 요구된다. 그 결과들은 -4.25keV에 대해 지점(418)에서 도시된, IS가 제로와 동일하게 하는데 약 25V가 요구된다는 것을 나타낸다. 4B is a
도 3에 따라 챔버를 이용하여 기판의 전자 빔 처리들을 수행할 때, 약 5V 내지 약 25V의 그리드 바이어스 전압은 -2.0keV 내지 -4.25keV의 전자 빔 에너지로 처리되는 기판들상의 전자 빔 전하를 중화시키기에 충분하다는 것이 발견되었다. 약 5V의 그리드 바이어스 전압은 -2keV 및 400℃에서 1mA 내지 4mA의 전자 빔 전류로 처리되는 기판들상에서 전자 빔 전하를 중화시키기에 충분하다. 따라서, 전자 빔 전하를 중화시키는데 요구되는 그리드 바이어스 전압은 전자 빔 전류들의 범위에 대해 변경되지 않을 수 있다는 것이 발견되었다.When performing electron beam treatments of the substrate using the chamber according to FIG. 3, a grid bias voltage of about 5 V to about 25 V neutralizes the electron beam charge on the substrates treated with electron beam energy of -2.0 keV to -4.25 keV. Was found to be sufficient. A grid bias voltage of about 5 V is sufficient to neutralize the electron beam charge on substrates treated with electron beam currents of 1 mA to 4 mA at −2 keV and 400 ° C. Thus, it has been found that the grid bias voltage required to neutralize the electron beam charge may not change over the range of electron beam currents.
도 5는 본 발명의 실시예들을 실시하기 위해 사용될 수 있는 다른 전자 빔 장치(500)의 단면도이다. 장치(500)는 장치(500)의 기판 지지체가 기판 바이어스 소스에 접속되지 않고 장치(500)가 플라즈마 플러드(flood) 건(540)을 추가로 포함한다는 것을 제외하고는, 도 1에 도시된 장치(100)와 유사하다. 플라즈마 플러드 건(540)은 챔버(102)의 측면의 입구(542)를 통해, 낮은 에너지 이온들, 즉 낮은 에너지 Ar 이온들과 같은 약 5eV 미만의 에너지를 가진 이온들을 유입시키기 위해, 챔버(102)의 측면에 접속될 수 있다. 플라즈마 플러드 건(540)과 입구(542)는 애노드(106)와 기판 지지체(114) 사이에 위치됨으로써, 플라즈마 플러드 건(540)에 의해 챔버에 제공되는 양의 이온들이 기판 지지체(114) 근처에 제공되어 기판 지지체(114)상의 기판(117) 근처에서 양의 이온들의 농도를 국부적으로 증가시키고, 이에 따라 기판(117)상의 전자 빔 전하를 중화시킨다. 플라즈마 플러드 건(540)은 전자들을 챔버(102)에 제공하므로, 기판(117)상에 과도한 양의 전하 축적이 방지된다.5 is a cross-sectional view of another
예들Example
이하의 예들은 본 발명의 실시예들을 도시한다. 예들의 기판들은 캘리포니아 산타클레라의 어플라이드 머티어리얼스 사로부터 이용가능한 EBk™ 전자 빔 챔버에서 처리된 300mm 기판들이었다.The following examples illustrate embodiments of the invention. Examples of substrates were 300 mm substrates processed in an EBk ™ electron beam chamber available from Applied Materials, Inc. of Santa Clara, California.
예 1:Example 1:
베어 실리콘 기판은 이하의 조건들 하에서 도 1에 도시된 바와 같은 전자 빔 처리된 장치이다: 2keV의 전자 빔 에너지, -125V의 애노드 전압, 1.5mA의 전자 빔 전류, 100sccm의 아르곤 유동, 및 353℃의 기판 온도. 기판상의 하전 전류는 상이한 기판 DC 바이어스 전압들에서 측정되었다. 도 2A는 상이한 기판 DC 바이어스 전압들에서 기판상의 하전 전류를 나타내는 그래프이다.The bare silicon substrate is an electron beam processed device as shown in FIG. 1 under the following conditions: electron beam energy of 2 keV, anode voltage of -125 V, electron beam current of 1.5 mA, argon flow of 100 sccm, and 353 ° C. Substrate temperature. The charged current on the substrate was measured at different substrate DC bias voltages. 2A is a graph showing charged current on a substrate at different substrate DC bias voltages.
예 2:Example 2:
베어 실리콘 기판은 이하의 조건들 하에서 처리된 전자 빔이다: 3keV의 전자 빔 에너지, -125V의 애노드 전압, 1.5mA의 전자 빔 전류, 100sccm의 아르곤 유동, 및 353℃의 기판 온도. 기판상의 하전 전류는 상이한 기판 DC 바이어스 전압들에서 측정되었다. 도 2B는 상이한 기판 DC 바이어스 전압들에서 기판상의 하전 전류를 나타내는 그래프이다.The bare silicon substrate is an electron beam processed under the following conditions: electron beam energy of 3 keV, anode voltage of -125 V, electron beam current of 1.5 mA, argon flow of 100 sccm, and substrate temperature of 353 ° C. The charged current on the substrate was measured at different substrate DC bias voltages. 2B is a graph showing charged current on a substrate at different substrate DC bias voltages.
도 2A는 2keV의 에너지를 가진 전자 빔 처리 동안, 약 -20V의 기판 바이어스 전압이 기판에 인가되었을 때, 0mA 또는 약 0mA의 기판 하전 전류가 달성됨을 나타낸다. 도 2B는 약 -23V의 기판 바이어스 전압이 3keV의 에너지를 갖는 전자 빔 처리 동안 기판에 인가되었을 때, 0mA 또는 약 0mA의 기판 하전 전류가 달성됨을 나타낸다. 따라서, 도 2A 및 2B는 본 발명의 실시예들이 전자 빔 처리 동안 약 0mA의 기판 하전 전류를 생성하는 방법을 제공하고, 이에 따라 전자 빔 처리 동안 기판들상의 과도한 음의 전하 누적으로 인해 발생할 수 있는 하전 손상을 감소시키는 방법을 제공한다는 것을 도시한다. 약 0mA의 기판 하전 전류는 기판의 양의 이온 전류가 기판의 전자 전류와 실질적으로 동일하다는 것을 나타낸다.2A shows that during electron beam processing with an energy of 2 keV, a substrate charge current of 0 mA or about 0 mA is achieved when a substrate bias voltage of about −20 V is applied to the substrate. 2B shows that a substrate charge current of 0 mA or about 0 mA is achieved when a substrate bias voltage of about −23 V is applied to the substrate during electron beam processing with an energy of 3 keV. Thus, FIGS. 2A and 2B provide a method of embodiments of the present invention for generating a substrate charge current of about 0 mA during electron beam processing, which may result from excessive negative charge accumulation on substrates during electron beam processing. It provides a method of reducing charged damage. A substrate charge current of about 0 mA indicates that the positive ion current of the substrate is substantially the same as the electron current of the substrate.
예 1 및 예 2에 관해 전술한 결과들은 베어 실리콘 기판들을 이용하여 달성되었지만, 유사한 결과들, 즉 -20V의 기판 바이어스에서 약 0mA의 기판 하전 전류가 반도체 소자들을 포함하는 패턴화된 기판들을 통해 달성되었다. 또한, 기판에 음의 바이어스를 인가하는 것이 전자 빔 처리의 에너지에 현저하게 영향을 주지 않았다고 관찰되었다. 예를 들어, 2keV 전자 빔 처리 및 -20V의 기판 바이어스를 이용하여, 1.98keV의 최종 전자 빔 에너지가 관찰되었고, 기판 바이어스가 전자 빔 에너지를 실질적으로 감소시키지 않았음을 나타내었다.The results described above with respect to Examples 1 and 2 were achieved using bare silicon substrates, but similar results, that is, a substrate charge current of about 0 mA at a substrate bias of −20 V was achieved through patterned substrates including semiconductor elements. It became. It was also observed that applying a negative bias to the substrate did not significantly affect the energy of the electron beam processing. For example, using 2 keV electron beam treatment and a substrate bias of -20 V, a final electron beam energy of 1.98 keV was observed, indicating that the substrate bias did not substantially reduce the electron beam energy.
또한, 본 발명에서 기술된 바와 같은 기판 바이어스의 인가는 기판 바이어스가 기판들에 대해 매우 낮은 에너지 이온 충돌을 제공하기 때문에, 상부에 낮은 유전상수 막들을 가진 기판들의 전자 빔 처리 동안 생성되고 기판 표면 근처에 위치되는, 공극들의 밀봉을 개선할 수 있다고 판단된다. In addition, the application of substrate bias as described in the present invention is generated during electron beam processing of substrates with low dielectric constant films thereon and near the substrate surface, because substrate bias provides very low energy ion bombardment against the substrates. It is determined that it is possible to improve the sealing of the pores, which is located at.
예 3:Example 3:
상부에 증착되는 블랙 다이아몬드 Ⅱx(캘리포니아, 산타클레라의 어플라이드 머티어리얼스 사로부터 이용가능한 프로세스 조건들)의 막을 가진 실리콘 기판들은 이하의 조건들 하에서 도 3에 도시된 바와 같은 장치에서 처리된 전자 빔이다: 3.3keV의 전자 빔 에너지, -125V의 애노드 전압, 1.5mA의 전자 빔 전류, 100sccm의 아르곤 유동, 및 400℃의 기판 온도. 장치의 접지된 알루미늄 와이어 그리드는 66% 투과도, 10mils의 와이어 직경, 및 0.011인치 직경 개구들을 갖는다. 기판들상의 하전 전류는 상이한 그리드 바이어스 전압들에서 측정되었다. 그리드 바이어스 전압이 증가되어 25V의 그리드 바이어스 전압에서 0에 도달함에 따라, 기판들상 의 하전 전류가 증가되었다. 전자 빔 처리들 이후 블랙 다이아몬드 Ⅱx 막들의 두께, 굴절률, 수축도, 두께 균일도, 유전상수, 및 응력을 포함하는 특성들은, 도 3에 도시되고 도 3에 관해 기술된 바와 같이 양으로 바이어스된 그리드를 포함하지 않은 챔버에서 유사한 조건들 하에서 전자 빔 처리된 블랙 다이아몬드 Ⅱx 막들의 특성들와 유사(comparable)하다.Silicon substrates with a film of Black Diamond IIx (process conditions available from Applied Materials, Santa Clara, Calif.) Deposited on top were processed in an apparatus as shown in FIG. 3 under the following conditions: Beam: electron beam energy of 3.3 keV, anode voltage of -125 V, electron beam current of 1.5 mA, argon flow of 100 sccm, and substrate temperature of 400 ° C. The grounded aluminum wire grid of the device has 66% transmission, 10 mils wire diameter, and 0.011 inch diameter openings. Charged currents on the substrates were measured at different grid bias voltages. As the grid bias voltage increased to reach zero at a grid bias voltage of 25V, the charge current on the substrates increased. Properties including thickness, refractive index, shrinkage, thickness uniformity, dielectric constant, and stress of the Black Diamond IIx films after electron beam treatments are determined by the positively biased grid as shown in FIG. 3 and described with respect to FIG. 3. It is comparable to the properties of black diamond IIx films electron beam treated under similar conditions in a chamber that does not contain.
열전쌍:Thermocouple:
본 발명의 실시예들은 또한 세라믹 팁을 포함하는 열전쌍 어셈블리를 제공한다. 처리 챔버(600)에 대해 주로 논의되었지만, 열전쌍 어셈블리(160)는 이에 제한됨이 없이 CVD, PVD, PECVD 또는 온도 모니터링을 요구하는 임의의 다른 처리 또는 제조 챔버들을 포함하는 다른 처리 챔버들 뿐만 아니라, 전술한 챔버들에 사용될 수도 있다. Embodiments of the present invention also provide a thermocouple assembly comprising a ceramic tip. Although primarily discussed with respect to the
도 6은 본 발명의 일 실시예에 따른 예시적인 처리 챔버(600), e-빔 챔버의 단면도이다. e-빔 챔버(600)는 진공 챔버(620), 대면적 캐소드(622), 타겟면 또는 필드-프리 영역(638)에 위치된 기판 지지체(630), 및 타겟면(630)과 대면적 캐소드(622) 사이에 위치된 그리드 캐소드(626)를 포함한다. 타겟면(630)은 열전쌍 어셈블리(160)와 같은 온도 측정 엘리먼트를 내장하기 위해, 진공 챔버(620)를 통해 연장하는 적어도 하나의 홀(634)을 포함한다. 열전쌍 어셈블리(160)는 제어기(650)에 접속된다. e-빔 챔버(600)는 고전압 절연체(624), 및 대면적 캐소드(622)로부터 그리드 애노드(626)를 절연시키는 가속 필드 영역(636), 진공 챔버(620) 외부에 위치된 캐소드 커버 절연체(628), 진공 챔버(620) 내부의 압력을 제어하기 위한 가변 누출 밸브(632), 대면적 캐소드(622)에 접속된 가변 고전압 전력 공급기(629), 및 그리드 애노드(626)에 접속된 가변 저전압 전력 공급기(631)를 추가로 포함한다. 6 is a cross-sectional view of an
e-빔 챔버(600)의 다른 세부사항들은 1991년 3월 26일자로 허여된 "Large-Area Uniform Electron Source"란 명칭의 미국특허번호 제5,003,178호에 기술되고, 본 발명과 일치하는 범주로 참조로 본 발명에 포함된다.Other details of the
도 7은 열전쌍 어셈블리(160)의 일 실시예의 사시도이다. 본 실시예의 열전쌍 어셈블리(160)는 부싱(bushing)(730)에 결합된 열전쌍 팁(710)을 포함한다. 열전쌍 팁(710)과 테이퍼진 부싱(730)은 케이블 세그먼트(920)를 둘러싸는 보호성 튜브(760)를 통하여 케이블 또는 케이블 세그먼트(920)의 길이를 통해 백쉘(backshell)(750)에 부착된다. 백쉘(750)은 다수의 굴곡(bent) 접촉부들(미도시)을 하우징하고, 각각의 굴곡 접촉부는 열전쌍 어셈블리(160)의 전도체(910)에 결합되며(예, 용접에 의해), 커넥터(770)의 해당 핀(미도시)에 결합된다.7 is a perspective view of one embodiment of
도 8은 도 7에 도시된 열전쌍 팁(710)의 일 실시예의 사시도이다. 열전쌍 팁(710)은 제 1 단부(812)와 제 2 단부(814)를 갖는 관형 부재(810)를 포함한다. 관형 부재(810)는 개구(816)를 갖고, 2개의 단부들(822, 832)을 가진 탄성 부재(820)를 각각 관통하는 관형 부재(810)의 표면상에 형성된 한 쌍의 슬롯들(818)을 갖는다. 탄성 부재(820)의 단부들(822, 832)은 납땜 또는 종래기술에 공지된 다른 부착 방법들에 의해 제 2 단부(814)의 관형 부재(810)의 외부 표면에 부착된다. 접촉 표면(830)은 납땜 또는 종래기술에 공지된 다른 통상적인 부착 방법들에 의해 탄성 부재(820)에 부착된다. 탄성 부재(820)는 접촉 표면(830)이 관형 부재(810)의 제 1 단부(812)의 개구(816) 외부로 돌출하도록 편향(biased)된다. 도 9에 도시된 2개의 와이어들을 포함하는 전도체(910)는 납땜 또는 종래기술에 공지된 다른 통상의 부착 방법들에 의해 접촉 표면(830)의 내부 측면에 부착되고, 이에 따라 열전쌍 접합부 또는 온도 센서를 형성한다.FIG. 8 is a perspective view of one embodiment of the
접촉 표면(830)은 임의의 형상일 수 있지만, 평탄한(smooth) 표면을 갖는 낮은 질량을 갖는 것이 바람직하다. 접촉 표면(830)은 실리콘 탄화물, 실리콘 질화물, 알루미늄 질화물, 합성 다이아몬드 및 이들의 유도체들로 이루어진 그룹에서 선택된 세라믹 물질로 이루어지는 것이 바람직하다. 프로세스 화학제와 반응하지 않는 우수한 열 전도도와 빠른 응답 시간을 갖는 다른 물질들 또한 허용가능하다. 이러한 물질들의 선택은 프로세스에 따라 이루어진다.The
탄성 부재(820)는 리프(leaf) 스프링, 압축 스프링, 평면 스프링, 또는 원뿔형 스프링과 같은 스프링 로딩된 장치인 것이 바람직하지만, 목표된 특성들을 제공하는 임의의 탄성 또는 만곡가능한(bendable) 와이어일 수도 있다. 탄성 부재(820)는 압축 및 비압축 상태에서 탄성 부재(820)가 관형 부재(810)의 제 1 단부(812)의 개구(816)를 지나 연장하기 위한 그러한 길이와 형상이다. 열전쌍 접합부와 기판 표면 사이의 완전한 접촉은 열전쌍 팁(710)의 과도한 이동(over travel) 허용에 의해 보장된다. 추가적으로, 기판 표면과의 완전한 접촉은 열전쌍 팁(710)의 짐벌(gimbal) 처리에 의해 보장된다. 탄성 부재(820)는 알루미늄, 스테인리스 강(예, INCONEL®)과 같은 임의의 적절한 스프링 타입 재료, 및 프로세스 화학제와 반응하지 않는 다른 고강도 내부식 금속 합금들을 포함한다.The
도 9는 라인 9-9를 따라 절개한 도 7의 예시적인 열전쌍 어셈블리(160)의 단면도이다. 도 9는 보호성 튜브(760)내에 동봉된 케이블 세그먼트(920)를 도시한다. 케이블 세그먼트(920)는 전체 열전쌍 어셈블리(160)가 하나의 단부에서 고정될 때 파손을 견디기에 충분한 탄력성을 갖지만 케이블 세그먼트(920)가 보호성 튜브(760)로 삽입될 수 있도록 하기에 충분히 견고한, 절연성 케이블을 포함한다. 케이블 세그먼트(920)는 액체-밀폐(liquid-tight) 및 기체-밀폐 지속적인 보호성 튜브(760)로 둘러싸인 고압축 내화 광물 절연부로 절연되는 적어도 하나의 전도체(910)를 포함한다. 보호성 튜브(760)는 알루미늄, 스테인리스 강(예, INCONEL®)과 같은 임의의 적절한 재료, 및 프로세스 화학제와 반응하지 않는 다른 고강도 내부식 금속 합금들을 포함한다.9 is a cross-sectional view of the
전도체(910)는 탄성 부재(820)에 부착된 열전쌍 접합부를 형성하기 위해, 납땜 또는 종래기술에 공지된 다른 부착 방법들에 의해 접촉 표면(830)의 대향 표면에 부착된다. 전도체(910)가 접촉 표면(830)에 땜납되면, 대량의 땜납이 접합부로부터 멀어지게 열을 전도함으로써 반응율을 감소시키고 탄성 부재(820)의 적절한 만곡과 간섭되기 때문에, 최소량의 땜납을 사용하도록 주의되어야 한다.
열전쌍은 열전쌍 어셈블리(160)의 테이퍼진 부싱(730)이 e-빔 챔버(600)의 홀(634)내에 형성된 테이퍼진 정지부(stop)(미도시)에 대항하여 결합되도록, 도 6의 e-빔 챔버(600)의 홀(634)에 삽입되고, 접촉 표면(830)은 홀(634)을 넘어 연장하여 진공 챔버내에 배치된다. 테이퍼진 부싱(730)과 정지부는 함께 결합시, 열전 쌍 어셈블리(160)를 e-빔 챔버(600)에 고정시키고, 기판 표면(미도시)과 열전쌍 접촉 표면(830) 사이의 적절한 접촉이 달성될 때 열전쌍 어셈블리(160)를 정지시키며, 밀봉부를 형성하는, 정지 메커니즘을 형성한다. 정지 메커니즘은 또한 열전쌍 어셈블리(160)를 용이하게 제거가능하게 한다. 테이퍼진 표면들은 열전쌍 어셈블리(160)의 용이한 결합해제를 허용하기 위해 정지 메커니즘에 사용된다. 통상의 당업자는 테이퍼진 부싱(730)과 정지부는 테이퍼질 필요가 없고, 서로 결합되도록 조정된 임의의 형상과 크기일 수 있다는 것을 인식해야 한다.The thermocouple is coupled to FIG. 6 e such that the tapered
동작시, 전자 빔을 통해 노출되는 상부의 낮은 유전상수 막을 가진 기판은 타겟 평면(630)상에 배치된다. 도 10A는 기판 표면(1010)에 초기에 접촉할 때 열전쌍 팁(710)의 탄성 부재(820)와 접촉 표면(830)의 개념도이다. 탄성 부재(820)는 편향되지 않은 위치에 있다. 도 10B에 도시된 것처럼, 기판 표면(1010)이 열전쌍 팁(710)의 접촉 표면(830)과 접촉될 때, 기판 표면(1010)의 중량에 의해 제공되는 하향력(downward force)은 탄성 부재(820)를 편향시킨다. 탄성 부재(820)의 편향은 기판이 타겟 평면(630)과 접촉할 수 있도록 하면서, 접촉 표면(830)이 기판 표면(1010)과의 접촉을 유지할 수 있도록 한다.In operation, a substrate with an upper low dielectric constant film exposed through an electron beam is disposed on the
처리 동안, 열전쌍 접합부에 부착된 전도체(910)의 2개의 와이어들 사이에 전압이 제공되고, 와이어들 또는 기준 접합부의 비부착 단부는 공지된 온도에서 유지된다. 열전쌍 접합부와 기준 접합부 사이의 온도 차는 온도 차에 비례하는 기전력을 생성한다. 이러한 측정된 전압은 전도체(910)를 통해 제어기(150)로 전송되고, 기판의 온도를 결정하는데 사용된다.During processing, a voltage is provided between the two wires of the
처리 챔버(600)의 실시예들은 제어 시스템에 의해 동작된다. 제어 시스템은 제어기(150)와 같은 임의의 수의 제어기들, 프로세서들 및 입력/출력 장치들을 포함할 수 있다. 일 실시예에서, 제어 시스템은 기판을 처리하면서 처리 챔버(600)내의 다양한 파라미터들을 모니터링한 다음, 다양한 설정점들에 따라 필요한 조절들을 수행하도록 하나 이상의 제어 신호들을 발생시키는, 폐쇄형 루프 피드백 시스템의 컴포넌트이다. 일반적으로, 모니터링되는 파라미터들은 온도, 압력, 및 가스 유속들을 포함한다.Embodiments of the
X 램프 히터:X lamp heater:
또한, 본 발명의 실시예들은 히터 또는 가열 장치(113)를 제공하고, 바람직하게는 가열 장치(113)는 크로스 램프 가열 어셈블리이다. 전자 빔 챔버들을 참조로 논의되었지만, 가열 장치(113)는 이에 제한됨이 없이, CVD, PVD, PECVD 챔버들을 포함하는 다른 처리 챔버들에 사용될 수도 있다.In addition, embodiments of the present invention provide a heater or
도 11은 가열 장치(113)의 일 실시예의 사시도이다. 가열 장치(113)는 크로스-램프 가열 장치인 것이 바람직하다. 예시적인 실시예에서, 가열 장치(113)는 이에 제한됨이 없이 아르곤 램프들, 할로겐 램프들, 할로겐-텅스텐 램프들, 고전력 아크 램프들, 커패시턴스 결합 램프들, 마이크로파 소스들, 또는 UV 광원들을 포함하는 하나 이상의 램프들을 포함할 수 있다. 가열 장치(113)는 하나 및 3개의 온도 제어 영역들 사이에 형성되도록 구성될 수 있다. 가열 장치(113)가 2개의 온도 제어 영역들을 갖는 일 실시예에서, 가열 장치(113)는 교차된 구성에서 4개의 램프들(1110, 1112, 1114, 1116)을 포함하는 외부 구역을 갖는다. 또한, 가열 장 치(113)는 평행한 구성으로 4개의 램프들(1120, 1122, 1124, 1126)을 포함하는 내부 구역을 갖는다. 램프들은 임의의 목표된 기하학적 구조로 배열될 수 있지만, 적어도 2개의 램프들이 적어도 하나의 온도 구역내에서 교차되는 것이 바람직하고, 램프 구성은 최소 2개의 온도 구역들을 제공하는 것이 바람직하다. 일 실시예에서, 각각의 구역은 1 내지 100kW일 수 있고, 보다 바람직하게는 각각의 구역은 총 6kW에 대해 약 3kW이다. 일 실시예에서, 각각의 구역의 램프들의 필라멘트들(1128)은 동일한 길이를 갖는다. 다른 실시예에서, 각각의 구역의 램프들의 필라멘트들은 온도 프로파일과 균일도를 보다 양호하게 규정하기 위해 상이한 필라멘트 길이들을 갖는다. 이러한 필라멘트 길이들은 예시적이고, 다른 필라멘트 길이들은 목표된 온도 프로파일을 형성하는데 사용될 수 있다. 2개의 구역들을 분리시키는 굴절 매체(미도시)는 메인 하우징의 일부이고, 이에 따라 반사기판(1720)(도 18에 도시됨)의 냉각 및 강도를 증가시킨다. 일 실시예에서, 램프 전기 커넥터들(1123)은 스프링 로딩된다. 선형 램프들은 사용자의 전력, 전압, 및 필라멘트 성능조건들에 부합하는 스펙(spec) 램프들일 수 있다. 커넥터 및 램프는 모두 대기에 노출되는 석영 튜브(1127)의 내부에 있고, 이에 따라 임의의 아킹(arcing)을 제거하며, 자연적인 대류성 냉각을 허용하고, 오염원으로서 램프를 제거한다. 램프는 챔버의 진공을 방해함이 없이, 석영 튜브(1127)로부터 제거될 수 있다.11 is a perspective view of one embodiment of a
램프 모듈 설계를 검증하기 위해, 램프 방사 시뮬레이션(Lamp Irradiation Simulation)이 수행되었다. 모델링은 내부 및 외부 구역 방사 패턴을 입증하였고, 패턴들의 제어가능성을 검증할 수도 있었다. 내부 및 외부 구역 전력 설정들의 변 경은 구역들간의 평탄한 전이를 따라, 평면의 오목 또는 볼록 방사 패턴을 생성하는 성능을 입증하였다. To verify the lamp module design, Lamp Irradiation Simulation was performed. Modeling demonstrated inner and outer zone radiation patterns and could verify the controllability of the patterns. Changes in the inner and outer zone power settings have demonstrated the ability to create a planar concave or convex radiation pattern along a smooth transition between zones.
도 12A는 이전의 히터 설계를 이용하여 300mm 기판에 대한 수축 균일도를 도시한다. 400℃ 설정점에서 원래의 EBk™ 램프 모듈은 단지 300mm 기판에 대해 20℃와 마찬가지의 범위일 수 있다. 이는 도 12A에 도시된 것처럼 1500Å 낮은-k 막 상에 26%의 수축 균일도 값들(3σ)을 초래한다.12A shows shrink uniformity for a 300 mm substrate using the previous heater design. The original EBk ™ lamp module at the 400 ° C set point may be in the same range as 20 ° C for only 300mm substrates. This results in 26% shrinkage uniformity values (3σ) on the 1500 kV low-k film as shown in FIG. 12A.
도 12B는 본 발명의 가열 장치를 이용하여 300mm 기판에 대한 수축 균일도를 도시한다. 본 발명의 가열 장치를 이용하여, 300mm 기판에 대한 온도 범위는 400℃ 설정점에서 7℃까지 하강하였다. 이는 도 12B에 도시된 것처럼 1500Å 낮은-k 막 상에 8%의 수축 균일도 값들(3σ)을 초래하였다.12B shows shrinkage uniformity for 300 mm substrates using the heating apparatus of the present invention. Using the heating apparatus of the present invention, the temperature range for the 300 mm substrate was lowered to 7 ° C. at the 400 ° C. set point. This resulted in 8% shrinkage uniformity values (3σ) on the 1500 kV low-k film as shown in FIG. 12B.
도 13은 본 발명에 사용될 수 있는 가열 장치(1300)의 다른 예시적인 실시예의 사시도이다. 가열 장치(1300)는 이에 제한됨이 없이 CVD, PVD, 및 PECVD 챔버들을 포함하는 다른 처리 챔버들에 사용될 수도 있다. 가열 장치(1300)는 링 또는 원형 램프(1302)를 포함하는 외부 구역을 갖는다. 또한, 가열 장치(1300)는 평행한 구성의 4개의 램프들(1304, 1306, 1308, 1310)을 포함하는 내부 구역을 갖는다. 일 실시예에서, 각각의 구역의 램프들의 필라멘트들(1340)은 온도 프로파일과 균일도를 양호하게 규정하기 위한 상이한 필라멘트 길이들을 갖는다. 이러한 필라멘트 길이들은 예시적이고, 다른 필라멘트 길이들이 목표된 온도 프로파일을 생성하는데 사용될 수 있다. 필라멘트들(1340)은 바람직하게는 석영으로 이루어진 튜브(1330)에 포함된다. 통상의 당업자는 다른 구성들과 기하학적 구조들이 가능할 수 있다 는 것을 인식할 것이다.13 is a perspective view of another exemplary embodiment of a
도 14는 본 발명에 사용될 수 있는 가열 장치(1400)의 다른 실시예의 사시도이다. 가열 장치(1400)는 3개의 온도 제어 구역들을 갖는다. 제 1 구역은 램프들(1410, 1435, 1440, 1465)을 포함한다. 제 2 구역은 램프들(1415, 1430, 1445, 1460)을 포함한다. 제 3 구역은 램프들(1420, 1425, 1450, 1455)을 포함한다. 제 1 구역 필라멘트들(1470)은 300mm 기판에 대해 약 152mm의 필라멘트 길이를 갖는다. 제 2 구역 필라멘트들(1475)은 300mm 기판에 대해 약 279mm의 필라멘트 길이를 갖는다. 제 3 구역 필라멘트들(1480)은 300mm 기판에 대해 약 152mm의 필라멘트 길이를 갖는다. 이러한 필라멘트 길이들은 예시적이고, 다른 필라멘트 길이들이 목표된 온도 프로파일을 생성하는데 사용될 수 있다. 커넥터 및 램프는 모두 대기에 노출되는 석영 튜브(1482) 내부에 있고, 이에 따라 임의의 아킹을 제거하며, 자연적인 대류성 냉각을 허용하고, 오염원으로서 램프를 제거한다. 램프는 챔버의 진공을 방해함이 없이 석영 튜브(1482)로부터 제거될 수 있다.14 is a perspective view of another embodiment of a
도 17은 본 발명의 실시예들을 실시하기 위해 사용될 수 있는 다른 전자 빔 장치(1700)의 단면도이다. 도 1 및 도 3의 전자 빔 장치의 컴포넌트들과 동일한 컴포넌트들은 동일한 참조 번호들로 지칭된다. 도 3의 장치(300)와 같이, 도 17의 기판 지지체(114)는 기판 바이어스 소스에 접속되지 않는다. 도 17의 기판 지지체(114)는 링으로서 도시되지만, 도 17의 장치(1700)의 기판은 실제적으로 열전쌍들 및 핀들(미도시)의 조합에 의해 지지될 수 있다. 상기에서 논의된 것처럼, 열전쌍들은 온도를 측정하는데 사용된다. 제 1 열전쌍(160)은 기판(117)의 내부 면 적에서 온도를 측정하기 위한 위치로 배치될 수 있다. 제 2 열전쌍(170)은 외부 반경을 향해 온도를 측정하기 위해, 기판(117)의 외부 반경을 향해 배치될 수 있다. 다른 실시예에서, 제 2 열전쌍(170)은 기판 지지체(114)상의 온도를 측정하는데 사용된다. 열전쌍 어셈블리들(160, 170)은 제어기(150)에 접속된다. 다른 실시예들에서, 임의의 다중 열전쌍 어셈블리들은 진공 챔버(102)에 포함될 수 있다. 다른 열전쌍 배열들 또한 본 발명에 의해 고려된다.17 is a cross-sectional view of another
또한, 도 17은 기판 핀 리프트(1710)와 반사기판(1720)을 포함한다. 기판 핀 리프트(1710)는 기판 지지체(114)로 및 기판 지지체(114)로부터 기판(117)을 리프트하도록 구성된다. 일 실시예에서, 기판 핀 리프트(1710)는 석영 물질을 포함한다. 기판 핀 리프트(1710)는 스템(stem)(1715)에 접속된다. 스템(1715)은 전자 빔 장치(1700)의 저면에 형성된 개구를 통해 배치되고, 리프트 메커니즘(미도시)에 기판 핀 리프트(1710)를 접속시킨다. 스템(1715)은 기판 핀 리프트(1710)로부터 전자 빔 장치(1700)의 외부로 전력 리드선들, 센서들, 제어라인들, 유체 라인들 및 다른 유틸리티들의 커플링을 용이하게 하기 위해, 관통 형성된 통로들을 포함 및/또는 전형적으로 중공(hollow)되어 있다. 일 실시예에서, 스템은 석영 물질을 포함한다.17 also includes a
기판(117) 아래에 위치된 반사기판(1720)은 기판(117)의 방사율과 실질적으로 무관하도록 기판(117)의 방사 특성들을 허용한다. 반사기판(1720)은 평면, 국선형, 또는 목표된 기판 특성들의 미세 조정을 허용하는 임의의 다른 형상일 수 있다. 일 실시예(미도시)에서, 반사기판(1720)은 기판(117) 상부에 배치될 수 있다. 반사기판(1720)은 고온 설정들에서 기판(117) 상부에 일반적으로 배치된다. 다른 실시예(미도시)에서, 챔버(1700)의 저부 벽(1717)은 반사기로서 기능한다. 본 실시예에서, 챔버(1700)의 저부 벽(1717)은 기판(117)의 후면으로 에너지를 반사시키기 위한 최상위면(1719)(도 19 참조)을 포함한다. 기판(117)의 후면과 반사 표면 사이의 반사들은 기판 후면 방사율과 무관하게 열전쌍들(미도시)에 의해 온도 측정을 수행하는 흑체 캐비티(blackbody cavity)를 생성하고, 이에 따라 정확한 온도 측정 용량을 제공한다. 실시예에서, 반사 표면은 300-2000nm의 파장들에서 반사성이고 방출 에너지 어셈블리에 의해 방출되는 다른 파장들에서 반사성인, 흡수 반사기판의 형태이다. 반사기판(170)은 약 5cm 내지 약 25cm, 바람직하게는 약 15cm 미만으로, 기판(117)에 인접하게 기판(117) 아래에 위치된다. 반사기판(1720)은 기판 온도 제어에 대한 개선된 기판을 허용하기 때문에, 기판들간의 균일도를 개선한다.The reflecting
그리드(330)는 그리드 제어기(338)에 접속된다. 이러한 실시예에서, 그리드 제어기(338)는 기판 지지체(114)에 접속된다. 그리드 제어기(338)는 사용자가 선택된 프로세스 방법 및 목표된 결과들을 기초로 기판 전류 "설정점"을 그리드 제어기(338)에 입력할 수 있도록 한다. 폐쇄형 루프 구성에 있어서, 기판을 나오는 전류는 기판 지지체(114)를 통해 측정되고 그리드 제어기(338)로 중계된다. 그리드 제어기(338)는 기판 전류가 "설정점"과 동일할 때까지 그리드(330)의 전압을 조절한다. 다른 실시예(미도시)에서, 그리드 제어기(338)는 제 1 열전쌍(160)과 제 2 열전쌍(170) 중 적어도 하나에 접속된다. 제 1 열전쌍(160)과 제 2 열전쌍(170)은 기판을 나오는 전류를 측정하는데 사용된다.
도 1, 4, 5 및 17은 기판상에 전자 빔 전하를 중화시키기 위한 별도의 솔루션들을 제공하는 것으로서 도시되고 기술되었지만, 도 1, 4, 5 및 17에 대해 본 발명에서 기술된 방법들과 장치의 임의의 조합은 전자 빔 처리 동안 기판에 대한 하전 손상을 감소시키는데 사용될 수 있다. 예를 들어, 기판은 애노드와 기판 지지체 사이에서 양으로 바이어싱되는 그리드, 및 전자 빔 처리 동안 낮은 에너지의 양의 이온들을 챔버에 제공하는 플라즈마 플러드 건을 구비한 챔버에서 전자 빔으로 처리될 수 있다. 바람직하게는, 플라즈마 플러드 건은 그리드와 기판 지지체 사이의 챔버로 낮은 에너지의 양의 이온들을 유입시킨다. 또한, 기판은 애노드와 기판 지지체 사이에서 양으로 바이어싱된 그리드, 및 전자 빔 처리 동안 기판에 음의 바이어스를 공급하는 기판 바이어스 소스를 구비한 챔버에서 전자 빔으로 처리될 수 있다. 1, 4, 5 and 17 are shown and described as providing separate solutions for neutralizing electron beam charge on a substrate, the methods and apparatus described in the present invention with respect to FIGS. 1, 4, 5 and 17. Any combination of may be used to reduce the charge damage to the substrate during electron beam processing. For example, the substrate may be treated with an electron beam in a chamber having a positively biased grid between the anode and the substrate support, and a plasma flood gun that provides low energy amounts of ions to the chamber during electron beam processing. . Preferably, the plasma flood gun introduces low energy amounts of ions into the chamber between the grid and the substrate support. The substrate can also be treated with an electron beam in a chamber having a positively biased grid between the anode and the substrate support, and a substrate bias source that supplies a negative bias to the substrate during electron beam processing.
도 18은 본 발명의 일 실시예에 따른 전자 빔 장치(1700)의 하부 부분의 단면도이다. 도 18은 스템(1715)에 접속된 기판 핀 리프트(1710), 기판 지지 링(114), 기판(117), 및 가열 장치(113)를 나타낸다. 최상위면(1719)을 포함하는 저부 벽(1717) 또한 도시된다. 상기에서 논의된 것처럼, 가열 장치(113)는 튜브(1127) 내부에 배치된 램프를 포함한다. 튜브(1127)는 종래기술에 공지된 임의의 재료로 이루어질 수 있지만 석영으로 이루어지는 것이 바람직하다. 램프는 챔버의 진공을 방해함이 없이, 튜브(1127)로부터 제거되고 교체될 수 있다.18 is a cross-sectional view of a lower portion of the
도 19는 본 발명의 일 실시예에 따른 전자 빔 장치의 하부 부분의 저면도이 다. 도 19는 기판 핀 리프트(1710), 기판 지지 링(114), 기판 지지 링에 대한 제 1 열전쌍(160)과 제 2 열전쌍(170)의 위치, 및 가열 장치(113)를 나타낸다. 제 1 열전쌍(160)은 기판상에 온도를 측정하기 위해 위치된다. 제 2 열전쌍(170)은 기판 지지 링(114)상의 온도를 측정하기 위해 위치된다. 다른 실시예에서, 제 2 열전쌍(170)은 기판의 외부 영역상의 온도를 측정하기 위해 위치된다. 또 다른 실시예에서, 제 2 열전쌍(170)은 기판의 바로 밖의 온도를 측정한다. 다른 실시예들은 2개보다 많은 열전쌍 또는 2개 미만의 열전쌍들의 사용을 고려한다. 기판 핀 리프트(1710)와 기판 지지 링(114)은 200mm 또는 300mm 기판들을 위한 전자 빔 장치를 구성하기 위해 제거될 수 있다. 300mm 기판으로부터 200mm 기판으로 변환하기 위해, 요구되는 모든 것은 더 높은 온도에서 실행함으로써 기판 엣지 손실을 제거하는데 사용되는 기판 크기 특정 SiC 코팅된 흑연 예열(preheat) 링이다.19 is a bottom view of a lower portion of an electron beam apparatus according to an embodiment of the present invention. 19 shows the
전술한 설명은 본 발명의 실시예들에 관한 것이지만, 본 발명의 다른 실시예들 및 추가적인 실시예들은 그 기본 범주를 벗어남이 없이 안출될 수 있으며, 그 범주는 이하의 청구범위에 의해 결정된다.While the foregoing description is directed to embodiments of the invention, other and further embodiments of the invention may be devised without departing from the basic scope thereof, the scope of which is determined by the claims that follow.
Claims (20)
Applications Claiming Priority (8)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US71738605P | 2005-09-15 | 2005-09-15 | |
US60/717,386 | 2005-09-15 | ||
US78190806P | 2006-03-13 | 2006-03-13 | |
US60/781,908 | 2006-03-13 | ||
US11/383,383 US20060289795A1 (en) | 2005-06-02 | 2006-05-15 | Vacuum reaction chamber with x-lamp heater |
US11/383,383 | 2006-05-15 | ||
US11/425,974 US7777197B2 (en) | 2005-06-02 | 2006-06-22 | Vacuum reaction chamber with x-lamp heater |
US11/425,974 | 2006-06-22 |
Publications (1)
Publication Number | Publication Date |
---|---|
KR20080051174A true KR20080051174A (en) | 2008-06-10 |
Family
ID=39806223
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020087008856A KR20080051174A (en) | 2005-09-15 | 2006-09-13 | - vacuum reaction chamber with x-lamp heater |
Country Status (3)
Country | Link |
---|---|
JP (1) | JP5412110B2 (en) |
KR (1) | KR20080051174A (en) |
CN (1) | CN101390185B (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20220142802A (en) * | 2021-04-15 | 2022-10-24 | 박흥균 | Polymer hardening process apparatus for semiconductor package |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103515177A (en) * | 2012-06-20 | 2014-01-15 | 北京北方微电子基地设备工艺研究中心有限责任公司 | Reaction chamber, substrate processing equipment and its temperature control method |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4297189A (en) * | 1980-06-27 | 1981-10-27 | Rockwell International Corporation | Deposition of ordered crystalline films |
US5248371A (en) * | 1992-08-13 | 1993-09-28 | General Signal Corporation | Hollow-anode glow discharge apparatus |
US5757018A (en) * | 1995-12-11 | 1998-05-26 | Varian Associates, Inc. | Zero deflection magnetically-suppressed Faraday for ion implanters |
US6258287B1 (en) * | 1996-08-28 | 2001-07-10 | Georgia Tech Research Corporation | Method and apparatus for low energy electron enhanced etching of substrates in an AC or DC plasma environment |
JP2000265277A (en) * | 1999-03-12 | 2000-09-26 | Nichimen Denshi Koken Kk | Formation of film using electron beam plasma |
US6310323B1 (en) * | 2000-03-24 | 2001-10-30 | Micro C Technologies, Inc. | Water cooled support for lamps and rapid thermal processing chamber |
JP3813877B2 (en) * | 2001-01-19 | 2006-08-23 | 東京エレクトロン株式会社 | Substrate processing method |
US7026634B2 (en) * | 2001-06-28 | 2006-04-11 | E-Beam & Light, Inc. | Method and apparatus for forming optical materials and devices |
JP4071002B2 (en) * | 2002-01-25 | 2008-04-02 | 東京エレクトロン株式会社 | Vacuum processing equipment |
-
2006
- 2006-09-13 JP JP2008531306A patent/JP5412110B2/en active Active
- 2006-09-13 CN CN2006800340350A patent/CN101390185B/en not_active Expired - Fee Related
- 2006-09-13 KR KR1020087008856A patent/KR20080051174A/en not_active Application Discontinuation
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20220142802A (en) * | 2021-04-15 | 2022-10-24 | 박흥균 | Polymer hardening process apparatus for semiconductor package |
Also Published As
Publication number | Publication date |
---|---|
JP2009509340A (en) | 2009-03-05 |
CN101390185B (en) | 2010-12-15 |
CN101390185A (en) | 2009-03-18 |
JP5412110B2 (en) | 2014-02-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7777197B2 (en) | Vacuum reaction chamber with x-lamp heater | |
TWI810752B (en) | Extreme edge sheath and wafer profile tuning through edge-localized ion trajectory control and plasma operation | |
US10374358B2 (en) | Feeder-cover structure and semiconductor production apparatus | |
US7988814B2 (en) | Plasma processing apparatus, plasma processing method, focus ring, and focus ring component | |
KR101257131B1 (en) | Confined plasma with adjustable electrode area ratio | |
KR200479295Y1 (en) | A consumable isolation ring for movable substrate support assembly of a plasma processing chamber | |
KR20160102356A (en) | Material processing to achieve sub-10nm patterning | |
KR20110033925A (en) | Pedestal heater for low temperature pecvd application | |
KR20170100435A (en) | Ion beam etching utilizing cryogenic wafer temperatures | |
US9953825B2 (en) | Symmetric RF return path liner | |
JP2007294419A (en) | Adjustable height pif probe | |
JP5567559B2 (en) | Platen and method for reducing particle contamination on a substrate | |
US10109466B2 (en) | Support unit and apparatus for treating substrate | |
JP2011525304A5 (en) | ||
US12009185B2 (en) | Semiconductor processing apparatus having improved temperature control | |
US11424104B2 (en) | Plasma reactor with electrode filaments extending from ceiling | |
WO1998014036A9 (en) | Fluorine assisted stripping and residue removal in sapphire downstream plasma asher | |
US20060289795A1 (en) | Vacuum reaction chamber with x-lamp heater | |
US20080258082A1 (en) | Plasma Processing Method and Plasma Processing Apparatus | |
JP5412110B2 (en) | Vacuum reaction chamber with X lamp heater | |
TW202036637A (en) | Ion extraction optics and ion extraction processing apparatus | |
KR101948731B1 (en) | Method for forming a layer on a substrate at low temperatures | |
US20170211185A1 (en) | Ceramic showerhead with embedded conductive layers | |
TW201505065A (en) | Method and system using plasma tuning rods for plasma processing | |
JP7329131B2 (en) | Plasma processing apparatus and plasma processing method |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E601 | Decision to refuse application | ||
J201 | Request for trial against refusal decision | ||
J501 | Disposition of invalidation of trial |