KR20080045544A - Thin film transister substrate and manufacturing method thereof and liquid crystal display panel having the same - Google Patents

Thin film transister substrate and manufacturing method thereof and liquid crystal display panel having the same Download PDF

Info

Publication number
KR20080045544A
KR20080045544A KR1020060114769A KR20060114769A KR20080045544A KR 20080045544 A KR20080045544 A KR 20080045544A KR 1020060114769 A KR1020060114769 A KR 1020060114769A KR 20060114769 A KR20060114769 A KR 20060114769A KR 20080045544 A KR20080045544 A KR 20080045544A
Authority
KR
South Korea
Prior art keywords
layer
electrode
thin film
film transistor
gate
Prior art date
Application number
KR1020060114769A
Other languages
Korean (ko)
Inventor
지영승
송계찬
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020060114769A priority Critical patent/KR20080045544A/en
Publication of KR20080045544A publication Critical patent/KR20080045544A/en

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136259—Repairing; Defects
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/13625—Patterning using multi-mask exposure

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

A TFT(Thin Film Transistor) substrate, a method of manufacturing the TFT substrate, and an LCD(Liquid Crystal Display) panel having the TFT substrate are provided to form a semiconductor layer between source and drain electrodes on the plane on which the source and drain electrodes are formed to improve ON characteristic of a TFT and improve electron mobility. A TFT substrate(100) includes a gate line, a gate insulating layer(130), an ohmic contact layer, source and drain electrodes(151,152), and a semiconductor layer(160). The gate line includes a gate electrode(120). The gate insulating layer covers the gate line. The ohmic contact layer is formed on the gate insulating layer and divided into two parts(141,142) having the gate electrode disposed between the two parts. The source and drain electrodes are respectively formed on the two parts of the ohmic contact layer. The semiconductor layer is formed between the source and drain electrodes.

Description

박막트랜지스터 기판과 이의 제조방법 및 이를 포함하는 액정표시패널{THIN FILM TRANSISTER SUBSTRATE AND MANUFACTURING METHOD THEREOF AND LIQUID CRYSTAL DISPLAY PANEL HAVING THE SAME}Thin film transistor substrate, manufacturing method thereof, and liquid crystal display panel including the same

도1는 종래의 박막트랜지스터의 구조를 나타내는 박막트랜지스터 기판의 단면도이고,1 is a cross-sectional view of a thin film transistor substrate showing the structure of a conventional thin film transistor,

도2는 본 발명에 따르는 박막트랜지스터의 구조를 나타내는 박막트랜지스터 기판의 단면도 이며,Figure 2 is a cross-sectional view of a thin film transistor substrate showing the structure of a thin film transistor according to the present invention,

도3a 내지 도3f는 본 발명에 따르는 박막트랜지스터 기판을 제조하는 방법을 순차적으로 설명하는 단면도이다.3A to 3F are cross-sectional views sequentially illustrating a method of manufacturing a thin film transistor substrate according to the present invention.

* 도면의 주요부분의 부호에 대한 설명 *Explanation of Signs of Major Parts of Drawings

10 : 액정표시패널 100 : 박막트랜지스터 기판10 liquid crystal display panel 100 thin film transistor substrate

110 : 제1절연기판 120 : 게이트 전극110: first insulating substrate 120: gate electrode

130 : 게이트 절연막 141, 142 : 저항성 접촉층130: gate insulating film 141, 142: ohmic contact layer

151 : 소스 전극 152 : 드레인 전극151: source electrode 152: drain electrode

160 : 반도체층 170 : 보호막160: semiconductor layer 170: protective film

171 : 접촉구 180 : 화소전극171 contact hole 180 pixel electrode

200 : 컬러필터 기판 210 : 제2절연기판200: color filter substrate 210: second insulating substrate

220 : 블랙매트릭스 230 : 컬러필터층220: black matrix 230: color filter layer

240 : 오버코트막 250 : 공통전극240: overcoat film 250: common electrode

본 발명은, 박막트랜지스터 기판과 이의 제조방법 및 이를 포함하는 액정표시패널에 관한 것으로, 보다 상세하게는, 박막트랜지스터의 특성이 향상되고, 박막트랜지스터의 제조공정에서 반도체층이 손상될 수 있는 백 채널 손상(back channel damage)이 방지되어 박막트랜지스터의 신뢰성을 확보할 수 있는 박막트랜지스터 기판과 이의 제조방법 및 이를 포함하는 액정표시패널에 관한 것이다.The present invention relates to a thin film transistor substrate, a method for manufacturing the same, and a liquid crystal display panel including the same, and more particularly, a back channel in which characteristics of the thin film transistor are improved and a semiconductor layer may be damaged in the manufacturing process of the thin film transistor. The present invention relates to a thin film transistor substrate, a method for manufacturing the same, and a liquid crystal display panel including the same.

평판표시장치(flat panel display)로서 널리 사용되는 액정표시장치(LIQUID CRYSTAL DISPLAY)는 CRT에 비하여 얇고 가볍고 또한 소모전력이 작은 장점을 가지고 있어 많이 사용되고 있다.The liquid crystal display (LIQUID CRYSTAL DISPLAY), which is widely used as a flat panel display, has a thin, light, and low power consumption compared to a CRT.

액정표시장치는 서로 대향하는 전극 사이의 전위차에 의하여 생성된 전계를 변화시켜 액정의 배열상태를 제어하고, 액정의 배열상태에 따라 빛의 투과율을 조절하여 화상을 형성하는 장치이다. A liquid crystal display device is an apparatus for controlling an arrangement state of liquid crystals by changing an electric field generated by a potential difference between electrodes facing each other, and forming an image by adjusting light transmittance according to the arrangement state of liquid crystals.

이러한 액정표시장치는 액정패널을 포함하다. 그리고, 액정패널은 게이트선과, 데이터선과, 박막 트랜지스터와, 화소전극이 형성되어 있는 박막 트랜지스터 기판과; 컬러필터층과, 공통전극이 형성되어 있는 컬러필터 기판; 및 이들 사이에 위치하는 액정층을 포함한다. Such a liquid crystal display device includes a liquid crystal panel. The liquid crystal panel includes: a thin film transistor substrate having a gate line, a data line, a thin film transistor, and a pixel electrode; A color filter substrate on which a color filter layer and a common electrode are formed; And a liquid crystal layer positioned between them.

여기서, 박막트랜지스터 기판(1)은, 도1에 도시된 바와 같이, 절연기판(2)과, 절연기판(2) 상에 형성되어 있는 게이트 전극(3)과, 게이트 전극(3)을 덮고 있는 게이트 절연막(4)과, 게이트 전극(3)에 대응하여 게이트 절연막(4) 상에 형성되어 있는 반도체층(5)과, 반도체층(5) 상에 형성되어 있으며 게이트 전극(3)을 중심으로 상호 분리되어 있는 저항접촉층(6a, 6b)과, 상호 분리된 저항접촉층(6a, 6b) 상에 형성되어 있는 소스 전극(7a) 및 드레인 전극(7b)과, 소스 전극(7a) 및 드레인 전극(7b)을 덮고 있으며 드레인 전극(7b)의 일부를 노출시키는 접촉구(H)가 형성되어 있는 보호막(8), 및 보호막(8) 상에 형성되어 있으며 접촉구(H)를 통하여 드레인 전극(7b)과 연결되어 있는 화소전극(9)을 포함한다.Here, as shown in FIG. 1, the thin film transistor substrate 1 covers the insulating substrate 2, the gate electrode 3 formed on the insulating substrate 2, and the gate electrode 3. The gate insulating film 4, the semiconductor layer 5 formed on the gate insulating film 4 corresponding to the gate electrode 3, and the semiconductor layer 5 are formed on the gate electrode 3. Resistive contact layers 6a and 6b separated from each other, source electrode 7a and drain electrodes 7b formed on the mutually separated resistive contact layers 6a and 6b, source electrodes 7a and drains. A protective film 8 covering the electrode 7b and exposing a part of the drain electrode 7b is formed, and a protective film 8 formed on the protective film 8 and through the contact hole H. And a pixel electrode 9 connected to 7b.

상술한 구조의 박막트랜지스터(T)에서 채널부에 전류가 흐를 때, 도1에 도시된 바와 같이, 소스 전극(7a)에서 출력된 전자(e-)가 저항접촉층(6a, 6b)과 반도체층(5)을 통과하여 드레인 전극(7b)로 이동된다.When a current flows in the channel portion in the thin film transistor T having the above-described structure, as shown in FIG. 1, electrons e- output from the source electrode 7a are transferred to the ohmic contacts 6a and 6b and the semiconductor. Passed through the layer 5 to the drain electrode 7b.

그러나, 이러한 전류의 흐름에서 저항접촉층(6a, 6b)과 반도체층(5)이 전자(e-)의 흐름에 대한 저항으로 작용하여 박막트랜지스터(T)의 온(ON) 특성이 저하되는 문제점이 있다. 그리고, 상술한 바와 같이 저항으로 인하여 문턱전압(threshold voltage)이 높아져 전류의 흐름이 원활하지 못하는 문제점이 있다. However, in the current flow, the ohmic contacts 6a and 6b and the semiconductor layer 5 act as a resistance to the flow of electrons e- so that the ON characteristic of the thin film transistor T is degraded. There is this. As described above, there is a problem in that a current is not smoothly flowed due to a high threshold voltage due to the resistance.

또한, 도1과 같은 구조의 박막트랜지스터(T)를 제조하는 공정에서, 반도체층(5)을 형성한 후에 소스 전극(7a)과 드레인 전극(7b)을 패터닝하여 채널부를 형성하기 때문에, 소스 전극(7a) 및 드레인 전극(7b)의 패터닝 과정에서 'A'와 같이 반도체층(5)이 손상되는 백 채널 손상(back channel damage)이 발생할 수 있다. 백 채널 손상(back channel damage)은 박막트랜지스터(T)의 특성을 저하시켜 박막트랜지스터(T)의 신뢰성을 확보할 수 없는 문제점이 있다.In the process of manufacturing the thin film transistor T having the structure as shown in FIG. 1, since the source layer 7a and the drain electrode 7b are patterned after the semiconductor layer 5 is formed, the channel portion is formed. In the process of patterning the 7a and the drain electrode 7b, back channel damage may occur in which the semiconductor layer 5 is damaged, such as 'A'. Back channel damage may reduce the characteristics of the thin film transistor T and thus may not secure reliability of the thin film transistor T.

따라서, 본 발명의 목적은 박막트랜지스터의 특성이 향상되고, 박막트랜지스터의 제조공정에서 반도체층이 손상될 수 있는 백 채널 손상(back channel damage)이 방지되어 박막트랜지스터의 신뢰성을 확보할 수 있는 박막트랜지스터 기판을 제공하는 것이다.Accordingly, an object of the present invention is to improve the characteristics of the thin film transistor, and to prevent back channel damage that can damage the semiconductor layer in the manufacturing process of the thin film transistor, thereby securing the reliability of the thin film transistor. It is to provide a substrate.

본 발명의 다른 목적은 박막트랜지스터의 특성이 향상되고, 박막트랜지스터의 제조공정에서 반도체층이 손상될 수 있는 백 채널 손상(back channel damage)이 방지되어 박막트랜지스터의 신뢰성을 확보할 수 있는 액정표시패널을 제공하는 것이다.Another object of the present invention is to improve the characteristics of the thin film transistor and to prevent back channel damage that may damage the semiconductor layer in the manufacturing process of the thin film transistor (LCD) panel to secure the reliability of the thin film transistor To provide.

본 발명의 또 다른 목적은 박막트랜지스터의 특성이 향상되고, 박막트랜지스터의 제조공정에서 반도체층이 손상될 수 있는 백 채널 손상(back channel damage)이 방지되어 박막트랜지스터의 신뢰성을 확보할 수 있는 박막트랜지스터 기판의 제조방법을 제공하는 것이다.Another object of the present invention is to improve the characteristics of the thin film transistor, and to prevent back channel damage that can damage the semiconductor layer in the manufacturing process of the thin film transistor (thin film transistor) to secure the reliability of the thin film transistor. It is to provide a method of manufacturing a substrate.

상기 목적은, 본 발명에 따라, 게이트 전극을 포함하는 게이트 배선과; 게이트 배선을 덮고 있는 게이트 절연막과; 게이트 절연막 상에서 게이트 전극을 중심으로 서로 분리되어 있는 저항접촉층과; 서로 분리된 저항접촉층 상에 형성되어 서로 이격되어 있는 소스 전극 및 드레인 전극과; 소스 전극과 드레인 전극 사이의 이격공간에 형성되어 있는 반도체층을 포함하는 것을 특징으로 하는 박막트랜지스터 기판에 의하여 달성된다.The object is, according to the present invention, a gate wiring comprising a gate electrode; A gate insulating film covering the gate wiring; An ohmic contact layer separated from each other with respect to the gate electrode on the gate insulating film; A source electrode and a drain electrode formed on the ohmic contacts separated from each other and spaced apart from each other; It is achieved by a thin film transistor substrate comprising a semiconductor layer formed in the spaced space between the source electrode and the drain electrode.

여기서, 반도체층의 일부는 소스 전극 및 드레인 전극 상에 형성되어 소스 전극 및 드레인 전극과 중첩되어 있을 수 있다.Here, a part of the semiconductor layer may be formed on the source electrode and the drain electrode to overlap the source electrode and the drain electrode.

그리고, 반도체층의 일부는 소스 전극 및 드레인 전극과 동일 평면상에 위치할 수 있다.A portion of the semiconductor layer may be located on the same plane as the source electrode and the drain electrode.

또한, 반도체층의 일부는 서로 분리된 저항접촉층 사이에 위치할 수 있다.In addition, a portion of the semiconductor layer may be located between the ohmic contacts separated from each other.

그리고, 반도체층의 일부는 게이트 절연막 상에 위치하고, 그 이외의 부분은 소스 전극 및 드레인 전극 상에 위치할 수 있다.A portion of the semiconductor layer may be positioned on the gate insulating layer, and other portions thereof may be positioned on the source electrode and the drain electrode.

본 발명의 다른 목적은, 박막트랜지스터가 형성되어 있는 박막트랜지스터 기판과, 상기 박막트랜지스터 기판에 대향 배치되는 컬러필터 기판과, 상기 박막트랜지스터 기판과 상기 컬러필터 기판 사이에 위치하는 액정층을 포함하는 액정표시패널에 있어서, 박막트랜지스터는, 게이트 전극과; 게이트 전극을 덮고 있는 게이트 절연막과; 게이트 절연막 상에서 게이트 전극을 중심으로 서로 분리되어 있는 저항접촉층과; 서로 분리된 상기 저항접촉층 상에 형성되어 서로 이격되어 있는 소스 전극 및 드레인 전극과; 소스 전극 및 드레인 전극과 일부 중첩되도록 소스 전극과 드레인 전극 사이에 형성되어 있는 반도체층을 포함하는 것을 특징으로 하는 액정표시패널에 의하여 달성된다.Another object of the present invention is a liquid crystal comprising a thin film transistor substrate on which a thin film transistor is formed, a color filter substrate disposed to face the thin film transistor substrate, and a liquid crystal layer positioned between the thin film transistor substrate and the color filter substrate. In the display panel, the thin film transistor includes: a gate electrode; A gate insulating film covering the gate electrode; An ohmic contact layer separated from each other with respect to the gate electrode on the gate insulating film; Source and drain electrodes formed on the ohmic contact layers separated from each other and spaced apart from each other; And a semiconductor layer formed between the source electrode and the drain electrode to partially overlap the source electrode and the drain electrode.

여기서, 반도체층은 소스 전극과 드레인 전극 사이에 노출되어 있는 게이트 절연막과 소스 전극 및 드레인 전극 상에 형성되어 있을 수 있다.The semiconductor layer may be formed on the gate insulating layer and the source electrode and the drain electrode exposed between the source electrode and the drain electrode.

그리고, 박막트랜지스터 기판에는 상호 교차하도록 형성되어 있는 게이트 배선과 데이터 배선이 더 형성되어 있으며, 데이터 배선은 일방향으로 연장된 데이터선, 데이터선으로부터 분지된 소스 전극 및 게이트 전극을 사이에 두고 소스 전극의 반대쪽에 형성되어 있는 드레인 전극을 포함하고, 저항접촉층은 데이터선, 소스 전극 및 드레인 전극 하부에 위치하고 있을 수 있다.The thin film transistor substrate further includes gate wiring and data wiring formed to cross each other, and the data wiring includes a data line extending in one direction, a source electrode branched from the data line, and a gate electrode interposed therebetween. A drain electrode may be formed on the opposite side, and the ohmic contact layer may be positioned under the data line, the source electrode, and the drain electrode.

본 발명의 또 다른 목적은, 본 발명에 따라, 절연기판을 마련하는 단계와; 절연기판 상에 게이트 전극을 형성하는 단계와; 게이트 전극을 덮는 게이트 절연막을 형성하는 단계와; 게이트 절연막 상에 저항접촉물질층과 데이터 배선층을 연속하여 차례로 형성하는 단계와; 게이트 전극을 중심으로 상호 분리되도록 저항접촉물질층과 상기 데이터 배선층을 패터닝하여 채널부를 형성하는 단계와; 채널부에 반도체층을 형성하는 단계를 포함하는 것을 특징으로 하는 박막트랜지스터 기판의 제조방법에 의하여 달성된다.Still another object of the present invention is to provide an insulating substrate according to the present invention; Forming a gate electrode on the insulating substrate; Forming a gate insulating film covering the gate electrode; Sequentially forming an ohmic contact material layer and a data wiring layer on the gate insulating film; Patterning the ohmic contact material layer and the data line layer to be separated from each other around the gate electrode to form a channel part; It is achieved by a method for manufacturing a thin film transistor substrate comprising the step of forming a semiconductor layer in the channel portion.

여기서, 반도체층을 형성하는 단계는, 소스 전극 및 드레인 전극을 덮도록 반도체물질층을 형성하는 단계와; 반도체물질층을 패터닝하여 채널부에 의하여 노출된 게이트 절연막과 소스 전극 및 드레인 전극 상에 반도체층을 형성하는 단계를 포함할 수 있다.The forming of the semiconductor layer may include forming a semiconductor material layer to cover the source electrode and the drain electrode; Patterning the semiconductor material layer to form a semiconductor layer on the gate insulating layer, the source electrode, and the drain electrode exposed by the channel part.

그리고, 저항접촉층과 데이터 배선층은 동시에 패터닝되는 것이 사용하는 마스크 수를 절감하는 측면에서 바람직하다.The resistive contact layer and the data wiring layer are preferably patterned at the same time in terms of reducing the number of masks used.

이하 첨부된 도면을 참조로 하여 본 발명을 더욱 상세히 설명하겠다. 이하에서 어떤 막(층)이 다른 막(층)의 상에 또는 위에 형성되어(위치하고) 있다는 것 은, 두 막(층)이 접해 있는 경우뿐 아니라 두 막(층) 사이에 다른 막(층)이 존재하는 경우도 포함한다.Hereinafter, the present invention will be described in more detail with reference to the accompanying drawings. In the following, a film (layer) is formed (located) on or over another film (layer), not only when two films (layers) are in contact but also between the two films (layers). It also includes the case where it exists.

본 발명에 따르는 액정표시패널(10)은, 도2에 도시된 바와 같이, 박막트랜지스터 기판(100)과 이에 대면하고 있는 컬러필터 기판(200), 그리고 이들 사이에 위치하고 있는 액정(300)을 포함한다.As shown in FIG. 2, the liquid crystal display panel 10 according to the present invention includes a thin film transistor substrate 100, a color filter substrate 200 facing the thin film transistor substrate, and a liquid crystal 300 positioned therebetween. do.

우선, 박막트랜지스터 기판(100)에 대하여 설명하면 다음과 같다.First, the thin film transistor substrate 100 will be described.

본 발명에 따른 박막트랜지스터 기판(100)은 제1절연기판(110) 상에 형성되어 있는 박막트랜지스터(T), 박막트랜지스터(T)를 덮고 있으며 접촉구(171)가 형성되어 있는 보호막(170) 및 보호막(170) 상에 형성되어 있으며 접촉구(171)를 통하여 박막트랜지스터(T)에 전기적으로 연결되어 있는 화소전극(180)을 포함한다.The thin film transistor substrate 100 according to the present invention covers the thin film transistor T and the thin film transistor T formed on the first insulating substrate 110, and the passivation layer 170 having the contact hole 171 formed therein. And a pixel electrode 180 formed on the passivation layer 170 and electrically connected to the thin film transistor T through the contact hole 171.

유리, 석영, 세라믹 또는 플라스틱 등의 절연성 재질을 포함하여 만들어진 제1절연기판(110) 상에는 게이트 전극(120)이 형성되어 있다. 게이트 전극(120)은 제1절연기판(110) 상에서 일방향으로 연장되어 있는 게이트선(미도시)으로부터 분지되어 있다. 게이트 전극(120)과 게이트선(미도시)은 게이트 배선을 이룬다.The gate electrode 120 is formed on the first insulating substrate 110 made of an insulating material such as glass, quartz, ceramic, or plastic. The gate electrode 120 is branched from a gate line (not shown) extending in one direction on the first insulating substrate 110. The gate electrode 120 and the gate line (not shown) form a gate wiring.

제1절연기판(110)과 게이트 전극(120) 위에는 게이트 절연막(130)이 형성되어 있다. 게이트 절연막(130)은 게이트 전극(120)과 게이트 전극(120)의 상부에 형성될 다른 금속배선 사이를 절연시키는 역할을 한다. 그리고, 게이트 절연막(130)은 실리콘 질화물(SiNx), 실리콘 산화물(SiO2) 등의 무기 절연물질로 이루어져 있다.A gate insulating layer 130 is formed on the first insulating substrate 110 and the gate electrode 120. The gate insulating layer 130 insulates between the gate electrode 120 and another metal wiring to be formed on the gate electrode 120. The gate insulating layer 130 is made of an inorganic insulating material such as silicon nitride (SiNx) or silicon oxide (SiO 2).

게이트 절연막(130) 상에는 게이트 전극(120)을 중심으로 양 쪽으로 분리되 어 있는 저항접촉층(141, 142)이 형성되어 있다. 저항접촉층(141, 142)은 실리사이드 또는 n형 불순물이 고농도 도핑된 n+ 수소화 비정질 실리콘으로 이루어져 있다. 저항접촉층(141, 142)은 후술할 데이터선(미도시), 소스 전극(151) 및 드레인 전극(152) 하부에 위치하고 있다.On the gate insulating layer 130, ohmic contact layers 141 and 142 are formed on both sides of the gate electrode 120. The ohmic contacts 141 and 142 are made of n + hydrogenated amorphous silicon heavily doped with silicide or n-type impurities. The ohmic contacts 141 and 142 are disposed under the data line (not shown), the source electrode 151 and the drain electrode 152 which will be described later.

서로 분리된 저항접촉층(141, 142) 상에는 소스 전극(141)과 드레인 전극(152)이 형성되어 있다. 즉, 일측에 위치하는 저항접촉층(141) 상에는 소스 전극(141)이 형성되어 있고, 타측에 위치하는 저항접촉층(142) 상에는 드레인 전극(152)이 형성되어 있다. 소스 전극(151)과 드레인 전극(152)은 게이트 전극(120)을 중심으로 서로 분리되어 형성되어 있다. 이에 따라, 박막트랜지스터(T)의 채널부(C, 도3c참조)가 형성된다. 그리고, 도시되지 않았으나, 소스 전극(151)은 데이터선(미도시)으로부터 분지되어 게이트 전극(120) 상으로 연장되어 있다. 여기서, 데이터선(미도시), 소스 전극(151) 및 드레인 전극(152)은 데이터 배선을 이루며, 데이터 배선과 게이트 배선은 상호 절연 교차하고 있다. The source electrode 141 and the drain electrode 152 are formed on the ohmic contacts 141 and 142 separated from each other. That is, the source electrode 141 is formed on the ohmic contact layer 141 located on one side, and the drain electrode 152 is formed on the ohmic contact layer 142 located on the other side. The source electrode 151 and the drain electrode 152 are separated from each other with respect to the gate electrode 120. As a result, a channel portion C (see FIG. 3C) of the thin film transistor T is formed. Although not shown, the source electrode 151 is branched from the data line (not shown) and extends onto the gate electrode 120. Here, the data line (not shown), the source electrode 151 and the drain electrode 152 form a data line, and the data line and the gate line cross each other insulated.

소스 전극(151)과 드레인 전극(152) 사이의 이격공간에는 반도체층(160)이 형성되어 있다. 즉, 반도체층(160)은 소스 전극(151)과 드레인 전극(152) 사이의 이격공간에 노출되어 있는 게이트 절연막(130)과 그 주위의 소스 전극(151) 및 드레인 전극(152) 상에 형성되어 있다. 이러한 구조에 의하여, 반도체층(160)의 일부는 소스 전극(151) 및 드레인 전극(152) 상에 형성되어 소스 전극(151) 및 드레인 전극(152)과 중첩되어 있다. 그리고, 반도체층(160)의 다른 부분은 소스 전극(151)과 드레인 전극(152) 사이 및 서로 분리된 저항접촉층(141, 142) 사이에 위치하여 소스 전극(151) 및 드레인 전극(152)과 동일 평면상에 위치하고 있다. 또한, 반도체층(160)은 저항접촉층(141, 142)과 일부 접촉하고 있다.The semiconductor layer 160 is formed in the space between the source electrode 151 and the drain electrode 152. That is, the semiconductor layer 160 is formed on the gate insulating layer 130 exposed to the spaced space between the source electrode 151 and the drain electrode 152, and the source electrode 151 and the drain electrode 152 around the gate insulating layer 130. It is. By this structure, a part of the semiconductor layer 160 is formed on the source electrode 151 and the drain electrode 152 and overlaps the source electrode 151 and the drain electrode 152. The other portion of the semiconductor layer 160 is positioned between the source electrode 151 and the drain electrode 152 and between the ohmic contacts 141 and 142 separated from each other, so that the source electrode 151 and the drain electrode 152 are located. Is coplanar with. In addition, the semiconductor layer 160 partially contacts the ohmic contacts 141 and 142.

반도체층(160)은 비정질 실리콘으로 이루어져 있을 수도 있고, 폴리실리콘 또는 유기 반도체물질(Organic Semiconductor material)로 이루어질 수도 있음은 물론이다. 본 발명에서는 비정질 실리콘으로 반도체층(160)이 형성된 경우를 예로 들어 설명한다.The semiconductor layer 160 may be made of amorphous silicon, or may be made of polysilicon or an organic semiconductor material. In the present invention, a case where the semiconductor layer 160 is formed of amorphous silicon is described as an example.

상술한 박막트랜지스터(T) 상에는 보호막(170)이 형성되어 있다. 보호막(170)은 실리콘 질화물(SiNx)과 같은 무기절연막이거나 유기물질로 이루어진 절연막일 수 있다. 보호막(170)에는 드레인 전극(152)을 드러내는 접촉구(171)가 형성되어 있다.The passivation layer 170 is formed on the thin film transistor T described above. The passivation layer 170 may be an inorganic insulating layer such as silicon nitride (SiNx) or an insulating layer made of an organic material. In the passivation layer 170, a contact hole 171 exposing the drain electrode 152 is formed.

보호막(170)의 상부에는 화소전극(180)이 형성되어 있다. 화소전극(180)은 ITO(indium tin oxide) 또는 IZO(indium zinc oxide)등의 투명한 도전물질로 이루어져 있다. 화소전극(180)은 접촉구(171)를 통하여 드레인 전극(152)과 전기적으로 연결되어 있다.The pixel electrode 180 is formed on the passivation layer 170. The pixel electrode 180 is made of a transparent conductive material such as indium tin oxide (ITO) or indium zinc oxide (IZO). The pixel electrode 180 is electrically connected to the drain electrode 152 through the contact hole 171.

한편, 다른 실시예로 도시되지 않았으나, IPS(In Plane Switching) 모드의 액정표시패널(10)인 경우에, 공통전극(250)은 박막트랜지스터 기판(100)에 화소전극(180)과 동일 평면상에 형성되어 있을 수 있다.Meanwhile, although not illustrated in another embodiment, in the case of the liquid crystal display panel 10 in the In Plane Switching (IPS) mode, the common electrode 250 is coplanar with the pixel electrode 180 on the thin film transistor substrate 100. It may be formed in.

이어 컬러필터 기판(200)에 대하여 설명하겠다.Next, the color filter substrate 200 will be described.

도2에 도시된 바와 같이, 제2절연기판(210) 위에 블랙매트릭스(220)가 형성되어 있다. 블랙매트릭스(220)는 일반적으로 적색, 녹색 및 청색 필터 사이를 구분 하며, 박막트랜지스터 기판(100)에 위치하는 박막트랜지스터로(T)의 직접적인 광조사를 차단하는 역할을 한다. 블랙매트릭스(220)는 통상 검은색 안료가 첨가된 감광성 유기물질로 이루어져 있다. 상기 검은색 안료로는 카본블랙이나 티타늄 옥사이드 등을 사용한다.As shown in FIG. 2, a black matrix 220 is formed on the second insulating substrate 210. The black matrix 220 generally distinguishes between red, green, and blue filters, and serves to block direct light irradiation of the thin film transistor T located on the thin film transistor substrate 100. The black matrix 220 is usually made of a photosensitive organic material to which black pigment is added. As the black pigment, carbon black or titanium oxide is used.

컬러필터층(230)은 블랙매트릭스(220)를 경계로 하여 적색, 녹색 및 청색 필터가 반복되어 형성된다. 컬러필터층(230)은 백라이트 유닛(도시하지 않음)으로부터 조사되어 액정층(300)을 통과한 빛에 색상을 부여하는 역할을 한다. 컬러필터층(230)은 통상 감광성 유기물질로 이루어져 있다.The color filter layer 230 is formed by repeating red, green, and blue filters with the black matrix 220 as a boundary. The color filter layer 230 serves to impart color to light emitted from the backlight unit (not shown) and passed through the liquid crystal layer 300. The color filter layer 230 is usually made of a photosensitive organic material.

컬러필터층(230)과 컬러필터층(230)이 덮고 있지 않은 블랙 매트릭스(220)의 상부에는 오버코트막(240)이 형성되어 있다. 오버코트막(240)은 컬러필터층(230)을 평탄화하면서, 컬러필터층(230)을 보호하는 역할을 하며 통상 아크릴계 에폭시 재료가 많이 사용된다.An overcoat layer 240 is formed on the black matrix 220 which is not covered by the color filter layer 230 and the color filter layer 230. The overcoat layer 240 serves to protect the color filter layer 230 while planarizing the color filter layer 230, and an acrylic epoxy material is generally used.

오버코트막(240)의 상부에는 공통전극(250)이 형성되어 있다. 공통전극(250)은 ITO(indium tin oxide) 또는 IZO(indium zinc oxide)등의 투명한 도전물질로 이루어진다. 공통전극(250)은 박막트랜지스터 기판(100)의 화소전극(180)과 함께 액정층(300)에 직접 전압을 인가한다. 한편, 다른 실시예로 도시되지 않았으나, IPS(In Plane Switching) 모드의 액정표시패널(10)인 경우에, 공통전극(250)은 박막트랜지스터 기판(100)에 형성되어 있을 수 있다.The common electrode 250 is formed on the overcoat layer 240. The common electrode 250 is made of a transparent conductive material such as indium tin oxide (ITO) or indium zinc oxide (IZO). The common electrode 250 directly applies a voltage to the liquid crystal layer 300 together with the pixel electrode 180 of the thin film transistor substrate 100. Although not shown in another embodiment, in the case of the liquid crystal display panel 10 in the IPS mode, the common electrode 250 may be formed on the thin film transistor substrate 100.

박막트랜지스터 기판(100)과 컬러필터 기판(200)의 사이에는 액정층(300)이 위치한다. 액정층(300)은 VA(vertically aligned)모드 또는 TN(Twisted Nematic)모 드로서, 복수의 액정분자로 이루어져 있다. The liquid crystal layer 300 is positioned between the thin film transistor substrate 100 and the color filter substrate 200. The liquid crystal layer 300 is a VA (vertically aligned) mode or a twisted nematic (TN) mode and includes a plurality of liquid crystal molecules.

이하, 상술한 구조를 갖는 박막트랜지스터(T)의 작용 및 효과에 대하여 설명한다. 상술한 바와 같이, 본 발명에 따르는 박막트랜지스터(T)의 구조에서, 반도체층(160)은 소스 전극(151)과 드레인 전극(152) 사이에서 소스 전극(151) 및 드레인 전극(152)과 동일 평면상에 위치하게 된다. 이러한 구조에 의하여, 박막트랜지스터(T)의 채널부에 전류가 흐를 때, 도2에 도시된 바와 같이, 소스 전극(151)에서 출력된 전자(e-)가 저항접촉층(141, 142)을 통과하여 드레인 전극(152)로 이동된다. 즉, 종래와 비교하여 소스 전극(151)로부터 출력된 전자(e-)는 채널부(C, 도3c참조)로 이동하기 위하여 수직방향으로 저항접촉층(141)만을 통과하고, 채널부(C, 도3c참조)를 거쳐 드레인 전극(152)으로 입력되는 전자(e-)도 수직방향으로 저항접촉층(142) 만을 통과하게 된다. 이에 따라, 전자(e-)의 수직방향 이동시 물리적인 저항으로 작용하는 반도체층(160)이 전자(e-)의 흐름을 방해하지 않게 되고, 전자(e-) 흐름의 경로가 단축된다. 그러므로, 박막트랜지스터(T)의 온(ON) 특성이 향상되며, 전자이동도(mobility)가 개선된다. 또한, 전자(e-)의 흐름에 대한 저항이 제거됨으로 문턱전압(threshold voltage)이 낮아져 전자(e-)의 이동량이 증가된다. Hereinafter, the operation and effects of the thin film transistor T having the above-described structure will be described. As described above, in the structure of the thin film transistor T according to the present invention, the semiconductor layer 160 is the same as the source electrode 151 and the drain electrode 152 between the source electrode 151 and the drain electrode 152. It is located on the plane. Due to this structure, when a current flows in the channel portion of the thin film transistor T, as shown in FIG. 2, electrons e- output from the source electrode 151 may form the ohmic contacts 141 and 142. It passes through and is moved to the drain electrode 152. That is, compared with the prior art, the electron e- output from the source electrode 151 passes only the ohmic contact layer 141 in the vertical direction in order to move to the channel portion C (see FIG. 3C), electrons (e-) input to the drain electrode 152 also pass only through the ohmic contact layer 142 in the vertical direction. Accordingly, the semiconductor layer 160 that acts as a physical resistance during vertical movement of the electrons e- does not interfere with the flow of the electrons e-, and the path of the electrons e- flow is shortened. Therefore, the ON characteristic of the thin film transistor T is improved and the electron mobility is improved. In addition, since the resistance to the flow of electrons e- is removed, the threshold voltage is lowered, thereby increasing the amount of movement of electrons e-.

이하에서는, 본 발명에 따르는 박막트랜지스터 기판(100)을 제조하는 방법에 대하여 도3a 내지 도3f를 참조하여 설명한다. 이하의 설명에서는 공지의 방법과 구별되는 특징적인 부분만 발췌하여 설명하기로 하며, 설명이 생략되거나 요약된 부분은 공지의 방법에 따른다.Hereinafter, a method of manufacturing the thin film transistor substrate 100 according to the present invention will be described with reference to FIGS. 3A to 3F. In the following description, only characteristic parts distinguished from known methods will be described and described, and descriptions omitted or summarized will follow known methods.

먼저 도 3a와 같이 제1절연기판(110) 상에 게이트 배선 물질을 증착한 후, 마스크를 이용한 사진식각 공정(photolithography process)으로 패터닝하여 게이트선(미도시), 게이트 전극(120)을 포함하는 게이트 배선을 형성한다. First, as shown in FIG. 3A, the gate wiring material is deposited on the first insulating substrate 110 and then patterned by a photolithography process using a mask to include a gate line and a gate electrode 120. A gate wiring is formed.

다음, 도3b에 도시된 바와 같이, 게이트 절연막(130), 저항접촉물질층(140) 및 데이터 배선층(150)의 삼층막을 연속하여 적층한다.Next, as shown in FIG. 3B, three layers of the gate insulating layer 130, the ohmic contact material layer 140, and the data wiring layer 150 are sequentially stacked.

그 후, 도3c에 도시된 바와 같이, 저항접촉물질층(140)과 데이터 배선층(150)을 사진식각 공정을 통하여 게이트 전극(120) 상부의 게이트 절연막(130) 위에 저항접촉층(141, 142)과, 데이터선(미도시)과, 소스 전극(151) 및 드레인 전극(152)을 형성한다. 여기서, 저항접촉물질층(140)과 데이터 배선층(150)이 동일한 사진식각 공저을 통하여 동시에 패터닝 되기 때문에, 데이터선(미도시), 소스 전극(151) 및 드레인 전극(152)의 하부에는 저항접촉층(141, 142)이 존재하게 된다. 본 발명에 따르는 저항접촉층(141, 142)과 소스 전극(151) 및 드레인 전극(152)은 게이트 전극(120) 상의 게이트 절연막(130)에 게이트 전극(120)을 중심으로 양 쪽으로 분리된 형태로 동시에 패터닝된다. 이에 의하여 채널부(C)가 형성된다.Thereafter, as shown in FIG. 3C, the ohmic contact layer 140 and the data line layer 150 are formed on the ohmic contact layer 141 and 142 on the gate insulating layer 130 on the gate electrode 120 through a photolithography process. ), A data line (not shown), a source electrode 151 and a drain electrode 152 are formed. Here, since the ohmic contact layer 140 and the data wiring layer 150 are simultaneously patterned through the same photolithography process, the ohmic contact layer is disposed under the data line (not shown), the source electrode 151 and the drain electrode 152. 141, 142 will be present. The ohmic contacts 141 and 142, the source electrode 151, and the drain electrode 152 according to the present invention are separated from both sides of the gate insulating layer 130 on the gate electrode 120 with respect to the gate electrode 120. Are simultaneously patterned. As a result, the channel portion C is formed.

이어, 도3d에 도시된 바와 같이, 데이터선(미도시), 소스 전극(151), 드레인 전극(152) 및 이들에 의하여 노출되어 있는 게이트 절연막(130) 상에 반도체 물질층(160a)을 형성한다.Next, as shown in FIG. 3D, the semiconductor material layer 160a is formed on the data line (not shown), the source electrode 151, the drain electrode 152, and the gate insulating layer 130 exposed by them. do.

다음, 도3e에 도시된 바와 같이, 사진식각 공정을 통하여 반도체 물질층(160a, 도3d참조)을 패터닝하여 채널부(C, 도3c참조)를 덮고 있는 반도체층(160)을 형성한다. 반도체층(160)은 채널부(C, 도3c참조)에 의하여 노출된 게이트 절연막(130)과 소스 전극(151) 및 드레인 전극(152) 상에 형성된다. 이에 의하여 박막 트랜지스터(T)가 완성된다.Next, as illustrated in FIG. 3E, the semiconductor material layer 160a (see FIG. 3D) is patterned through a photolithography process to form the semiconductor layer 160 covering the channel portion C (see FIG. 3C). The semiconductor layer 160 is formed on the gate insulating layer 130, the source electrode 151, and the drain electrode 152 exposed by the channel portion C (see FIG. 3C). As a result, the thin film transistor T is completed.

여기서, 종래에는 도1에 도시된 바와 같이, 반도체층(5)을 형성한 후에 소스 전극(7a)과 드레인 전극(7b)을 패터닝하여 채널부(C, 도3c참조)를 형성하기 때문에, 소스 전극(7a) 및 드레인 전극(7b)의 패터닝 과정에서 도1의 'A'와 같이 반도체층(5)이 손상될 수 있는백 채널 손상(back channel damage)이 발생하였다. 이에 따라, 박막트랜지스터(T)를 제조하는 공정이 안정적이지 못하여 박막트랜지스터(T)의 특성이 저하되고, 박막트랜지스터(T)의 신뢰성을 확보할 수 없었다.Here, conventionally, as shown in FIG. 1, after forming the semiconductor layer 5, the source electrode 7a and the drain electrode 7b are patterned to form the channel portion C (see FIG. 3C). In the process of patterning the electrode 7a and the drain electrode 7b, as shown in FIG. 1A, back channel damage may occur, in which the semiconductor layer 5 may be damaged. As a result, the process of manufacturing the thin film transistor T is not stable, and thus the characteristics of the thin film transistor T are deteriorated and reliability of the thin film transistor T cannot be secured.

그러나, 본 발명에 따라 박막트랜지스터(T)를 제조하는 경우, 도3e에 도시된 바와 같이, 소스 전극(151)과 드레인 전극(152)을 형성한 후에 반도체층(160)을 형성하기 때문에 상술한 바와 같이 반도체층(160)이 손상될 수 있는 백 채널 손상(back channel damage)이 발생되지 않는다. 이에 따라, 공정이 안정적이 되며, 박막트랜지스터(T)의 특성이 향상되어 박막트랜지스터(T)의 신뢰성을 확보할 수 있게 된다.However, when the thin film transistor T is manufactured according to the present invention, as shown in FIG. 3E, the semiconductor layer 160 is formed after the source electrode 151 and the drain electrode 152 are formed. As such, no back channel damage may occur, in which the semiconductor layer 160 may be damaged. As a result, the process becomes stable and the characteristics of the thin film transistor T are improved, thereby ensuring the reliability of the thin film transistor T.

계속하여, 도3f에 도시된 바와 같이, 화학기상증착법(PECVD)을 이용하여 제조된 박막트랜지스터(T)를 덮는 보호막(170)을 형성하고, 보호막(170)을 패터닝 하여 드레인 전극(152)의 일부를 드러내는 접촉구(171)를 형성한다. 그리고, 투명전극물질을 보호막(170) 상에 가한 후, 패터닝하여 도3f와 같은 화소전극(180)을 형성한다. 이에 의하여 박막트랜지스터 기판(100)이 완성된다.Subsequently, as shown in FIG. 3F, a protective film 170 is formed to cover the thin film transistor T manufactured by chemical vapor deposition (PECVD), and the protective film 170 is patterned to form the drain electrode 152. The contact hole 171 exposing a part is formed. Then, the transparent electrode material is applied on the passivation layer 170 and then patterned to form the pixel electrode 180 as shown in FIG. 3F. As a result, the thin film transistor substrate 100 is completed.

컬러필터 기판(200)은 공지의 기술에 따라 제조할 수 있으며, 박막트랜지스터 기판(100)과 컬러필터 기판(200) 사이에 액정층을 주입하고 상호 부착하면 액정 표시패널(10)이 완성된다.The color filter substrate 200 may be manufactured according to a known technique. When the liquid crystal layer is injected between the thin film transistor substrate 100 and the color filter substrate 200 and attached to each other, the liquid crystal display panel 10 is completed.

이상 설명한 바와 같이, 본 발명에 따르면, 박막트랜지스터의 특성이 향상되고, 박막트랜지스터의 제조공정에서 반도체층이 손상될 수 있는 백 채널 손상(back channel damage)이 방지되어 박막트랜지스터의 신뢰성을 확보할 수 있는 박막트랜지스터 기판이 제공된다.As described above, according to the present invention, characteristics of the thin film transistor are improved, and back channel damage that may damage the semiconductor layer may be prevented in the manufacturing process of the thin film transistor, thereby ensuring reliability of the thin film transistor. A thin film transistor substrate is provided.

그리고, 박막트랜지스터의 특성이 향상되고, 박막트랜지스터의 제조공정에서 반도체층이 손상될 수 있는 백 채널 손상(back channel damage)이 방지되어 박막트랜지스터의 신뢰성을 확보할 수 있는 액정표시패널이 제공된다.In addition, the liquid crystal display panel which can improve the characteristics of the thin film transistor and prevent back channel damage that can damage the semiconductor layer in the manufacturing process of the thin film transistor can be ensured the reliability of the thin film transistor.

또한, 박막트랜지스터의 특성이 향상되고, 박막트랜지스터의 제조공정에서 반도체층이 손상될 수 있는 백 채널 손상(back channel damage)이 방지되어 박막트랜지스터의 신뢰성을 확보할 수 있는 박막트랜지스터 기판의 제조방법이 제공된다.In addition, the characteristics of the thin film transistor are improved, and a back channel damage that can damage the semiconductor layer in the manufacturing process of the thin film transistor is prevented, so that a method of manufacturing a thin film transistor substrate can be obtained. Is provided.

Claims (11)

게이트 전극을 포함하는 게이트 배선과;A gate wiring including a gate electrode; 상기 게이트 배선을 덮고 있는 게이트 절연막과;A gate insulating film covering the gate wiring; 상기 게이트 절연막 상에서 상기 게이트 전극을 중심으로 서로 분리되어 있는 저항접촉층과;An ohmic contact layer separated from each other on the gate insulating layer with respect to the gate electrode; 서로 분리된 상기 저항접촉층 상에 형성되어 서로 이격되어 있는 소스 전극 및 드레인 전극과;Source and drain electrodes formed on the ohmic contact layers separated from each other and spaced apart from each other; 상기 소스 전극과 상기 드레인 전극 사이의 이격공간에 형성되어 있는 반도체층을 포함하는 것을 특징으로 하는 박막트랜지스터 기판.A thin film transistor substrate comprising a semiconductor layer formed in the spaced space between the source electrode and the drain electrode. 제1항에 있어서,The method of claim 1, 상기 반도체층의 일부는 상기 소스 전극 및 상기 드레인 전극 상에 형성되어 상기 소스 전극 및 상기 드레인 전극과 중첩되어 있는 것을 특징으로 하는 박막트랜지스터 기판.A portion of the semiconductor layer is formed on the source electrode and the drain electrode, the thin film transistor substrate, characterized in that overlapping with the source electrode and the drain electrode. 제1항에 있어서,The method of claim 1, 상기 반도체층의 일부는 상기 소스 전극 및 상기 드레인 전극과 동일 평면상에 위치하는 것을 특징으로 하는 박막트랜지스터 기판.A portion of the semiconductor layer is thin film transistor substrate, characterized in that located on the same plane as the source electrode and the drain electrode. 제1항에 있어서,The method of claim 1, 상기 반도체층의 일부는 서로 분리된 상기 저항접촉층 사이에 위치하는 것을 특징으로 하는 박막트랜지스터 기판.A portion of the semiconductor layer is a thin film transistor substrate, characterized in that located between the ohmic contacts separated from each other. 제1항에 있어서,The method of claim 1, 상기 반도체층의 일부는 게이트 절연막 상에 위치하고, 그 이외의 부분은 상기 소스 전극 및 상기 드레인 전극 상에 위치하는 것을 특징으로 하는 박막트랜지스터 기판.And a portion of the semiconductor layer is disposed on the gate insulating layer, and other portions are disposed on the source electrode and the drain electrode. 박막트랜지스터가 형성되어 있는 박막트랜지스터 기판과, 상기 박막트랜지스터 기판에 대향 배치되는 컬러필터 기판과, 상기 박막트랜지스터 기판과 상기 컬러필터 기판 사이에 위치하는 액정층을 포함하는 액정표시패널에 있어서,A liquid crystal display panel comprising a thin film transistor substrate on which a thin film transistor is formed, a color filter substrate disposed to face the thin film transistor substrate, and a liquid crystal layer positioned between the thin film transistor substrate and the color filter substrate. 상기 박막트랜지스터는,The thin film transistor, 게이트 전극과;A gate electrode; 상기 게이트 전극을 덮고 있는 게이트 절연막과;A gate insulating film covering the gate electrode; 상기 게이트 절연막 상에서 상기 게이트 전극을 중심으로 서로 분리되어 있는 저항접촉층과;An ohmic contact layer separated from each other on the gate insulating layer with respect to the gate electrode; 서로 분리된 상기 저항접촉층 상에 형성되어 서로 이격되어 있는 소스 전극 및 드레인 전극과;Source and drain electrodes formed on the ohmic contact layers separated from each other and spaced apart from each other; 상기 소스 전극 및 상기 드레인 전극과 일부 중첩되도록 상기 소스 전극과 상기 드레인 전극 사이에 형성되어 있는 반도체층을 포함하는 것을 특징으로 하는 액정표시패널.And a semiconductor layer formed between the source electrode and the drain electrode to partially overlap the source electrode and the drain electrode. 제6항에 있어서,The method of claim 6, 상기 반도체층은 상기 소스 전극과 상기 드레인 전극 사이에 노출되어 있는 상기 게이트 절연막과 상기 소스 전극 및 상기 드레인 전극 상에 형성되어 있는 것을 특징으로 하는 액정표시패널.And the semiconductor layer is formed on the gate insulating film and the source electrode and the drain electrode exposed between the source electrode and the drain electrode. 제6항에 있어서,The method of claim 6, 상기 박막트랜지스 기판에는 상호 교차하도록 형성되어 있는 게이트 배선과 데이터 배선이 더 형성되어 있으며,The thin film transistor substrate further includes gate lines and data lines formed to cross each other. 상기 데이터 배선은 일방향으로 연장된 데이터선, 상기 데이터선으로부터 분지된 상기 소스 전극 및 상기 게이트 전극을 사이에 두고 상기 소스 전극의 반대쪽에 형성되어 있는 드레인 전극을 포함하고,The data line includes a data line extending in one direction, a drain electrode formed on an opposite side of the source electrode with the source electrode and the gate electrode branched from the data line therebetween, 상기 저항접촉층은 상기 데이터선, 상기 소스 전극 및 상기 드레인 전극 하부에 위치하고 있는 것을 특징으로 하는 액정표시패널.And the ohmic contact layer is disposed under the data line, the source electrode and the drain electrode. 절연기판을 마련하는 단계와;Providing an insulating substrate; 상기 절연기판 상에 게이트 전극을 형성하는 단계와;Forming a gate electrode on the insulating substrate; 상기 게이트 전극을 덮는 게이트 절연막을 형성하는 단계와;Forming a gate insulating film covering the gate electrode; 상기 게이트 절연막 상에 저항접촉물질층과 데이터 배선층을 연속하여 차례로 형성하는 단계와;Sequentially forming an ohmic contact material layer and a data wiring layer on the gate insulating layer; 상기 게이트 전극을 중심으로 상호 분리되도록 상기 저항접촉물질층과 상기 데이터 배선층을 패터닝하여 채널부를 형성하는 단계와;Patterning the resistive contact material layer and the data wiring layer to be separated from each other with respect to the gate electrode to form a channel part; 상기 채널부에 반도체층을 형성하는 단계를 포함하는 것을 특징으로 하는 박막트랜지스터 기판의 제조방법.And forming a semiconductor layer in the channel portion. 제9항에 있어서,The method of claim 9, 상기 반도체층을 형성하는 단계는,Forming the semiconductor layer, 상기 소스 전극 및 상기 드레인 전극을 덮도록 반도체물질층을 형성하는 단계와;Forming a semiconductor material layer covering the source electrode and the drain electrode; 상기 반도체물질층을 패터닝하여 상기 채널부에 의하여 노출된 상기 게이트 절연막과, 상기 소스 전극 및 드레인 전극 상에 상기 반도체층을 형성하는 단계를 포함하는 것을 특징으로 하는 박막트랜지스터 기판의 제조방법.And patterning the semiconductor material layer to form the semiconductor layer on the gate insulating layer and the source electrode and the drain electrode exposed by the channel part. 제9항에 있어서,The method of claim 9, 상기 저항접촉층과 상기 데이터 배선층은 동시에 패터닝되는 것을 특징으로 하는 박막트랜지스터 기판의 제조방법.And the resistive contact layer and the data wiring layer are simultaneously patterned.
KR1020060114769A 2006-11-20 2006-11-20 Thin film transister substrate and manufacturing method thereof and liquid crystal display panel having the same KR20080045544A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060114769A KR20080045544A (en) 2006-11-20 2006-11-20 Thin film transister substrate and manufacturing method thereof and liquid crystal display panel having the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060114769A KR20080045544A (en) 2006-11-20 2006-11-20 Thin film transister substrate and manufacturing method thereof and liquid crystal display panel having the same

Publications (1)

Publication Number Publication Date
KR20080045544A true KR20080045544A (en) 2008-05-23

Family

ID=39662934

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060114769A KR20080045544A (en) 2006-11-20 2006-11-20 Thin film transister substrate and manufacturing method thereof and liquid crystal display panel having the same

Country Status (1)

Country Link
KR (1) KR20080045544A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10008608B2 (en) 2008-11-28 2018-06-26 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device
CN112255833A (en) * 2020-10-22 2021-01-22 福州京东方光电科技有限公司 Display panel and preparation method thereof

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10008608B2 (en) 2008-11-28 2018-06-26 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device
US10424674B2 (en) 2008-11-28 2019-09-24 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device
US10985282B2 (en) 2008-11-28 2021-04-20 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device
US11869978B2 (en) 2008-11-28 2024-01-09 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device
CN112255833A (en) * 2020-10-22 2021-01-22 福州京东方光电科技有限公司 Display panel and preparation method thereof
CN112255833B (en) * 2020-10-22 2023-08-08 福州京东方光电科技有限公司 Display panel and preparation method thereof

Similar Documents

Publication Publication Date Title
KR101905757B1 (en) Array substrate for fringe field switching mode liquid crystal display device and method for fabricating the same
JP3939140B2 (en) Liquid crystal display
CN106802519B (en) Liquid crystal display device and method for manufacturing the same
KR101243824B1 (en) Liquid Crystal Display Device and method for Manufacturing the same
US20120248443A1 (en) Active matrix substrate and method for manufacturing the same
JP6785563B2 (en) Non-linear devices, array substrates, and methods for manufacturing array substrates
US7894010B2 (en) Liquid crystal display panel and method for fabricating the same
US9876039B2 (en) Thin-film transistor substrate, thin-film transistor substrate manufacturing method, and liquid crystal display
KR101955992B1 (en) Array substrate for fringe field switching mode liquid crystal display device and method for fabricating the same
CN113467145B (en) Array substrate, manufacturing method and display panel
CN113568230B (en) Array substrate, manufacturing method and display panel
US9224824B2 (en) Display device substrate and display device equipped with same
KR101423909B1 (en) Display substrate and liquid crystal display device having the same
KR20160125598A (en) Thin film transistor array substrate and method of manufacturing thereof and display device having the thin film transistor array substrate
KR101969429B1 (en) Array substrate for fringe field switching mode liquid crystal display device and method for fabricating the same
JP2008311545A (en) Display device
KR101318771B1 (en) Liquid crystal display apparatus
KR20120015162A (en) Liquid crystal display device and method for fabricating the same
KR20080045544A (en) Thin film transister substrate and manufacturing method thereof and liquid crystal display panel having the same
KR20080073573A (en) Liquid crystal panel and manufacturing method thereof
JP4916522B2 (en) Liquid crystal display
KR20080053804A (en) Liquid crystal display device and manufacturing method of the same
KR101962917B1 (en) Liquid crystal display apparatus and method for manufacturing the same
KR101202034B1 (en) Thin film transistor array substrate and fabricating method thereof
KR20140143575A (en) Thin Film Transistor Substrate Having Metal Oxide Semiconductor And Method For Manufacturing The Same

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination