KR20080043068A - Semiconductor device having chip on film structure and method of fabricating the same - Google Patents

Semiconductor device having chip on film structure and method of fabricating the same Download PDF

Info

Publication number
KR20080043068A
KR20080043068A KR1020060111622A KR20060111622A KR20080043068A KR 20080043068 A KR20080043068 A KR 20080043068A KR 1020060111622 A KR1020060111622 A KR 1020060111622A KR 20060111622 A KR20060111622 A KR 20060111622A KR 20080043068 A KR20080043068 A KR 20080043068A
Authority
KR
South Korea
Prior art keywords
bump
circuit board
semiconductor chip
bond finger
resin layer
Prior art date
Application number
KR1020060111622A
Other languages
Korean (ko)
Inventor
조경순
최경세
강사윤
이상희
배광진
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020060111622A priority Critical patent/KR20080043068A/en
Publication of KR20080043068A publication Critical patent/KR20080043068A/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

A semiconductor device having a chip on film structure and a method of manufacturing the same are provided to prevent a bump from being twisted due to thermal stress after adhesion between a bond finger and the bump. A semiconductor device having a chip on film structure includes a semiconductor chip(310), a bump(340), a resin layer(330), a circuit board(370), and a bond finger(360). The semiconductor chip has pads. The bump is attached to the pad. The resin layer covers the semiconductor chip around the bump and protrudes from the bump. The circuit board overlaps with the semiconductor chip. The bond finger is disposed on the circuit board and comes in contact with the bump. The bond finger protrudes from the circuit board to the bump. The circuit board is a flexible circuit printed board. The resin layer is made of photoresist material.

Description

칩 온 필름 구조를 갖는 반도체 장치 및 그 제조방법{Semiconductor device having chip on film structure and method of fabricating the same}Semiconductor device having chip on film structure and method of fabricating the same

도 1은 종래의 칩 온 필름 구조를 갖는 반도체 장치에서 미스 얼라인(mis-align)이 나타나는 현상을 설명하기 위한 단면도이다.1 is a cross-sectional view illustrating a phenomenon in which misalignment occurs in a semiconductor device having a conventional chip on film structure.

도 2는 본 발명의 일 실시예에 따른 패키지를 구비한 반도체 장치를 나타내기 위한 평면도이다.2 is a plan view illustrating a semiconductor device having a package according to an embodiment of the present invention.

도 3은 본 발명의 일 실시예에 따른 반도체 장치를 나타내기 위해 도 2의 I-I'에 따라 취해진 단면도이다.3 is a cross-sectional view taken along the line II ′ of FIG. 2 to illustrate a semiconductor device according to example embodiments. FIG.

도 4 내지 도 6은 본 발명의 일 실시예에 따른 패키지를 구비한 반도체 장치의 제조방법을 설명하기 위해 도 2의 I-I'에 따라 취해진 단면도들이다.4 to 6 are cross-sectional views taken along line II ′ of FIG. 2 to explain a method of manufacturing a semiconductor device having a package according to an embodiment of the present invention.

<도면의 주요부분에 대한 부호의 설명><Description of the symbols for the main parts of the drawings>

110, 310 : 반도체 칩 120, 320 : 패드(pad)110, 310: semiconductor chip 120, 320: pad

130, 340 : 범프(bump) 220 : 리드(lead) 130, 340: bump 220: lead

140, 360 : 본드 핑거(bond finger) 330 : 수지층140, 360: bond finger 330: resin layer

150, 370 : 회로 기판 400 : 봉지층 150, 370: circuit board 400: encapsulation layer

350 : 범프 홀(bump hole) 500 : 반도체 장치350: bump hole 500: semiconductor device

본 발명은 반도체 장치 및 그 제조방법에 관한 것으로, 특히 칩 온 필름 구조를 갖는 반도체 장치 및 그 제조방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device and a method for manufacturing the same, and more particularly, to a semiconductor device having a chip on film structure and a method for manufacturing the same.

액정 표시 장치(LCD : Liquid Crystalline Display) 와 같은 표시장치의 구동용으로 사용되고 있는 LDI(LCD Driver IC) 패키지는 집적회로 칩 또는 반도체 칩을 유기기재로 이루어지는 테이프에 실장시킨 TAB(Tape Automated Bonding) 제품으로 형성되고 있다. 이러한 패키지 형태는 휴대 전화의 단말 장치 또는 게임기 등의 표시장치에 사용되는 집적 회로 칩 또는 반도체 칩의 패키지에도 이용되고 있다. TAB 형태의 패키지는 테이프 캐리어 패키지(TCP : Tape Carrier Package) 또는 칩 온 필름(COF : Chip On Film) 패키지 등의 구조를 이용하고 있다. The LCD Driver IC (LDI) package, which is used to drive a display device such as a liquid crystal display (LCD), is a TAB (Tape Automated Bonding) product in which an integrated circuit chip or a semiconductor chip is mounted on an organic substrate tape. It is formed. This type of package is also used for a package of an integrated circuit chip or a semiconductor chip used for a display device such as a terminal device of a mobile phone or a game machine. The TAB type package uses a structure such as a tape carrier package (TCP) or a chip on film (COF) package.

이러한 TAB 형태의 패키지를 구현하기 위해서, 반도체 칩에는 범프(Bump)가 구비되고, 테이프(또는 필름) 에는 연결내측리드가 예비적으로 먼저 구비된다. 범프와 내측리드 간의 접합에 의해서 반도체 칩과 테이프가 접합되어 이러한 TAB, TCP, COF 형태의 패키지가 구현된다.In order to implement such a TAB type package, a bump is provided in the semiconductor chip, and a connection inner lead is preliminarily provided in the tape (or film). The semiconductor chip and the tape are bonded by the bump and the inner lead to form the TAB, TCP, and COF packages.

현재 연결 리드는 주로 구리 리드의 표면에 주석(Sn)이 도금된 상태로 주로 이용되고 있다. 그리고 반도체 칩 상의 범프는 주로 금으로 구현되고 있다. Currently, the connection lead is mainly used in the state in which tin (Sn) is plated on the surface of the copper lead. And the bumps on the semiconductor chip are mainly made of gold.

도 1은 종래의 칩 온 필름 구조를 갖는 반도체 장치에서 미스 얼라인(mis-align)이 나타나는 현상을 설명하기 위한 단면도이다.1 is a cross-sectional view illustrating a phenomenon in which misalignment occurs in a semiconductor device having a conventional chip on film structure.

도 1을 참조하면, 패드(120)를 갖는 반도체 칩(110)이 제공된다. 상기 패드(120)상 범프(130)가 부착된다. 상기 패드(120)는 반도체 기판의 내부회로와 외부의 회로기판을 전기적으로 연결한다. 상기 패드(120)는 알루미늄층 또는 구리층일 수 있다. 상기 범프(130)는 금, 니켈 및 구리로 이루어진 일군에서 선택된 하나일 수 있다. 상기 반도체 칩(110)에 중첩되는 회로기판(150)이 제공된다. 상기 회로기판(150)은 잘 구부러지는 물질로 이루어진 연성회로기판일 수 있다. 상기 회로기판(150)에 배치된 본드핑거(140)가 제공된다. 상기 본드핑거(140)는 상기 범프(130)와 접합할 수 있다.Referring to FIG. 1, a semiconductor chip 110 having a pad 120 is provided. A bump 130 is attached to the pad 120. The pad 120 electrically connects an internal circuit of a semiconductor substrate and an external circuit board. The pad 120 may be an aluminum layer or a copper layer. The bump 130 may be one selected from the group consisting of gold, nickel, and copper. A circuit board 150 overlapping with the semiconductor chip 110 is provided. The circuit board 150 may be a flexible circuit board made of a material that is well bent. Bond fingers 140 disposed on the circuit board 150 are provided. The bond finger 140 may be bonded to the bump 130.

미세 피치화(fine pitch)가 가속화되어 상기 본드 핑거(140)와 상기 범프(130)의 본딩(bonding)시 미스 얼라인(mis-align)이 발생하고 이에 따라 상기 범프(130)의 뒤틀림이 발생한다. Fine pitch is accelerated to cause mis-alignment during bonding of the bond finger 140 and the bump 130, resulting in distortion of the bump 130. do.

LCD 및 PDP의 해상도가 증가함에 따라 구동 IC(Drive IC)도 채널 수가 증가하고 웨이퍼(wafer) 공정의 디자인 룰(design rule) 감소에 따른 넷 다이(Net Die) 증가 등으로 칩 온 필름(chip on film)의 미세 피치화(fine pitch)가 가속화 되고 있다. 이에 따라 범프 사이에서 생성되는 불순물의 상대적인 사이즈(size)가 커져서 칩의 불량이 많아지고 또한 조립 공정상 공차 수준의 한계로 본드 핑거와 범프의 본딩시 미스 얼라인(mis-align)이 발생한다. 이에 따른 접합력 저하로 범프의 뒤틀림 현상이 발생한다.As the resolution of LCDs and PDPs increases, the number of channels on the drive IC also increases and chip on film increases due to the increase in the net die due to the reduction of the design rule of the wafer process. Fine pitch of film is accelerating. As a result, the relative size of impurities generated between the bumps increases, leading to more chip defects, and a misalignment occurs when bonding the bond finger and the bump due to the limitation of the tolerance level in the assembly process. As a result, the warp of the bumps occurs due to the decrease in the bonding force.

한편, 미세 피치화의 문제점을 해결하기 위해서 범프 전극 및 그 제조방법이 일본 공개특허번호 제2004-296498호에 "단자 전극, 반도체 장치, 반도체 모듈, 전자기기, 단자 전극의 제조방법 및 반도체 장치 제조방법(Terminal electrode, semiconductor device, semiconductor module, electronic apparatus, method for making terminal electrode, and method for producing semiconductor device)" 라는 제목으로 다케시(TAKESHI)에 의해 개시된 바 있다.On the other hand, in order to solve the problem of fine pitching, the bump electrode and its manufacturing method are described in Japanese Patent Laid-Open No. 2004-296498. It has been disclosed by TAKESHI under the title "Terminal electrode, semiconductor device, semiconductor module, electronic apparatus, method for making terminal electrode, and method for producing semiconductor device."

다케시(TAKESHI)에 따르면, 패드 전극 상에 형성되는 범프 전극과 상기 범프 전극을 둘러싸게 하고 상기 범프 전극보다도 표면이 높아지도록 형성되는 수지층을 구비한다. 상기 형성된 범프 전극은 칩 온 필름 구조에서 반도체 칩과 머더 기판 접합시 데미지(damage)를 수지층에서 완화시켜 반도체 칩에 이르는 데미지를 경감하고 범프 전극간의 좁은 피치화를 가능하게 한다. 또한 이방성 도전층(ACF)을 이용하여 범프 전극의 접합을 행하는 때에 이방성 도전층(ACF) 입자를 범프 전극 상에 효율적으로 잡을 수 있다. According to Takeshi, a bump electrode formed on a pad electrode and a resin layer are formed so as to surround the bump electrode and to have a surface higher than the bump electrode. The formed bump electrodes can alleviate damage in the resin layer when bonding the semiconductor chip and the mother substrate in the chip-on-film structure to reduce damage to the semiconductor chip and to narrow the pitch between the bump electrodes. Moreover, when bonding bump electrodes using an anisotropic conductive layer (ACF), anisotropic conductive layer (ACF) particle | grains can be efficiently caught on a bump electrode.

본 발명이 이루고자 하는 기술적 과제는 본드 핑거(bond finger)와 범프(bump)의 접합시 미스 얼라인(mis-align)이 발생하는 것을 방지하기 위한 반도체 장치를 제공하는데 있다. SUMMARY OF THE INVENTION The present invention has been made in an effort to provide a semiconductor device for preventing mis-alignment during bonding of a bond finger and a bump.

본 발명이 이루고자 하는 다른 기술적 과제는 본드 핑거(bond finger)가 범프(bump)와 중첩할 때, 조립 정확도를 극대화하기 위해 진동(vibration)을 가하여 자기 정렬(self-align)을 하는 반도체 장치의 제조방법을 제공하는데 있다.Another technical problem to be solved by the present invention is to manufacture a semiconductor device that self-aligns by applying vibration to maximize assembly accuracy when a bond finger overlaps a bump. To provide a method.

본 발명의 일 양태에 따르면, 칩 온 필름 구조를 갖는 반도체 장치를 제공한다. 상기 반도체 장치는 패드(pad)를 갖는 반도체 칩을 구비한다. 상기 패드 상 범프(bump)가 부착된다. 상기 범프 주변의 상기 반도체 칩을 덮는 수지층이 제공된다. 상기 수지층은 상기 범프에 대하여 볼록하게 솟아 있다. 상기 반도체 칩에 중첩되는 회로기판이 제공된다. 상기 회로기판에 배치되고 상기 범프(bump)와 접촉하는 본드 핑거(bond finger)가 제공된다. 상기 본드 핑거는 상기 회로기판에서 상기 범프를 향하여 돌출된 패턴으로 배치된다. According to one aspect of the present invention, a semiconductor device having a chip on film structure is provided. The semiconductor device includes a semiconductor chip having a pad. A bump on the pad is attached. A resin layer is provided that covers the semiconductor chip around the bumps. The resin layer is raised convexly with respect to the bump. A circuit board overlapping with the semiconductor chip is provided. A bond finger is provided disposed on the circuit board and in contact with the bump. The bond fingers are arranged in a pattern protruding toward the bumps from the circuit board.

본 발명의 또 다른 양태에 따르면, 칩 온 필름 구조를 갖는 반도체 장치의 제조방법을 제공한다. 상기 방법은 패드(pad)를 갖는 반도체 칩을 준비한다. 상기 패드에 부착된 범프 및 상기 범프 주변의 상기 반도체 칩을 덮는 수지층을 형성한다. 상기 수지층은 상기 범프에 대하여 볼록하게 솟고, 상기 반도체 칩에 본드 핑거가 부착된 회로기판을 중첩시킨다. 상기 반도체 칩 및 상기 회로기판 중 하나 이상에 진동(vibration)을 가하여 상기 범프와 상기 본드 핑거가 마주보도록 정렬한다. According to still another aspect of the present invention, a method of manufacturing a semiconductor device having a chip on film structure is provided. The method prepares a semiconductor chip having a pad. A resin layer covering the bumps attached to the pad and the semiconductor chip around the bumps is formed. The resin layer rises convexly with respect to the bump, and superimposes a circuit board having a bonded finger on the semiconductor chip. Vibration is applied to at least one of the semiconductor chip and the circuit board so that the bump and the bond finger face each other.

이하, 첨부한 도면들을 참조하여 본 발명의 바람직한 실시 예들을 상세히 설명하기로 한다. 그러나 본 발명은 여기서 설명되어지는 실시 예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 오히려, 여기서 소개되는 실시 예들은 개시된 내 용이 철저하고 완전해질 수 있도록 그리고 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 제공되어지는 것이다. 도면들에 있어서, 층 및 영역들의 두께는 명확성을 기하기 위하여 과장되어진 것이다. 또한, 층이 다른 층 또는 기판 "상"에 있다고 언급되어지는 경우에 그것은 다른 층 또는 기판 상에 직접 형성될 수 있거나 또는 그들 사이에 제3의 층이 개재될 수도 있다. 명세서 전체에 걸쳐서 동일한 참조번호로 표시된 부분들은 동일한 구성요소들을 의미한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings. However, the present invention is not limited to the embodiments described herein and may be embodied in other forms. Rather, the embodiments introduced herein are provided to enable the disclosed contents to be thorough and complete, and to fully convey the spirit of the present invention to those skilled in the art. In the drawings, the thicknesses of layers and regions are exaggerated for clarity. In addition, where a layer is said to be "on" another layer or substrate, it may be formed directly on the other layer or substrate, or a third layer may be interposed therebetween. Portions denoted by like reference numerals denote like elements throughout the specification.

도 2는 본 발명의 일 실시예에 따른 패키지를 구비한 반도체 장치를 나타내기 위한 평면도이다.2 is a plan view illustrating a semiconductor device having a package according to an embodiment of the present invention.

도 2를 참조하면, 상기 패키지를 구비한 반도체 장치(500)는 패드를 갖는 반도체 칩(310)을 포함한다. 상기 반도체 칩(310)은 회로기판(370)에 실장될 수 있다. 상기 반도체 칩(310) 상에 다수의 범프(340)가 제공된다. 상기 회로기판(370)에는 다수의 평행한 리드(220)들이 배치된다. 상기 범프(340)와 직접 접합하는 위치에 배치되고 상기 리드(220)의 일부분인 본드핑거(360)가 제공된다. 상기 반도체 장치(500)는 액정표시소자(LCD)에 적용되는 LDI(LCD Driver IC)패키지이거나 플라즈마 표시 패널(PDP)에 적용되는 PDI(PDP Driver IC)패키지와 같은 표시 소자에 적용되는 DDI(Display Driver IC)패키지를 구비할 수 있다.Referring to FIG. 2, the semiconductor device 500 including the package includes a semiconductor chip 310 having a pad. The semiconductor chip 310 may be mounted on the circuit board 370. A plurality of bumps 340 are provided on the semiconductor chip 310. A plurality of parallel leads 220 are disposed on the circuit board 370. A bond finger 360 is provided that is positioned directly in contact with the bump 340 and is a portion of the lid 220. The semiconductor device 500 may be a display device such as an LCD driver IC (LDI) package applied to a liquid crystal display device (LCD) or a display device such as a PDP (PDP driver IC) package applied to a plasma display panel (PDP). Driver IC) package can be provided.

도 3은 본 발명의 일 실시예에 따른 반도체 장치를 나타내기 위해 도 2의 I-I'에 따라 취해진 단면도이다.3 is a cross-sectional view taken along the line II ′ of FIG. 2 to illustrate a semiconductor device according to example embodiments. FIG.

도 2 및 도 3을 참조하면, 패드(320)를 갖는 반도체 칩(310)이 제공된다. 상기 패드(320) 상에 범프(340)가 부착된다. 상기 패드(320)는 반도체 기판의 내부회 로와 외부의 회로기판을 전기적으로 연결한다. 상기 패드(320)는 알루미늄층 또는 구리층일 수 있다. 상기 범프(340)는 금, 니켈, 및 구리로 이루어진 일군에서 선택된 하나일 수 있다. 2 and 3, a semiconductor chip 310 having a pad 320 is provided. A bump 340 is attached to the pad 320. The pad 320 electrically connects an internal circuit of the semiconductor substrate and an external circuit board. The pad 320 may be an aluminum layer or a copper layer. The bump 340 may be one selected from the group consisting of gold, nickel, and copper.

또한, 상기 범프(340) 주변의 상기 반도체 칩(310)은 수지층(330)으로 덮여진다. 상기 수지층(330)은 상기 범프(340)에 대하여 볼록하게 솟아 있다. 상기 범프(340)의 높이는 상기 수지층(330)의 높이보다 낮은 것이 바람직하다. 이 경우에, 상기 범프(340) 상에 상기 수지층(330)으로 둘러싸여진 범프 홀(350)이 제공된다. 상기 수지층(330)은 감광성 물질막일 수 있다. 상기 감광성 물질막은 폴리이미드(polyimide)막일 수 있다.In addition, the semiconductor chip 310 around the bump 340 is covered with a resin layer 330. The resin layer 330 is convexly raised with respect to the bump 340. The height of the bump 340 is preferably lower than the height of the resin layer 330. In this case, a bump hole 350 surrounded by the resin layer 330 is provided on the bump 340. The resin layer 330 may be a photosensitive material film. The photosensitive material layer may be a polyimide layer.

상기 반도체 장치(500)는 상기 반도체 칩(310)에 중첩되는 회로기판(370)을 포함한다. 상기 회로기판(370)은 잘 구부러지는 물질로 이루어진 연성회로기판일 수 있다. 상기 회로기판(370)에 배치되고, 상기 범프(340)와 접촉하는 본드 핑거(360)가 제공된다. 상기 본드 핑거(360)의 폭은 상기 범프 홀(350)의 폭보다 좁은 것이 바람직하다. The semiconductor device 500 includes a circuit board 370 overlapping the semiconductor chip 310. The circuit board 370 may be a flexible circuit board made of a material that is well bent. A bond finger 360 is disposed on the circuit board 370 and in contact with the bump 340. The width of the bond finger 360 is preferably narrower than the width of the bump hole 350.

상기 리드(220)의 일부분인 상기 본드 핑거(360)는 주로 구리층일 수 있다. 상기 리드(220)의 일부분인 상기 본드 핑거(360)는 주석층으로 도금된 것일 수 있다. 상기 본드 핑거(360)는 상기 범프(340)를 향하여 돌출될 수 있다. 상기 본드 핑거(360)는 상기 범프 홀(350) 안에서 상기 범프(340)와 본딩(bonding)되어 있다. The bond finger 360, which is part of the lead 220, may be mainly a copper layer. The bond finger 360, which is a part of the lead 220, may be plated with a tin layer. The bond finger 360 may protrude toward the bump 340. The bond finger 360 is bonded to the bump 340 in the bump hole 350.

기존의 칩 온 필름 구조는 본드 핑거와 범프의 접합시 미세 피치의 가속화로 인해 미스 얼라인(mis-align)이 발생하였으나 상기 반도체 장치(500)는 이러한 문 제를 해결할 수 있다. 상기 반도체 장치(500)는 상기 본드 핑거(360)와 상기 범프(340)가 접합하는 범위를 분명히 하여 조립 정확도를 높인다. 상기 수지층(330)이 상기 범프(340)를 감싸기 때문에 미세 피치화(fine pitch)로 인해 범프들(340) 사이에 발생하는 불순물로 인한 칩(chip)의 불량률을 줄일 수 있다. In the conventional chip-on-film structure, misalignment occurs due to acceleration of a fine pitch when bonding the bond finger and the bump, but the semiconductor device 500 may solve this problem. The semiconductor device 500 increases the assembly accuracy by clarifying the bonding area between the bond finger 360 and the bump 340. Since the resin layer 330 surrounds the bump 340, a defective rate of a chip due to impurities generated between the bumps 340 due to fine pitch may be reduced.

상기 회로기판(370), 상기 반도체 칩(310) 주변은 봉지층에 의해 둘러싸일 수 있다. 상기 봉지층은 외부의 충격으로부터 상기 반도체 장치(500)를 보호할 수 있다. 상기 봉지층은 에폭시계 수지층일 수 있다.A periphery of the circuit board 370 and the semiconductor chip 310 may be surrounded by an encapsulation layer. The encapsulation layer may protect the semiconductor device 500 from an external impact. The encapsulation layer may be an epoxy resin layer.

도 4 내지 도 6은 본 발명의 일 실시예에 따른 패키지를 구비한 반도체 장치의 제조방법을 설명하기 위해 도 2의 I-I'에 따라 취해진 단면도들이다.4 to 6 are cross-sectional views taken along line II ′ of FIG. 2 to explain a method of manufacturing a semiconductor device having a package according to an embodiment of the present invention.

도 2 및 도 4를 참조하면, 패드(320)를 갖는 상기 반도체 칩(310)을 준비한다. 상기 패드(320)에 부착된 범프(340) 및 상기 범프(340) 주변의 상기 반도체 칩(310)을 덮는 수지층(330)을 형성한다. 상기 수지층(330)은 상기 범프(340)에 대하여 볼록하게 솟은 형상을 갖도록 형성된다.2 and 4, the semiconductor chip 310 having the pad 320 is prepared. The resin layer 330 is formed to cover the bump 340 attached to the pad 320 and the semiconductor chip 310 around the bump 340. The resin layer 330 is formed to have a convexly raised shape with respect to the bump 340.

상기 패드(320)는 반도체 기판의 내부회로와 외부의 회로기판을 전기적으로 연결한다. 상기 패드(320)는 알루미늄층 또는 구리층으로 형성될 수 있다. 상기 범프(340)는 금층으로 패터닝할 수 있다. 뿐만 아니라 니켈층, 구리층으로 패터닝할 수도 있다. The pad 320 electrically connects an internal circuit of a semiconductor substrate and an external circuit board. The pad 320 may be formed of an aluminum layer or a copper layer. The bump 340 may be patterned into a gold layer. In addition, it can also pattern into a nickel layer and a copper layer.

상기 패드(320) 상에 상기 범프(340)를 형성한 후 상기 범프(340) 주변의 상기 반도체 칩(310)을 덮는 수지층(330)을 형성할 수 있다. 이 때 상기 수지층(330)의 높이가 상기 범프(340)의 높이보다 높게 형성하는 것이 바람직하다. 또 한 상기 수지층(330)이 상기 범프(340)의 상부면을 덮지 않도록 하는 것이 바람직하다. 이 경우에, 상기 범프(340) 상에 상기 수지층(330)으로 둘러싸여진 범프 홀(350)이 제공될 수 있다. 상기 수지층(330)은 감광성 절연막으로 형성될 수 있다. 상기 감광성 절연막은 폴리이미드(polyimide)막으로 형성될 수 있다. 상기 수지층(330)은 리쏘그라피(lithography) 공정을 이용하여 형성할 수 있다.After forming the bump 340 on the pad 320, the resin layer 330 covering the semiconductor chip 310 around the bump 340 may be formed. At this time, the height of the resin layer 330 is preferably formed higher than the height of the bump 340. In addition, it is preferable that the resin layer 330 does not cover the upper surface of the bump 340. In this case, a bump hole 350 surrounded by the resin layer 330 may be provided on the bump 340. The resin layer 330 may be formed of a photosensitive insulating layer. The photosensitive insulating layer may be formed of a polyimide layer. The resin layer 330 may be formed using a lithography process.

이와 달리 상기 범프(340)를 형성하기 전에 상기 수지층(330)을 먼저 형성할 수 있다. 상기 반도체 칩(310) 상에 스핀 코트(spin court), 커튼 코트(curtain court), 스크린 인쇄 및 잉크젯(ink jet)법으로 이루어진 일군에서 선택된 어느 하나에 의해 상기 수지층(330)을 증착할 수 있다. 상기 수지층(330)은 감광성 절연막으로 형성될 수 있다. 상기 감광성 절연막은 폴리이미드(Polyimide)막으로 형성될 수 있다. 상기 수지층(330)을 관통하는 홀(hole)을 형성할 수 있다. 상기 홀(hole)은 노광, 현상 공정을 이용해 형성될 수 있다. 상기 홀(hole) 내에 범프(340)를 형성한다. 상기 범프(340)의 높이는 상기 수지층(330)의 높이보다 낮게 하는 것이 바람직하다. 상기 범프(340)의 높이 조절을 위해 식각 공정이 포함될 수 있다. 이 경우에, 상기 범프(340) 상에 상기 수지층(330)으로 둘러싸여진 범프 홀(350)이 제공될 수 있다.Unlike this, before forming the bump 340, the resin layer 330 may be formed first. The resin layer 330 may be deposited on the semiconductor chip 310 by any one selected from the group consisting of a spin court, a curtain court, a screen printing, and an ink jet method. have. The resin layer 330 may be formed of a photosensitive insulating layer. The photosensitive insulating layer may be formed of a polyimide layer. A hole penetrating the resin layer 330 may be formed. The hole may be formed using an exposure and development process. A bump 340 is formed in the hole. The height of the bump 340 is preferably lower than the height of the resin layer 330. An etching process may be included to adjust the height of the bump 340. In this case, a bump hole 350 surrounded by the resin layer 330 may be provided on the bump 340.

상기 수지층(330)으로 둘러싸인 상기 범프(340)를 갖는 상기 반도체 장치(500)는 추후 본드 핑거와 범프의 접합시 미스 얼라인(mis-align)이 발생하고 범프의 뒤틀림이 발생하는 것을 방지한다.The semiconductor device 500 having the bumps 340 surrounded by the resin layer 330 prevents misalignment and distortion of the bumps when bonding the bond fingers and the bumps later. .

도 2 및 도 5를 참조하면, 상기 본드 핑거(360)가 부착된 상기 회로기 판(370)을 준비한다. 상기 회로기판은 내부에 회로패턴을 포함할 수 있다. 상기 반도체 칩(310)에 상기 본드 핑거(360)가 부착된 상기 회로기판(370)을 중첩시킨다. 상기 반도체 칩(310) 및 상기 회로기판(370) 중 하나 이상에 진동(vibration)을 가하여 상기 범프(340)와 상기 본드 핑거(360)가 마주보도록 자기 정렬시키는 상기 반도체 장치(500)의 제조방법을 제공한다.2 and 5, the circuit board 370 to which the bond finger 360 is attached is prepared. The circuit board may include a circuit pattern therein. The circuit board 370 on which the bond finger 360 is attached is overlapped with the semiconductor chip 310. Method of manufacturing the semiconductor device 500 by applying a vibration to at least one of the semiconductor chip 310 and the circuit board 370 to self-align the bump 340 and the bond finger 360 to face. To provide.

상기 본드 핑거(360)의 폭은 상기 범프 홀(350) 안으로 쉽게 삽입될 수 있게 상기 범프 홀(350)의 폭보다 좁은 것이 바람직하다. 상기 진동은 얼라인(align) 장비를 이용해 기계적으로 발생시킬 수 있다. 상기 반도체 장치(500)는 칩 온 필름 구조의 실장방법으로 형성될 수 있다. 뿐만 아니라 테이프 캐리어 패키지 구조와 같은 TAB(tape automated bonding)의 실장방법으로도 형성될 수 있다. 자기 정렬을 하면서 상기 본드 핑거(360)가 상기 범프 홀(350) 안으로 삽입된 후 상기 범프(340)와 본딩(bonding)할 수 있다. 상기 본딩은 압착, 열압착, 초음파법 및 열압착과 초음파법을 조합한 방법으로 이루어진 일군에서 선택된 하나에 의해 형성될 수 있다.The width of the bond finger 360 is preferably narrower than the width of the bump hole 350 so that it can be easily inserted into the bump hole 350. The vibration can be generated mechanically using alignment equipment. The semiconductor device 500 may be formed by a method of mounting a chip on film structure. In addition, it may be formed by a method of mounting a tape automated bonding (TAB) such as a tape carrier package structure. While performing self alignment, the bond finger 360 may be inserted into the bump hole 350 and then bonded to the bump 340. The bonding may be formed by one selected from the group consisting of compression, thermocompression, ultrasound, and a combination of thermocompression and ultrasound.

상기 진동을 가해줌으로써 자기정렬(self-align)을 할 수 있다. 이 때 상기 범프 홀(350) 안에서 상기 본드핑거(360)가 상기 범프(340)와 높은 신뢰성을 가지고 접합하는 것을 기대할 수 있다. By applying the vibration can be self-aligned (self-align). At this time, it can be expected that the bond finger 360 joins the bump 340 with high reliability in the bump hole 350.

기존의 칩 온 필름구조 패키지 조립시 본드 핑거와 범프간 본딩은 최근의 미세 피치의 가속화로 인해 미스 얼라인(mis-align) 발생할 수 있었다. 하지만, 상기 반도체 장치(500)는 상기 본드 핑거(360)와 상기 범프(340)간 본딩시에 진 동(vibration)을 가하여 자기정렬(self-align)을 한다. 따라서, 상기 본드 핑거(360)와 상기 범프(340)의 조립 정확도를 높일 수 있다.Bonding between bond fingers and bumps can be mis-aligned due to the recent acceleration of fine pitch when assembling a conventional chip-on-film structure package. However, the semiconductor device 500 performs self-alignment by applying vibration during bonding between the bond finger 360 and the bump 340. Therefore, the assembly accuracy of the bond finger 360 and the bump 340 may be increased.

도 6은 상기 본드핑거(360) 및 상기 범프(340)를 접합시키고, 상기 회로기판(370)과 상기 반도체 칩(310) 사이를 채우는 봉지층(400)을 형성하는 상기 반도체 장치(500)의 제조방법을 제공한다.FIG. 6 illustrates the semiconductor device 500 bonding the bond finger 360 and the bump 340 to form an encapsulation layer 400 filling the circuit board 370 and the semiconductor chip 310. It provides a manufacturing method.

도 2 및 도 6을 참조하면, 상기 봉지층(400)은 상기 범프(340), 상기 본드핑거(360) 및 상기 수지층(330)으로 둘러싸인 범프 홀(350) 내부를 채울 수 있다. 상기 봉지층(400)은 에폭시계 수지층으로 형성될 수 있다.2 and 6, the encapsulation layer 400 may fill an interior of the bump hole 350 surrounded by the bump 340, the bond finger 360, and the resin layer 330. The encapsulation layer 400 may be formed of an epoxy resin layer.

상기 봉지층(400)으로 인해 열적 응력을 흡수하여 접속신뢰성을 향상시킬 수 있다. Due to the encapsulation layer 400, thermal stress may be absorbed to improve connection reliability.

본 발명은 상술한 실시 예들에 한정되지 않고 본 발명의 사상 내에서 여러 가지의 다른 형태로 변형될 수 있다. The present invention is not limited to the above-described embodiments and can be modified in various other forms within the spirit of the present invention.

도면과 명세서에서 본 발명의 실시예들을 기술하였고, 비록 특정한 용어가 사용되었지만, 이는 포괄적으로 설명하기 위한 의미로 사용된 것이고, 이하의 청구항에서 설명되는 본 발명의 권리범위를 해석함에 있어서 제한하는 목적으로 사용되는 것은 아니다.Although embodiments of the present invention have been described in the drawings and the specification, although specific terms have been used, they have been used in the sense of a comprehensive description and are intended to limit the interpretation of the scope of the invention as set forth in the claims below. It is not intended to be used as.

상술한 바와 같이 본 발명에 따르면, 범프 주변의 반도체 칩을 덮으며 상기 범프에 대하여 볼록하게 솟은 수지층을 구비한다. 범프 홀(hole)안에서 본드 핑거 가 상기 범프와 본딩(bonding)한 패턴을 갖는다. As described above, according to the present invention, a semiconductor layer surrounding the bumps is provided, and the resin layer is convexly raised with respect to the bumps. A bond finger has a pattern bonded to the bump in the bump hole.

따라서, 상기 본드 핑거와 상기 범프가 접합하는 면적이 극대화되어 미스 얼라인(mis-align)이 발생하는 것을 방지할 수 있다. 상기 본드 핑거와 상기 범프가 접합한 이후 써멀 스트레스(thermal stress)에 의한 상기 범프의 뒤틀림을 방지할 수 있다. 미세 피치(fine pitch)의 가속화로 인해 상기 범프 사이의 폭이 좁아짐에 따라 범프간 불순물이 개입되어 칩의 불량이 발생할 수 있다. 그러나 본 발명은 상기 수지층이 범프의 보호막 역할을 함으로써 이러한 문제를 해결할 수 있다.Therefore, the area where the bond finger and the bump are joined may be maximized to prevent mis-alignment. After the bond finger and the bump are bonded, the bump may be prevented from being warped due to thermal stress. As the width between the bumps is narrowed due to the acceleration of the fine pitch, impurities between the bumps may intervene and chip defects may occur. However, the present invention can solve this problem by the resin layer serves as a protective film of the bump.

또한, 상기 본드 핑거와 상기 범프가 접합하는 동안 진동을 가하여 자기 정렬(self-align)을 할 수 있으므로 조립 정확도를 극대화 할 수 있다. In addition, since the bond finger and the bump may be subjected to vibration during self-alignment (bonding) it is possible to maximize the assembly accuracy.

Claims (5)

패드(pad)를 갖는 반도체 칩;A semiconductor chip having a pad; 상기 패드(pad)에 부착된 범프(bump);A bump attached to the pad; 상기 범프(bump) 주변의 상기 반도체 칩을 덮으며 상기 범프(bump)에 대하여 볼록하게 솟은 수지층;A resin layer covering the semiconductor chip around the bumps and raised convexly with respect to the bumps; 상기 반도체 칩에 중첩되는 회로기판; 및A circuit board overlapping the semiconductor chip; And 상기 회로기판에 배치되고 상기 범프(bump)와 접촉되는 본드 핑거(bond finger)를 포함하되, 상기 본드 핑거(bond finger)는 상기 회로기판에서 상기 범프(bump)를 향하여 돌출된 반도체 장치.And a bond finger disposed on the circuit board and in contact with the bump, wherein the bond finger protrudes from the circuit board toward the bump. 제 1항에 있어서, The method of claim 1, 상기 회로기판은 잘 구부러지는 물질로 이루어진 연성회로기판인 것을 특징으로 하는 반도체 장치.The circuit board is a semiconductor device, characterized in that the flexible circuit board made of a material that is well bent. 제 1항에 있어서,      The method of claim 1, 상기 수지층은 감광성 물질막인 것을 특징으로 하는 반도체 장치.      And the resin layer is a photosensitive material film. 패드(pad)를 갖는 반도체 칩을 준비하고,       Preparing a semiconductor chip having a pad, 상기 패드(pad)에 부착된 범프(bump) 및 상기 범프(bump) 주변의 상기 반도체 칩을 덮는 수지층을 형성하되, 상기 수지층은 상기 범프(bump)에 대하여 볼록하게 솟고,       Forming a resin layer covering the bumps attached to the pads and the semiconductor chip around the bumps, wherein the resin layers rise convexly with respect to the bumps, 상기 반도체 칩에 본드 핑거(bond finger)가 부착된 회로기판을 중첩시키고,       Overlapping a circuit board having a bond finger attached to the semiconductor chip, 상기 반도체 칩 및 상기 회로기판 중 하나 이상에 진동을 가하여 상기 범프(bump)와 상기 본드 핑거(bond finger)가 마주보도록 정렬하는 것을 포함하는 반도체 장치의 제조방법.       And applying the vibration to at least one of the semiconductor chip and the circuit board so that the bump and the bond finger face each other. 제 4항에 있어서,The method of claim 4, wherein 상기 본드 핑거(bond finger)및 상기 범프(bump)를 접합시키고,Bonding the bond finger and the bump, 상기 회로기판과 상기 반도체 칩 사이를 채우는 봉지층을 형성하는 것을 더 포함하는 반도체 장치의 제조방법.And forming an encapsulation layer that fills between the circuit board and the semiconductor chip.
KR1020060111622A 2006-11-13 2006-11-13 Semiconductor device having chip on film structure and method of fabricating the same KR20080043068A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060111622A KR20080043068A (en) 2006-11-13 2006-11-13 Semiconductor device having chip on film structure and method of fabricating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060111622A KR20080043068A (en) 2006-11-13 2006-11-13 Semiconductor device having chip on film structure and method of fabricating the same

Publications (1)

Publication Number Publication Date
KR20080043068A true KR20080043068A (en) 2008-05-16

Family

ID=39661597

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060111622A KR20080043068A (en) 2006-11-13 2006-11-13 Semiconductor device having chip on film structure and method of fabricating the same

Country Status (1)

Country Link
KR (1) KR20080043068A (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015140392A1 (en) * 2014-03-21 2015-09-24 Nokia Technologies Oy Flexible electronics apparatus and associated methods
US10321563B2 (en) 2014-08-29 2019-06-11 Nokia Technologies Oy Apparatus and associated methods for deformable electronics
US10393599B2 (en) 2014-10-16 2019-08-27 Nokia Technologies Oy Deformable apparatus and method
US10435289B2 (en) 2014-10-16 2019-10-08 Nokia Technoloiges Oy Deformable apparatus and method
US11985873B2 (en) 2020-12-11 2024-05-14 Samsung Display Co., Ltd. Display device

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015140392A1 (en) * 2014-03-21 2015-09-24 Nokia Technologies Oy Flexible electronics apparatus and associated methods
US10470304B2 (en) 2014-03-21 2019-11-05 Nokia Technologies Oy Flexible electronics apparatus and associated methods
US10321563B2 (en) 2014-08-29 2019-06-11 Nokia Technologies Oy Apparatus and associated methods for deformable electronics
US10393599B2 (en) 2014-10-16 2019-08-27 Nokia Technologies Oy Deformable apparatus and method
US10435289B2 (en) 2014-10-16 2019-10-08 Nokia Technoloiges Oy Deformable apparatus and method
US11985873B2 (en) 2020-12-11 2024-05-14 Samsung Display Co., Ltd. Display device

Similar Documents

Publication Publication Date Title
US9613922B2 (en) Semiconductor device and manufacturing method thereof
JP3484554B2 (en) Semiconductor device
KR100546346B1 (en) Method for forming redistribution bump, semiconductor chip and mount structure fabricated using same
KR100324708B1 (en) A semiconductor device
US20110115085A1 (en) Semiconductor device and method of fabricating the same
KR100541649B1 (en) Tape circuit substrate and semiconductor chip package using thereof
JPH09213749A (en) Semiconductor device and its manufacture
KR20080043068A (en) Semiconductor device having chip on film structure and method of fabricating the same
US20090065934A1 (en) Wiring substrate, tape package having the same, display device having the tape package, method of manufacturing the wiring substrate, method of manufacturing a tape package having the same and method of manufacturing a display device having the tape package
US20070235871A1 (en) High frequency IC package and method for fabricating the same
US7508073B2 (en) Wiring board, semiconductor device using the same, and method for manufacturing wiring board
JP2907188B2 (en) Semiconductor device, method of mounting semiconductor device, and method of manufacturing semiconductor device
JP2000323624A (en) Semiconductor device and manufacture thereof
KR100363933B1 (en) Semiconductor device and a process of fabricating the same
US20040178501A1 (en) Tape circuit substrate having wavy beam leads and semiconductor chip package using the same
KR20020065705A (en) Tape circuit substrate and manufacturing method thereof and semiconductor chip package using thereof
JP2004128290A (en) Semiconductor device
US6266249B1 (en) Semiconductor flip chip ball grid array package
EP1848029A1 (en) Carrying structure of electronic components
JP2000150584A (en) Semiconductor device mounting device
JPH09293750A (en) Tape carrier package and liquid crystal displayer with the same
US20230335507A1 (en) Chip packaging structure and method for manufacturing same
US11830803B2 (en) Chip-on-film package having redistribution pattern between semiconductor chip and connection terminal
US20240162185A1 (en) Electronic device
JP5171720B2 (en) Semiconductor device

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination