KR20080036345A - 솔더 볼을 갖는 반도체 패키지 - Google Patents

솔더 볼을 갖는 반도체 패키지 Download PDF

Info

Publication number
KR20080036345A
KR20080036345A KR1020060102835A KR20060102835A KR20080036345A KR 20080036345 A KR20080036345 A KR 20080036345A KR 1020060102835 A KR1020060102835 A KR 1020060102835A KR 20060102835 A KR20060102835 A KR 20060102835A KR 20080036345 A KR20080036345 A KR 20080036345A
Authority
KR
South Korea
Prior art keywords
solder balls
semiconductor package
solder
thermal expansion
solder ball
Prior art date
Application number
KR1020060102835A
Other languages
English (en)
Inventor
박신영
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020060102835A priority Critical patent/KR20080036345A/ko
Publication of KR20080036345A publication Critical patent/KR20080036345A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

본 발명은 제조공정과 외부의 환경요소에 유연하게 대응하는 솔더 볼을 갖는 반도체 패키지를 개시하며, 이는 솔더 볼을 갖는 반도체 패키지에 있어서, 상기 반도체 패키지의 일면에 최소한 둘 이상의 서로 다른 재질의 솔더 볼들이 배치되며, 상기 솔더 볼들은 중심으로부터 가장자리 사이에 위치에 따라 상이한 재질의 솔더 볼들이 배치되고, 상기 솔더 볼들은, 열팽창계수를 달리하는 재질들로 구분됨을 특징으로 한다.

Description

솔더 볼을 갖는 반도체 패키지{Semiconductor Package Having a Solder Ball}
도 1은 본 발명에 따른 반도체 패키지의 제 1 실시예를 도시하는 단면도.
도 2는 제 1 실시예의 솔더 볼이 부착된 면의 평면도.
도 3은 제 1 실시예의 열팽창에 대응한 작용을 설명하기 위한 단면도.
도 4는 제 2 실시예로써 솔더 볼이 구성된 예를 나타낸 평면도.
본 발명은 반도체 패키지에 관한 것으로서, 보다 구체적으로는 솔더 볼을 갖는 반도체 패키지(Semiconductor Package Appling Multiple Solder Ball)에 관한 것이다.
일반적인 BGA(Ball Grid Array: 이하 "BGA"라 함) 패키지의 제조공정은 인쇄회로 기판(Printed Circuit Board, PCB)에 반도체 칩을 부착하는 단계와, 상기 기판에 형성된 배선과 반도체 칩의 입/출력 패드를 와이어로 본딩(Bonding)하는 단계 와, 반도체 칩 등을 봉지재를 이용하여 몰딩(Molding)하는 단계와, BGA 패키지를 모듈기판 등에 실장하기 위한 솔더 볼을 패키지 저면에 부착하는 단계와, 부착된 솔더 볼을 퍼니스(Furnace)에서 리플로우(Reflow)하는 단계 등으로 구성된다.
여기에서 솔더 볼은 집적회로와 모듈기판 사이에서 전기적인 통로를 제공한다.
그러나 BGA 패키지를 모듈 기판에 실장하면, 상기한 솔더 볼은 리플로우(Reflow) 공정에서 BGA 패키지의 기판과 모듈기판의 열에 의한 팽창 및 수축으로 스트레스를 받는다.
반도체 칩과 모듈기판은 서로 열팽창계수가 다르기 때문에 열팽창 또는 수축 정도가 다르며, 그로 인하여 솔더 볼은 스트레스로 인한 균열(Crack) 등이 생기는 심각한 문제가 발생한다.
또한 스트레스는 동일 패키지의 솔더 볼에서도 패키지 중심과 가장자리 등의 위치에 따라 그 정도가 다른 특성을 보인다. 보통 중심부보다 패키지의 가장자리에 위치한 솔더 볼일수록 스트레스를 많이 받게 된다.
따라서 상기의 문제점을 해결하기 위한 본 발명의 목적은 반도체 패키지의 솔더볼이 제조공정과 외부의 환경요소에 유연하게 대응될 수 있도록 함에 있다.
상기와 같은 목적을 달성하기 위한 본 발명의 솔더 볼을 갖는 반도체 패키지는 상기 반도체 패키지의 일면에 최소한 둘 이상의 서로 다른 재질의 솔더 볼들이 배치되며, 상기 솔더 볼들은 중심으로부터 가장자리 사이에 위치에 따라 상이한 재질의 솔더 볼들이 배치됨을 특징으로 한다.
여기에서 상기 솔더 볼들은, 열팽창계수를 달리하는 재질들로 구분된다.
또한, 상기 열팽창계수가 낮은 상기 솔더 볼은 중심쪽에 배치되고, 상기 열팽창계수가 높은 상기 솔더 볼은 가장자리 쪽에 배치됨을 특징으로 한다.
솔더 볼을 갖는 반도체 패키지에 있어서, 상기 반도체 패키지의 일면의 중심부에 배치된 제 1 솔더 볼들; 상기 제 1 솔더 볼들을 에워싸는 형태로 배치된 제 2 솔더 볼들; 상기 제 2 솔더 볼들의 변부에 상기 반도체 패키지의 모서리 부분에 대응되게 배치된 제 3 솔더 볼들;을 구비하며, 상기 제 1 내지 제 3 솔더 볼들은 서로 다른 재질을 가짐을 특징으로 한다.
여기에서 상기 제 1 솔더 볼들은, 장방형 매트릭스 구조, 정방형 매트릭스 구조, 십자 구조, 원형 구조 중의 하나로 배치될 수 있다.
또한, 상기 제 1 내지 제 3 솔더 볼들은, 열팽창계수를 달리함을 특징으로 한다.
그리고 상기 제 1 솔더 볼들의 열팽창계수가 가장 작고 상기 제 3 솔더 볼들의 열팽창계수가 가장 크게 구성됨이 바람직하다.
이하, 본 발명에 따른 솔더 볼을 갖는 반도체 패키지의 바람직한 실시예에 대하여 첨부 도면을 참조하여 상세히 설명하도록 한다.
도 1을 살펴보면, 인쇄회로 기판(100)의 상면에는 접착물질에 의해 반도체 칩(200)이 부착되며, 반도체 칩(200)의 전기적인 입출력을 위하여 칩 패드(미도시)와 인쇄회로 기판(100)에 형성되는 금속패드(미도시)는 전도성 와이어(204)에 의해 연결된다.
또한, 인쇄회로 기판(100)의 상부에 부착된 반도체 칩(200)은 봉지재(208)에 의해 몰딩된다.
그리고, 인쇄회로 기판(100)의 저면에는 솔더 볼이 기판(100)의 볼랜드(미도시)에 부착된다.
이때, 볼랜드에는 플럭스(미도시) 등의 물질이 도포되고, 퍼니스(Furnace)에서 솔더 볼이 융착되어 형성될 수 있다.
도 2를 참조하면, 인쇄회로 기판(100)에 솔더 볼(103, 104)이 일정한 간격을 두고 규칙적으로 볼랜드 상에 배열된 것을 살펴볼 수 있다.
여기에서, 인쇄회로 기판(100)의 중앙부분에 배열되는 솔더 볼(102)과 가장자리에 배열되는 솔더 볼(104)은 각각 열팽창 계수가 다른 물질로 구성됨이 바람직하다.
중앙부분에 배열되는 솔더 볼(102)은 가장자리에 배열되는 솔더 볼(104)보다
상대적으로 팽창이나 수축에 따른 스트레스가 작다. 그러므로 열팽창계수가 작은 솔더 볼(102)은 패키지의 중앙에 배치되고 열 팽창계수가 큰 솔더 볼(104)은 가장자리에 배치된다.
여기에서 배열되는 솔더 볼(102, 104)은 서로 다른 종류의 금속이나 합금 등 이 사용됨을 특징으로 한다.
상술한 바와 같이 구성된 반도체 패키지는 모듈기판에 실장된 상태에서 리플로우 등과 같은 열 공정을 수행하고, 이 과정에서 반도체 패키지는 솔더 볼은 열에 의한 팽창과 수축으로 인한 스트레스를 받는다.
그러나 인쇄회로 기판(100)의 중앙에는 열팽창계수가 작은 금속이나 합금(102)이 배열되고 기판의 가장자리에는 열팽창계수가 큰 물질의 솔더 볼(104)이 배열되어, 외부환경이나 제조공정에 의한 팽창이나 수축에도 스트레스가 완화됨으로써, 유연한 상태를 유지할 수 있다.
한편, 반도체 패키지에 실장되는 솔더 볼은 2종 이상의 물질이 사용될 수 있다.
또한, 배열되는 솔더 볼은 장방형 매트릭스 구조, 정방형 매트릭스 구조, 십자구조, 원형구조 등의 조합이 가능하며, 패키지의 종류와 크기, 목적 등에 따라 다양한 종류의 솔더 볼이 적용될 수 있다.
도 3은 열에 의해 팽창되는 본 발명의 제 1 실시예에 따른 반도체 패키지를 도시한다.
도 3을 참조하면, 도 1과 같이 인쇄회로 기판(100) 상에 반도체 칩(200)이 탑재되어 몰딩된 반도체 패키지는 모듈기판(300)상에 실장된다. 반도체 패키지는 솔더볼(102, 104)로써, 모듈기판(300)과 접합된다.
여기에서 모듈기판(300)는 절연된 한쪽면에 구리 등의 박판을 부착시킨 후, 회로의 배선패턴에 따라 식각하여 필요한 부분을 구성하고 패키지된 부품을 탑재시 키기 위한 구멍을 뚫어 제조된 것이 실시예로 이용될 수 있다.
인쇄회로 기판(100)과 모듈기판(300) 사이에 부착된 솔더 볼은 반도체 패키지와 모듈기판(300)의 열에 의한 팽창이나 수축에 따른 스트레스를 받는다. 가장자리에 부착된 솔더 볼이 중앙에 배치된 솔더 볼보다 큰 스트레스를 받음을 알 수 있다.
따라서, 열팽창계수가 작은 솔더 볼은 중앙에 배치하고 가장자리로 갈수록 열팽창계수가 큰 물질을 배치하여 물리적인 변형에 대응하도록 하는 것이 바람직하다.
또한, 반도체 패키지와 모듈기판 간의 열팽창계수 차에 의한 스트레스는 솔더 볼에 의하여 완충되는 특성을 갖는다.
도 4는 본 발명의 제 2 실시예에 따른 인쇄회로 기판의 하단을 도시하는 평면도이다.
여기에서는, 3 종류의 다종 솔더 볼이 적용된 예를 나타내며, 인쇄회로기판(400)의 중심부에 정방 또는 장방형 매트릭스 구조로 솔더볼(402)이 배치되고, 솔더 볼(402)을 에워싸는 형태로 솔더 볼(404)이 배치되며, 그 변부의 반도체 패키지의 모서리 부분에 대응되게 복수의 솔더 볼(406)이 각각 배치된다.
또한, 인쇄회로기판(400)에 배치되는 솔더 볼은 설계시 필요에 따라 다양한 배열 방법을 적용할 수 있다.
여기에서 솔더 볼(402)보다 솔더 볼(404)의 열팽창계수가 크고 솔더 볼(404)보다 솔더 볼(404)보다 솔더 볼(406)의 열팽창계수가 크다.
특히, 인쇄회로기판(400)의 모서리 부분에는 열팽창계수가 큰 솔더 볼(406)을 중심부분의 팽창으로 영향을 최소화할 수 있도록 부분적으로 배열됨을 특징으로 한다.
따라서, 본 발명의 다종 솔더 볼이 반도체 패키지에 적용됨으로써, 솔더 볼에 의하여 완충될 수 있고, 그에 따라 외부환경과 열에 의한 팽창으로부터 받는 반도체 패키지의 스트레스가 신뢰성이 확보되는 효과가 있다.
본 발명은 특정 실시예에 관련하여 도시하고 설명하였지만, 본 발명이 그에 한정되는 것은 아니며, 이하의 특허청구범위에서 제시하는 본 발명의 사상과 범위 안에서 본 발명은 다양하게 개조 및 변형될 수 있다는 것을 당업자는 용이하게 알 수 있다.

Claims (7)

  1. 솔더 볼을 갖는 반도체 패키지에 있어서,
    상기 반도체 패키지의 일면에 최소한 둘 이상의 서로 다른 재질의 솔더 볼들이 배치되며,
    상기 솔더 볼들은 중심으로부터 가장자리 사이에 위치에 따라 상이한 재질의 솔더 볼들이 배치됨을 특징으로 하는 솔더 볼을 갖는 반도체 패키지.
  2. 제 1항에 있어서,
    상기 솔더 볼들은, 열팽창계수를 달리하는 재질들로 구분됨을 특징으로 하는
    솔더 볼을 갖는 반도체 패키지.
  3. 제 2항에 있어서,
    상기 열팽창계수가 낮은 상기 솔더 볼은 중심 쪽에 배치되고, 상기 열팽창계수가 높은 상기 솔더 볼은 가장자리 쪽에 배치됨을 특징으로 하는 솔더 볼을 갖는 반도체 패키지.
  4. 솔더 볼을 갖는 반도체 패키지에 있어서,
    상기 반도체 패키지의 일면의 중심부에 배치된 제 1 솔더 볼들;
    상기 제 1 솔더 볼들을 에워싸는 형태로 배치된 제 2 솔더 볼들;
    상기 제 2 솔더 볼들의 변부에 상기 반도체 패키지의 모서리 부분에 대응되게 배치된 제 3 솔더 볼들;을 구비하며,
    상기 제 1 내지 제 3 솔더 볼들은 서로 다른 재질을 가짐을 특징으로 하는 솔더 볼을 갖는 반도체 패키지.
  5. 제 4항에 있어서,
    상기 제 1 솔더 볼들은, 장방형 매트릭스 구조, 정방형 매트릭스 구조, 십자 구조, 원형 구조 중의 하나로 배치되는 것을 특징으로 하는 솔더 볼을 갖는 반도체 패키지.
  6. 제 4항에 있어서,
    상기 제 1 내지 제 3 솔더 볼들은, 열팽창계수를 달리함을 특징으로 하는 솔더 볼을 갖는 반도체 패키지.
  7. 제 4항에 있어서,
    상기 제 1 솔더 볼들의 열팽창계수가 가장 작고 상기 제 3 솔더 볼들의 열팽창계수가 가장 크게 구성됨을 특징으로 하는 솔더 볼을 갖는 반도체 패키지.
KR1020060102835A 2006-10-23 2006-10-23 솔더 볼을 갖는 반도체 패키지 KR20080036345A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060102835A KR20080036345A (ko) 2006-10-23 2006-10-23 솔더 볼을 갖는 반도체 패키지

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060102835A KR20080036345A (ko) 2006-10-23 2006-10-23 솔더 볼을 갖는 반도체 패키지

Publications (1)

Publication Number Publication Date
KR20080036345A true KR20080036345A (ko) 2008-04-28

Family

ID=39574778

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060102835A KR20080036345A (ko) 2006-10-23 2006-10-23 솔더 볼을 갖는 반도체 패키지

Country Status (1)

Country Link
KR (1) KR20080036345A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10083939B2 (en) 2016-05-17 2018-09-25 Samsung Electronics Co., Ltd. Semiconductor package

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10083939B2 (en) 2016-05-17 2018-09-25 Samsung Electronics Co., Ltd. Semiconductor package
US10373935B2 (en) 2016-05-17 2019-08-06 Samsung Electronics Co., Ltd. Semiconductor package
US10658341B2 (en) 2016-05-17 2020-05-19 Samsung Electronics Co., Ltd. Semiconductor package
US10867970B2 (en) 2016-05-17 2020-12-15 Samsung Electronics Co., Ltd. Semiconductor package
US10991677B2 (en) 2016-05-17 2021-04-27 Samsung Electronics Co., Ltd. Semiconductor package
US11610865B2 (en) 2016-05-17 2023-03-21 Samsung Electronics Co., Ltd. Semiconductor package

Similar Documents

Publication Publication Date Title
US10204848B2 (en) Semiconductor chip package having heat dissipating structure
CN107978569B (zh) 芯片封装结构及其制造方法
KR20060128751A (ko) 반도체 디바이스 및 반도체 디바이스를 제조하는 방법
KR19990062689A (ko) 반도체장치
KR100719384B1 (ko) 얇은 프로파일의 상호연결 구조 및 연결 방법
JP2006210852A (ja) 表面実装型回路部品を実装する回路基板及びその製造方法
US20120306064A1 (en) Chip package
CN105321908A (zh) 半导体器件及半导体器件的制造方法
JP2006253519A (ja) 半導体装置
KR100475337B1 (ko) 고전력칩스케일패키지및그제조방법
KR20080036345A (ko) 솔더 볼을 갖는 반도체 패키지
KR20090089175A (ko) 반도체 패키지용 기판
KR100233861B1 (ko) Bga 반도체 패키지
KR20020057351A (ko) 볼 그리드 어레이 패키지와 그 실장 구조
KR20130033150A (ko) 기판 스트립
KR102156148B1 (ko) 대면적 반도체 다이들을 위한 낮은 열응력 패키지
KR20130015685A (ko) 반도체 패키지 및 이의 제조 방법
KR100924543B1 (ko) 반도체 패키지의 제조 방법
US11139228B2 (en) Semiconductor device
KR100459820B1 (ko) 칩스케일패키지및그제조방법
KR100639210B1 (ko) 볼 그리드 어레이 패키지
KR100772107B1 (ko) 볼 그리드 어레이 패키지
KR100525452B1 (ko) 반도체 패키지와 상기 반도체 패키지가 장착되는인쇄회로기판
CN118053816A (zh) 用于半导体封装的加强件
JP2021089968A (ja) 電子制御装置

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid