KR20080035045A - 표시 기판의 제조 방법 - Google Patents
표시 기판의 제조 방법 Download PDFInfo
- Publication number
- KR20080035045A KR20080035045A KR1020060101129A KR20060101129A KR20080035045A KR 20080035045 A KR20080035045 A KR 20080035045A KR 1020060101129 A KR1020060101129 A KR 1020060101129A KR 20060101129 A KR20060101129 A KR 20060101129A KR 20080035045 A KR20080035045 A KR 20080035045A
- Authority
- KR
- South Korea
- Prior art keywords
- pattern
- metal
- layer
- photoresist pattern
- metal pattern
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 53
- 239000000758 substrate Substances 0.000 title claims abstract description 31
- 238000004519 manufacturing process Methods 0.000 title description 14
- 229910052751 metal Inorganic materials 0.000 claims abstract description 74
- 239000002184 metal Substances 0.000 claims abstract description 74
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 63
- 238000002161 passivation Methods 0.000 claims abstract description 8
- 238000005530 etching Methods 0.000 claims description 39
- 239000010409 thin film Substances 0.000 claims description 10
- 238000001312 dry etching Methods 0.000 claims description 8
- 239000004065 semiconductor Substances 0.000 claims description 8
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 4
- 229910052802 copper Inorganic materials 0.000 claims description 4
- 239000010949 copper Substances 0.000 claims description 4
- 238000001039 wet etching Methods 0.000 claims description 3
- 238000009413 insulation Methods 0.000 abstract 1
- 239000010408 film Substances 0.000 description 10
- 239000007789 gas Substances 0.000 description 9
- 238000006243 chemical reaction Methods 0.000 description 6
- 238000000206 photolithography Methods 0.000 description 6
- 239000006227 byproduct Substances 0.000 description 5
- 239000004020 conductor Substances 0.000 description 4
- 102100034609 Ankyrin repeat domain-containing protein 17 Human genes 0.000 description 3
- 101000924481 Homo sapiens Ankyrin repeat domain-containing protein 17 Proteins 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 230000007547 defect Effects 0.000 description 3
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 2
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 description 2
- 230000000903 blocking effect Effects 0.000 description 2
- 229910052804 chromium Inorganic materials 0.000 description 2
- 239000011651 chromium Substances 0.000 description 2
- 230000007797 corrosion Effects 0.000 description 2
- 238000005260 corrosion Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 239000007769 metal material Substances 0.000 description 2
- 229910052750 molybdenum Inorganic materials 0.000 description 2
- 239000011733 molybdenum Substances 0.000 description 2
- 230000000704 physical effect Effects 0.000 description 2
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- 239000004332 silver Substances 0.000 description 2
- 239000002904 solvent Substances 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 238000010301 surface-oxidation reaction Methods 0.000 description 2
- 229910052715 tantalum Inorganic materials 0.000 description 2
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- 101100269850 Caenorhabditis elegans mask-1 gene Proteins 0.000 description 1
- 229910000881 Cu alloy Inorganic materials 0.000 description 1
- 229910004205 SiNX Inorganic materials 0.000 description 1
- 238000004380 ashing Methods 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
- H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Thin Film Transistor (AREA)
- Liquid Crystal (AREA)
Abstract
배선 불량을 감소시키기 위한 표시 기판의 제조 방법이 개시된다. 표시 기판의 제조 방법은 게이트 배선 및 박막 트랜지스터의 게이트 전극을 포함하는 제1 금속패턴을 형성하는 단계와, 제1 금속패턴이 형성된 기판 상에 게이트 절연층, 액티브층, 금속층 및 제1 포토레지스트 패턴을 순차적으로 형성하는 단계와, 제1 포토레지스트 패턴과 동일한 형상으로 금속층을 식각하여 데이터 배선을 포함하는 제2 금속패턴을 형성하는 단계와, 제1 포토레지스트 패턴을 리플로우 시켜 제2 금속패턴의 식각면을 커버하는 제2 포토레지스트 패턴을 형성하는 단계와, 제2 포토레지스트 패턴을 이용하여 액티브층을 식각하는 단계와, 제2 포토레지스트 패턴을 소정 두께 식각하여 제2 금속패턴의 일부를 노출시키는 단계와, 노출된 제2 금속패턴을 식각하여 박막 트랜지스터의 소스 전극 및 드레인 전극을 형성하는 단계 및 드레인 전극과 전기적으로 연결된 화소 전극을 형성하는 단계를 포함한다. 이에 따라, 액티브층의 식각 공정 중에 제2 금속패턴의 식각면과 식각 가스의 접촉을 방지할 수 있으므로 제2 금속패턴의 부식으로 인한 배선 불량을 감소시킬 수 있다.
포토레지스트 리플로우, 4매 마스크, 부식 방지, Cu
Description
도 1은 본 발명의 실시예에 따른 표시 기판의 제조 방법으로 제조한 표시 기판의 평면도이다.
도 2 내지 도 11은 도 1의 I-I'선을 따라 절단한 단면을 이용하여 본 발명의 실시예에 따른 표시 기판의 제조 방법을 도시한 공정도들이다.
<도면의 주요부분에 대한 부호의 설명>
100 : 표시 기판 110 : 베이스 기판
120 : 게이트 전극 130 : 게이트 절연층
140 : 액티브층 140a : 반도체층
140b : 오믹 콘택층 150 : 제2 금속층
152 : 전극 패턴 154 : 소스 전극
156 : 드레인 전극 160 : 패시베이션층
162 : 콘택홀 170 : 화소 전극
본 발명은 표시 기판의 제조 방법에 관한 것으로, 보다 상세하게는 불량을 감소시키기 위한 표시 기판의 제조 방법에 관한 것이다.
일반적으로 표시 기판 상에는 서로 평행한 복수 개의 게이트 배선들 및 게이트 배선들과 절연되어 교차하는 복수 개의 소스 배선들이 형성되며, 이들 게이트 배선들과 데이터 배선들에 의해 둘러 쌓인 영역마다 화소가 형성된다. 각 화소에는 화소 전극 및 화소 전극에 화소 전압을 인가하는 스위칭 소자(Thin Film Transistor)가 배치된다.
한편, 게이트 배선들, 데이터 배선들 및 스위칭 소자는 노광 마스크를 이용한 사진 식각 공정을 거쳐 형성된다. 노광 마스크는 제조 원가의 큰 비중을 차지하므로, 최근에는 제조 비용 및 제조 공정을 절감하기 위한 4 매 마스크 공정이 개발되었다.
4 매 마스크 공정에서는 게이트 배선을 포함하는 게이트 금속패턴이 형성된 베이스 기판 위에 반도체층, 오믹 콘택층 및 금속층을 순차적으로 도포하고, 습식 식각 공정으로 금속층을 패터닝하여 소스 배선을 포함하는 소스 금속 패턴을 형성한다. 이어서, 소스 금속패턴을 식각 마스크로 오믹 콘택층 및 반도체층을 건식 식각하여 소스 금속패턴과 동일하게 패터닝 된 액티브층을 형성한다. 이때, 액티브층 형성을 위한 식각 공정은 주로 식각 가스를 이용한 건식 식각 방법으로 진행된다.
한편, 건식 식각 공정에서는 상기 소스 금속패턴의 식각면이 식각 가스에 노출된다. 따라서, 소스 금속패턴을 이루는 금속 물질이 내화학성이 약하고 표면 산화가 잘되는 물성을 가질 경우, 소스 금속패턴을 이루는 금속 물질과 식각 가스가 반응하여 반응 부산물을 형성할 수 있다. 이렇게 해서 형성된 반응 부산물은 후속 공정 중에 액티브층 내로 침투하여 스위칭 소자의 특성 불량을 유발할 수 있으며, 식각면에 흡착되어 배선 저항 및 배선 불량을 증가시키는 등의 문제점이 있다.
이에 본 발명의 기술적 과제는 이러한 종래의 문제점을 해결하기 위한 것으로, 본 발명의 목적은 건식 식각 공정 중에 소스 금속패턴의 식각면 노출을 방지함으로써 소스 금속패턴의 부식을 방지할 수 있는 표시 기판의 제조 방법을 제공하는 것이다.
상기한 본 발명의 목적을 실현하기 위하여 실시예에 따른 표시 기판의 제조 방법은, 게이트 배선 및 박막 트랜지스터의 게이트 전극을 포함하는 제1 금속패턴을 형성하는 단계와, 상기 제1 금속패턴이 형성된 기판 상에 게이트 절연층, 액티브층, 금속층 및 제1 포토레지스트 패턴을 순차적으로 형성하는 단계와, 상기 제1 포토레지스트 패턴과 동일한 형상으로 상기 금속층을 식각하여 데이터 배선을 포함하는 제2 금속패턴을 형성하는 단계와, 상기 제1 포토레지스트 패턴을 리플로우 시켜 상기 제2 금속패턴의 식각면을 커버하는 제2 포토레지스트 패턴을 형성하는 단계와, 상기 제2 포토레지스트 패턴을 이용하여 상기 액티브층을 식각하는 단계와, 상기 제2 포토레지스트 패턴을 소정 두께 식각하여 상기 제2 금속패턴의 일부를 노출시키는 단계와, 노출된 상기 제2 금속패턴을 식각하여 상기 박막 트랜지스터의 소스 전극 및 드레인 전극을 형성하는 단계 및 상기 드레인 전극과 전기적으로 연결된 화소 전극을 형성하는 단계를 포함한다.
이러한 표시 기판의 제조 방법에 의하면, 포토레지스트 패턴을 리플로우 시킴으로써 액티브층의 식각 공정에 사용되는 식각 가스와 제2 금속패턴의 식각면이 접촉하는 것을 방지할 수 있다.
이하, 첨부한 도면들을 참조하여, 본 발명을 보다 상세하게 설명하고자 한다.
도 1은 본 발명의 실시예에 따른 표시 기판의 제조 방법으로 제조한 표시 기판의 평면도이다.
도 2 내지 도 11은 도 1의 I-I'선을 따라 절단한 단면을 이용하여 본 발명의 실시예에 따른 표시 기판의 제조 방법을 도시한 공정도들이다.
도 1 및 도 2를 참조하면, 베이스 기판(110)위에 제1 금속층(미도시)을 형성한다. 상기 제1 금속층(미도시)은 예를 들면, 크롬, 알루미늄, 탄탈륨, 몰리브덴, 티타늄, 텅스텐, 구리, 은 등의 금속 또는 이들의 합금 등으로 형성될 수 있으며, 물리적 성질이 다른 두 개 이상의 층으로 형성될 수 있다. 상기 제1 금속층(미도시)은 스퍼터링 공정에 의해 증착된다.
이어서, 상기 제1 금속층 상에 포토레지스트막(미도시)을 도포하고 제1 마스크(MASK 1)를 이용한 사진 공정(Photolithography)으로 상기 포토레지스트막을 패터닝하여 제1 포토레지스트 패턴(PR1)을 형성한다.
다음으로, 상기 제1 포토레지스트 패턴(PR1)을 이용한 식각 공정으로 상기 제1 금속층(미도시)을 패터닝하여 게이트 배선(GL) 및 박막 트랜지스터(TFT)의 게이트 전극(120)을 포함하는 제1 금속패턴을 형성한다.
상기 게이트 배선(GL)은 베이스 기판(110) 상에서 제1 방향으로 연장되고, 상기 게이트 전극(120)은 상기 게이트 배선(GL)으로부터 돌출되어 형성된다.
도시하지는 않았으나, 상기 제1 금속패턴은 상기 게이트 배선(GL)들 사이에서 상기 제1 방향으로 연장된 스토리지 공통배선을 더 포함할 수도 있다.
상기 제1 금속패턴을 형성하는 식각 공정이 종료하면 스트립 용액을 이용하여 상기 제1 포토레지스트 패턴(PR1)을 제거한다.
도 3을 참조하면, 상기 제1 금속패턴이 형성된 베이스 기판(110)위에 플라즈마 화학 기상 증착(Plasma Enhanced Chemical Vapor Deposition, PECVD) 방법을 이용하여 질화 실리콘(SiNx)계열 또는 산화 실리콘(SiOx)계열의 물질로 이루어진 게이트 절연막(130)과, 아몰퍼스 실리콘(a-Si:H)으로 이루어진 활성층(140a) 및 n+이온이 고농도로 도핑된 오믹 콘택층(140b)을 순차적으로 적층한다.
이어서, 상기 오믹 콘택층(140b) 위에 제2 금속층(150)을 형성한다. 상기 제2 금속층(150)은 예를 들면, 크롬, 알루미늄, 탄탈륨, 몰리브덴, 티타늄, 텅스텐, 구리, 은 등의 금속 또는 이들의 합금 등으로 형성될 수 있으며, 물리적 성질이 다른 두 개 이상의 층으로 형성될 수 있다. 바람직하게는 상기 제2 금속층(150)은 구리 또는 구리 합금으로 형성되며 스퍼터링 공정에 의해 증착될 수 있다.
다음으로, 상기 제2 금속층(150) 전면에 포토레지스트막(PL)을 도포한다. 상기 포토레지스트막(PL)은 일례로, 노광된 영역이 현상액에 의해 용해되는 포지티브 포토레지스트(Positive Photoresist)로 이루어진다. 이어서, 상기 포토레지스트막(PL)내의 용매 성분을 증발시키기 위한 소프트 베이크 공정을 수행한다. 상기 소 프트 베이크 공정은 일례로 120도 내지 130도의 온도처리를 50 내지 60초간 진행하는 방식으로 수행된다.
도 3 및 도 4를 참조하면, 제2 마스크(MASK 2)를 이용한 사진 공정을 수행하여 상기 포토레지스트막(PL)을 패터닝한다.
구체적으로, 상기 제2 마스크(MASK2)는 개구부(2), 차광부(4) 및 반투과부(6)를 포함한다. 상기 개구부(2)에서 노광되는 광의 양을 제1 광량이라고 할때, 상기 반투과부(6)에서는 상기 제1 광량의 절반 정도에 해당하는 제2 광량이 노광된다. 상기 차광부(4)에서는 광이 차단된다.
상기 제2 마스크(MASK2)를 이용한 노광 공정이 종료하면 일반적인 사진 공정에서는 노광 후 베이크 공정(Post exposure bake)을 수행하나, 본 실시예에서는 도 6에서 후술하는 리플로우 공정을 용이하게 하기 위해 상기 노광 후 베이크 공정을 생략하는 것이 바람직하다.
이어서, 상기 제2 마스크(MASK2)에 의해 노광된 상기 포토레지스트막(PL)을 현상액으로 현상하면 상기 개구부(2)에 대응하는 포토레지스트막(PL)은 현상액에 의해 모두 제거된다.
상기 차광부(4)에 대응하는 포토레지스트막(PL)은 현상 전과 동일한 두께의 제1 두께부(d1)를 형성한다.
상기 반투과부(6)에 대응하는 포토레지스트막(PL)은 상기 제1 두께부(d1)의 절반 정도의 두께에 해당하는 제2 두께부(d2)를 형성한다. 이에 따라, 상기 제2 금속층(150) 상에는 상기 제1 두께부(d1) 및 제2 두께부(d2)를 포함하는 제2 포토레 지스트 패턴(PR2)이 형성된다.
다음으로, 현상된 제2 포토레지스트 패턴(PR2)에 잔류하는 용매 및 수분을 제거하고, 패턴의 이미지를 안정화하기 위하여 상기 제2 포토레지스트 패턴(PR2)에 포스트 베이크(Post Bake)공정을 수행한다. 상기 포스트 베이크 공정은 약 120도의 온도로 진행되는 것이 바람직하다.
도 1, 도 4 및 도 5를 참조하면, 상기 제2 포토레지스트 패턴(PR2)을 이용하여 상기 제2 금속층(150)을 제1 습식 식각한다. 이에 따라, 상기 베이스 기판(110) 상에는 전극 패턴(152) 및 소스 배선(DL)을 포함하는 제2 금속 패턴이 형성된다.
이때, 상기 제2 금속층(150)은 식각액에 의해 등방성으로 식각되므로, 상기 전극 패턴(152) 및 소스 배선(DL)이 상기 제2 포토레지스트 패턴(PR2)보다 측면이 함입되는 언더 컷팅(Under Cutting)이 발생할 수 있다. 언더 컷팅부(U)에서는 상기 전극 패턴(152) 및 소스 배선(DL)의 식각면이 노출된다.
한편, 상기 소스 배선(DL)은 상기 제1 방향과 교차하는 제2 방향으로 연장된다. 따라서, 상기 베이스 기판(110)위에는 제1 방향으로 연장된 게이트 배선(GL)들과 제2 방향으로 연장된 소스 배선(DL)들에 의해 복수의 화소부(P)가 정의된다.
상기 전극 패턴(152)은 상기 소스 배선(DL)으로부터 연결되며, 상기 게이트 전극(120)과 소정 영역 중첩되도록 형성된다. 상기 전극 패턴(152)은 스위칭 소자(TFT)의 소스 전극(154) 및 드레인 전극(156)을 형성하기 위한 패턴이며, 상기 소스 전극(154)과 드레인 전극(156)이 이격되지 않고 서로 연결된 형상을 갖는다.
도 6을 참조하면, 상기 제2 포토레지스트 패턴(PR2)에 유동성을 부여할 수 있는 특정 온도로 상기 제2 포토레지스트 패턴을 베이크한다. 이에 따라, 상기 제2 포토레지스트 패턴(PR2)이 제2 금속패턴의 식각면을 따라 흘러내리는 리플로우(Reflow)가 발생하므로 상기 제2 포토레지스트 패턴(PR2)이 상기 제2 금속패턴의 식각면을 커버한다.
구체적으로, 상기 제2 포토레지스트 패턴(PR2)의 리플로우를 발생시키기 위하여 상기 제2 포토레지스트 패턴(PR2)이 형성된 기판을 베이크용 오븐에 배치하고, 130도 내지 150도의 온도로 상기 제2 포토레지스트 패턴(PR2)에 열처리를 한다.
즉, 본 발명에서는 일반적인 사진 공정(Photolithography)에서 포토레지스트 패턴 형성 후 약 130도의 온도로 진행하는 하드 베이크(HARD BAKE) 공정은 생략하고, 포토레지스트 패턴의 리플로우를 발생시킬 수 있는 130도 이상의 온도로 열처리를 한다.
130도 이하의 온도에서는 포토레지스트 패턴의 리플로우가 발생하기 어려우며, 150도 이상의 온도에서는 포토레지스트 패턴의 경화가 심각해지므로 본 발명에서는 130 내지 150도의 온도로 열처리 한다.
도 7을 참조하면, 리플로우 된 상기 제2 포토레지스트 패턴(PR2)을 이용하여 상기 오믹 콘택층(140b) 및 상기 반도체층(140a)을 순차적으로 식각한다. 상기 오믹 콘택층(140b) 및 상기 반도체층(140a)의 식각은 건식 식각 공정으로 진행된다. 이에 따라, 상기 제2 금속패턴의 하부에는 상기 제2 금속패턴과 동일하게 패터닝되며, 상기 반도체층(140a) 및 상기 오믹 콘택층(140b)이 적층된 구조의 액티브 층(140)이 형성된다.
한편, 본 발명의 실시예에 따르면 상기 리플로우된 제2 포토레지스트 패턴(PR2)이 상기 제2 금속패턴의 식각면을 커버하므로 상기 오믹 콘택층(140b)과 상기 반도체층(140a)의 식각에 사용되는 식각 가스들이 상기 식각면에 접촉하는 것이 방지된다.
따라서, 상기 제2 금속패턴의 표면 산화 및 상기 제2 금속 패턴과 식각 가스의 화학적 반응으로 인한 반응 부산물 생성을 방지할 수 있으므로 배선 불량 및 배선 저항을 감소시킬 수 있다.
도 8을 참조하면, 산소 플라즈마를 이용하여 상기 리플로우 된 제2 포토레지스트 패턴(PR2)의 일정 두께를 제거하는 애싱 공정을 수행한다.
이에 따라, 도 4 및 도 8을 참조하면 상기 제1 두께부(d1)의 절반 정도의 두께로 형성된 상기 제2 두께부(d2)는 제거되고 상기 제1 두께부(d1)는 소정 두께로 잔류한다. 상기 제2 두께부(d2)가 제거된 영역에서는 상기 전극 패턴(152)이 노출된다.
이어서, 잔류하는 상기 제2 포토레지스트 패턴(PR2) 이용하여 상기 전극 패턴(152)의 노출부를 식각하는 제2 습식 식각을 진행한다.
이에 따라, 도 1 및 도 9를 참조하면, 소스 배선(DL)으로부터 돌출된 소스 전극(154) 및 상기 소스 전극(154)으로 부터 소정 간격 이격된 드레인 전극(156)이 형성된다.
상기 소스 전극(154) 및 상기 드레인 전극(156)은 상기 게이트 전극(120)과 소정 간격 중첩된다. 상기 소스 전극(154)과 상기 드레인 전극(156)의 이격부에서는 상기 액티브층(140)의 오믹 콘택층(140b)이 노출된다.
이어서, 상기 소스 전극(154)과 상기 드레인 전극(156)의 이격부에서 노출된 상기 오믹 콘택층(140b)을 식각한다. 상기 오믹 콘택층(140b)의 식각은 일례로 건식 식각으로 진행된다.
이에 따라, 베이스 기판(110) 상에는 게이트 전극(120) 액티브층(140) 소스 전극(154) 및 드레인 전극(156)을 포함하는 박막 트랜지스터(TFT)가 형성된다.
상기 박막 트랜지스터 상에 잔류하는 제2 포토레지스트 패턴(PR2)은 스트립 용액을 이용한 스트립 공정으로 제거하는 것이 바람직하다.
한편, 본 발명의 실시예에 따르면 제2 포토레지스트 패턴(PR2)을 리플로우 시킴으로써 액티브층(140)을 형성하는 건식 식각 공정 중에 제공된 식각 가스와 제2 금속 패턴의 접촉이 방지되므로 제2 금속패턴과 식각 가스의 반응 부산물이 상기 액티브층(140)으로 침투하는 것을 방지할 수 있다. 이에 따라, 박막 트랜지스터(TFT)의 구동 신뢰성을 향상시킬 수 있다.
도 10을 참조하면, 상기 박막 트랜지스터(TFT)가 형성된 게이트 절연층(130) 상에 패시베이션층(160)을 형성한다. 상기 패시베이션층(160)은 상기 게이트 절연층(130)과 동일하게 질화 실리콘 또는 산화 실리콘 계열의 물질로 형성할 수 있으며, 플라즈마 화학 기상 증착 방법을 이용하여 형성할 수 있다.
이어서, 제3 마스크(MASK 3)를 이용한 사진 공정으로 상기 패시베이션층(160) 상에 제3 포토레지스트 패턴(PR3)을 형성한 후, 상기 제3 포토레지스트 패 턴(PR3)을 이용한 식각 공정으로 상기 패시베이션층(160)을 패터닝하여 상기 드레인 전극(156)의 일단부를 노출시키는 콘택홀(162)을 형성한다.
상기 콘택홀(162)을 형성하는 식각 공정이 종료하면 스트립 용액으로 상기 제3 포토레지스트 패턴(PR3)을 제거한다.
도 1 및 도 11을 참조하면, 상기 콘택홀(162)이 형성된 패시베이션층(162) 위에 투명한 도전성 물질을 도포한다. 상기 투명한 도전성 물질은 일례로 인듐 틴 옥사이드(Indium Tin Oxide) 또는 인듐 징크 옥사이드(Indium Zinc Oxide)로 이루어진다. 이어서, 제4 마스크(MASK 4)를 이용한 사진 공정으로 상기 투명한 도전성 물질 상에 제4 포토레지스트 패턴(PR4)을 형성한다.
다음으로, 상기 제4 포토레지스트 패턴(PR4)을 이용한 식각 공정으로 상기 투명한 도전성 물질(미도시)을 패터닝한다. 이에 따라, 상기 콘택홀(162)을 통해 상기 드레인 전극(156)과 전기적으로 접촉하는 화소 전극(170)이 형성된다.
이어서, 상기 화소 전극(170)상에 잔류하는 상기 제4 포토레지스트 패턴(PR4)을 제거하는 스트립 공정을 수행한다. 이에 따라 본 발명의 실시예에 따른 표시 기판(100)이 완성된다.
이상에서 설명한 바와 같이, 본 발명에 따르면 4매 마스크를 이용한 표시 기판의 제조 공정 중에 제2 금속패턴 형성 후 포토레지스트 패턴을 리플로우 시킴으로써 후속 건식 식각 공정에 사용되는 식각 가스와 제2 금속패턴의 식각면이 접촉하는 것을 방지할 수 있다. 이에 따라, 제2 금속패턴의 부식 및 반응 부산물의 생 성이 억제되므로 배선 및 박막 트랜지스터의 불량이 감소하여 표시 기판의 신뢰성을 향상시킬 수 있다.
이상에서는 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
Claims (8)
- 게이트 배선 및 박막 트랜지스터의 게이트 전극을 포함하는 제1 금속패턴을 형성하는 단계;상기 제1 금속패턴이 형성된 기판 상에 게이트 절연층, 액티브층, 금속층 및 제1 포토레지스트 패턴을 순차적으로 형성하는 단계;상기 제1 포토레지스트 패턴과 동일한 형상으로 상기 금속층을 식각하여 데이터 배선을 포함하는 제2 금속패턴을 형성하는 단계;상기 제1 포토레지스트 패턴을 리플로우 시켜 상기 제2 금속패턴의 식각면을 커버하는 제2 포토레지스트 패턴을 형성하는 단계;상기 제2 포토레지스트 패턴을 이용하여 상기 액티브층을 식각하는 단계;상기 제2 포토레지스트 패턴을 소정 두께 식각하여 상기 제2 금속패턴의 일부를 노출시키는 단계;노출된 상기 제2 금속패턴을 식각하여 상기 박막 트랜지스터의 소스 전극 및 드레인 전극을 형성하는 단계; 및상기 드레인 전극과 전기적으로 연결된 화소 전극을 형성하는 단계를 포함하는 표시 기판의 제조 방법.
- 제1항에 있어서, 상기 금속층은 구리를 포함하는 것을 특징으로 하는 표시 기판의 제조 방법.
- 제1항에 있어서, 상기 제2 금속패턴의 식각면을 커버하는 단계는 상기 제1 포토레지스트 패턴을 130 내지 150도의 온도로 열처리하는 단계를 포함하는 것을 특징으로 하는 표시 기판의 제조 방법.
- 제1항에 있어서, 상기 액티브층은 반도체층 및 오믹 콘택층이 적층된 구조로 형성하는 것을 특징으로 하는 표시 기판의 제조 방법.
- 제4항에 있어서, 상기 소스 전극과 상기 드레인 전극 사이에서 노출된 상기 오믹 콘택층을 식각하는 단계를 더 포함하는 표시 기판의 제조 방법.
- 제1항에 있어서, 상기 제2 금속패턴과 상기 화소 전극 사이에 패시베이션층을 형성하는 단계를 더 포함하는 표시 기판의 제조 방법
- 제1항에 있어서, 상기 제2 금속패턴을 형성하는 단계는 습식 식각 공정으로진행하는 것을 특징으로 하는 표시 기판의 제조 방법.
- 제1항에 있어서, 상기 액티브층을 식각하는 단계는 건식 식각 공정으로 진행하는 것을 특징으로 하는 표시 기판의 제조 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020060101129A KR20080035045A (ko) | 2006-10-18 | 2006-10-18 | 표시 기판의 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020060101129A KR20080035045A (ko) | 2006-10-18 | 2006-10-18 | 표시 기판의 제조 방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20080035045A true KR20080035045A (ko) | 2008-04-23 |
Family
ID=39574097
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020060101129A KR20080035045A (ko) | 2006-10-18 | 2006-10-18 | 표시 기판의 제조 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20080035045A (ko) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9360695B2 (en) | 2012-11-06 | 2016-06-07 | Samsung Display Co., Ltd. | Liquid crystal display |
| US9502536B2 (en) | 2015-01-02 | 2016-11-22 | Samsund Display Co., Ltd. | Manufacturing method of thin film transistor display panel |
| CN106298950A (zh) * | 2015-04-14 | 2017-01-04 | 鸿富锦精密工业（深圳）有限公司 | 薄膜晶体管及其制造方法 |
-
2006
- 2006-10-18 KR KR1020060101129A patent/KR20080035045A/ko not_active Application Discontinuation
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9360695B2 (en) | 2012-11-06 | 2016-06-07 | Samsung Display Co., Ltd. | Liquid crystal display |
| US9502536B2 (en) | 2015-01-02 | 2016-11-22 | Samsund Display Co., Ltd. | Manufacturing method of thin film transistor display panel |
| CN106298950A (zh) * | 2015-04-14 | 2017-01-04 | 鸿富锦精密工业（深圳）有限公司 | 薄膜晶体管及其制造方法 |
| CN106298950B (zh) * | 2015-04-14 | 2019-06-18 | 鸿富锦精密工业（深圳）有限公司 | 薄膜晶体管及其制造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8563980B2 (en) | Array substrate and manufacturing method | |
| US8497966B2 (en) | FFS type TFT-LCD array substrate and manufacturing method thereof | |
| JP5588740B2 (ja) | Ｔｆｔ−ｌｃｄアレイ基板およびその製造方法 | |
| JP5804538B2 (ja) | フォトレジストの縁部のバリの形成方法とアレイ基板の製造方法 | |
| JP4823989B2 (ja) | Ｔｆｔ―ｌｃｄアレイ基板及びその製造方法 | |
| US7649581B2 (en) | Array substrate of an LCD comprising first and second gate insulating layers and method of fabricating the same | |
| JP6230253B2 (ja) | Ｔｆｔアレイ基板およびその製造方法 | |
| US8426259B2 (en) | Array substrate and method for manufacturing the same | |
| JP2007212699A (ja) | 反射型ｔｆｔ基板及び反射型ｔｆｔ基板の製造方法 | |
| JP2007157916A (ja) | Ｔｆｔ基板及びｔｆｔ基板の製造方法 | |
| JP2008010810A (ja) | フラットパネルディスプレイに使用される薄膜トランジスタの製造方法 | |
| US8199270B2 (en) | TFT-LCD array substrate and method of manufacturing the same | |
| JP2008109102A (ja) | 薄膜トランジスタ基板の製造方法 | |
| CN108803168B (zh) | 一种阵列基板及其制作方法、液晶显示装置 | |
| CN111403337A (zh) | 阵列基板、显示面板及阵列基板的制作方法 | |
| JP5679397B2 (ja) | 薄膜トランジスタ基板の製造方法 | |
| KR20060000983A (ko) | 액정표시장치의 패드 구조 및 그 제조방법 | |
| KR20080035045A (ko) | 표시 기판의 제조 방법 | |
| US20200035709A1 (en) | Method for manufacturing thin-film transistor array substrate and thin-film transistor array substrate | |
| KR20060125137A (ko) | Ｔｆｔ 어레이 기판의 제조방법 | |
| KR102120171B1 (ko) | 산화물 박막트랜지스터 어레이 기판 및 그 제조방법 | |
| JP2005026690A (ja) | 薄膜トランジスタ表示板及びその製造方法 | |
| KR101226661B1 (ko) | 표시 기판의 제조 방법 | |
| US11469258B2 (en) | Display panel and display device | |
| KR20070091732A (ko) | 표시 기판의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Withdrawal due to no request for examination |