KR20080030124A - 프로브 카드 - Google Patents

프로브 카드 Download PDF

Info

Publication number
KR20080030124A
KR20080030124A KR1020060095588A KR20060095588A KR20080030124A KR 20080030124 A KR20080030124 A KR 20080030124A KR 1020060095588 A KR1020060095588 A KR 1020060095588A KR 20060095588 A KR20060095588 A KR 20060095588A KR 20080030124 A KR20080030124 A KR 20080030124A
Authority
KR
South Korea
Prior art keywords
circuit board
tab
reinforcing plate
probe
spacer
Prior art date
Application number
KR1020060095588A
Other languages
English (en)
Inventor
박웅기
박제석
Original Assignee
(주) 미코티엔
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by (주) 미코티엔 filed Critical (주) 미코티엔
Priority to KR1020060095588A priority Critical patent/KR20080030124A/ko
Priority to US11/858,260 priority patent/US7733103B2/en
Publication of KR20080030124A publication Critical patent/KR20080030124A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Measuring Leads Or Probes (AREA)

Abstract

프로브 카드가 개시된다. 프로브 카드는 피검체와 접촉하는 탐침, 상기 탐침과 전기적으로 연결된 회로기판, 상기 회로기판의 상면에 간격 조정이 가능하도록 결합하는 제1 탭을 갖는 제1 보강판 및 상기 회로기판의 하면에 대해서 간격 조정이 가능하도록 상기 제1 보강판에 결합하는 제2 탭을 갖는 제2 보강판을 포함한다.
또한, 상기 프로브 카드는 상기 제2 탭에 체결된 이격부재를 더 포함할 수 있다. 이 경우에 있어서, 상기 이격부재의 두께는 상기 회로기판의 두께보다 더 두꺼운 것을 특징으로 할 수 있다.
Figure P1020060095588
반도체 검사, 프로브 카드, 회로 기판,

Description

프로브 카드{PROBE CARD}
도 1은 본 발명의 일실시예에 따른 프로브 카드의 단면도이다.
도 2는 본 발명의 일실시예에 따른 제1 보강판의 평면도이다.
도 3은 본 발명의 일실시예에 따른 제1 보강판의 단면도이다.
<도면의 주요 부분에 대한 부호의 설명>
100: 프로브 카드 110: 탐침 120: 회로기판
121: 제1 볼트 123: 제1 관통홀 125: 삽입홀
127: 이격부재 129: 제3 관통홀 130: 제1 보강판
131:제1 탭 133: 제2 탭 1 35: 갭
140: 제2 보강판 141: 제2 볼트 143: 제2 관통홀
150: 단자전극
본 발명은 프로브 카드에 관한 것으로서, 더욱 상세하게는 반도체 기판을 검사하기 위한 프로브 카드에 관한 것이다.
최근, 반도체 장치의 제조 기술은 소비자의 다양한 욕구를 충족시키기 위해 집적도, 신뢰도, 응답속도 등을 향상시키는 방향으로 발전하고 있다. 일반적으로, 반도체 장치는 반도체 기판으로 사용되는 실리콘 웨이퍼 상에 소정의 막을 형성하고, 상기 막을 전기적 특성을 갖는 패턴으로 형성하는 팹(Fab) 공정, 패턴이 형성된 각각의 다이(die)를 전기적으로 검사하는 프로브 테스트(probe test) 공정, 각각의 다이를 컷팅(cutting)하는 컷팅 공정, 컷팅 공정에 의해 각각의 다이로 분할된 반도체 기판에 금 혹은 알루미늄 선을 용접하는 본딩(bonding) 공정, 본딩 공정이 종료된 반조체 기판을 세라믹 혹은 플라스틱으로 봉인하는 패키징 공정을 통해 제조된다.
상기 프로브 테스트 공정은 반도체 기판에 형성된 각각의 다이에 대한 전기적 특성을 검사하는 공정으로 통상적으로 이디에스(EDS : electrical die sorting) 공정이라고도 불린다.
상기 프로브 테스트 공정은 반도체 기판에 형성된 각각의 다이들이 전기적으로 양호한 상태 또는 불량한 상태인가를 판별하는 공정이다. 이는 상기 프로브 테스트 공정을 통하여 불량한 상태를 갖는 다이를 패키징 공정을 수행하기 이전에 제거함으로서 상기 패키징 공정에서 소모되는 노력 및 비용을 절감하기 위함이고, 상기 불량한 상태를 갖는 다이를 조기에 발견하고 재생하기 위함이다.
상기 프로브 테스트 공정에 대한 예는 일본국 공개 특허 평6-120316호, 일본국 공개 특허 평6-181248호, 일본국 공개 특허 평10-150082호, 안데르손(Anderson et al.) 등에게 허여된 미합중국 특허 제5,254,939호, 안데르손(Anderson et al.) 등에게 허여된 미합중국 특허 제5,506,498호 및 디 빌레뉴브(de Villeneuve)에게 허여된 미합중국 특허 제5,866,024호에 개시되어 있다.
상기 프로브 테스트 공정은 프로브 카드 및 퍼포먼스 보드 등이 설치되는 프로버 스테이션을 사용하여 상기 반도체 기판에 형성한 다이의 전기적 특성을 검사한다.
상기 검사를 위한 프로버 스테이션에 설치되는 프로브 카드는 탐침과 탐침장비를 연결하는 회로가 형성되어 있는 회로기판과 상기 회로기판을 보강하고 열변형하는 것을 방지하는 보강판으로 이루어진다. 상기 회로 기판은 보강판 사이에 넓은 접촉 면적으로 결합되어 있기 때문에 테스트 환경의 온도 전달이 크게 발생한다. 따라서 상기 회로기판에 열변형에 의한 처짐 현상이 크게 일어나고 상기 회로기판의 처짐에 의한 하중이 상기 보강판에 전달되어 탐침의 얼라인에 영향을 주는 문제점이 발생한다. 또한 이러한 탐침의 얼라인에 열변형이 전달되어 피검사체와 탐침과의 접촉 불량이 생기게 된다.
본 발명의 목적은 상기 종래 기술의 문제점을 해결하기 위하여 상부 보강판 및 하부 보강판과 회로 기판과의 접촉을 최소화하여 열변형에 안정적인 프로브 카드를 제공하는 데 있다.
상기한 목적을 달성하기 위하여 본 발명의 일실시예에 따른 프로브 카드는 피검체와 접촉하는 탐침, 상기 탐침과 전기적으로 연결된 회로기판, 상기 회로기판의 상면에 간격 조정이 가능하도록 결합하는 제1 탭 및 제2 탭을 갖는 제1 보강판 및 상기 회로기판의 하면에 대해서 간격 조정이 가능하도록 상기 제2 탭과 결합하는 제2 보강판을 포함한다.
또한, 상기 프로브 카드는 상기 제2 탭에 체결된 이격부재를 더 포함할 수 있다. 이 경우에 있어서, 상기 이격부재의 두께는 상기 회로기판의 두께보다 더 두꺼운 것을 특징으로 할 수 있다.
발명의 다른 실시예에 있어서, 상기 이격부재는 상기 제1 보강판 또는 상기 제2 보강판에 일체로 형성되는 것을 특징으로 할 수 있다.
발명의 일실시예에 있어서, 상기 제1 및 제2 탭에는 나사 홈이 형성되고, 상기 이격부재에는 관통홀이 형성되어 볼트에 의해 상기 제1 보강판과 상기 제2 보강판은 일체로 결합될 수 있다.
또한, 상기 제1 탭은 상기 제1 보강판의 외측부분에 형성되고, 상기 제2 탭은 내측부분에 형성되는 것을 특징으로 할 수 있다.
또한, 상기 탐침은 상기 제2 보강판에 배치되는 것을 특징으로 할 수 있다.
본문에 개시되어 있는 본 발명의 실시예들에 대해서, 특정한 구조적 내지 기능적 설명들은 단지 본 발명의 실시예를 설명하기 위한 목적으로 예시된 것으로, 본 발명의 실시예들은 다양한 형태로 실시될 수 있으며 본문에 설명된 실시예들에 한정되는 것으로 해석되어서는 아니 된다.
본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 본문에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.
제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위로부터 이탈되지 않은 채 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다.
어떤 구성요소가 다른 구성요소에 "연결되어" 있다거나 "접속되어" 있다고 언급된 때에는, 그 다른 구성요소에 직접적으로 연결되어 있거나 또는 접속되어 있을 수도 있지만, 중간에 다른 구성요소가 존재할 수도 있다고 이해되어야 할 것이다. 반면에, 어떤 구성요소가 다른 구성요소에 "직접 연결되어" 있다거나 "직접 접속되어" 있다고 언급된 때에는, 중간에 다른 구성요소가 존재하지 않는 것으로 이해되어야 할 것이다. 구성요소들 간의 관계를 설명하는 다른 표현들, 즉 "~사이에"와 "바로 ~사이에" 또는 "~에 이웃하는"과 "~에 직접 이웃하는" 등도 마찬가지로 해석되어야 한다.
본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 설시된 특징, 구성요소, 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 구성요소 또는 이들을 조합 한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가지고 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥 상 가지는 의미와 일치하는 의미를 가지는 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하고자 한다.
도 1은 본 발명의 일실시예에 따른 프로브 카드의 단면도이다. 도 2는 본 발명의 일실시예에 따른 제1 보강판의 평면도이다. 도 3은 본 발명의 일실시예에 따른 제1 보강판의 단면도이다.
도 1 내지 도 3을 참조하면, 본 발명의 일실시예에 따른 프로브 카드(100)는 피검체와 접촉하는 탐침(110), 상기 탐침(110)과 전기적으로 연결된 회로기판(120), 상기 회로기판(120) 상부에 배치되는 제1 보강판(130) 및 상기 회로기판(120) 하부에 배치되는 제2 보강판(140)을 포함한다.
상기 제1 보강판(130)의 일면에는 일정 높이를 갖는 탭(tap)들이 형성된다. 상기 제1 보강판(130)의 일면의 외측 부분에는 일정 높이를 갖는 제1 탭(131)들이 형성될 수 있다. 상기 제1 보강판(130)의 일면의 내측 부분에는 일정 높이를 갖는 제2 탭(133)들이 형성될 수 있다. 상기 제1 탭(131) 및 제2 탭(133)에는 나사홈이 형성될 수 있고, 상기 제1 탭(131) 및 제2 탭(133)은 나사홈이 형성되는 틀이 된다. 상기 제1 탭(131) 및 상기 제2 탭(133) 부분을 제외하는 면은 상기 탭보다 낮은 높이로 형성된다.
상기 제1 탭(131)들과 대응하는 회로기판(120)에는 나사홈에 체결하는 제1 볼트(121)가 삽입되는 제1 관통홀(123)들이 형성된다. 상기 회로기판(120)의 상부에는 상기 제1 탭(131)들에 형성된 나사홈과 상기 제1 볼트(121)의 결합에 의해 상기 제1 보강판(130)이 결합된다. 상기 제1 탭(131) 및 상기 제2 탭(133)은 일정 높이로 형성되므로 상기 제1 탭(131) 및 상기 제2 탭(133) 부분만 상기 회로기판(120)과 접촉하여 결합되고, 나머지 면에는 갭(135)이 형성되어 상기 회로기판(120)과 접촉되지 않고 일정 간격 이격되어 결합된다. 상기 제1 보강판(130)은 상기 회로기판(120)의 상면에 간격 조정이 가능하도록 결합된다.
상기 회로기판(120)에는 상기 제2 탭(133)들과 대응하는 위치에 상기 제2 보강판(140)을 상기 회로기판(120)과 일정 간격 이격시켜 상기 제1 보강판(130)과 상기 제2 보강판(140)을 결합하기 위한 삽입홀(125)이 형성된다. 상기 제2 보강판(140)에는 상기 제2 탭(133)들과 대응하여 나사홈에 체결되는 제2 볼트(141)가 삽입되는 제2 관통홀(143)이 형성된다. 상기 회로기판의 하면에 대해서 간격 조정이 가능하도록 상기 제2 탭(133)들에 형성된 나사홈과 상기 제2 볼트(141)의 결합에 의해 상기 제1 보강판(130)과 상기 제2 보강판(140)은 결합한다.
발명의 일실시예에 따르면, 상기 삽입홀(125)에는 이격부재(127)가 삽입될 수 있다. 상기 이격부재(127)의 두께는 상기 회로기판(120)의 두께보다 두껍게 형 성된다. 상기 이격부재(127)는 탄소강으로 이루어진 부시로 형성될 수 있다. 상기 이격부재(127)에 의해 상기 제2 보강판(140)은 상기 회로기판(120)에 대해서 상기 이격부재(127)의 두께만큼 이격되어 상기 회로기판(120)과 결합된다. 또한, 상기 이격부재(127)는 상기 회로기판(120)의 열 변형을 경감시킬 수 있다.
상기 이격부재(127)는 상기 삽입홀(125)에 삽입되고, 상기 제1 보강판(130)과 상기 제2 보강판(140) 사이에 배치된다. 상기 이격부재(127)에는 상기 제1 보강판(130)에 형성된 나사홈에 체결하는 상기 제2 볼트(141)가 삽입되는 제3 관통홀(129)이 형성된다.
상기 제2 보강판(140)에는 상기 제2 탭(133)에 대응하여 상기 제2 볼트(141)가 삽입되는 제2 관통홀(143)이 형성되고, 상기 회로기판(120)의 하부에는 상기 제2 탭(133)에 형성된 나사홈과 상기 제2 볼트(141)의 결합에 의해 상기 제2 보강판(140)이 결합된다. 상기 이격부재(127)에 의해, 상기 제2 보강판(140)은 상기 회로기판(120)과 접촉하지 않으면서 일정간격 이격되어 결합하게 된다. 따라서, 일정간격 이격됨에 따라, 상기 회로기판(120)에 열전달을 적게 하고, 상기 회로기판(120)에 열변형이 일어나더라도 제2 보강판(140)에 영향을 주지 않게 된다.
발명의 다른 실시예에 따르면, 상기 이격부재(127)는 상기 제1 보강판(130)에 일체로 형성되거나, 상기 제2 보강판(130)에 일체로 형성될 수 있다. 구체적으로, 상기 이격부재(127)는 상기 제1 보강판(130)의 상기 제2 탭(133) 상에 일체로 형성될 수 있다. 이 경우에 있어서, 상기 제2 탭(133) 상에 일체로 형성된 이격부재(127)는 상기 회로기판(120)의 상기 삽입홀(125)을 관통하여 상기 제2 보강 판(140)과 결합한다.
또한, 상기 이격부재(127)는 제2 보강판(140)에 일체로 형성될 수 있다. 구체적으로, 상기 이격부재(127)는 상기 제2 탭(133)의 위치에 대응하여 상기 제2 보강판(140)에 일체로 형성될 수 있다. 이 경우에 있어서, 상기 제2 보강판(140)에 일체로 형성된 이격부재(127)는 상기 회로기판(120)의 상기 삽입홀(125)을 관통하여 상기 제1 보강판(130)과 결합한다.
상기 탐침(110)은 웨이퍼 상에 형성된 적어도 하나의 디바이스의 복수의 전극(도시되지 않음)과 대응하도록 상기 제2 보강판(140)에 배치된다. 상기 탐침(110)은 상기 회로기판(120)의 복수의 단자전극(150)과 전기적으로 연결된다. 상기 탐침(110)은 미세가공 기술을 이용하여 형성될 수 있다.
상술한 바와 같이 본 발명의 실시예에 따르면, 상기 회로기판과 제1 및 제2 보강판과의 접촉면적을 최소화함으로써, 테스트 환경의 높은 열전달을 감소시키고, 회로기판의 열변형에 의한 처짐현상이 생기더라도 제2 보강판에 영향을 주지 않게 하여 탐침의 얼라인을 향상시킨다.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

Claims (7)

  1. 피검체와 접촉하는 탐침;
    상기 탐침과 전기적으로 연결된 회로기판;
    상기 회로기판의 상면에 간격 조정이 가능하도록 결합하는 제1 탭 및 제 2 탭을 갖는 제1 보강판; 및
    상기 회로기판의 하면에 대해서 간격 조정이 가능하도록 상기 제2 탭과 결합하는 제2 보강판을 포함하는 프로브 카드.
  2. 제 1 항에 있어서, 상기 제2 탭에 체결된 이격부재를 더 포함하는 것을 특징으로 하는 프로브 카드.
  3. 제 2 항에 있어서, 상기 이격부재의 두께는 상기 회로기판의 두께보다 더 두꺼운 것을 특징으로 하는 프로브 카드.
  4. 제 2 항에 있어서, 상기 이격부재는 상기 제1 보강판 또는 상기 제2 보강판에 일체로 형성되는 것을 특징으로 하는 프로브 카드.
  5. 제 1 항에 있어서, 상기 제1 및 제2 탭에는 나사 홈이 형성되고, 상기 이격부재에는 관통홀이 형성되어 볼트에 의해 상기 제1 보강판과 상기 제2 보강판은 일 체로 결합되는 것을 특징으로 하는 프로브 카드.
  6. 제 1 항에 있어서, 상기 제1 탭은 상기 제1 보강판의 외측부분에 형성되고, 상기 제2 탭은 내측부분에 형성되는 것을 특징으로 하는 프로브 카드.
  7. 제 1 항에 있어서, 상기 탐침은 상기 제2 보강판에 배치되는 것을 특징으로 하는 프로브 카드.
KR1020060095588A 2006-09-29 2006-09-29 프로브 카드 KR20080030124A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020060095588A KR20080030124A (ko) 2006-09-29 2006-09-29 프로브 카드
US11/858,260 US7733103B2 (en) 2006-09-29 2007-09-20 Probe card

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060095588A KR20080030124A (ko) 2006-09-29 2006-09-29 프로브 카드

Publications (1)

Publication Number Publication Date
KR20080030124A true KR20080030124A (ko) 2008-04-04

Family

ID=39260500

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060095588A KR20080030124A (ko) 2006-09-29 2006-09-29 프로브 카드

Country Status (2)

Country Link
US (1) US7733103B2 (ko)
KR (1) KR20080030124A (ko)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
USRE43503E1 (en) 2006-06-29 2012-07-10 Microprobe, Inc. Probe skates for electrical testing of convex pad topologies
US8988091B2 (en) 2004-05-21 2015-03-24 Microprobe, Inc. Multiple contact probes
US9097740B2 (en) 2004-05-21 2015-08-04 Formfactor, Inc. Layered probes with core
US9476911B2 (en) 2004-05-21 2016-10-25 Microprobe, Inc. Probes with high current carrying capability and laser machining methods
US7759949B2 (en) 2004-05-21 2010-07-20 Microprobe, Inc. Probes with self-cleaning blunt skates for contacting conductive pads
US8907689B2 (en) * 2006-10-11 2014-12-09 Microprobe, Inc. Probe retention arrangement
US7514948B2 (en) 2007-04-10 2009-04-07 Microprobe, Inc. Vertical probe array arranged to provide space transformation
US8723546B2 (en) 2007-10-19 2014-05-13 Microprobe, Inc. Vertical guided layered probe
JP2009133722A (ja) * 2007-11-30 2009-06-18 Tokyo Electron Ltd プローブ装置
US8230593B2 (en) 2008-05-29 2012-07-31 Microprobe, Inc. Probe bonding method having improved control of bonding material
US9354254B2 (en) 2013-03-14 2016-05-31 Taiwan Semiconductor Manufacturing Co., Ltd. Test-yield improvement devices for high-density probing techniques and method of implementing the same
US11249112B2 (en) 2013-03-15 2022-02-15 Taiwan Semiconductor Manufacturing Co., Ltd. Devices for high-density probing techniques and method of implementing the same

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6359452B1 (en) * 1998-07-22 2002-03-19 Nortel Networks Limited Method and apparatus for testing an electronic assembly
US6509751B1 (en) * 2000-03-17 2003-01-21 Formfactor, Inc. Planarizer for a semiconductor contactor
JP3621938B2 (ja) * 2002-08-09 2005-02-23 日本電子材料株式会社 プローブカード
KR101104287B1 (ko) * 2004-02-27 2012-01-13 가부시키가이샤 아드반테스트 프로브 카드

Also Published As

Publication number Publication date
US20080079452A1 (en) 2008-04-03
US7733103B2 (en) 2010-06-08

Similar Documents

Publication Publication Date Title
KR20080030124A (ko) 프로브 카드
US7663386B2 (en) Probe card
CN102012470B (zh) 封装基板的电性测试转接板及其方法
US7105856B1 (en) Test key having a chain circuit and a kelvin structure
EP1637893B1 (en) Method and apparatus for testing electrical characteristics of object under test
US7262617B2 (en) Method for testing integrated circuit, and wafer
CN105609440A (zh) 功率半导体模块的制造方法及其中间装配单元
US20090002005A1 (en) Substrate Probe Card and Method for Regenerating Thereof
KR20020011089A (ko) 반도체 기판 시험 장치 및 반도체 기판 시험 방법
KR100582925B1 (ko) 인쇄회로기판의 전기적 검사용 지그
KR101047460B1 (ko) 마이크로 동축 케이블 타입 프로브 카드
KR100632485B1 (ko) 완충형 프로브카드
KR100632484B1 (ko) 수직 완충형 프로브카드
US8310260B2 (en) Connecting device
CN203287491U (zh) 芯片测试装置及***
KR100765490B1 (ko) Ｐｃｂ 전극판
JP2000150598A (ja) コンタクタ及びその製造方法
CN106601639B (zh) 不着检出测试方法及其所用的基板与压板
KR20090000861A (ko) 핀 삽입형 접촉 구조를 갖는 프로브 카드
KR20080054738A (ko) 프로브 카드
JP4877465B2 (ja) 半導体装置、半導体装置の検査方法、半導体ウェハ
JP5126009B2 (ja) 試験方法、試験装置及び半導体装置の製造方法
JP4915792B2 (ja) ピッチ変換ユニット
KR100911453B1 (ko) 프로브 카드
KR100707878B1 (ko) 수직형 프로브 카드

Legal Events

Date Code Title Description
N231 Notification of change of applicant
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid