KR20080020215A - 반도체 발광소자 - Google Patents

Abstract

본 발명은 기판; 기판 위에 성장되는 복수개의 반도체층으로서, 제1 도전성을 가지는 제1 반도체층, 제1 도전성과 다른 제2 도전성을 가지는 제2 반도체층, 제1 반도체층과 제2 반도체층 사이에 위치하며 전자와 정공의 재결합에 의해 빛을 생성하는 활성층을 구비하는 복수개의 반도체층; 기판과 복수개의 반도체층을 관통하여 형성된 적어도 하나의 홀; 제2 반도체층과 전기적으로 접촉되는 패드 전극; 그리고, 패드 전극으로부터 이어진 가지 전극;을 포함하는 것을 특징으로 하는 반도체 발광소자에 관한 것이다.

수직 구조, LED, 홀(Hole), 전극 구조, 어레이

Description

반도체 발광소자{SEMICONDUCTOR LIGHT EMITTING DEVICE}

도 1은 종래의 반도체 발광소자의 일 예를 나타내는 도면,

도 2는 비아홀을 포함하는 반도체 발광소자의 제조 방법을 나타내는 도면,

도 3은 본 발명에 따른 반도체 발광소자의 p측 패드 전극의 구조를 나타내는 도면,

도 4는 본 발명에 따른 반도체 발광소자의 또 다른 실시예를 나타내는 도면,

도 5는 본 발명에 따른 반도체 발광소자의 또 다른 실시예를 나타내는 도면,

도 6은 본 발명에 따른 반도체 발광소자의 또 다른 실시예를 나타내는 도면,

도 7은 본 발명에 따른 반도체 발광소자의 또 다른 실시예를 나타내는 도면,

도 8 및 도 9는 본 발명에 따른 반도체 발광소자의 또 다른 실시예를 나타내는 도면,

도 10, 도 11 및 도 12는 본 발명에 따른 반도체 발광소자의 또 다른 실시예를 나타내는 도면.

본 발명은 반도체 발광소자에 관한 것으로, 특히 기판과 복수개의 반도체층 을 관통하여 형성된 적어도 하나의 홀을 형성하여 수직 구조의 전극 구조를 가지는 반도체 발광소자의 p측 패드 전극 및 가지 전극에 관한 것이다.

도 1은 종래의 반도체 발광소자의 일 예를 나타내는 도면으로서, 3족 질화물 반도체 발광소자가 예시되어 있으며, 발광소자는 기판(100), 기판(100) 위에 에피성장되는 버퍼층(200), 버퍼층(200) 위에 에피성장되는 n형 질화물 반도체층(300), n형 질화물 반도체층(300) 위에 에피성장되는 활성층(400), 활성층(400) 위에 에피성장되는 p형 질화물 반도체층(500), p형 질화물 반도체층(500) 위에 형성되는 p측 전극(600), p측 전극(600) 위에 형성되는 p측 본딩 패드(700), p형 질화물 반도체층(500)과 활성층(400)이 메사 식각되어 노출된 n형 질화물 반도체층(301) 위에 형성되는 n측 전극(800)을 포함한다.

기판(100)은 동종기판으로 GaN계 기판이 이용되며, 이종기판으로 Al₂O₃ 기판, SiC 기판 또는 Si 기판 등이 이용되지만, 질화물 반도체층이 성장될 수 있는 기판이라면 어떠한 형태이어도 좋다.

기판(100) 위에 에피성장되는 질화물 반도체층들은 주로 유기금속기상성장법 (MOCVD)에 의해 성장된다.

버퍼층(200)은 이종기판(100)과 질화물 반도체 사이의 격자상수 및 열팽창계수의 차이를 극복하기 위한 것이며, 미국특허 제5,122,845호에는 사파이어 기판 위에 380℃에서 800℃의 온도에서 100Å에서 500Å의 두께를 가지는 AlN 버퍼층을 성장시키는 기술이 개시되어 있으며, 미국특허 제5,290,393호에는 사파이어 기판 위 에 200℃에서 900℃의 온도에서 10Å에서 5000Å의 두께를 가지는 Al_xGa_{1 -x}N(0≤x<1) 버퍼층을 성장시키는 기술이 개시되어 있고, 국제공개공보 WO/05/053042호에는 600℃에서 990℃의 온도에서 SiC 버퍼층(씨앗층)을 성장시킨 다음 그 위에 In_xGa_{1 -x}N(0<x≤1)층을 성장시키는 기술이 개시되어 있다.

n형 질화물 반도체층(300)은 Si, Ge, Sn로 이루어진 군중에서 적어도 한가지 물질이 n형 불순물로 도핑되며 일반적으로 n형 질화물 반도체층은 GaN로 이루어지고, Si으로 도핑된다. 미국특허 제5,733,796호에는 Si과 다른 소스 물질의 혼합비를 조절함으로써 원하는 도핑농도로 n형 반도체층을 도핑하는 기술이 개시되어 있다.

활성층(400)은 전자와 정공의 재결합을 통해 광자(빛)를 생성하는 층으로서, 주로 In_xGa_{1 -x}N(0<x≤1)로 이루어지고, 하나의 우물층이나 복수개의 우물층들로 구성된다. 국제공개공보 WO/02/021121호에는 복수개의 양자우물층들과 장벽층들의 일부에만 도핑을 하는 기술이 개시되어 있다.

p형 질화물 반도체층(500)은 Zn, Mg,Ca, Be로 이루어진 군중에서 적어도 한가지 물질이 p형 불순물로 도핑되며, 활성화(Activation) 공정을 거쳐 p형 전도성을 가진다. 미국특허 제5,247,533호에는 전자빔 조사에 의해 p형 질화물 반도체층을 활성화시키는 기술이 개시되어 있으며, 미국특허 제5,306,662호에는 400℃ 이상의 온도에서 열처리(Annealing)함으로써 p형 질화물 반도체층을 활성화시키는 기술이 개시되어 있고, 국제공개공보 WO/05/022655호에는 p형 질화물 반도체층 성장의 질소전구체로서 암모니아와 하이드라진계 소스 물질을 함께 사용함으로써 활성화 공정없이 p형 질화물 반도체층이 p형 전도성을 가지게 하는 기술이 개시되어 있다.

p측 전극(600)은 p형 질화물 반도체층(500) 전체로 전류의 공급과 활성층에서 발생된 빛의 방출을 용이하게 하기 위해 구비되는 것으로서, 미국특허 제5,563,422호에는 p형 질화물 반도체층의 거의 전면에 걸쳐서 형성되며 p형 질화물 반도체층과 오믹접촉하고 Ni과 Au로 이루어진 투광성 전극에 관한 기술이 개시되어 있으며, 미국특허 제6,515,306호에는 p형 질화물 반도체층 위에 n형 초격자층을 형성한 다음 그 위에 ITO(Indium Tin Oxide)로 이루어진 투광성 전극을 형성한 기술이 개시되어 있다.

한편, p측 전극(600)이 빛을 투과시키지 못하도록, 즉 빛을 기판 측으로 반사하도록 두꺼운 두께를 가지게 형성할 수 있는데, 이러한 p측 전극(600)을 사용하는 발광소자를 플립칩(Flip Chip)이라 한다. 미국특허 제6,194,743호에는 20nm 이상의 두께를 가지는 Ag 층, Ag 층을 덮는 확산 방지층, 그리고 확산 방지층을 덮는 Au와 Al으로 이루어진 본딩 층을 포함하는 전극 구조에 관한 기술이 개시되어 있다.

p측 본딩 패드(700)와 n측 전극(800)은 전류의 공급과 외부로의 와이어 본딩을 위한 것이며, 미국특허 제5,563,422호에는 n측 전극(800)을 Ti과 Al으로 구성한 기술이 개시되어 있으며, 미국특허 제5,652,434호에는 투광성 전극의 일부가 제거되어 p측 본딩 패드가 p형 질화물 반도체층에 직접 접하는 기술이 개시되어 있다.

일반적으로 3족 질화물 반도체 발광소자의 경우 기판(100)으로는 사파이어가 주로 사용되어 지는데, 사파이어는 전기가 통하지 않기 때문에 전류를 공급하기 위한 전극이 수평으로 위치하게 된다. 이때, 활성층(400)에서 발생한 빛의 일부는 외부로 탈출하여 외부양자효율에 영향을 주지만, 많은 양의 빛은 사파이어 기판(100)과 질화물 반도체층 내부에 갇혀 빠져나오지 못하고 열로 소멸되고 있는 실정이다. 또한, 수평방향으로 전류 인가되어 발광소자 내부에 전류밀도 불균형이 발생하여 소자의 성능에 좋지 않은 영향을 준다.

그래서, 사파이어 기판(100) 위에 복수개의 질화물 반도체층을 성장한 후 사파이어 기판(100)을 제거하고 수직 방향의 전극 구조를 가지는 고효율의 발광소자를 제작하기 위한 기술들이 연구되고 있다. 일반적으로 사파이어 기판(100)을 제거하기 방법으로 레이저를 이용하는 방법이 사용된다. 사파이어 기판(100)의 하부에 레이저를 조사하면 사파이어 기판(100)은 레이저 빛을 흡수하지 못하고 그대로 투과시키지만, 기판(100)과 접하여 성장되느 3족 질화물 반도체층은 레이저 빛을 흡수하여 3족 원소와 질소 원소가 분리된다.

주된 3족 원소인 갈륨은 상온에서도 액상을 유지하기 때문에 사파이어 기판(100)과 질화물 반도체층이 분리되는 것이다. 그러나, 레이저를 이용한 방법은 레이저의 조사시 높은 열이 발생하여 소자에 좋지 않은 영향을 주고 또한 사파이어 기판(100)과 질화물 반도체층 사이의 스트레스로 인하여 질화물 반도체층이 깨지기도 한다.

상기의 문제를 해결하기 위해서 본원인은 비아 홀을 포함하는 수직의 전극 구조를 가지는 반도체 발광소자를 특허출원하였다.(한국특허출원 제2006-35149호) 비아 홀을 포함하는 반도체 발광소자의 제조 방법을 도 2에 나타내었다.

비아 홀을 포함하는 수직의 전극 구조를 가지는 반도체 발광소자는 복수개의 홀이 형성된 기판(101) 위에 버퍼층(201), n형 질화물 반도체층(301), 전자와 정공의 재결합에 의하여 빛을 생성하는 활성층(401) 및 p형 질화물 반도체층(501)을 포함하는 복수개의 질화물 반도체층을 성장한다.

복수개의 질화물 반도체층을 성장한 후 복수개의 질화물 반도체층 위에 p측 전극(601)을 형성한다. p측 전극(601)은 니켈, 금, 은, 크롬, 티타늄, 백금, 팔라듐, 로듐, 이리듐, 알루미늄, 주석, ITO, IZO, ZnO, CIO(copper Indium Oxide), 인듐, 탄탈륨, 구리, 코발트, 철, 루테늄, 지르코늄, 텅스텐 및 몰리브덴으로 이루어진 군으로부터 선택된 하나를 포함하여 형성한다.

p측 전극(601)을 형성한 후 n형 질화물 반도체층(301)을 노출시키는 공정을 수행한다. n형 질화물 반도체층(301)을 노출시키는 방법은 건식식각 및 습식식각법을 이용한다. 이때 n형 질화물 반도체층이 노출되는 표면적을 크게 하기 위해서 하나의 스텝(302:step)을 가지는 형태로 식각한다.

n형 질화물 반도체층(301)의 노출을 위한 식각 공정 후 p측 전극(601)의 상부와 p형 질화물 반도체층의 상부에 p측 본딩 패드(701)를 형성하고, 기판의 제2 면을 연마하는 공정을 수행한다. 기판의 연마는 적어도 홈이 형성된 곳까지 연마하여 형성된 홈이 기판을 관통하는 형태를 취하도록 한다. 기판을 연마하는 방법은 그라인딩, 랩핑의 방법을 사용한다. 기판의 제2 면을 연마한 후 기판의 최종 두께는 50㎛에서 400㎛의 값을 가지며 바람직하게는 30㎛에서 300㎛의 값을 가진다. 기 판의 최종 두께가 30㎛ 이하이면 후속 공정에서 기판이 깨질 우려가 있으며, 기판의 최종 두께가 300㎛ 이상이면 수직 구조의 발광소자로서 휘도 및 열적 개선의 폭이 크지 않을 수 있다.

상기 기판의 제2 면을 연마하기 전에 p측 본딩 패드(701)를 제외한 발광 소자의 전면에 보호막을 형성할 수 있다. 보호막은 SiOx, SiNx, SiON, BCB, Polyimide등을 이용하여 형성한다.

기판의 제2 면을 연마하는 공정 후에 n측 전극(801)을 형성한다. n측 전극은(801) 연마된 기판의 제2 면에 형성하며, 형성된 홈을 통하여 n형 질화물 반도체층에 n측 전극(801)이 형성된다. n측 전극(801)의 형성은 스퍼터링(Sputtering)법, 전자빔 증작법(E-beam Evaporation), 열증착법 등의 방법을 이용하며, n측 전극(801)은 니켈, 금, 은, 크롬, 티타늄, 백금, 팔라듐, 로듐, 이리듐, 알루미늄, 주석, 인듐, 탄탈륨, 구리, 코발트, 철, 루테늄, 지르코늄, 텅스텐, 몰리브덴으로 이루어진 군으로부터 선택된 어느 하나 또는 이들의 조합으로 형성되어 반사막의 역할을 한다. n측 전극(801)이 반사막으로 형성되어 활성층에서 발생한 빛을 반사하여 발광소자의 위로 생성된 빛을 방출시킨다. 또한, 기판의 제2 면에 형성된 n측 전극(801)이 n측 본딩 패드의 역할을 하여 반도체 발광 소자에 전류를 주입한다.

n측 전극(801)의 형성에 있어서, p측 본딩 패드(701)의 증착시 개구부에 노출된 n형 질화물 반도체층(301)에 금속층의 형성이 가능하며 또한 n측 전극(801)의 형성 공정에서 기판의 제2 면에 형성된 홈을 통하여 n측 전극(801)이 형성되어 노출된 n형 질화물 반도체층(301)의 모든 부분에 금속층이 형성이 가능하다.

본 발명은 상기 문제를 해결하기 위한 것으로, 홀(Hole)이 형성된 기판, 상기 홀이 형성된 홀을 통하여 n측 전극을 형성하여 수직 전극 구조를 가짐으로써 전류 밀도의 불균형을 개선하는 반도체 발광소자에 있어서, 특히 p측 전극의 형태 및 위치를 특정 구성으로 함으로써 전류를 균일하게 주입하고, 최소 전극의 배치로 빛의 흡수를 줄여 빛이 발광되는 효율을 높이는 반도체 발광소자를 제공하는 것을 목적으로 한다.

이를 위해 본 발명은 기판; 기판 위에 성장되는 복수개의 반도체층으로서, 제1 도전성을 가지는 제1 반도체층, 제1 도전성과 다른 제2 도전성을 가지는 제2 반도체층, 제1 반도체층과 제2 반도체층 사이에 위치하며 전자와 정공의 재결합에 의해 빛을 생성하는 활성층을 구비하는 복수개의 반도체층; 기판과 복수개의 반도체층을 관통하여 형성된 적어도 하나의 홀; 제2 반도체층과 전기적으로 접촉되는 패드 전극; 그리고, 패드 전극으로부터 이어진 가지 전극;을 포함하는 것을 특징으로 하는 반도체 발광소자를 제공한다. 이는 가진 전극을 통하여 제2 반도체층에 균일하게 전류를 주입하기 위함이다.

또한 본 발명은 기판 측의 홀을 통해 제1 반도체층과 전기적으로 접촉되는 전극;을 포함하는 것을 특징으로 하는 반도체 발광소자를 제공한다.

또한 본 발명은 제2 반도체층과 패드 전극 및 가지 전극 사이에 전류확산층;을 포함하는 것을 특징으로 하는 반도체 발광소자를 제공한다.

또한 본 발명은 가지 전극이 폐루프를 형성하는 것을 특징으로 하는 반도체 발광소자를 제공한다.

또한 본 발명은 가지 전극이 폐루프 및 가지를 형성하는 것을 특징으로 하는 반도체 발광소자를 제공한다.

또한 본 발명은 복수개의 홀을 포함하며, 가지 전극은 적어도 하나의 폐루프를 형성하는 것을 특징으로 하는 반도체 발광소자를 제공한다.

또한 본 발명은 복수개의 질화물 반도체층이 3족 질화물 반도체로 이루어지는 것을 특징으로 하는 반도체 발광소자를 제공한다.

또한 본 발명은 기판이 사파이어 기판인 것을 특징으로 하는 반도체 발광소자를 제공한다.

또한 본 발명은 기판; 그리고, 기판 위에 성장되는 복수개의 반도체층으로서, 제1 도전성을 가지는 제1 반도체층, 제1 도전성과 다른 제2 도전성을 가지는 제2 반도체층, 제1 반도체층과 제2 반도체층 사이에 위치하며 전자와 정공의 재결합에 의해 빛을 생성하는 활성층을 구비하는 복수개의 반도체층;을 포함하는 반도체 발광소자에 있어서, 기판과 복수개의 반도체층을 관통하여 형성되며, 반도체 발광소자의 중심으로부터 벗어나서 위치되는 홀; 그리고, 제2 반도체층과 전기적으로 접촉되는 패드 전극;을 포함하는 것을 특징으로 하는 반도체 발광소자를 제공한다.

또한 본 발명은 패드 전극이 반도체 발광소자의 중심에 위치하는 것을 특징으로 하는 반도체 발광소자를 제공한다.

또한 본 발명은 패드 전극으로부터 이어진 가지 전극;을 포함하는 것을 특징 으로 하는 반도체 발광소자를 제공한다.

이하 도면을 참고하여 본 발명을 더욱 자세히 설명한다.

도 3은 본 발명에 따른 반도체 발광소자의 p측 패드 전극의 구조를 나타내는 도면으로서, 반도체 발광소자는 하나의 홀(90:Hole)이 소자의 중심부에 위치하여 n측 전극이 형성되며, p측 전극은 홀을 감싸는 "ㄷ"자 형태의 가지 전극(71)을 가진다. 홀(90)을 통하여 형성된 n측 전극으로부터 주입되는 전자와 p측 전극으로부터 공급되는 홀의 흐름을 원할히 하여 수직의 전극 구조를 가지는 발광소자의 휘도를 향상시킨다. 상기와 같이 "ㄷ"자 형태의 p측 패드(70) 전극 및 가지 전극(71)을 구비함으로써 p측 패드 전극(70)에서 멀리 떨이진 p형 질화물 반도체층까지 정공의 공급이 원할하게 이루어져 효율적인 전류 공급이 가능하다.

홀(90)을 감싸는 p측 전극은 전류의 원할한 주입을 위하여 홀(90)의 위치에 따른 p측 전극의 배치가 중요하다. 즉, 전자의 운동성(electron mobility)이 좋은 n형 질화물 반도체층과 달리 정공의 운동성(hole mobility)이 떨어지는 p형 질화물 반도체층의 경우 전류 주입성을 높이기 위한 전류 확산층(current spreading)층을 도입 및 p측 전극의 모양 및 배치가 중요한 것이다.

도 4는 본 발명에 따른 반도체 발광소자의 또 다른 실시예를 나타내는 도면으로서, 도 3의 실시예의 약간 변형으로 "ㄷ"자 형태의 가지 전극(71)이 부드러운 곡면 형태를 가진다. 도 3의 실시예와 비교하여 상대적으로 가지 전극(71)의 길이가 짧아 발광부(A)를 가리는 면적이 작기 때문에 보다 나은 효과를 가진다.

도 5는 본 발명에 따른 반도체 발광소자의 또 다른 실시예를 나타내는 도면 으로서, p측 전극은 n측 전극이 형성된 홀을 완전히 감싸는 폐루프 형태의 가기 전극(71)을 가진다. 또한, 가지 전극(71)은 소자의 테두리 부분에 형성되어 소자 전체에 효율적인 전류의 공급이 가능하다. 홀(90)을 감싸는 폐루프 형태의 가지 전극(71)은 사각형의 구조 뿐만 아니라 원형 및 곡선과 직선의 조합으로 구성된 구조 또한 가능하다.

도 6는 본 발명에 따른 반도체 발광소자의 또 다른 실시예를 나타내는 도면으로서, n측 전극이 형성된 홀(90)이 소자의 중심에서 벗어난 경우의 p측 전극의 위치 및 형태를 나타낸다. 홀(90)이 소자의 중심에 위치하는 경우 p측 전극은 "ㄱ"자 형태의 가지 전극(71)을 가짐으로써 효율적으로 전류의 주입이 가능하다. 또한 발광 영역(A)에 형성되는 가지 전극(71)의 면적이 작기 때문에 소자의 휘도 감소에도 기인하지 않는다.

도 7은 본 발명에 따른 반도체 발광소자의 또 다른 실시예를 나타내는 도면으로서, n측 전극이 형성된 홀(90)이 소자의 한 변의 테두리 부분에 위치하는 경우를 나타낸다. 상기의 경우에는 p측 패드 전극(70)은 홀(90)이 위치하는 변에 대응하는 변의 테두리 부분에 형성되며 가지 전극은 필요로 하지 않는다.

도 8 및 도 9는 본 발명에 따른 반도체 발광소자의 또 다른 실시예를 나타내는 도면으로서, 다수의 홀(90)이 소자에 형성된 경우 p측 전극의 위치 및 형태를 나타낸다. 소자의 크기에 따라 소자에 형성되는 홀(90)의 개수는 하나 이상으로 많아지게 되며 이런 경우 소자에 효율적으로 전류를 공급하기 위해 가지 전극(71)을 어레이 형태로 형성한다. 가지 전극(71)의 어레이 형태는 사각형, 육각형, 마름모, 삼각형, 사다리꼴, 평행사변형 및 곡률을 포함하는 다각형 등 가지 전극(71)의 면적이 최소로 배치될 수 있는 형태면 가능하다.

도 8은 사각형 어레이 형태의 가지 전극 구조를 나타내면 도 9는 육각형 어레이 형태의 가지 전극 구조를 나타낸다. p측 패드 전극(70)은 가지 전극(71)이 교차하는 지점에 하나 또는 그 이상을 형성하여 전류 주입을 최대로 할 수 있도록 한다.

상기의 경우 어레이 형태의 가지 전극 구조가 발광 영역(A)에서 차지하는 면적이 크게 되게 되면 가지 전극(71)을 이루는 금속 물질 때문에 활성층에서 발생하는 빛을 흡수하여 소자의 발광 효율에 좋지 않은 영향을 주게 된다. 이를 극복 하기 위해서 폐루프를 형성한 가지 전극(71)의 일부를 제거하여 가지 전극(71)의 면적을 줄이고 또한 전류 주입에는 큰 영향을 주지 않게 하여 발광 효율을 높일 수 있다. 이를 도 10, 도 11 및 도 12에 나타내었다.

본 발명에 의하면, 종래의 수직 방향의 전극 구조를 가지는 반도체 발광소자의 제조 공정에서 사파이어 기판의 제거 및 새로운 기판의 접착(Wafer Bonding) 등으로 인하여 발생하는 제조 비용을 줄일 수 있다.

또한 금속 배선을 반도체 발광소자의 아래 면으로 연결이 가능하여 열 분산이 용이하여 반도체 발광소자의 열적 신뢰성을 개선할 수 있다.

형성된 홀의 개수와 위치에 따른 제 2전극의 모양 및 위치를 조절하여 효과적인 전류 주입으로 광전기적 특성을 개선할 수 있다.

Claims (12)

1. 기판; 기판 위에 성장되는 복수개의 반도체층으로서, 제1 도전성을 가지는 제1 반도체층, 제1 도전성과 다른 제2 도전성을 가지는 제2 반도체층, 제1 반도체층과 제2 반도체층 사이에 위치하며 전자와 정공의 재결합에 의해 빛을 생성하는 활성층을 구비하는 복수개의 반도체층;

   기판과 복수개의 반도체층을 관통하여 형성된 적어도 하나의 홀;

   제2 반도체층과 전기적으로 접촉되는 패드 전극; 그리고,

   패드 전극으로부터 이어진 가지 전극;을 포함하는 것을 특징으로 하는 반도체 발광소자.
2. 제 1 항에 있어서,

   기판 측의 홀을 통해 제1 반도체층과 전기적으로 접촉되는 전극;을 포함하는 것을 특징으로 하는 반도체 발광소자.
3. 제 1 항에 있어서,

   제2 반도체층과 패드 전극 및 가지 전극 사이에 전류확산층;을 포함하는 것을 특징으로 하는 반도체 발광소자.
4. 제 1 항에 있어서,

   가지 전극은 폐루프를 형성하는 것을 특징으로 하는 반도체 발광소자.
5. 제 1 항에 있어서,

   가지 전극은 폐루프 및 가지를 형성하는 것을 특징으로 하는 반도체 발광소자.
6. 제 1 항에 있어서,

   복수개의 홀을 포함하며, 가지 전극은 적어도 하나의 폐루프를 형성하는 것을 특징으로 하는 반도체 발광소자.
7. 제 1 항에 있어서,

   복수개의 질화물 반도체층은 3족 질화물 반도체로 이루어지는 것을 특징으로 하는 반도체 발광소자.
8. 제 1 항에 있어서,

   기판은 사파이어 기판인 것을 특징으로 하는 반도체 발광소자.
9. 기판; 그리고, 기판 위에 성장되는 복수개의 반도체층으로서, 제1 도전성을 가지는 제1 반도체층, 제1 도전성과 다른 제2 도전성을 가지는 제2 반도체층, 제1 반도체층과 제2 반도체층 사이에 위치하며 전자와 정공의 재결합에 의해 빛을 생성 하는 활성층을 구비하는 복수개의 반도체층;을 포함하는 반도체 발광소자에 있어서,

   기판과 복수개의 반도체층을 관통하여 형성되며, 반도체 발광소자의 중심으로부터 벗어나서 위치되는 홀; 그리고,

   제2 반도체층과 전기적으로 접촉되는 패드 전극;을 포함하는 것을 특징으로 하는 반도체 발광소자.
10. 제 9 항에 있어서,

    기판 측의 홀을 통해 제1 반도체층과 전기적으로 접촉되는 전극;을 포함하는 것을 특징으로 하는 반도체 발광소자.
11. 제 9 항에 있어서,

    패드 전극은 반도체 발광소자의 중심에 위치하는 것을 특징으로 하는 반도체 발광소자.
12. 제 9 항에 있어서,

    패드 전극으로부터 이어진 가지 전극;을 포함하는 것을 특징으로 하는 반도체 발광소자.

Images