KR20080017988A - 구동 장치 및 이를 포함하는 액정 표시 장치 - Google Patents

Abstract

데이터 전압의 출력 딜레이 시간을 타겟 출력 딜레이 시간과 동일하도록 조절하는 구동 장치 및 이를 포함하는 액정 표시 장치가 제공된다. 구동 장치는, 액정 패널의 각각의 데이터선에 해당 데이터 전압을 인가할 것을 알려주는 데이터 로드 신호를 생성하는 타이밍 제어부 및 상기 데이터 로드 신호에 응답하여 상기 데이터 전압을 출력하는 데이터 구동부로, 전하 공유 시간은 상기 데이터 로드 신호가 활성화되는 시간으로 정의하고, 출력 딜레이 시간은 상기 데이터 로드 신호의 활성화 시점부터 상기 데이터 전압이 소정 출력 전압 레벨에 도달하는 시점까지로 정의할 때, 상기 전하 공유 시간을 조절하여 상기 출력 딜레이 시간을 타겟 출력 딜레이 시간과 동일하도록 조절하는 출력 딜레이 시간 조절부를 포함한다.

전하 공유 시간, 데이터 로드 신호, 데이터 구동부, 액정 표시 장치

Description

구동 장치 및 이를 포함하는 액정 표시 장치{Driving apparatus and liquid crystal display comprising the same}

도 1은 본 발명의 일 실시예에 따른 액정 표시 장치의 블록도이다.

도 2는 본 발명의 일 실시예에 따른 데이터 구동부에서 출력되는 데이터 전압을 나타내는 도면이다.

도 3은 본 발명의 일 실시예에 따른 출력 딜레이 시간 조절부의 내부 블록도이다.

도 4는 본 발명의 일 실시예에 따른 연산부의 내부 블록도이다.

도 5는 본 발명의 일 실시예에 따른 데이터 로드 신호 출력부의 내부 블록도이다.

도 6은 본 발명의 일 실시예에 따른 활성화되는 시간이 조절된 데이터 로드 신호를 나타내는 도면이다.

(도면의 주요부분에 대한 부호의 설명)

100: 액정 패널 200: 전압 생성부

300: 게이트 구동부 400: 감마 전압 생성부

500: 데이터 구동부 520: 출력 딜레이 시간 조절부

522: 전압 비교부 524: 클럭 카운터부

526: 연산부 528: 데이터 로드 신호 조절부

532: 감산기 534: 가산기

536: 선택 신호 출력부 538: 멀티플렉서

542: 낸드 게이트 546: 레지스터

552: 전하 공유 제어 신호 554: 데이터 로드 신호 출력부

600: 타이밍 제어부

본 발명은 구동 장치 및 이를 포함하는 액정 표시 장치에 관한 것으로, 보다 상세하게는 데이터 전압의 출력 딜레이 시간을 타겟 출력 딜레이 시간과 동일하도록 조절하는 구동 장치 및 이를 포함하는 액정 표시 장치에 관한 것이다.

일반적으로, 액정 표시 장치(Liquid Crystal Display)는 각 화소를 스위칭하는 박막 트랜지스터(TFT: Thin Film Transistor)가 형성된 TFT 기판과, 색화소가 형성된 컬러필터 기판 및 TFT 기판 및 컬러필터 기판과의 사이에 밀봉된 액정층으로 구성된다. 액정층을 이루는 액정은 두 개의 기판 사이에 가해지는 전계에 따라서 배열이 변경되고, 배열에 따라서 광 투과도(transmissive index)가 변경되는 특징을 갖는다.

이러한 액정 표시 장치는 액정 패널, 전압 생성부, 게이트 구동부, 감마 전압 생성부, 데이터 구동부 및 타이밍 제어부를 포함한다. 이때, 데이터 구동부는 내부의 증폭기를 통해 데이터 전압을 출력한다.

최근, 데이터 구동칩에서 출력되는 데이터 전압의 출력 딜레이 시간이 이슈가 되고 있다. 액정 패널과 연결되는 데이터 구동칩은 제조사는 다르지만 동일한 출력 딜레이 시간을 갖는 다수 개의 칩이 사용된다. 이때, 각 제조사마다 증폭기의 설계 방식이 다르기 때문에 데이터 전압의 출력 딜레이 시간은 증폭기의 특성에 따라 결정된다. 따라서, 제조사가 각각 다른 데이터 구동칩을 사용하여 액정 패널을 구동할 경우, 각각의 데이터 구동칩에서 출력 딜레이 시간의 편차가 발생하게 되고, 이로 인해 액정 패널의 품질이 균일하지 않을 수 있다.

본 발명이 이루고자 하는 기술적 과제는, 데이터 전압의 출력 딜레이 시간을 타겟 출력 딜레이 시간과 동일하도록 조절하는 구동 장치를 제공하고자 하는 것이다.

본 발명이 이루고자 하는 기술적 과제는, 데이터 전압의 출력 딜레이 시간을 타겟 출력 딜레이 시간과 동일하도록 조절하는 구동 장치를 포함하는 액정 표시 장치를 제공하고자 하는 것이다.

본 발명의 기술적 과제들은 이상에서 언급한 기술적 과제들로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.

상기 기술적 과제를 달성하기 위한 본 발명의 일 실시예에 따른 구동 장치 는, 액정 패널의 각각의 데이터선에 해당 데이터 전압을 인가할 것을 알려주는 데이터 로드 신호를 생성하는 타이밍 제어부 및 상기 데이터 로드 신호에 응답하여 상기 데이터 전압을 출력하는 데이터 구동부로, 전하 공유 시간은 상기 데이터 로드 신호가 활성화되는 시간으로 정의하고, 출력 딜레이 시간은 상기 데이터 로드 신호의 활성화 시점부터 상기 데이터 전압이 소정 출력 전압 레벨에 도달하는 시점까지로 정의할 때, 상기 전하 공유 시간을 조절하여 상기 출력 딜레이 시간을 타겟 출력 딜레이 시간과 동일하도록 조절하는 출력 딜레이 시간 조절부를 포함한다.

상기 기술적 과제를 달성하기 위한 본 발명의 일 실시예에 따른 액정 표시 장치는, 다수 개의 게이트선과 데이터선이 교차된 영역에 정의된 다수 개의 단위 화소를 포함하는 액정 패널, 상기 액정 패널의 각각의 데이터선에 해당 데이터 전압을 인가할 것을 알려주는 데이터 로드 신호를 생성하는 타이밍 제어부, 상기 제어 신호를 입력 받아 다수 개의 구동 전압을 생성하는 구동 전압 생성부, 상기 구동 전압을 입력 받아 상기 게이트 라인에 인가하는 게이트 구동부 및 상기 데이터 로드 신호에 응답하여 상기 데이터 전압을 출력하며, 전하 공유 시간은 상기 데이터 로드 신호가 활성화되는 시간으로 정의하고, 출력 딜레이 시간은 상기 데이터 로드 신호의 활성화 시점부터 상기 데이터 전압이 소정 출력 전압 레벨에 도달하는 시점까지로 정의할 때, 상기 전하 공유 시간을 조절하여 상기 출력 딜레이 시간을 타겟 출력 딜레이 시간과 동일하도록 조절하는 출력 딜레이 시간 조절부를 포함한다.

기타 실시예들의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있 다.

본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있을 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하고 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것으로, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.

이하, 첨부된 도면을 참조하여 본 발명의 실시예들을 상세히 설명한다.

도 1은 본 발명의 일 실시예에 따른 액정 표시 장치의 블록도이다.

도 1에 도시된 바와 같이, 본 발명의 일 실시예에 따른 액정표시장치는 액정 패널(100), 전압 생성부(200), 게이트 구동부(300), 감마 전압 생성부(400), 데이터 구동부(500), 타이밍 제어부(600)를 포함한다.

액정 패널(100)는 등가 회로로 볼 때 다수의 표시 신호선(G1 - Gn, D1 -Dm)과 이에 연결되어 있으며, 매트릭스(matrix) 형태로 배열된 다수의 단위 화소(pixel)를 포함한다.

여기서, 표시 신호선(G1 - Gn, D1 - Dm)은 게이트 신호를 전달하는 다수의 게이트선(G1 - Gn)과 데이터 신호를 전달하는 데이터선(D1 - Dm)을 포함한다. 게이트선(G1 - Gn)은 행방향으로 뻗어 있으며 서로가 거의 평행하고 데이터선(D1 - Dm)은 열방향으로 뻗어 있으며 서로가 거의 평행하다.

각 단위 화소는 표시 신호선(G1 - Gn, D1 - Dm)에 연결된 스위칭 소자(Q)와 이에 연결된 액정 커패시터(liquid crystal capacitor)(Clc) 및 유지 커패시터(storage capacitor)(Cst)를 포함한다. 유지 커패시터(Cst)는 필요에 따라 생략할 수 있다.

스위칭 소자(Q)는 TFT 기판에 구비되어 있으며, 삼단자 소자로서 그 제어 단자 및 입력 단자는 각각 게이트선(G1 - Gn) 및 데이터선(D1 - Dm)에 연결되어 있으며, 출력 단자는 액정 커패시터(Clc) 및 유지 커패시터(Cst)에 연결되어 있다.

액정 커패시터(Clc)는 TFT 기판의 화소 전극과 컬러 필터 기판의 공통 전극을 두 단자로 하며 두 전극 사이의 액정층은 유전체로서 기능한다. 화소 전극은 스위칭 소자(Q)에 연결되며 공통 전극은 컬러 필터 기판의 전면에 형성되어 있고 공통 전압(Vcom)을 인가받는다. 여기에서, 공통 전극이 TFT 기판에 구비되는 경우도 있으며 이때에는 두 전극이 모두 선형 또는 막대형으로 만들어진다.

유지 커패시터(Cst)는 TFT 기판에 구비된 별개의 신호선(도시하지 않음)과 화소 전극이 중첩되어 이루어지며 이 별개의 신호선에는 공통 전압(Vcom) 등의 정해진 전압이 인가된다(독립 배선 방식). 그러나, 유지 커패시터(Cst)는 화소 전극이 절연체를 매개로 바로 위의 전단 게이트선과 중첩되어 이루어질 수 있다(전단 게이트 방식).

한편, 색 표시를 구현하기 위해서는 각 단위 화소가 색상을 표시할 수 있도록 하여야 하는데, 이는 화소 전극에 대응하는 영역에 적색, 녹색, 또는 청색의 컬러 필터를 구비함으로써 가능하다. 여기에서, 컬러 필터는 컬러 필터 기판의 해당 영역에 형성할 수 있으며, 또한, TFT 기판의 화소 전극 위 또는 아래에 형성할 수도 있다.

액정 패널(100)의 TFT 기판 및 컬러 필터 기판 중 적어도 하나의 바깥 면에는 빛을 편광시키는 편광자(도시하지 않음)가 부착된다.

전압 생성부(200)는 다수의 구동 전압을 생성한다. 예를 들어, 전압 생성부(200)는 게이트 온 전압(Von), 게이트 오프 전압(Voff) 및 공통 전압(Vcom)을 생성한다.

게이트 구동부(300)는 액정 패널(100)의 게이트선(G1 - Gn)에 연결되어 외부로부터의 게이트 온 전압(Von)과 게이트 오프 전압(Voff)의 조합으로 이루어진 게이트 선택 신호를 게이트선(G1 - Gn)에 인가한다.

감마 전압 생성부(400)는 단위 화소의 투과율과 관련된 두 벌의 복수 감마 전압을 생성할 수 있다. 즉, 두 벌 중 한 벌은 정극성 데이터 전압이고, 다른 한 벌은 부극성 데이터 전압이 된다. 정극성 데이터 전압과 부극성 데이터 전압은 공통 전압(Vcom)에 대해 데이터 전압의 극성이 반대인 전압을 의미하며, 반전 구동시 교대하여 액정 패널에 각각 제공된다.

데이터 구동부(500)는 액정 패널(100)의 데이터선(D1 - Dm)에 연결되어 있으며, 감마 전압 생성부(400)로부터 제공된 다수의 감마 전압에 기초하여 다수의 데이터 전압을 생성하고, 생성된 데이터 전압을 선택하여 데이터 신호로서 단위 화소에 인가하며 통상 다수의 집적 회로로 이루어진다. 또한, 데이터 구동부(500)는 타이밍 제어부(600)로부터 제공되는 데이터 로드 신호(TP)에 응답하여 데이터 전압의 전하 공유 시간을 조절함으로써 상기 데이터 전압의 출력 딜레이 시간을 타겟 출력 딜레이 시간과 동일하도록 조절하는 출력 딜레이 시간 조절부(520)를 포함한다. 이에 대한 자세한 설명은 도 2를 참조하여 설명하기로 한다.

타이밍 제어부(600)는 구동 장치(300) 및 데이터 구동부(500) 등의 동작을 제어하는 제어 신호를 생성하여, 각 해당하는 제어 신호를 구동 장치(300) 및 데이터 구동부(500)에 제공한다.

이하에서 액정 표시 장치의 표시 동작에 대하여 좀더 상세하게 설명한다.

타이밍 제어부(600)는 외부의 그래픽 제어기(도시하지 않음)로부터 RGB 영상 신호(R, G, B) 및 이의 표시를 제어하는 입력 제어 신호, 예를 들면 수직 동기 신호(Vsync)와 수평 동기 신호(Hsync), 메인 클록(MCLK), 데이터 인에이블 신호(DE) 등을 제공받는다. 타이밍 제어부(600)는 입력 제어 신호를 기초로 게이트 제어 신호(CONT1) 및 데이터 제어 신호(CONT2) 등을 생성하고 영상 신호(R, G, B)를 액정 패널(100)의 동작 조건에 맞게 적절히 처리한 후, 게이트 제어 신호(CONT1)를 구동 장치(300)로 제공하고 데이터 제어 신호(CONT2)와 처리한 영상 신호(R', G', B')는 데이터 구동부(500)로 제공한다.

여기서, 게이트 제어 신호(CONT1)는 게이트 온 펄스(게이트 온 전압 구간)의 출력 시작을 지시하는 수직 동기 시작 신호(STV), 게이트 온 펄스의 출력 시기를 제어하는 게이트 클록 신호(CPV) 및 게이트 온 펄스의 폭을 한정하는 출력 인에이블 신호(OE) 등을 포함한다. 이 중, 출력 인에이블 신호(OE)와 게이트 클록 신호(CPV)는 전압 생성부(200)로 제공된다.

데이터 제어 신호(CONT2)는 영상 데이터(R', G', B')의 입력 시작을 지시하는 수평 동기 시작 신호(STH)와 데이터선(D1 - Dm)에 해당 데이터 전압을 인가하라는 로드 신호(TP), 공통 전압(VCOM)에 대한 데이터 전압의 극성(이하 '공통 전압에 대한 데이터 전압의 극성'을 줄여 '데이터 전압의 극성'이라 함)을 반전시키는 극성 신호(POL) 및 데이터 클록 신호(HCLK) 등을 포함한다.

데이터 구동부(500)는 타이밍 제어부(600)로부터의 데이터 제어 신호(CONT2)에 따라 한 행의 단위 화소에 대응하는 영상 데이터(R', G', B')를 차례로 입력받고, 데이터 전압 중 각 영상 데이터(R', G', B')에 대응하는 데이터 전압을 선택함으로써, 영상 데이터(R', G', B')를 해당 데이터 전압으로 변환한다.

구동 장치(300)는 타이밍 제어부(600)로부터의 게이트 제어 신호(CONT1)에 따라 게이트 온 전압(Von)을 게이트선(G1 - Gn)에 인가하여 이 게이트선(G1 - Gn)에 연결된 스위칭 소자(Q)를 턴온시킨다.

하나의 게이트선(G1 - Gn)에 게이트 온 전압(Von)이 인가되어 이에 연결된 한 행의 스위칭 소자(Q)가 턴온되어 있는 동안[이 기간을 '1H' 또는 '1 수평 주기(horizontal period)'이라고 하며 수평 동기 신호(Hsync), 데이터 인에이블 신호(DE), 게이트 클록(CPV)의 한 주기와 동일함], 데이터 구동부(500)는 각 데이터 전압을 해당 데이터선(D1 - Dm)에 공급한다. 데이터선(D1 - Dm)에 공급된 데이터 전압은 턴온된 스위칭 소자(Q)를 통해 해당 단위 화소에 인가된다.

액정 분자들은 화소 전극과 공통 전극이 생성하는 전기장의 변화에 따라 그 배열을 바꾸고 이에 따라 액정층을 통과하는 빛의 편광이 변화한다. 이러한 편광의 변화는 TFT 기판 및 컬러 필터 기판에 부착된 편광자(미도시)에 의하여 빛의 투과율 변화로 나타난다.

이러한 방식으로, 한 프레임(frame) 동안 모든 게이트선(G1 - Gn)에 대하여 차례로 게이트 온 전압(Von)을 인가하여 모든 단위 화소에 데이터 전압을 인가한다. 한 프레임이 끝나면 다음 프레임이 시작되고 각 단위 화소에 인가되는 데이터 전압의 극성이 이전 프레임에서의 극성과 반대가 되도록 데이터 구동부(500)에 인가되는 극성 신호(POL)의 상태가 제어된다('프레임 반전'). 이때, 한 프레임 내에서도 극성 신호(POL)의 특성에 따라 한 데이터선을 통하여 흐르는 데이터 전압의 극성이 바뀌거나('라인 반전'), 한 화소행에 인가되는 데이터 전압의 극성도 서로 다를 수 있다('도트 반전').

도 2는 본 발명의 일 실시예에 따른 데이터 구동부에서 출력되는 데이터 전압을 나타내는 도면이다.

도 2를 참조하면, 본 발명의 일 실시예에 따른 타이밍 제어부(600)는 액정 패널(100)의 각각의 데이터선(D1~Dm)에 해당 데이터 전압(ic_output)을 인가할 것을 알려주는 데이터 로드 신호(TP)를 생성하여 데이터 구동부(500)로 출력한다. 그러면, 데이터 구동부(500)는 데이터 로드 신호에 응답하여 데이터 전압을 출력한다. 여기에서, 데이터 전압은 데이터 로드 신호가 활성화되는 시간(A)으로 정의되는 전하 공유 시간(B)과, 데이터 로드 신호의 활성화 시점부터 데이터 전압이 출력 전압의 90%에 도달하는 시점까지로 정의되는 출력 딜레이 시간(C)을 포함한다.

본 발명에서는 데이터 전압의 전하 공유 시간을 조절하여 출력 딜레이 시간 을 타겟 출력 딜레이 시간과 동일하도록 조절한다.

도 3은 본 발명의 일 실시예에 따른 출력 딜레이 시간 조절부의 내부 블록도이고, 도 4는 본 발명의 일 실시예에 따른 연산부의 내부 블록도이고, 도 5는 본 발명의 일 실시예에 따른 데이터 로드 신호 출력부의 내부 블록도이고, 도 6은 본 발명의 일 실시예에 따른 활성화되는 시간이 조절된 데이터 로드 신호를 나타내는 도면이다.

도 3을 참조하면, 본 발명의 일 실시예에 따른 출력 딜레이 시간 조절부(520)는 전압 비교부(522), 클럭 카운터부(524), 연산부(526) 및 데이터 로드 신호 출력부(528)를 포함한다.

전압 비교부(522)는 데이터 구동부(500)에서 출력되는 데이터 전압(ic_output)과 기준 전압(Vref)을 비교하여, 비교 결과를 전압 비교 신호(voltage_com)를 출력한다. 즉, 전압 비교부(522)는 데이터 전압과 기준 전압이 같아지게 되면, 전압 비교 신호를 출력한다. 여기에서, 기준 전압은 데이터 구동부에서 출력되는 데이터 전압의 크기와 90% 정도 유사한 전압이며, 이 전압은 외부로부터 제공되는 일정한 전압이기 때문에 기준 전압으로 적당하다.

클럭 카운터부(524)는 데이터 로드 신호(TP)와 전압 비교 신호(voltage_com)를 제공받아, 데이터 로드 신호의 활성화 시점부터 데이터 전압과 기준 전압이 같아지는 시점까지의 제1 클럭수(clk_num1)를 출력한다. 이때, 클럭 카운터부(534)는 데이터 로드 신호의 라이징 에지(rising edge)부터 카운팅을 시작하고, 전압 비교 신호가 입력되면, 카운팅을 종료한다.

연산부(526)는 제1 클럭수(clk_num1)와 타겟 출력 딜레이 시간을 나타내는 제2 클럭수(clk_num2)의 차이에 해당하는 제3 클럭수(clk_num3)를 계산하고, 제3 클럭수와 기준 전하 공유 시간을 나타내는 제4 클럭수(clk_num4)를 합산하여 상기 전하 공유 시간을 나타내는 제5 클럭수(clk_num5)를 출력한다.

도 4를 참조하면, 연산부(526)는 감산기(532), 가산기(534), 선택 신호 출력부(536), 멀티플렉서(538), 낸드 게이트(542) 및 레지스터(546)를 포함한다.

감산기(532)는 제1 클럭수(clk_num1)와 타겟 출력 딜레이 시간을 나타내는 제2 클럭수(clk_num2)의 차이에 해당하는 제3 클럭수(clk_num3)를 계산한다. 이때, 제3 클럭수의 값이 양의 값인 경우, 제2 클럭수를 기준으로 하여 데이터 전압의 출력 딜레이 시간이 느리다는 것을 나타내며, 제3 클럭수의 값이 음의 값인 경우, 제2 클럭수를 기준으로 하여 데이터 전압의 출력 딜레이 시간이 빠르다는 것을 나타낸다. 그리고, 제3 클럭수의 값이 0인 경우, 제2 클럭수와 데이터 전압의 출력 딜레이 시간이 동일하다는 것을 나타낸다.

가산기(534)는 제3 클럭수(clk_num3)와 기준 전하 공유 시간을 나타내는 제4 클럭수(clk_num4)를 합산하여 전하 공유 시간을 나타내는 제5 클럭수(clk_num5)를 출력한다.

선택 신호 출력부(536)는 데이터 로드 신호(TP)와 데이터 구동부를 동작시키는 인에이블 신호(data_en)를 조합하여 선택 신호(sel)를 출력한다. 이때, 선택 신호(sel)는 로직 로우('0') 또는 로직 하이('1') 신호로 출력된다.

멀티플렉서(538)는 선택 신호(sel)에 따라 제4 클럭수(clk_num4)와 제5 클럭 수(clk_num5) 중에 어느 하나를 선택 출력 신호(mux_out)로 출력한다. 여기에서, 선택 신호(sel)가 로직 로우('0')인 경우, 기준 전하 공유 시간을 나타내는 제4 클럭수(clk_num4)를 선택 출력 신호(mux_out)로 출력한다. 또한, 선택 신호(sel)가 로직 하이('1')인 경우, 전하 공유 시간을 나타내는 제5 클럭수(clk_num5)를 선택 출력 신호(mux_out)로 출력한다.

낸드 게이트(542)는 제3 클럭수(clk_num3) 중의 소정의 상위 비트와 접지 전압(GND)를 제공받아, 연산 수행의 종료를 나타내는 연산 제어 신호(op_con)를 출력한다. 예를 들면, 가산기(532)의 출력 신호인 제3 클럭수(clk_num3)를 8비트라고 가정하고, 그 중에서 상위 6비트가 "000000"인 경우에만 연산 제어 신호(op_con)는 '1'을 출력한다.

레지스터(546)는 멀티플렉서(538)로부터 출력되는 선택 출력 신호(mux_out)를 저장하고 있다가 연산 제어 신호(op_con)가 입력되면 선택 출력 신호(mux_out)를 레지스터 출력 신호(reg_out)로 출력한다. 예를 들면, 레지스터(548)는 연산 제어 신호(op_con)가 '1'인 경우에만 저장되어 있는 데이터를 출력한다.

여기에서, 타겟 딜레이 시간을 나타내는 제2 클럭수(clk_num2)와 기준 전하 공유 시간을 나타내는 제4 클럭수(clk_num4)는 데이터 구동부(500) 내부에서 생성되는 값들이다.

본 발명에서 감산기(532)와 가산기(534)는 데이터 구동부(500)에서 출력되는 데이터 전압(ic_output)의 출력 딜레이 시간이 타겟 출력 딜레이 시간과 차이 나는 만큼 더하거나 빼서 전하 공유 시간을 변화시키는 역할을 한다. 이렇게 감산 기(532)와 가산기(534)를 통해 결정된 값 즉, 제5 클럭수(clk_num5)는 도 2에서와 같이 전하 공유 시간(B)이 끝나는 시점을 나타낸다. 이때, 전하 공유 시간이 끝나는 시점은 데이터 로드 신호(TP)가 비활성화되는 시점과 동일하다. 그리고, 연산부(526)는 데이터 전압의 출력 딜레이 시간이 타겟 출력 딜레이 시간과 동일하게 될 때까지 반복적으로 동작하게 된다.

도 5를 참조하면, 데이터 로드 신호 출력부(528)는 전하 공유 제어 신호 제공부(552) 및 전하 공유 신호 출력부(554)를 포함한다.

전하 공유 제어 신호 제공부(552)는 도 6에서와 같이 제5 클럭수(clk_num5)에 대응하는 시점에서 활성화되는 전하 공유 제어 신호(charge_sharing_control)를 제공한다.

전하 공유 신호 출력부(554)는 도 6에서와 같이 전하 공유 제어 신호(charge_sharing_control)와 데이터 로드 신호(TP)를 제공받아, 활성화되는 시간이 조절된 데이터 로드 신호(TP_ADJ)를 출력한다. 이때, 활성화되는 시간이 조절된 데이터 로드 신호(TP_ADJ)는 데이터 로드 신호(TP)의 라이징 에지에서 활성화되고, 전하 공유 제어 신호(charge_sharing_control)의 라이징 에지에서 비활성화된다.

이상 첨부된 도면을 참조하여 본 발명의 실시예를 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명이 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해되어야만 한다.

상기한 바와 같은 본 발명에 따른 구동 장치 및 이를 포함하는 액정 표시 장치는 데이터 구동부 내부에 출력 딜레이 시간 조절부를 구비하여 제조사가 다른 데이터 구동칩을 사용하더라도 전하 공유 시간을 조절하여 데이터 전압의 출력 딜레이 시간을 용이하게 조절할 수 있다.

Claims (20)

1. 액정 패널의 각각의 데이터선에 해당 데이터 전압을 인가할 것을 알려주는 데이터 로드 신호를 생성하는 타이밍 제어부; 및

   상기 데이터 로드 신호에 응답하여 상기 데이터 전압을 출력하는 데이터 구동부로, 전하 공유 시간은 상기 데이터 로드 신호가 활성화되는 시간으로 정의하고, 출력 딜레이 시간은 상기 데이터 로드 신호의 활성화 시점부터 상기 데이터 전압이 소정 출력 전압 레벨에 도달하는 시점까지로 정의할 때, 상기 전하 공유 시간을 조절하여 상기 출력 딜레이 시간을 타겟 출력 딜레이 시간과 동일하도록 조절하는 출력 딜레이 시간 조절부를 포함하는 구동 장치.
2. 제 1 항에 있어서,

   상기 데이터 구동부는,

   상기 상기 데이터 전압과 기준 전압을 비교하여, 비교 결과를 나타내는 전압 비교 신호를 출력하는 전압 비교부;

   상기 데이터 로드 신호와 상기 전압 비교 신호를 제공받아, 상기 데이터 로드 신호의 활성화 시점부터 상기 데이터 전압과 기준 전압이 같아지는 시점까지의 제1 클럭수를 출력하는 클럭 카운터;

   상기 제1 클럭수와 타겟 출력 딜레이 시간을 나타내는 제2 클럭수의 차이에 해당하는 제3 클럭수를 계산하고, 상기 제3 클럭수와 기준 전하 공유 시간을 나타 내는 제4 클럭수를 합산하여 상기 전하 공유 시간을 나타내는 제5 클럭수를 출력하는 연산부;

   상기 제5 클럭수에 대응하는 시점에서 활성화되는 전하 공유 제어 신호를 제공하고, 상기 전하 공유 제어 신호와 상기 데이터 로드 신호를 제공받아, 상기 활성화되는 시간이 조절된 데이터 로드 신호를 출력하는 데이터 로드 신호 조절부를 포함하는 구동 장치.
3. 제 2 항에 있어서,

   상기 기준 전압은 외부로부터 제공되며, 상기 공유 시간의 시작 시점부터 출력 전압의 90% 도달 시점을 갖는 구동 장치.
4. 제 2 항에 있어서,

   상기 연산부는,

   상기 제1 클럭수와 타겟 출력 딜레이 시간을 나타내는 제2 클럭수의 차이에 해당하는 제3 클럭수를 계산하는 감산기;

   상기 제3 클럭수와 기준 전하 공유 시간을 나타내는 제4 클럭수를 합산하여 상기 전하 공유 시간을 나타내는 제5 클럭수를 출력하는 가산기;

   상기 데이터 로드 신호와 상기 데이터 구동부를 동작시키는 인에이블 신호를 조합하여 선택 신호를 출력하는 선택 신호 출력부;

   상기 선택 신호에 따라 상기 제4 클럭수와 상기 제5 클럭수 중에 어느 하나 를 선택 출력 신호로 출력하는 멀티플렉서;

   상기 제3 클럭수 중의 소정의 상위 비트와 접지 전압을 제공받아, 연산 수행의 종료를 나타내는 연산 제어 신호를 출력하는 낸드 게이트; 및

   상기 연산 제어 신호가 입력되면 상기 선택 출력 신호를 출력하는 레지스터를 포함하는 구동 장치.
5. 제 4 항에 있어서,

   상기 제3 클럭수의 값이 양의 값인 경우, 상기 제2 클럭수를 기준으로 하여 상기 데이터 전압의 출력 딜레이 시간이 느리다는 것을 나타내는 구동 장치.
6. 제 4 항에 있어서,

   상기 제3 클럭수의 값이 음의 값인 경우, 상기 제2 클럭수를 기준으로 하여 상기 데이터 전압의 출력 딜레이 시간이 빠르다는 것을 나타내는 구동 장치.
7. 제 4 항에 있어서,

   상기 제3 클럭수의 값이 0인 경우, 상기 제2 클럭수와 상기 데이터 전압의 출력 딜레이 시간이 동일하다는 것을 나타내는 구동 장치.
8. 제 4 항에 있어서,

   상기 타겟 딜레이 시간을 나타내는 제2 클럭수와 상기 기준 전하 공유 시간 은 상기 데이터 구동부 내부에서 생성되는 값인 구동 장치.
9. 제 2 항에 있어서,

   상기 데이터 로드 신호 조절부는,

   상기 제5 클럭수에 대응하는 시점에서 활성화되는 전하 공유 제어 신호를 제공하는 전하 공유 제어 신호 제공부; 및

   상기 전하 공유 제어 신호와 상기 데이터 로드 신호를 제공받아, 상기 활성화되는 시간이 조절된 데이터 로드 신호를 출력하는 데이터 로드 신호 출력부를 포함하는 구동 장치.
10. 제 9 항에 있어서,

    상기 활성화되는 시간이 조절된 데이터 로드 신호는 상기 데이터 로드 신호의 라이징 에지에서 활성화되고, 상기 전하 공유 제어 신호의 라이징 에지에서 비활성화되는 구동 장치.
11. 다수 개의 게이트선과 데이터선이 교차된 영역에 정의된 다수 개의 단위 화소를 포함하는 액정 패널;

    상기 액정 패널의 각각의 데이터선에 해당 데이터 전압을 인가할 것을 알려주는 데이터 로드 신호를 생성하는 타이밍 제어부;

    상기 제어 신호를 입력 받아 다수 개의 구동 전압을 생성하는 구동 전압 생 성부;

    상기 구동 전압을 입력 받아 상기 게이트 라인에 인가하는 게이트 구동부; 및

    상기 데이터 로드 신호에 응답하여 상기 데이터 전압을 출력하며, 전하 공유 시간은 상기 데이터 로드 신호가 활성화되는 시간으로 정의하고, 출력 딜레이 시간은 상기 데이터 로드 신호의 활성화 시점부터 상기 데이터 전압이 소정 출력 전압 레벨에 도달하는 시점까지로 정의할 때, 상기 전하 공유 시간을 조절하여 상기 출력 딜레이 시간을 타겟 출력 딜레이 시간과 동일하도록 조절하는 출력 딜레이 시간 조절부를 포함하는 데이터 구동부를 포함하는 액정 표시 장치.
12. 제 11 항에 있어서,

    상기 데이터 구동부는,

    상기 데이터 전압과 기준 전압을 비교하여, 비교 결과를 나타내는 전압 비교 신호를 출력하는 전압 비교부;

    상기 데이터 로드 신호와 상기 전압 비교 신호를 제공받아, 상기 데이터 로드 신호의 활성화 시점부터 상기 데이터 전압과 기준 전압이 같아지는 시점까지의 제1 클럭수를 출력하는 클럭 카운터;

    상기 제1 클럭수와 타겟 출력 딜레이 시간을 나타내는 제2 클럭수의 차이에 해당하는 제3 클럭수를 계산하고, 상기 제3 클럭수와 기준 전하 공유 시간을 나타내는 제4 클럭수를 합산하여 상기 전하 공유 시간을 나타내는 제5 클럭수를 출력하 는 연산부;

    상기 제5 클럭수에 대응하는 시점에서 활성화되는 전하 공유 제어 신호를 제공하고, 상기 전하 공유 제어 신호와 상기 데이터 로드 신호를 제공받아, 상기 활성화되는 시간이 조절된 데이터 로드 신호를 출력하는 데이터 로드 신호 조절부를 포함하는 액정 표시 장치.
13. 제 12 항에 있어서,

    상기 기준 전압은 외부로부터 제공되며, 상기 공유 시간의 시작 시점부터 출력 전압의 90% 도달 시점을 갖는 액정 표시 장치.
14. 제 12 항에 있어서,

    상기 연산부는,

    상기 제1 클럭수와 타겟 출력 딜레이 시간을 나타내는 제2 클럭수의 차이에 해당하는 제3 클럭수를 계산하는 감산기;

    상기 제3 클럭수와 기준 전하 공유 시간을 나타내는 제4 클럭수를 합산하여 상기 전하 공유 시간을 나타내는 제5 클럭수를 출력하는 가산기;

    상기 데이터 로드 신호와 상기 데이터 구동부를 동작시키는 인에이블 신호를 조합하여 선택 신호를 출력하는 선택 신호 출력부;

    상기 선택 신호에 따라 상기 제4 클럭수와 상기 제5 클럭수 중에 어느 하나를 선택 출력 신호로 출력하는 멀티플렉서;

    상기 제3 클럭수 중의 소정의 상위 비트와 접지 전압을 제공받아, 연산 수행의 종료를 나타내는 연산 제어 신호를 출력하는 낸드 게이트; 및

    상기 연산 제어 신호가 입력되면 상기 선택 출력 신호를 출력하는 레지스터를 포함하는 액정 표시 장치.
15. 제 14 항에 있어서,

    상기 제3 클럭수의 값이 양의 값인 경우, 상기 제2 클럭수를 기준으로 하여 상기 데이터 전압의 출력 딜레이 시간이 느리다는 것을 나타내는 액정 표시 장치.
16. 제 14 항에 있어서,

    상기 제3 클럭수의 값이 음의 값인 경우, 상기 제2 클럭수를 기준으로 하여 상기 데이터 전압의 출력 딜레이 시간이 빠르다는 것을 나타내는 액정 표시 장치.
17. 제 14 항에 있어서,

    상기 제3 클럭수의 값이 0인 경우, 상기 제2 클럭수와 상기 데이터 전압의 출력 딜레이 시간이 동일하다는 것을 나타내는 액정 표시 장치.
18. 제 14 항에 있어서,

    상기 타겟 딜레이 시간을 나타내는 제2 클럭수와 상기 기준 전하 공유 시간은 상기 데이터 구동부 내부에서 생성되는 값인 액정 표시 장치.
19. 제 12 항에 있어서,

    상기 데이터 로드 신호 조절부는,

    상기 제5 클럭수에 대응하는 시점에서 활성화되는 전하 공유 제어 신호를 제공하는 전하 공유 제어 신호 제공부; 및

    상기 전하 공유 제어 신호와 상기 데이터 로드 신호를 제공받아, 상기 활성화되는 시간이 조절된 데이터 로드 신호를 출력하는 데이터 로드 신호 출력부를 포함하는 액정 표시 장치.
20. 제 19 항에 있어서,

    상기 활성화되는 시간이 조절된 데이터 로드 신호는 상기 데이터 로드 신호의 라이징 에지에서 활성화되고, 상기 전하 공유 제어 신호의 라이징 에지에서 비활성화되는 액정 표시 장치.

Images