KR20080012674A - 액정표시장치 및 그의 구동 방법 - Google Patents

액정표시장치 및 그의 구동 방법 Download PDF

Info

Publication number
KR20080012674A
KR20080012674A KR1020060073875A KR20060073875A KR20080012674A KR 20080012674 A KR20080012674 A KR 20080012674A KR 1020060073875 A KR1020060073875 A KR 1020060073875A KR 20060073875 A KR20060073875 A KR 20060073875A KR 20080012674 A KR20080012674 A KR 20080012674A
Authority
KR
South Korea
Prior art keywords
gamma
voltage
common voltage
liquid crystal
input terminal
Prior art date
Application number
KR1020060073875A
Other languages
English (en)
Other versions
KR101266762B1 (ko
Inventor
김경석
김동우
Original Assignee
엘지.필립스 엘시디 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지.필립스 엘시디 주식회사 filed Critical 엘지.필립스 엘시디 주식회사
Priority to KR1020060073875A priority Critical patent/KR101266762B1/ko
Publication of KR20080012674A publication Critical patent/KR20080012674A/ko
Application granted granted Critical
Publication of KR101266762B1 publication Critical patent/KR101266762B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G09G3/3655—Details of drivers for counter electrodes, e.g. common electrodes for pixel capacitors or supplementary storage capacitors
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0833—Several active elements per pixel in active matrix panels forming a linear amplifier or follower
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0209—Crosstalk reduction, i.e. to reduce direct or indirect influences of signals directed to a certain pixel of the displayed image on other pixels of said image, inclusive of influences affecting pixels in different frames or fields or sub-images which constitute a same image, e.g. left and right images of a stereoscopic display

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mathematical Physics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Optics & Photonics (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

본 발명은 액정패널에서의 표시 데이터의 위치에 따라 피드백 공통전압의 비반전 증폭률을 다르게 조정하고 이를 이용하여 감마전압을 보상함으로써 크로스토크를 저감할 수 있는 액정표시장치 및 그 구동 방법에 관한 것이다.
본 발명에 따른 액정표시장치는 액정패널; 상기 액정패널에 공급되는 공통전압을 발생하기 위한 공통전압 발생부; 감마전압들을 발생하기 위한 감마전압 발생부; 상기 액정패널에서의 표시 데이터의 위치에 따라 다른 증폭률 제어신호를 발생하는 타이밍 콘트롤러; 및 상기 증폭률 제어신호에 응답하여 상기 공통전압과 상기 액정패널로부터 피드백되는 피드백 공통전압을 이용하여 상기 액정패널에서의 표시 데이터의 상하 위치에 따라 진폭이 가변되는 감마스윙전압을 발생하고, 상기 감마스윙전압의 진폭 및 위상에 따라 상기 감마전압 발생부로부터의 감마전압들을 보상하는 감마전압 보상기를 구비한다.

Description

액정표시장치 및 그의 구동 방법{LCD and drive method thereof}
도 1은 일반적인 IPS 모드의 액정표시장치를 개략적으로 도시한 도면.
도 2는 공통전압 신호배선의 구조를 나타내는 도면.
도 3a는 도트 인버젼 구동방식으로 표시되는 특정패턴을 나타낸 도면.
도 3b는 도 3a에 도시된 특정패턴을 위한 구동 파형도.
도 4는 수평기간(H) 단위로 공통전압이 정극성 방향 또는 부극성 방향으로 흔들리는 것을 도시한 파형도.
도 5 및 도 6은 도트 인버젼 방식으로 구동되는 액정패널에서 특정패턴에 의해 수평방향으로 연장되는 주변화면에서의 크로스토크를 설명하기 위한 도면.
도 7은 액정패널의 하부로 갈수록 공통전압의 왜곡이 심화되는 것을 도시한 파형도.
도 8은 본 발명에 따른 액정표시장치의 구성도.
도 9는 본 발명의 제1 실시예에 따른 액정표시장치의 감마전압 보상기를 나타내는 회로도.
도 10은 본 발명의 제2 실시예에 따른 액정표시장치의 감마전압 보상기를 나타내는 회로도.
도 11은 본 발명의 제3 실시예에 따른 액정표시장치의 감마전압 보상기를 나타내는 블럭도.
도 12는 표시 데이터가 액정패널의 하단부에 위치될수록 스윙폭이 증가하는 공통전압에 대응하여 보상되는 감마전압을 도시하는 파형도.
도 13 및 도 14는 표시 데이터의 액정패널에서의 위치에 따른 감마스윙전압의 증폭률의 변화를 도시한 도면.
< 도면의 주요 부분에 대한 부호의 설명 >
110: 액정패널 120: 데이터 구동회로
130: 게이트 구동회로 140: 타이밍 콘트롤러
150: 공통전압 발생부 160: 감마전압 보상기
162,262,362: 감마스윙전압 발생부 164,264,364: 감마전압 보상부
170: 공통전압 신호배선 180: 감마전압 발생부
본 발명은 액정표시장치 및 그 구동방법에 관한 것으로, 특히 액정패널에서의 표시 데이터의 위치에 따라 피드백 공통전압의 비반전 증폭률을 다르게 조정하고 이를 이용하여 감마전압을 보상함으로써 크로스토크를 저감할 수 있는 액정표시장치 및 그 구동 방법에 관한 것이다.
통상의 액정표시장치는 전계를 이용하여 액정의 광투과율을 조절함으로써 화상을 표시하게 된다. 이를 위하여, 액정표시장치는 액정셀들이 매트릭스 형태로 배열된 액정패널과, 액정패널을 구동하기 위한 구동회로를 구비한다.
액정패널에는 게이트라인들과 데이터라인들이 교차하게 배열되고 그 게이트라인들과 데이터라인들의 교차영역마다 액정셀들이 위치하게 된다. 액정셀들 각각에는 전계를 인가하기 위한 화소전극들과 공통전극이 마련된다. 화소전극들 각각은 스위칭 소자인 박막트랜지스터(Thin Film Transistor)를 경유하여 데이터라인들 중 어느 하나에 접속된다. 박막트랜지스터의 게이트단자는 화소전압신호가 1라인분씩의 화소전극들로 인가되게 하는 게이트라인들 중 어느 하나에 접속된다. 이에 따라, 액정셀별로 화소전압신호에 따라 화소전극과 공통전극 사이의 액정 배열상태가 변화되어 광투과율을 조절함으로써 액정패널은 화상을 표시한다.
구동회로는 게이트라인들을 구동하기 위한 게이트 구동회로와, 데이터라인들을 구동하기 위한 데이터 구동회로와, 공통전극을 구동하기 위한 공통전압 발생부를 구비한다. 게이트 구동회로는 스캐닝신호, 즉 게이트신호를 게이트라인들에 순차적으로 공급하여 액정패널 상의 액정셀들을 1라인분씩 순차적으로 구동한다. 데이터 구동회로는 게이트라인들 중 어느 하나에 게이트신호가 공급될 때마다 데이터라인들 각각에 화소전압신호를 공급한다. 공통전압 발생부는 공통전극에 공통전압신호를 공급한다.
이와 같은 액정표시장치는 액정을 구동시키는 전계의 방향에 따라 수직방향 전계가 인가되는 TN(Twisted Nematic) 모드와 수평전계가 인가되는 IPS(In Plane Switch) 모드로 대별된다.
TN 모드는 상하부기판에 대향하게 배치된 화소전극과 공통전극 간의 수직전계에 의해 액정을 구동하는 모드로 개구율이 큰 장점을 가지는 반면 시야각이 좁은 단점을 가진다. IPS 모드는 하부기판에 나란하게 배치된 화소전극과 공통전극 간의 수평전계에 의해 액정을 구동하는 모드로 시야각이 큰 장점을 가지는 반면 개구율이 작은 단점을 가진다.
도 1은 일반적인 IPS 모드의 액정표시장치를 개략적으로 도시한 도면이고, 도 2는 공통전압 신호배선의 구조를 나타내는 도면이다.
도 1에 도시된 IPS 모드의 액정표시장치는 다수의 데이터라인들(DLm)과 게이트라인들(GLn)의 교차부마다 형성된 박막트랜지스터(TFT)와, 박막트랜지스터(TFT)와 공통전압라인(VcomLn) 사이에 접속된 액정셀을 구비한다.
다수의 게이트라인들(GLn)과 데이터라인들(DLm)은 상호 교차하게 배치된다. 다수의 공통전압라인들(VcomL1 내지 VcomLn)은 각각 게이트라인들(GL0 내지 GLn-1 : 미도시)과 교번하면서 나란하게 배치된다. 게이트라인들(GLn)은 스캔신호를 공급하고, 데이터라인들(DLm)은 데이터신호를 공급한다. 공통전압라인들(VcomLn)은 각각의 액정셀에 기준전압을 공급한다. 이를 위해 공통전압라인들(VcomLn)은 도 2에 도시된 바와 같이 액정패널(40)의 좌우측부에 형성된 공통전압 신호배선(20)에 공통으로 접속된다. 박막트랜지스터(TFT)는 게이트라인들(GLn) 중 어느 하나로부터의 스캔신호에 응답하여 데이터라인들(DLm) 중 어느 하나로부터의 데이터신호가 액정셀에 충전되게 한다. 액정셀(Clc)은 하부기판에 나란하게 형성된 화소전 극(Ep)과 공통전극(Ec)으로 구성된 액정 캐패시터를 구비한다. 화소전극(Ep)은 박막트랜지스터(TFT)와 접속되고, 공통전극(Ec)은 공통전압라인들(VcomLn) 중 어느 하나와 접속된다. 그리고, 액정셀은 절연막을 사이에 두고 화소전극(Ep)과 이전단 게이트라인의 중첩부분에 형성되는 스토리지 캐패시터(Cst)를 구비한다. 스토리지 캐패시터(Cst)는 액정 캐패시터에 충전된 데이터신호를 한 프레임 동안 유지시킨다. 액정셀은 충전된 데이터신호에 따라 유전이방성을 가지는 액정의 배열상태를 가변시켜 광투과율을 조절함으로써 계조를 구현하게 된다.
이러한 액정표시장치는 액정셀의 열화와 잔상을 방지하기 위하여 데이터신호의 극성을 일정주기마다 반전시키는 인버젼 방식으로 구동된다. 인버젼 방식에는 도트 인버젼(Dot Inversion) 방식, 라인 인버젼(Line Inversion) 방식, 및 프레임 인버젼(Frame Inversion) 방식등이 있다.
프레임 인버젼 방식은 프레임이 변경될 때마다 액정셀들에 공급되는 데이터신호의 극성을 반전시킨다. 라인 인버젼 방식은 액정셀들에 공급되는 데이터신호들의 극성을 라인(로우라인 또는 칼럼라인) 단위로 반전시킴과 아울러 프레임 단위로반전시킨다. 도트 인버젼 방식은 액정셀들에 공급되는 데이터신호를 도트 단위로 반전시킴과 아울러 프레임 단위로 반전시킨다. 이 중 도트 인버젼 방식은 타 방식들에 비하여 뛰어난 화질의 화상을 제공하는 장점을 가진다. 그러나, 도트 인버젼 구동방식은 도 3a에 도시된 특정패턴을 표시하는 경우 크로스토크 현상이 발생하여 화질이 떨어지게 되는 단점을 가진다.
도 3a는 도트 인버젼 구동방식으로 표시되는 특정패턴을 나타낸 도면이고, 도 3b는 도 3a에 도시된 특정패턴을 위한 구동 파형도이다.
도 3a에 도시된 액정셀들 각각은 적, 녹, 청 액정셀(R, G, B) 각각에 해당한다. 적, 녹, 청 액정셀들(R, G, B)은 스트라이프(Strip)형으로 나란하게 배열된다. 이러한 액정셀들(R, G, B)은 도트 인버젼 방식으로 구동됨에 따라 수평방향 및 수직방향으로 인접한 액성셀들간의 데이터신호의 극성이 반전된다. 특히, 액정셀들(R, G, B)은 노멀 블랙모드에서 칼럼라인 단위로 화이트 그레이(예를 들면, 255 그레이)와 블랙 그레이가 교번하는 특정패턴, 즉 세로 줄무늬 패턴을 표시하게 된다.
이를 위하여, i번째 수평라인(Hi)에는 도 3b에 도시된 바와 같이 공통전압(Vcom)을 기준으로 255 그레이에 해당하는 데이터신호(Vd_255)와 블랙 그레이에 해당하는 데이터신호(Vd_0)가 극성을 달리하면서 교번하여 공급된다. 또한, i+1번째 수평라인(Hi+1)에도 도 3b에 도시된 바와 같이 공통전압(Vcom)을 기준으로 255 그레이에 해당하는 데이터신호(Vd_255)와 블랙 그레이에 해당하는 데이터신호(Vd_0)가 극성을 달리하면서 교번하여 공급된다. 여기서, i+1번째 수평라인(Hi+1)에 공급되는 데이터신호(Vd)는 i번째 수평라인(Hi)에 공급되는 데이터신호(Vd)와 상반된 극성을 가지게 된다.
이 경우, i번째 수평라인(Hi)에 공급되는 데이터신호의 평균레벨은 공통전압(Vcom)을 기준으로 부극성에서보다 정극성에서 크게 나타나므로 도 4에 도시된 바와 같이 공통전압(Vcom) 신호는 정극성 데이터신호와의 커패시터 커플링(Capacitor Coupling) 효과에 의해 정극성 방향으로 스윙된다. 또한, i+1번째 수평라인(Hi+1)에 공급되는 데이터신호의 평균레벨은 공통전압(Vcom)을 기준으로 정극성에서보다 부극성에서 크게 나타나므로 도 4에 도시된 바와 같이 공통전압(Vcom) 신호는 부극성 데이터신호와의 커패시터 커플링(Capacitor Coupling) 효과에 의해 부극성 방향으로 스윙된다. 이렇게, 특정패턴 표시를 위한 데이터신호를 수평단위로 공급하는 경우 데이터신호의 평균레벨에 따라 도 4에 도시된 바와 같이 수평기간(H) 단위로 공통전압(Vcom)이 정극성 방향 또는 부극성 방향으로 흔들리는 리플(Ripple) 현상이 발생하게 된다. 이러한 공통전압(Vcom) 리플현상은 도 5에 도시된 바와 같이 수평방향으로 연장되는 주변화면에도 영향을 미치게 되어 그 주변화면에서 크로스토크를 발생시키게 된다.
도 5는 도트 인버젼 방식으로 구동되는 액정패널에서 특정패턴에 의해 수평방향으로 연장되는 주변화면에서의 크로스토크를 설명하기 위한 도면이다.
도 5를 참조하면, 액정패널 화상표시부(60)의 일부분에 특정패턴인 세로 줄무늬 패턴을 표시하는 윈도우 B를 띄우는 경우 그 윈도우 B의 수평방향으로 연장되는 주변화면 C에서도 세로 줄무늬 형태의 크로스토크 패턴이 발생하게 됨을 알 수 있다. 이는 윈도우 B에 표시되는 세로 줄무늬 패턴에 의해 주변화면에서도 수평기간 단위로 데이터신호의 평균레벨에 따라 공통전압이 정극성 또는 부극성 쪽으로 흔들리기 때문이다.
예를 들면, 윈도우 B에 표시되는 세로 줄무늬 패턴에 의해 i번째 수평라인(Hi)에서 데이터신호의 평균레벨이 정극성이 큰 경우 공통전압은 정극성 쪽으로 스윙되게 된다. 이러한 공통전압레벨의 리플 현상은 윈도우 B 바깥영역으로 연장되 는 i번째 수평라인(Hi)에 도 6에 도시된 바와 같이 영향을 미치게 된다. 도 6에 있어서, 정극성 데이터신호(Vdo)가 충전되는 기수번째 액정셀은 정극성 쪽으로 스윙되는 공통전압(Vcom)에 의해 정극성 데이터신호(Vdo)와 공통전압(Vcom) 간의 전압차가 상대적으로 줄어들게 됨에 따라 노멀 블랙모드에서 더 어둡게 보이게 된다. 이와 달리, 부극성 데이터신호(Vde)가 충전되는 우수번째 액정셀은 정극성 쪽으로 스윙되는 공통전압(Vcom)에 의해 부극성 데이터신호(Vde)와 공통전압(Vcom) 간의 전압차가 상대적으로 증가됨에 따라 더 밝게 보이게 된다.
또한, 윈도우 B에 표시되는 세로 줄무늬 패턴에 의해 i+1번째 수평라인(Hi+1)에서 데이터신호의 평균레벨이 부극성이 큰 경우 공통전압은 부극성 쪽으로 스윙되게 된다. 이러한 공통전압레벨의 리플 현상은 윈도우 B 바깥영역으로 연장되는 i+1번째 수평라인(Hi+1)에서 도 6에 도시된 바와 같이 영향을 미치게 된다. 도 6에 있어서, 부극성 데이터신호(Vdo)가 충전되는 기수번째 액정셀은 부극성 쪽으로 스윙되는 공통전압(Vcom)에 의해 부극성 데이터신호(Vdo)와 공통전압(Vcom) 간의 전압차가 상대적으로 줄어들게 됨에 따라 노멀 블랙모드에서 더 어둡게 보이게 된다. 이와 달리, 정극성 데이터신호(Vde)가 충전되는 우수번째 액정셀은 부극성 쪽으로 스윙되는 공통전압(Vcom)에 의해 정극성 데이터신호(Vde)와 공통전압(Vcom) 간의 전압차가 상대적으로 증가하게 됨에 따라 더 밝게 보이게 된다.
결과적으로 윈도우 B를 제외한 영역 A,C에 동일한 계조의 데이터신호를 인가하더라도 윈도우 B에 표시되는 세로 줄무늬 패턴에 의한 공통전압 리플현상이 윈도우 B의 수평 방향으로의 주변영역 C에 영향을 미치게 됨에 따라 전술한 바와 같이 "C" 영역에서의 기수번째 액정셀과 우수번째 액정셀 사이에 휘도차가 발생하게 된다. 이로 인해 도 5에 도시된 바와 같이 윈도우 B의 주변영역 C에서도 세로 줄무늬와 같은 크로스토크 패턴이 발생하게 되어 화질이 떨어지게 된다.
또한, 이러한 크로스토크 현상은 도 2에 도시된 바와 같이 표시 데이터가 "D" 방향(액정패널의 하부방향)으로 위치될수록 공통전압 신호배선(20)의 라인 저항의 증가로 인해 더 심하게 발생 된다. 이는 증가되는 라인 저항에 비례하여 공통전압 신호의 전류성분이 감소됨으로써 도 7에 도시된 바와 같이 공통전압 신호가 그만큼 더 데이터 신호의 평균 레벨에 따라 큰 폭으로 스윙되기 때문이다.
따라서, 본 발명의 목적은 액정패널에서의 표시 데이터의 위치에 따라 가변되는 공통전압 신호의 스윙폭에 비례하여 감마전압을 보상함으로써 크로스토크를 최소화할 수 있는 액정표시장치 및 그 구동 방법을 제공하는 것이다.
상기 목적을 달성하기 위하여, 본 발명에 따른 액정표시장치는 액정패널; 상기 액정패널로 표시 데이터를 공급하기 위한 데이터 구동회로; 상기 액정패널에 공급되는 공통전압을 발생하기 위한 공통전압 발생부; 상기 데이터 구동회로로 공급되는 감마전압들을 발생하기 위한 감마전압 발생부; 상기 액정패널에서의 표시 데이터의 위치에 따라 다른 증폭률 제어신호를 발생하는 타이밍 콘트롤러; 및 상기 증폭률 제어신호에 응답하여 상기 공통전압과 상기 액정패널로부터 피드백되는 피드백 공통전압을 이용하여 상기 액정패널에서의 표시 데이터의 위치에 따라 진폭이 가변되는 감마스윙전압을 발생하고, 상기 감마스윙전압의 진폭 및 위상에 따라 상기 감마전압 발생부로부터의 감마전압들을 보상하는 감마전압 보상기를 구비한다.
상기 액정패널에서의 상기 표시 데이터의 위치가 상기 액정패널로 데이터 신호를 공급하는 데이터 구동회로로부터 멀어질수록 상기 감마스윙전압의 진폭은 증가한다.
상기 감마전압 보상기는, 상기 공통전압을 기준으로 상기 피드백 공통전압의 비반전 증폭률을 변환하여 상기 감마스윙전압을 발생하기 위한 감마스윙전압 발생부; 및 상기 감마전압 발생부로부터의 감마전압들을 상기 감마스윙전압의 진폭에 비례하고 상기 감마스윙전압의 위상과 동일하게 스윙시켜 상기 감마전압들을 보상하는 감마전압 보상부를 구비한다.
상기 감마스윙전압 발생부는, 상기 공통전압을 기준으로 상기 피드백 공통전압을 반전증폭시키기 위한 제1 차동증폭기; 및 상기 공통전압을 기준으로 상기 제1 차동증폭기에 의해 반전증폭된 피드백 공통전압을 상기 증폭률 제어신호에 따라 재반전증폭시켜 상기 액정패널에서의 표시 데이터의 상하 위치에 따라 진폭이 가변되는 감마스윙전압을 발생하기 위한 제2 차동증폭기를 구비한다.
상기 감마전압 보상부는, 상기 감마전압들을 상기 데이터 구동회로로 공급하기 위한 감마전압 출력라인들에 일대일로 접속되는 n개의 커패시터들을 구비하고, 상기 n개의 커패시터들의 일단은 상기 제2 차동증폭기의 출력단에 공통으로 접속되 어 상기 감마스윙전압과 상기 감마전압들을 커패시터 커플링시킨다.
상기 n개의 커패시터들은 서로 다른 커패시턴스 값을 가진다.
상기 제2 차동증폭기는, 상기 반전증폭된 피드백 공통전압이 입력되는 반전 입력단과 상기 감마스윙전압이 출력되는 출력단 사이에 직렬 접속되는 제1 내지 제6 부궤환 저항; 상기 반전 입력단에서 상기 제1 내지 제6 부궤환 저항과 병렬 접속되는 입력저항; 및 상기 제1 내지 제6 부궤환 저항과 일대일로 병렬 접속되는 제1 내지 제6 스위치를 구비하고; 상기 제1 내지 제6 스위치는 상기 증폭률 제어신호에 응답하여 스위칭된다.
상기 제1 내지 제6 부궤환저항들의 저항값은 서로 다르다.
상기 제2 차동증폭기는, 상기 반전증폭된 피드백 공통전압이 입력되는 반전 입력단에 병렬 접속되는 제7 내지 제12 부궤환 저항; 상기 반전 입력단에서 상기 제7 내지 제12 부궤환 저항과 병렬 접속되는 입력저항; 및 일단이 상기 감마스윙전압이 출력되는 출력단에 공통접속되고 타단이 상기 제7 내지 제12 부궤환 저항에 일대일로 직렬 접속되는 제7 내지 제12 스위치를 구비하고; 상기 제7 내지 제12 스위치는 상기 증폭률 제어신호에 응답하여 스위칭된다.
상기 제7 내지 제12 부궤환저항들의 저항값은 서로 다르다.
상기 제2 차동증폭기는, 상기 반전증폭된 피드백 공통전압이 입력되는 반전 입력단과 상기 감마스윙전압이 출력되는 출력단 사이에 직렬 접속되는 다수의 저항들; 상기 반전 입력단에서 상기 다수의 저항들과 병렬 접속되는 입력저항; 및 상기 다수의 저항들의 합성 저항값을 결정하기 위한 다수의 스위치들을 구비하고; 상기 다수의 스위치들의 스위칭 동작은 스위치 제어부에 의해 제어된다.
상기 다수의 스위치들은 상기 반전 입력단에 드레인들이 공통 접속되는 박막 트랜지스터들이고, 서로 인접하는 상기 박막 트랜지스터들의 소스들은 상기 다수의 저항들 중 어느 하나의 양단에 접속된다.
상기 스위치 제어부는, 상기 증폭률 제어신호에 대응되는 다수의 스위치 제어신호를 저장하는 메모리; 상기 타이밍 콘트롤러로부터 공급되는 증폭률 제어신호를 저장하고 이에 대응되는 스위치 제어신호를 발생하는 레지스터; 및 상기 레지스터로부터의 스위치 제어신호를 디코딩하기 위한 디코더를 구비한다.
상기 디코더는 상기 박막 트랜지스터들의 게이트들과 일대일로 접속되는 다수의 출력단을 구비한다.
상기 다수의 저항들의 저항값은 동일하다.
상기 스위치 제어부는 외부 데이터에 따라 상기 메모리에 저장된 상기 다수의 스위치 제어신호를 변경하는 인터페이스회로를 더 구비한다.
또한, 본 발명에 따른 액정표시장치의 구동방법은 감마전압들을 발생하는 단계; 액정패널에 공통전압을 공급하고 상기 액정패널로부터 피드백 공통전압을 피드백하는 단계; 상기 액정패널에서의 표시 데이터의 위치에 따라 다른 증폭률 제어신호를 발생하는 단계; 상기 증폭률 제어신호에 응답하여 상기 공통전압과 상기 피드백 공통전압을 이용하여 상기 액정패널에서의 표시 데이터의 상하 위치에 따라 진폭이 가변되는 감마스윙전압을 발생하는 단계; 및 상기 감마스윙전압의 진폭 및 위상에 따라 상기 감마전압들을 보상하는 단계를 포함한다.
상기 감마스윙전압을 발생하는 단계는, 상기 공통전압을 기준으로 상기 피드백 공통전압을 반전증폭시키는 제1 단계; 및 상기 공통전압을 기준으로 상기 제1 단계에서 반전증폭된 피드백 공통전압을 상기 증폭률 제어신호에 따라 재반전증폭시키는 제2 단계를 포함한다.
상기 제2 단계에서, 상기 액정패널에서의 표시 데이터의 위치가 상기 액정패널로 데이터 신호를 공급하는 데이터 구동회로로부터 멀어질수록 상기 재반전증폭률을 증가시킨다.
상기 감마전압들을 보상하는 단계는, 상기 감마전압들을 상기 감마스윙전압의 진폭에 비례하고 상기 감마스윙전압의 위상과 동일하게 스윙시킴으로써 상기 감마전압을 보상한다.
상기 증폭률 제어신호는 디지털 신호로서 액정패널의 크기에 비례하여 그 비트수가 증가한다.
상기 목적 외에 본 발명의 다른 목적 및 특징들은 첨부한 도면들을 참조한 실시 예의 설명을 통하여 명백하게 드러나게 될 것이다.
이하, 도 8 내지 도 14를 참조하여 본 발명의 바람직한 실시 예를 상세하게 설명한다.
도 8은 본 발명에 따른 액정표시장치의 구성도이다.
도 8을 참조하면, 본 발명의 액정표시장치는, 액정패널(110)과, 액정패널(110)의 데이터라인(DL1 내지 DLm)을 구동하기 위한 데이터 구동회로(120)와, 액정패널(110)의 게이트라인(GL0 내지 GLn)을 구동하기 위한 게이트 구동회로(130) 와, 데이터 구동회로(120) 및 게이트 구동회로(130)의 구동 타이밍을 제어함과 아울러 증폭률 제어신호(Φ)를 발생하는 타이밍 콘트롤러(140)와, 액정패널(110)에 공급되는 공통전압(Vcom)을 발생하기 위한 공통전압 발생부(150)와, 데이터 구동회로(120)에 공급되는 감마전압(GMA1 내지 GMAn)을 발생하기 위한 감마전압 발생부(180)와, 타이밍 콘트롤러(140)로부터의 증폭률 제어신호(Φ)에 응답하여 감마스윙전압(Vs)을 발생하고 이와 동일한 위상으로 감마전압(GMA1 내지 GMAn)을 스윙시키는 감마전압 보상기(160)를 구비한다.
액정패널(110)은 다수의 게이트라인들(GL0 내지 GLn)과 다수의 데이터라인들(DL1 내지 DLm)의 교차부에 각각 형성된 박막트랜지스터(TFT)와, 박막트랜지스터(TFT)와 다수의 공통전압라인들(VcomL1 내지 VcomLn)들 중 어느 하나에 접속되고 매트릭스 형태로 배열되어진 액정셀(Clc)들과, 액정패널(110)의 좌우측에 일자로 형성된 공통전압 신호배선(170)을 구비한다.
다수의 게이트라인들(GL0 내지 GLn)과 데이터라인들(DL1 내지 DLm)은 상호 교차하게 배치된다. 다수의 공통전압라인들(VcomL1 내지 VcomLn)은 각각 게이트라인들(GL0 내지 GLn-1)과 교번하면서 나란하게 배치된다. 게이트라인들(GL1 내지 GLn)은 스캔신호를 공급하고, 데이터라인들(DL1 내지 DLm)은 데이터신호를 공급한다. 첫번째 게이트라인(GL0)는 다른 게이트라인들(GL1 내지 GLn)과 달리 스토리지 커패시터(Cst) 형성을 위한 것으로서 게이트 로우전압을 공급한다. 공통전압라인들(VcomL1 내지 VcomLn)은 각각의 액정셀(Clc)에 기준전압을 공급한다. 이를 위해 공통전압라인들(VcomL1 내지 VcomLn)은 액정패널(110)의 좌우측부에 형성된 공통전 압 신호배선(170)에 공통으로 접속된다. 박막트랜지스터(TFT)는 게이트라인들(GL1 내지 GLn) 중 어느 하나로부터의 스캔신호에 응답하여 데이터라인들(DL1 내지 DLm) 중 어느 하나로부터의 데이터신호가 액정셀에 충전되게 한다. 액정셀(Clc)은 하부기판에 나란하게 형성된 화소전극(Ep)과 공통전극(Ec)으로 구성된 액정 캐패시터를 구비한다. 화소전극(Ep)은 박막트랜지스터(TFT)와 접속되고, 공통전극(Ec)은 공통전압라인들(VcomL1 내지 VcomLn) 중 어느 하나와 접속된다. 그리고, 액정셀(Clc)은 절연막을 사이에 두고 화소전극(Ep)과 전단 게이트라인의 중첩부분에 형성되는 스토리지 캐패시터(Cst)를 구비한다. 스토리지 캐패시터(Cst)는 액정 캐패시터에 충전된 데이터신호를 한 프레임 동안 유지시킨다.
타이밍 콘트롤러(140)는 스케일러(미도시)로부터의 디지털 비디오 데이터(R,G,B)를 중계하여 데이터 구동회로(120)에 공급한다. 또한, 타이밍 콘트롤러(140)는 수직/수평 동기신호(V,H)와 클럭신호(CLK)를 이용하여, 게이트 구동회로(130)를 제어하기 위한 게이트 제어신호(GDC)와, 데이터 구동회로(120)를 제어하기 위한 데이터 제어신호(DDC) 및 감마전압 보상기(160)의 증폭률을 제어하기 위한 증폭률 제어신호(Φ)를 발생한다. 데이터 제어신호(DDC)는 소스 스타트 펄스(SSP), 소스 쉬프트 클럭(SSC), 소스 출력신호(SOE), 극성신호(POL) 등을 포함한다. 게이트 제어신호(GDC)는 게이트 쉬프트 클럭(GSC), 게이트 출력신호(GOE), 게이트스타트 펄스(GSP) 등을 포함한다. 증폭률 제어신호(Φ)는 액정패널(110)로부터 피드백되는 피드백 공통전압(Vcom-F/B)의 비반전 증폭률을 표시 데이터의 위치에 따라 가변시키는 디지털 신호이다. 이 증폭률 제어신호(Φ)는 액정패널의 크 기, 액정패널에서의 표시 데이터의 위치에 따른 공통전압의 왜곡정도 등에 따라 그 크기가 달라진다. 예컨대, 액정패널의 상하 위치에 따라 공통전압의 왜곡정도가 상대적으로 적은 소형 액정패널의 경우에는 2비트, 3비트로 결정될 수 있다. 또한, 액정패널의 상하 위치에 따라 공통전압의 왜곡정도가 상대적으로 큰 대형 액정패널의 경우에는 도 9 및 도 10에서와 같이 6비트 또는, 도 11에서와 같이 7비트로 결정될 수 있다.
데이터 구동회로(120)는 타이밍 콘트롤러(140)로부터의 디지털 데이터 신호를 데이터 제어신호(DDC)에 따라 아날로그 데이터 신호로 변환하여 게이트 라인들(GL1 내지 GLn)에 게이트 하이신호가 공급되는 1 수평주기마다 1 수평라인분의 아날로그 데이터 신호를 데이터 라인들(DL1 내지 DLm)에 공급한다.
게이트 구동회로(130)는 타이밍 콘트롤러(140)로부터의 게이트 제어신호(GDC)에 응답하여 게이트라인들(GL1 내지 GLn)에 순차적으로 스캔신호를 공급한다.
공통전압 발생부(150)는 전원공급부(미도시)로부터 고전위 전원전압을 인가받아 공통전압(Vcom)을 발생하여 액정패널(110) 및 감마전압 보상기(160)로 공급한다.
감마전압 발생부(180)는 전원공급부(미도시)로부터 감마기준전압을 공급받아 데이터 신호의 전압레벨에 따라 서로 다른 전압레벨을 가지도록 미리 설정된 정극성 및 부극성 감마전압들(GMA1 내지 GMAn)을 발생한다. 이렇게 발생된 감마전압들(GMA1 내지 GMAn)은 데이터 구동회로(120)에 공급된다.
감마전압 보상기(160)는 감마스윙전압 발생부(162)와, 감마전압 보상부(164)를 구비한다. 감마스윙전압 발생부(162)는 타이밍 콘트롤러(140)로부터의 증폭률 제어신호(Φ)에 응답하여 공통전압 발생부(150)으로부터의 공통전압(Vcom)을 기준으로 액정패널(110)에서의 표시 데이터의 상하 위치에 따라 피드백 공통전압(Vcom-F/B)의 비반전 증폭률을 다르게 조정하여 감마스윙 전압(Vs)을 발생한다. 감마전압 보상부(164)는 감마스윙전압 발생부(162)로부터의 감마스윙전압(Vs)을 이용하여 감마전압 발생부(180)로부터의 감마전압(GMA1 내지 GMAn)을 스윙시켜 데이터 구동회로(120)로 공급한다.
액정패널(110)로부터 피드백되는 피드백 공통전압(Vcom-F/B)은 종래기술의 문제점에서 상술했듯이 도트 인버젼 방식으로 구동되는 경우 데이터신호와의 커패시터 커플링(Capacitor Coupling)의 영향으로 수평기간(H) 단위로 정극성 방향 또는 부극성 방향으로 스윙되게 된다. 더우기, 데이터 구동회로(120)로부터 멀리 떨어진 공통전압라인(VcomL)일수록 그에 공급되는 공통전압의 전류 성분은 공통전압 신호배선(170)의 라인 저항의 증가로 인해 점점 감소하게 되어 해당 액정셀로 공급되는 공통전압은 상대적으로 데이터 구동회로(120)와 가까운 액정셀에 공급되는 공통전압에 비해 더 크게 아래위로 스윙된다.(도 7 참조) 이에 감마전압 보상기(160)는 타이밍 콘트롤러(140)로부터의 증폭률 제어신호(Φ)에 응답하여 공통전압 발생부(150)으로부터의 공통전압(Vcom)을 기준으로 액정패널(110)에서의 표시 데이터의 상하 위치에 따라 피드백 공통전압(Vcom-F/B)의 비반전 증폭률을 변환하여 감마스윙전압(Vs)을 발생하고 이를 이용하여 감마전압 발생부(180)로부터의 감 마전압(GMA1 내지 GMAn)을 스윙시켜 데이터 구동회로(120)로 공급함으로써 액정패널(110)에서의 표시 데이터의 상하 위치에 따라 다른 폭으로 스윙되는 공통전압으로 인한 크로스토크를 저감한다. 여기서, 피드백 공통전압(Vcom-F/B)은 액정패널(110)의 일측 하단부로부터 피드백될 수도 있으며, 별도로 형성된 피드백 전용라인(미도시)을 통해 피드백될 수도 있다. 이러한 감마전압 보상기(160)는 여러가지 형태로 구현될 수 있는바, 이하 도 9 내지 도 12를 참조하여 상세히 설명하기로 한다.
도 9는 본 발명의 제1 실시예에 따른 액정표시장치의 감마전압 보상기를 나타내는 회로도이다.
도 9를 참조하면, 본 발명의 제1 실시예에 따른 액정표시장치의 감마전압 보상기(160)는 타이밍 콘트롤러(140)로부터의 증폭률 제어신호(Φ)에 응답하여 공통전압 발생부(150)으로부터의 공통전압(Vcom)을 기준으로 액정패널(110)에서의 표시 데이터의 상하 위치에 따라 피드백 공통전압(Vcom-F/B)의 비반전 증폭률을 다르게 조정하여 감마스윙 전압(Vs)을 발생하기 위한 감마스윙전압 발생부(162)와, 감마스윙전압 발생부(162)로부터의 감마스윙 전압(Vs)과 동일한 위상으로 감마전압 발생부(180)로부터의 감마전압(GMA1 내지 GMAn)을 스윙시켜 데이터 구동회로(120)로 공급하기 위한 감마전압 보상부(164)를 구비한다.
감마스윙전압 발생부(162)는 비반전 입력단(+)을 통해 입력되는 공통전압(Vcom)을 기준으로 반전 입력단(-)을 통해 입력되는 피드백 공통전압(Vcom-FB)을 반전증폭시키기 위한 제1 차동증폭기(Amp1)와, 비반전 입력단(+)을 통해 입력되는 공통전압(Vcom)을 기준으로 반전 입력단(-)을 통해 입력되는 제1 차동증폭기(Amp1)에 의해 반전증폭된 피드백 공통전압(Vcom-FB')을 증폭률 제어신호(Φ)에 따라 재반전증폭시켜 감마스윙 전압(Vs)을 발생하기 위한 제2 차동증폭기(Amp2)로 구성된다.
제1 차동증폭기(Amp1)의 반전 입력단 노드(ni1)에는 제1 커패시터(C1)와 제1 저항(R1)이 직렬 접속되며, 제1 차동증폭기(Amp1)의 반전 입력단 노드(ni1)와 출력 노드(no1) 사이에는 부궤환 저항(Rf)이 접속된다. 여기서, 제1 저항(R1)과 부궤환 저항(Rf)은 고정된 값으로서 이들의 비(Rf/R1)에 의해 제1 차동증폭기(Amp1)의 반전 증폭률이 결정된다. 그리고, 제1 커패시터(C1)는 피드백 공통전압(Vcom-F/B)에 포함된 직류 노이즈 성분을 제거한다. 이러한 제1 차동증폭기(Amp1)는 비반전 입력단(+)을 통해 입력되는 직류성분인 공통전압(Vcom)을 기준으로 반전 입력단(-)을 통해 입력되는 교류성분인 피드백 공통전압(Vcom-FB)을 반전증폭시키는 역할을 한다.
제2 차동증폭기(Amp2)의 반전 입력단 노드(ni2)와 제1 차동증폭기(Amp1)의 출력 노드(no1) 사이에는 제2 커패시터(C2)와 제2 저항(R2)이 직렬 접속되며, 제2 차동증폭기(Amp2)의 반전 입력단 노드(ni2)와 출력 노드(no2) 사이에는 제1 내지 제6 부궤환 저항(Rf1 내지 Rf6)이 직렬 접속된다. 제1 내지 제6 부궤환 저항(Rf1 내지 Rf6) 각각에는 제1 내지 제6 스위치(S1 내지 S6)가 병렬 접속된다. 여기서, 제2 커패시터(C2)는 제1 차동증폭기(Amp1)에 의해 반전증폭된 피드백 공통전압(Vcom-FB')에 포함된 직류 노이즈 성분을 제거한다. 그리고, 제2 저항(R2)은 고 정된 값이나 제1 내지 제6 부궤환 저항(Rf1 내지 Rf6)들의 합성 저항(Rft)은 가변되는 값으로서 이들의 비(Rft/R2)에 의해 제2 차동증폭기(Amp2)의 반전 증폭률이 결정된다. 제1 내지 제6 부궤환 저항(Rf1 내지 Rf6)들의 합성 저항(Rft)은 타이밍 콘트롤러(140)로부터의 증폭률 제어신호(Φ)에 응답하여 제1 내지 제6 스위치(S1 내지 S6)가 스위칭됨으로써 결정된다. 이 제1 내지 제6 부궤환저항(Rf1 내지 Rf6)들은 각기 다른 값으로 설정되어 다양한 증폭률 구현을 가능하게 한다. 증폭률 제어신호(Φ)는 본 실시예에서 6 비트의 디지털 신호로 설정될 수 있으며, 각 비트는 도 9에 도시된 D1 내지 D6에 대응된다. 이 6 비트의 디지털 신호(D1 내지 D6)는 액정패널에서의 표시 데이터의 상하 위치에 따라 64가지의 서로 다른 값으로 타이밍 콘트롤러(140)내에 내장되어 있다. 제1 내지 제6 스위치(S1 내지 S6) 각각은 그에 대응되는 디지털 신호의 논리값이 "1"일 때는 스위치를 닫아 해당 저항의 양단은 쇼트시키고, "0"일 때는 스위치를 열어 해당 저항을 통해 전류 패스를 형성한다. 예를 들어, 디지털 신호의 논리값이 "111111"이라면 제1 내지 제6 스위치(S1 내지 S6)는 모두 닫히게 되어 제1 내지 제6 부궤환저항(Rf1 내지 Rf6)의 양단(ni2 와 no2 사이)은 쇼트되게 된다. 디지털 신호의 논리값이 "000000"이라면 제1 내지 제6 스위치(S1 내지 S6)는 모두 열리게 된다. 또한, 디지털 신호의 논리값이 "011111"이라면 제6 스위치(S6)만 열리고 제1 내지 제5 스위치(S1 내지 S5)는 닫히게 된다. 여기서, 제1 부궤환저항(Rf1)값이 100Ω, 제2 부궤환저항(Rf2)값이 200Ω, 제3 부궤환저항(Rf3)값이 400Ω, 제4 부궤환저항(Rf4)값이 800Ω, 제5 부궤환저항(Rf5)값이 1600Ω, 제6 부궤환저항(Rf6)값이 3200Ω이라면, 디지털 신호의 논 리값이 "111111"의 경우에는 제1 내지 제6 부궤환저항(Rf1 내지 Rf6)의 합성 저항값(Rft)은 0Ω이고, 디지털 신호의 논리값이 "000000"인 경우에는 제1 내지 제6 부궤환저항(Rf1 내지 Rf6)의 합성 저항값(Rft)은 6300Ω이며, 디지털 신호의 논리값이 "011111"인 경우에는 제1 내지 제6 부궤환저항(Rf1 내지 Rf6)의 합성 저항값(Rft)은 3200Ω이다. 이러한 합성 저항값들에 의해 제2 차동증폭기(Amp2)의 반전 증폭률이 결정되며, 나아가 감마스윙전압 발생부(162)의 비반전 증폭률이 결정되어 액정패널(110)에서의 표시 데이터의 상하 위치에 따른 감마스윙전압(Vs)의 스윙폭이 결정된다. 즉, 위의 예에서 데이터 신호가 액정패널(110)의 최상단부에 위치하는 수평 방향의 액정셀들로 공급되는 경우에는 합성 저항값은 0Ω이 되어 감마스윙전압(Vs)의 스윙폭은 최소로 되고, 데이터 신호가 액정패널(110)의 최하단부에 위치하는 수평 방향의 액정셀들로 공급되는 경우에는 합성 저항값은 6300Ω이 되어 감마스윙전압(Vs)의 스윙폭은 최대로 되며, 데이터 신호가 액정패널(110)의 중앙부에 위치하는 수평 방향의 액정셀들로 공급되는 경우에는 합성 저항값은 6300Ω이 되어 감마스윙전압(Vs)의 스윙폭은 최대와 최소 사이의 중간이 된다. 타이밍 콘트롤러(140)는 수직/수평 동기신호(V,H)와 클럭(CLK)을 이용하여 표시 데이터의 위치를 판단하고 그 판단 결과에 대응하는 6 비트의 증폭률 제어신호(Φ)인 D1 내지 D6를 감마스윙전압 발생부(162)로 공급한다. 이 증폭률 제어신호(Φ)에 따라 제1 내지 제6 스위치(S1 내지 S6)가 스위칭되어 상술한 예에서와 같이 액정패널(110)에서의 표시 데이터의 위치에 따라 감마스윙전압의 스윙폭이 결정되게 된다.
감마전압 보상부(164)는 감마전압 발생부(180)의 감마전압 출력라인들(GMA1 내지 GMAn) 각각에 접속되는 n개의 커패시터들(Co1 내지 Con)를 구비한다. n개의 커패시터들(Co1 내지 Con)의 일단은 감마스윙전압 발생부(162)의 출력단 노드(no2)에 공통으로 접속되고, n개의 커패시터들(Co1 내지 Con)은 서로 다른 커패시턴스 값을 가진다. 이러한 n개의 커패시터들(Co1 내지 Con)은 감마스윙전압 발생부(162)의 출력단 노드(no2)로부터의 감마스윙전압(Vs)과 감마전압 발생부(180)로부터의 감마전압(GMA1 내지 GMAn)을 커패시터 커플링시켜 감마보상전압들(GMA1' 내지 GMAn')을 발생시킨다. 감마보상전압들(GMA1' 내지 GMAn')은 도 12에 도시된 바와 같이 커패시터 커플링에 의해 감마스윙전압(Vs)과 동일 위상을 가지고 스윙되게 된다. 또한, 도 12에 도시된 바와 같이 감마보상전압들(GMA1' 내지 GMAn')의 스윙폭은 감마스윙전압(Vs)의 스윙폭에 비례한다. 이렇게 감마전압 보상부(164)는 감마스윙전압 발생부(162)로부터의 감마스윙전압(Vs)과 동일 위상으로 스윙되는 감마보상전압들(GMA1' 내지 GMAn')을 생성하여 데이터 구동회로(120)로 공급함으로써 액정패널(110)에서의 공통전압 스윙에 의한 충전 불균형 문제와 이에 따른 크로스토크 현상을 최소화한다. 더욱이, 감마전압 보상부(164)는 감마스윙전압(Vs)에 대응하여 액정패널에서의 표시 데이터의 상하 위치에 따라 감마보상전압들(GMA1' 내지 GMAn')의 스윙폭을 가변함으로 더욱 효과적으로 충전 불균형 문제와 이에 따른 크로스토크 현상을 방지할 수 있다.
도 10은 본 발명의 제2 실시예에 따른 액정표시장치의 감마전압 보상기를 나타내는 회로도이다.
도 10을 참조하면, 본 발명의 제2 실시예에 따른 액정표시장치의 감마전압 보상기(160)는 타이밍 콘트롤러(140)로부터의 증폭률 제어신호(Φ)에 응답하여 공통전압 발생부(150)으로부터의 공통전압(Vcom)을 기준으로 액정패널(110)에서의 표시 데이터의 상하 위치에 따라 피드백 공통전압(Vcom-F/B)의 비반전 증폭률을 다르게 조정하여 감마스윙전압(Vs)을 발생하기 위한 감마스윙전압 발생부(262)와, 감마스윙전압 발생부(262)로부터의 감마스윙전압(Vs)과 동일한 위상으로 감마전압 발생부(180)로부터의 감마전압(GMA1 내지 GMAn)을 스윙시켜 데이터 구동회로(120)로 공급하기 위한 감마전압 보상부(264)를 구비한다.
감마스윙전압 발생부(262)는 비반전 입력단(+)을 통해 입력되는 공통전압(Vcom)을 기준으로 반전 입력단(-)을 통해 입력되는 피드백 공통전압(Vcom-FB)을 반전증폭시키기 위한 제3 차동증폭기(Amp3)와, 비반전 입력단(+)을 통해 입력되는 공통전압(Vcom)을 기준으로 반전 입력단(-)을 통해 입력되는 제3 차동증폭기(Amp3)에 의해 반전증폭된 피드백 공통전압(Vcom-FB')을 증폭률 제어신호(Φ)에 따라 재반전증폭시켜 감마스윙전압(Vs)을 발생하기 위한 제4 차동증폭기(Amp4)로 구성된다.
제3 차동증폭기(Amp3)의 반전 입력단 노드(ni3)에는 제3 커패시터(C3)와 제3 저항(R3)이 직렬 접속되며, 제3 차동증폭기(Amp3)의 반전 입력단 노드(ni3)와 출력 노드(no3) 사이에는 부궤환 저항(Rf)이 접속된다. 여기서, 제3 저항(R3)과 부궤환 저항(Rf)은 고정된 값으로서 이들의 비(Rf/R3)에 의해 제3 차동증폭기(Amp3)의 반전 증폭률이 결정된다. 그리고, 제3 커패시터(C3)는 피드백 공통전압(Vcom-F/B)에 포함된 직류 노이즈 성분을 제거한다. 이러한 제3 차동증폭기(Amp3)는 비반전 입 력단(+)을 통해 입력되는 직류성분인 공통전압(Vcom)을 기준으로 반전 입력단(-)을 통해 입력되는 교류성분인 피드백 공통전압(Vcom-FB)을 반전증폭시키는 역할을 한다.
제4 차동증폭기(Amp4)의 반전 입력단 노드(ni4)와 제3 차동증폭기(Amp3)의 출력 노드(no3) 사이에는 제4 커패시터(C4)와 제4 저항(R4)이 직렬 접속되며, 제4 차동증폭기(Amp4)의 반전 입력단 노드(ni4)와 출력 노드(no4) 사이에는 제7 내지 제12 부궤환 저항(Rf7 내지 Rf12) 및 이와 일대일로 직렬 접속된 제7 내지 제12 스위치(S7 내지 S12)로 이루어지는 제7 내지 제12 부궤환 저항-스위치 쌍들이 병렬 접속된다. 여기서, 제4 커패시터(C4)는 제3 차동증폭기(Amp3)에 의해 반전증폭된 피드백 공통전압(Vcom-FB')에 포함된 직류 노이즈 성분을 제거한다. 그리고, 제4 저항(R4)은 고정된 값이나 제7 내지 제12 부궤환 저항(Rf7 내지 Rf12)들의 합성 저항(Rft)은 가변되는 값으로서 이들의 비(Rft/R4)에 의해 제4 차동증폭기(Amp4)의 반전 증폭률이 결정된다. 제7 내지 제12 부궤환 저항(Rf7 내지 Rf12)들의 합성 저항(Rft)은 타이밍 콘트롤러(140)로부터의 증폭률 제어신호(Φ)에 응답하여 제7 내지 제12 스위치(S7 내지 S12)가 스위칭됨으로써 결정된다. 이 제7 내지 제12 부궤환저항(Rf7 내지 Rf12)들은 각기 다른 값으로 설정되어 다양한 증폭률 구현을 가능하게 한다. 증폭률 제어신호(Φ)는 본 실시예에서 6 비트의 디지털 신호로 설정될 수 있으며, 각 비트는 도 10에 도시된 D7 내지 D12에 대응된다. 이 6 비트의 디지털 신호(D7 내지 D12)는 액정패널에서의 표시 데이터의 상하 위치에 따라 64가지의 서로 다른 값으로 타이밍 콘트롤러(140)내에 내장되어 있다. 제7 내지 제12 스위 치(S7 내지 S12) 각각은 그에 대응되는 디지털 신호의 논리값이 "1"일 때는 스위치를 닫아 해당 지로(a 내지 e)를 통한 전류 패스를 형성하고, "0"일 때는 스위치를 열어 해당 지로(a 내지 e)를 통한 전류 패스를 차단한다. 예를 들어, 디지털 신호의 논리값이 "111111"이라면 제7 내지 제12 스위치(S7 내지 S12)는 모두 닫히게 되어 모든 지로들(a 내지 f)의 전류 패스는 형성되게 된다. 디지털 신호의 논리값이 "100000"이라면 제12 스위치(S12)는 닫히게 되어 지류(f)의 전류 패스가 형성되게 되고, 제7 내지 제11 스위치(S7 내지 S11)는 모두 열리게 되어 나머지 지로들(a 내지 e)의 전류 패스는 차단되게 된다. 또한, 디지털 신호의 논리값이 "010000"이라면 제11 스위치(S11)는 닫혀 지류(e)의 전류 패스가 형성되게 되고, 제7 내지 제10 및 제12 스위치(S7 내지 S10, S12)는 모두 열려 나머지 지로들(a 내지 d, f)의 전류 패스는 차단되게 된다. 여기서, 제7 부궤환저항(Rf7)값이 100Ω, 제8 부궤환저항(Rf8)값이 200Ω, 제9 부궤환저항(Rf9)값이 400Ω, 제10 부궤환저항(Rf10)값이 800Ω, 제11 부궤환저항(Rf11)값이 1600Ω, 제12 부궤환저항(Rf12)값이 3200Ω이라면, 디지털 신호의 논리값이 "111111"의 경우에는 제7 내지 제12 부궤환저항(Rf7 내지 Rf12)의 합성 저항값은 약 50.8Ω이고, 디지털 신호의 논리값이 "100000"인 경우에는 제7 내지 제12 부궤환저항(Rf7 내지 Rf12)의 합성 저항값은 3200Ω이며, 디지털 신호의 논리값이 "010000"인 경우에는 제7 내지 제12 부궤환저항(Rf7 내지 Rf12)의 합성 저항값은 1600Ω이다. 이러한 합성 저항값들에 의해 제2 차동증폭기(Amp2)의 반전 증폭률이 결정되며, 나아가 감마스윙전압 발생부(162)의 비반전 증폭률이 결정되어 액정패널(110)에서의 표시 데이터의 상하 위치에 따른 감마스윙 전압(Vs)의 스윙폭이 결정된다. 즉, 위의 예에서 데이터 신호가 액정패널(110)의 최상단부에 위치하는 수평 방향의 액정셀들로 공급되는 경우에는 합성 저항값은 50.8Ω이 되어 감마스윙전압(Vs)의 스윙폭은 최소로 되고, 데이터 신호가 액정패널(110)의 최하단부에 위치하는 수평 방향의 액정셀들로 공급되는 경우에는 합성 저항값은 3200Ω이 되어 감마스윙전압(Vs)의 스윙폭은 최대로 되며, 데이터 신호가 액정패널(110)의 중앙부에 위치하는 수평 방향의 액정셀들로 공급되는 경우에는 합성 저항값은 1600Ω이 되어 감마스윙전압(Vs)의 스윙폭은 최대와 최소 사이의 중간이 된다. 타이밍 콘트롤러(140)는 수직/수평 동기신호(V,H)와 클럭(CLK)을 이용하여 표시 데이터의 위치를 판단하고 그 판단 결과에 대응하는 6 비트의 증폭률 제어신호(Φ)인 D7 내지 D12를 감마스윙전압 발생부(262)로 공급한다. 이 증폭률 제어신호(Φ)에 따라 제7 내지 제12 스위치(S7 내지 S12)가 스위칭되어 상술한 예에서와 같이 액정패널(110)에서의 표시 데이터의 위치에 따라 감마스윙전압(Vs)의 스윙폭이 결정되게 된다.
감마전압 보상부(264)는 도 9에 도시된 제1 실시예에서의 감마전압 보상부(164)와 동일하므로 이하 자세한 설명은 그에 갈음하기로 한다.
도 11은 본 발명의 제3 실시예에 따른 액정표시장치의 감마전압 보상기를 나타내는 블럭도이다.
도 11을 참조하면, 본 발명의 제3 실시예에 따른 액정표시장치의 감마전압 보상기(160)는 타이밍 콘트롤러(140)로부터의 증폭률 제어신호(Φ)에 응답하여 공통전압 발생부(150)으로부터의 공통전압(Vcom)을 기준으로 액정패널(110)에서의 표 시 데이터의 상하 위치에 따라 피드백 공통전압(Vcom-F/B)의 비반전 증폭률을 다르게 조정하여 감마스윙전압(Vs)을 발생하기 위한 감마스윙전압 발생부(362)와, 감마스윙전압 발생부(362)로부터의 감마스윙전압(Vs)과 동일한 위상으로 감마전압 발생부(180)로부터의 감마전압(GMA1 내지 GMAn)을 스윙시켜 데이터 구동회로(120)로 공급하기 위한 감마전압 보상부(364)를 구비한다.
감마스윙전압 발생부(362)는 비반전 입력단(+)을 통해 입력되는 공통전압(Vcom)을 기준으로 반전 입력단(-)을 통해 입력되는 피드백 공통전압(Vcom-FB)을 반전증폭시키기 위한 제5 차동증폭기(Amp5)와, 비반전 입력단(+)을 통해 입력되는 공통전압(Vcom)을 기준으로 반전 입력단(-)을 통해 입력되는 제5 차동증폭기(Amp5)에 의해 반전증폭된 피드백 공통전압(Vcom-FB')을 증폭률 제어신호(Φ)에 따라 재반전증폭시켜 감마스윙전압(Vs)을 발생하기 위한 제6 차동증폭기(Amp6)로 구성된다.
제5 차동증폭기(Amp5)의 반전 입력단 노드(ni5)에는 제5 커패시터(C5)와 제5 저항(R5)이 직렬 접속되며, 제5 차동증폭기(Amp5)의 반전 입력단 노드(ni5)와 출력 노드(no5) 사이에는 부궤환 저항(Rf)이 접속된다. 여기서, 제5 저항(R5)과 부궤환 저항(Rf)은 고정된 값으로서 이들의 비(Rf/R5)에 의해 제5 차동증폭기(Amp5)의 반전 증폭률이 결정된다. 그리고, 제5 커패시터(C5)는 피드백 공통전압(Vcom-F/B)에 포함된 직류 노이즈 성분을 제거한다. 이러한 제5 차동증폭기(Amp5)는 비반전 입력단(+)을 통해 입력되는 직류성분인 공통전압(Vcom)을 기준으로 반전 입력단(-)을 통해 입력되는 교류성분인 피드백 공통전압(Vcom-FB)을 반전증폭시키는 역할을 한 다.
제6 차동증폭기(Amp6)의 반전 입력단 노드(ni6)와 제5 차동증폭기(Amp5)의 출력 노드(no5) 사이에는 제6 커패시터(C6)와 제6 저항(R6)이 직렬 접속되며, 제6 차동증폭기(Amp6)의 반전 입력단 노드(ni6)와 출력 노드(no6) 사이에는 동일한 값의 다수의 저항들(R)이 서로 직렬로 접속되어 이루어지는 저항 스트링(367)과 저항 스트링(367)의 합성 저항값을 결정하기 위한 스위칭부(368)가 접속된다. 스위칭부(368)는 스위칭 제어부(369)로부터의 스위치 제어신호(Φ')에 응답하여 스위칭되는 다수의 스위치소자(S0 내지 S127)를 포함하며, 특히 스위치 소자로는 박막 트랜지스터(Thin Film Transister)가 사용된다. 다수의 스위치 소자(S0 내지 S127) 중에서 k(k는 0 이상이고 127 이하의 자연수)번째 스위치 소자(Sk)의 게이트(G)는 디코더(366)의 k번째 출력핀(Pk)에 접속되고, 드레인(D)은 제6 차동증폭기(Amp6)의 반전 입력단 노드(ni6)에 공통접속되며, 소스(S)는 k번째 노드(nk)에 접속된다. 여기서, 노드(n0)와 제6 차동증폭기(Amp6)의 반전 입력단 노드(ni6)는 동일하며, 노드(n127)와 제6 차동증폭기(Amp6)의 반전 출력단 노드(no6)는 동일하다. 제6 커패시터(C6)는 제5 차동증폭기(Amp5)에 의해 반전증폭된 피드백 공통전압(Vcom-FB')에 포함된 직류 노이즈 성분을 제거한다. 그리고, 제6 저항(R6)은 고정된 값이나 저항 스트링(367)의 합성 저항(Rt)은 가변되는 값으로서 이들의 비(Rt/R4)에 의해 제6 차동증폭기(Amp6)의 반전 증폭률이 결정된다. 저항 스트링(367)의 합성 저항(Rt)은 스위칭 제어부(369)의 스위치 제어신호(Φ')에 응답하여 스위칭부(368)가 스위칭됨으로써 결정된다.
이를 위해, 스위칭 제어부(369)는 증폭률 제어신호(Φ) 대응되는 다수의 스위치 제어신호(Φ')를 저장하는 메모리(364)와, 타이밍 콘트롤러(140)로부터의 증폭률 제어신호(Φ)를 저장하고 이에 대응되는 다수의 스위치 제어신호(Φ')를 발생하는 레지스터(363)와, 다수의 스위치 제어신호(Φ')를 디코딩하기 위한 디코더(366)와, 외부 데이터(A0,A1)에 따라 메모리(364)에 저장된 다수의 스위치 제어신호(Φ')를 변경하는 인터페이스회로(365)를 구비한다.
레지스터(363)는 타이밍 콘트롤러(140)로부터 공급되는 증폭률 제어신호(Φ)인 직렬 제어데이터 신호(SDA)와 직렬 제어클럭 신호(SCL)를 저장하고 이에 대응되는 다수의 스위치 제어신호(Φ')를 발생한다. 이를 위해 레지스터(363)는 직렬 제어데이터 신호(SDA)를 리드 어드레스로 하여 메모리(364)로부터 출력된 스위치 제어신호(Φ')를 공급받는다. 타이밍 콘트롤러(140)내에는 현재 데이터가 표시되는 액정패널(110)의 상하 위치에 따라 가변되는 7 비트의 제어신호(Φ)가 내장되어 있다. 이에 따라, 레지스터(363)에 의해 발생되는 스위치 제어신호(Φ')는 7 비트의 디지털 신호로 구성된다.
메모리(364)는 데이터의 갱신 및 소거가 가능한 비휘발성 메모리 예를 들면, EEPROM(Electrically Erasable Programmable Read Only Memory) 및/또는 EDID ROM(Extended Display Identification Data ROM)을 포함하여 액정패널상에서 표시 데이터의 위치에 따라 가변되는 증폭률 제어신호(Φ)와 이 증폭률 제어신호(Φ)에 대응되는 스위치 제어신호(Φ')를 룩업 테이블 형태로 저장한다. 이 저장된 스위치 제어신호(Φ')는 인터페이스회로(365)를 통해 외부 시스템으로부터 인가되는 전 기적 신호(A0,A1)에 의해 갱신될 수 있다.
인터페이스회로(365)는 I2C 등의 통신 표준 프로토콜 규격에 맞춰 설계된다. 외부 시스템에서는 이 인터페이스회로(365)를 통해 메모리(364)에 저장된 데이터를 읽어들이거나 수정할 수 있다. 즉, 메모리(364)에 저장된 증폭률 제어신호(Φ)와 스위치 제어신호(Φ')는 공정변화, 적용 모델간 차이 등과 같은 이유에 의해 갱신이 요구되며, 사용자는 갱신하고자 하는 제어데이터들(Φ,Φ')을 외부 시스템을 통해 입력한다. 이 제어데이터들(Φ,Φ')은 도시하지 않은 롬 기록기에 의해 전기적 신호(A0,A1)로 변환되어 인터페이스회로(365)를 통해 메모리(364)에 저장된다.
디코더(366)는 표시데이터가 위치되는 액정패널의 상하 위치에 따라 128개의 서로 다른 스위치 제어신호(Φ'), 즉 7 비트의 디지털 제어신호를 레지스터(363)로부터 공급받고 이를 디코딩하여 해당 출력핀을 통해 스위칭 신호를 출력한다. 디코더(366)에는 7 비트의 디지털 제어신호에 대응되도록 128개의 출력핀들(P0 내지 P127)이 구비되어 있다. 출력핀들(P0 내지 P127) 각각은 스위칭부(367)의 다수의 스위치 소자(S0 내지 S127)의 게이트와 일대일로 접속된다. 이러한, 디코더(366)는 7 비트의 스위치 제어신호(Φ')에 따라 해당 스위치소자의 게이트로 스위칭 신호를 공급하여 그 스위치소자가 스위칭되도록 한다.
이와 같은 감마스윙전압 발생부(362)의 동작을 설명하기 위해 저항 스트링(367)을 구성하는 모든 저항들(R)의 저항값을 10Ω으로 가정하면, 스위치 제어신호(Φ')의 디지털 논리값이 "1111111"의 경우에는 디코더(366)를 통해 디코딩된 스 위치 제어신호에 의해 스위치(S127)가 턴 온 되어 저항 스트링(368)의 합성 저항값은 0Ω으로 결정되고, 스위치 제어신호(Φ')의 디지털 논리값이 "0000000"인 경우에는 디코더(366)를 통해 디코딩된 스위치 제어신호에 의해 스위치(S0)가 턴 온 되어 저항 스트링(368)의 합성 저항값은 1270Ω으로 결정되며, 스위치 제어신호(Φ')의 디지털 논리값이 "0111111"인 경우에는 디코더(366)를 통해 디코딩된 스위치 제어신호에 의해 스위치(S63)가 턴 온 되어 저항 스트링(368)의 합성 저항값은 640Ω으로 결정된다. 이러한 합성 저항값은 감마스윙전압 발생부(362)의 비반전 증폭률을 결정하여 액정패널(110)에서의 표시 데이터의 상하 위치에 따른 감마스윙전압(Vs)의 스윙폭이 결정한다. 즉, 위의 예에서 데이터 신호가 액정패널(110)의 최상단부에 위치하는 수평 방향의 액정셀들로 공급되는 경우에는 합성 저항값은 0Ω이 되어 감마스윙전압(Vs)의 스윙폭은 최소로 되고, 데이터 신호가 액정패널(110)의 최하단부에 위치하는 수평 방향의 액정셀들로 공급되는 경우에는 합성 저항값은 1270Ω이 되어 감마스윙전압(Vs)의 스윙폭은 최대로 되며, 데이터 신호가 액정패널(110)의 중앙부에 위치하는 수평 방향의 액정셀들로 공급되는 경우에는 합성 저항값은 640Ω이 되어 감마스윙전압(Vs)의 스윙폭은 최대와 최소 사이의 중간이 된다. 타이밍 콘트롤러(140)는 수직/수평 동기신호(V,H)와 클럭(CLK)을 이용하여 표시 데이터의 위치를 판단하고 그 판단 결과에 대응하는 7 비트의 증폭률 제어신호(Φ)를 감마스윙전압 발생부(262)로 공급한다. 이 증폭률 제어신호(Φ)는 감마스윙전압 발생부(262)내에서 7 비트의 스위치 제어신호(Φ')로 변환된 후, 디코딩되어 다수의 스위치소자(S0 내지 S127) 중 해당되는 스위치소자를 스위칭시킨다. 이 에 따라 상술한 예에서와 같이 액정패널(110)에서의 표시 데이터의 위치에 따라 감마스윙전압(Vs)의 스윙폭이 결정되게 된다.
감마전압 보상부(264)는 도 9에 도시된 제1 실시예에서의 감마전압 보상부(164)와 동일하므로 이하 자세한 설명은 그에 갈음하기로 한다.
도 13 내지 도 14는 액정패널에서의 표시 데이터의 위치에 따른 감마전압 보상 증폭률 변화를 설명하기 위한 도면이다.
도 13은 제3 실시예에서와 같이 동일한 저항값을 가지는 다수의 저항들(R)을 이용하여 표시 데이터가 액정패널(110)의 하부에 위치할수록 감마전압 보상 증폭률이 선형적으로 증가되도록 하는 것을 도시하고 있다.
도 14는 제1 및 제2 실시예에서와 같이 서로 다른 저항값을 가지는 다수의 저항들(Rf1 내지 Rf6, Rf7 내지 Rf12)을 이용하여 표시 데이터가 액정패널(110)의 하부에 위치할수록 감마전압 보상 증폭률이 증가되도록 하되, 공통전압 신호배선(170)의 구조 및 저항값의 분포를 감안하여 감마전압 보상 증폭률이 비선형적으로 증가되도록 하는 것을 도시하고 있다.
한편, 본 발명의 실시예에서는 IPS 모드를 예로 들어 설명했지만, 본 발명의 기술적 사상은 이에 한정되지 않고 VA(Verticle Alignment) 모드, TN(Twisted Nematic) 모드 등에도 적용가능하다. 또한, 본 발명의 기술적 사상은 도트 인버젼 방식에 의해 구동되는 경우뿐만 아니라 모든 인버젼 방식에 의해 구동되는 경우에도 적용가능하다.
상술한 바와 같이, 본 발명에 따른 액정표시장치 및 그 구동방법은 액정패널에서의 표시 데이터의 위치에 따라 가변되는 공통전압 신호의 스윙폭에 비례하여 감마전압을 보상함으로써 크로스토크를 최소화할 수 있다.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.

Claims (27)

  1. 액정패널;
    상기 액정패널로 표시 데이터를 공급하기 위한 데이터 구동회로;
    상기 액정패널에 공급되는 공통전압을 발생하기 위한 공통전압 발생부;
    상기 데이터 구동회로로 공급되는 감마전압들을 발생하기 위한 감마전압 발생부;
    상기 액정패널에서의 표시 데이터의 위치에 따라 다른 증폭률 제어신호를 발생하는 타이밍 콘트롤러; 및
    상기 증폭률 제어신호에 응답하여 상기 공통전압과 상기 액정패널로부터 피드백되는 피드백 공통전압을 이용하여 상기 액정패널에서의 표시 데이터의 위치에 따라 진폭이 가변되는 감마스윙전압을 발생하고, 상기 감마스윙전압의 진폭 및 위상에 따라 상기 감마전압 발생부로부터의 감마전압들을 보상하는 감마전압 보상기를 구비하는 것을 특징으로 하는 액정표시장치.
  2. 제 1 항에 있어서,
    상기 액정패널에서의 상기 표시 데이터의 위치가 상기 액정패널로 데이터 신호를 공급하는 데이터 구동회로로부터 멀어질수록 상기 감마스윙전압의 진폭은 증가하는 것을 특징으로 하는 액정표시장치.
  3. 제 2 항에 있어서,
    상기 감마전압 보상기는,
    상기 공통전압을 기준으로 상기 피드백 공통전압의 비반전 증폭률을 변환하여 상기 감마스윙전압을 발생하기 위한 감마스윙전압 발생부; 및
    상기 감마전압 발생부로부터의 감마전압들을 상기 감마스윙전압의 진폭에 비례하고 상기 감마스윙전압의 위상과 동일하게 스윙시켜 상기 감마전압들을 보상하는 감마전압 보상부를 구비하는 것을 특징으로 하는 액정표시장치.
  4. 제 3 항에 있어서,
    상기 감마스윙전압 발생부는,
    상기 공통전압을 기준으로 상기 피드백 공통전압을 반전증폭시키기 위한 제1 차동증폭기; 및
    상기 공통전압을 기준으로 상기 제1 차동증폭기에 의해 반전증폭된 피드백 공통전압을 상기 증폭률 제어신호에 따라 재반전증폭시켜 상기 액정패널에서의 표시 데이터의 상하 위치에 따라 진폭이 가변되는 감마스윙전압을 발생하기 위한 제2 차동증폭기를 구비하는 것을 특징으로 하는 액정표시장치.
  5. 제 4 항에 있어서,
    상기 감마전압 보상부는,
    상기 감마전압들을 상기 데이터 구동회로로 공급하기 위한 감마전압 출력라 인들에 일대일로 접속되는 n개의 커패시터들을 구비하고, 상기 n개의 커패시터들의 일단은 상기 제2 차동증폭기의 출력단에 공통으로 접속되어 상기 감마스윙전압과 상기 감마전압들을 커패시터 커플링시키는 것을 특징으로 하는 액정표시장치.
  6. 제 5 항에 있어서,
    상기 n개의 커패시터들은 서로 다른 커패시턴스 값을 가지는 것을 특징으로 하는 액정표시장치.
  7. 제 5 항에 있어서,
    상기 제2 차동증폭기는,
    상기 반전증폭된 피드백 공통전압이 입력되는 반전 입력단과 상기 감마스윙전압이 출력되는 출력단 사이에 직렬 접속되는 제1 내지 제6 부궤환 저항;
    상기 반전 입력단에서 상기 제1 내지 제6 부궤환 저항과 병렬 접속되는 입력저항; 및
    상기 제1 내지 제6 부궤환 저항과 일대일로 병렬 접속되는 제1 내지 제6 스위치를 구비하고;
    상기 제1 내지 제6 스위치는 상기 증폭률 제어신호에 응답하여 스위칭되는 것을 특징으로 하는 액정표시장치.
  8. 제 7 항에 있어서,
    상기 제1 내지 제6 부궤환저항들의 저항값은 서로 다른 것을 특징으로 하는 액정표시장치.
  9. 제 5 항에 있어서,
    상기 제2 차동증폭기는,
    상기 반전증폭된 피드백 공통전압이 입력되는 반전 입력단에 병렬 접속되는 제7 내지 제12 부궤환 저항;
    상기 반전 입력단에서 상기 제7 내지 제12 부궤환 저항과 병렬 접속되는 입력저항; 및
    일단이 상기 감마스윙전압이 출력되는 출력단에 공통접속되고 타단이 상기 제7 내지 제12 부궤환 저항에 일대일로 직렬 접속되는 제7 내지 제12 스위치를 구비하고;
    상기 제7 내지 제12 스위치는 상기 증폭률 제어신호에 응답하여 스위칭되는 것을 특징으로 하는 액정표시장치.
  10. 제 9 항에 있어서,
    상기 제7 내지 제12 부궤환저항들의 저항값은 서로 다른 것을 특징으로 하는 액정표시장치.
  11. 제 5 항에 있어서,
    상기 제2 차동증폭기는,
    상기 반전증폭된 피드백 공통전압이 입력되는 반전 입력단과 상기 감마스윙전압이 출력되는 출력단 사이에 직렬 접속되는 다수의 저항들;
    상기 반전 입력단에서 상기 다수의 저항들과 병렬 접속되는 입력저항; 및
    상기 다수의 저항들의 합성 저항값을 결정하기 위한 다수의 스위치들을 구비하고;
    상기 다수의 스위치들의 스위칭 동작은 스위치 제어부에 의해 제어되는 것을 특징으로 하는 액정표시장치.
  12. 제 11 항에 있어서,
    상기 다수의 스위치들은 상기 반전 입력단에 드레인들이 공통 접속되는 박막 트랜지스터들이고, 서로 인접하는 상기 박막 트랜지스터들의 소스들은 상기 다수의 저항들 중 어느 하나의 양단에 접속되는 것을 특징으로 하는 액정표시장치.
  13. 제 12 항에 있어서,
    상기 스위치 제어부는,
    상기 증폭률 제어신호에 대응되는 다수의 스위치 제어신호를 저장하는 메모리;
    상기 타이밍 콘트롤러로부터 공급되는 증폭률 제어신호를 저장하고 이에 대응되는 스위치 제어신호를 발생하는 레지스터; 및
    상기 레지스터로부터의 스위치 제어신호를 디코딩하기 위한 디코더를 구비하는 것을 특징으로 하는 액정표시장치.
  14. 제 13 항에 있어서,
    상기 디코더는 상기 박막 트랜지스터들의 게이트들과 일대일로 접속되는 다수의 출력단을 구비하는 것을 특징으로 하는 액정표시장치.
  15. 제 14 항에 있어서,
    상기 다수의 저항들의 저항값은 동일한 것을 특징으로 하는 액정표시장치.
  16. 제 13 항에 있어서,
    외부 데이터에 따라 상기 메모리에 저장된 상기 다수의 스위치 제어신호를 변경하는 인터페이스회로를 더 구비하는 것을 특징으로 하는 액정표시장치.
  17. 제 3 항에 있어서,
    상기 감마스윙전압 발생부는,
    직렬 접속된 제1 커패시터와 제1 저항을 통해 상기 피드백 공통전압이 입력되는 제1 반전 입력단, 상기 공통전압이 입력되는 제1 비반전 입력단 및 부궤환 저항을 통해 상기 제1 반전 입력단과 접속되어 상기 반전증폭된 피드백 공통전압을 출력하는 제1 출력단을 구비하는 제1 차동증폭기; 및
    직렬 접속된 제2 커패시터와 제2 저항을 통해 상기 반전증폭된 피드백 공통전압이 입력되는 제2 반전 입력단, 상기 공통전압이 입력되는 제2 비반전 입력단, 서로 직렬 접속된 제1 내지 제6 부궤환 저항을 통해 상기 제2 반전 입력단과 접속되어 상기 감마스윙전압을 출력하는 제2 출력단, 및 상기 제1 내지 제6 부궤환 저항과 일대일로 병렬 접속된 제1 내지 제6 스위치를 구비하는 제2 차동증폭기를 포함하고;
    상기 제1 내지 제6 스위치는 상기 증폭률 제어신호에 응답하여 스위칭되는 것을 특징으로 하는 액정표시장치.
  18. 제 3 항에 있어서,
    상기 감마스윙전압 발생부는,
    직렬 접속된 제3 커패시터와 제3 저항을 통해 상기 피드백 공통전압이 입력되는 제3 반전 입력단, 상기 공통전압이 입력되는 제3 비반전 입력단, 및 부궤환 저항을 통해 상기 제3 반전 입력단과 접속되어 상기 반전증폭된 피드백 공통전압을 출력하는 제3 출력단을 구비하는 제3 차동증폭기; 및
    직렬 접속된 제4 커패시터와 제4 저항을 통해 상기 반전증폭된 피드백 공통전압이 입력되는 제4 반전 입력단, 상기 공통전압이 입력되는 제4 비반전 입력단, 서로 병렬 접속된 제7 내지 제12 부궤환 저항과 일대일로 직렬 접속되는 제7 내지 제12 스위치를 통해 상기 제4 반전 입력단과 접속되어 상기 감마스윙전압을 출력하는 제4 출력단을 구비하는 제4 차동증폭기를 포함하고;
    상기 제7 내지 제12 스위치는 상기 증폭률 제어신호에 응답하여 스위칭되는 것을 특징으로 하는 액정표시장치.
  19. 제 3 항에 있어서,
    상기 감마스윙전압 발생부는,
    직렬 접속된 제5 커패시터와 제5 저항을 통해 상기 피드백 공통전압이 입력되는 제5 반전 입력단, 상기 공통전압이 입력되는 제5 비반전 입력단, 및 부궤환 저항을 통해 상기 제5 반전 입력단과 접속되어 상기 반전증폭된 피드백 공통전압을 출력하는 제5 출력단을 구비하는 제5 차동증폭기; 및
    직렬 접속된 제6 커패시터와 제6 저항을 통해 상기 반전증폭된 피드백 공통전압이 입력되는 제6 반전 입력단, 상기 공통전압이 입력되는 제6 비반전 입력단, 서로 직렬 접속된 다수의 저항들과 이들의 합성저항값을 결정하기 위한 다수의 스위치들을 통해 상기 제6 반전 입력단과 접속되어 상기 감마스윙전압을 출력하는 제6 출력단을 구비하는 제6 차동증폭기를 포함하고;
    상기 다수의 스위치들의 스위칭 동작은 스위치 제어부에 의해 제어되는 것을 특징으로 하는 액정표시장치.
  20. 제 19 항에 있어서,
    상기 다수의 스위치들은 상기 제6 반전 입력단에 드레인들이 공통 접속되는 박막 트랜지스터들이고, 서로 인접하는 상기 박막 트랜지스터들의 소스들은 상기 다수의 저항들 중 어느 하나의 양단에 접속되는 것을 특징으로 하는 액정표시장치.
  21. 제 20 항에 있어서,
    상기 스위치 제어부는,
    상기 증폭률 제어신호에 대응되는 다수의 스위치 제어신호를 저장하는 메모리;
    상기 타이밍 콘트롤러로부터 공급되는 증폭률 제어신호를 저장하고 이에 대응되는 스위치 제어신호를 발생하는 레지스터; 및
    상기 레지스터로부터의 스위치 제어신호를 디코딩하기 위한 디코더를 구비하는 것을 특징으로 하는 액정표시장치.
  22. 제 21 항에 있어서,
    상기 디코더는 상기 박막 트랜지스터들의 게이트들과 일대일로 접속되는 다수의 출력단을 구비하는 것을 특징으로 하는 액정표시장치.
  23. 감마전압들을 발생하는 단계;
    액정패널에 공통전압을 공급하고 상기 액정패널로부터 피드백 공통전압을 피드백하는 단계;
    상기 액정패널에서의 표시 데이터의 위치에 따라 다른 증폭률 제어신호를 발생하는 단계;
    상기 증폭률 제어신호에 응답하여 상기 공통전압과 상기 피드백 공통전압을 이용하여 상기 액정패널에서의 표시 데이터의 상하 위치에 따라 진폭이 가변되는 감마스윙전압을 발생하는 단계; 및
    상기 감마스윙전압의 진폭 및 위상에 따라 상기 감마전압들을 보상하는 단계를 포함하는 것을 특징으로 하는 액정표시장치의 구동방법.
  24. 제 23 항에 있어서,
    상기 감마스윙전압을 발생하는 단계는,
    상기 공통전압을 기준으로 상기 피드백 공통전압을 반전증폭시키는 제1 단계; 및
    상기 공통전압을 기준으로 상기 제1 단계에서 반전증폭된 피드백 공통전압을 상기 증폭률 제어신호에 따라 재반전증폭시키는 제2 단계를 포함하는 것을 특징으로 하는 액정표시장치의 구동방법.
  25. 제 24 항에 있어서,
    상기 제2 단계에서,
    상기 액정패널에서의 표시 데이터의 위치가 상기 액정패널로 데이터 신호를 공급하는 데이터 구동회로로부터 멀어질수록 상기 재반전증폭률을 증가시키는 것을 특징으로 하는 액정표시장치의 구동방법.
  26. 제 25 항에 있어서,
    상기 감마전압들을 보상하는 단계는,
    상기 감마전압들을 상기 감마스윙전압의 진폭에 비례하고 상기 감마스윙전압의 위상과 동일하게 스윙시킴으로써 상기 감마전압을 보상하는 것을 특징으로 하는 액정표시장치의 구동방법.
  27. 제 24 항에 있어서,
    상기 증폭률 제어신호는 디지털 신호로서 액정패널의 크기에 비례하여 그 비트수가 증가하는 것을 특징으로 하는 액정표시장치의 구동방법.
KR1020060073875A 2006-08-04 2006-08-04 액정표시장치 및 그의 구동 방법 KR101266762B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060073875A KR101266762B1 (ko) 2006-08-04 2006-08-04 액정표시장치 및 그의 구동 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060073875A KR101266762B1 (ko) 2006-08-04 2006-08-04 액정표시장치 및 그의 구동 방법

Publications (2)

Publication Number Publication Date
KR20080012674A true KR20080012674A (ko) 2008-02-12
KR101266762B1 KR101266762B1 (ko) 2013-05-28

Family

ID=39340754

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060073875A KR101266762B1 (ko) 2006-08-04 2006-08-04 액정표시장치 및 그의 구동 방법

Country Status (1)

Country Link
KR (1) KR101266762B1 (ko)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101037559B1 (ko) * 2009-03-04 2011-05-27 주식회사 실리콘웍스 데이터 구동부의 모니터링 수단이 구비된 디스플레이 구동 시스템
US8884995B2 (en) 2011-06-17 2014-11-11 Samsung Display Co., Ltd. System for compensating for gamma data, display device including the same and method of compensating for gamma data
KR101528922B1 (ko) * 2008-05-14 2015-06-16 엘지디스플레이 주식회사 액정표시장치와 그 구동방법
KR101528921B1 (ko) * 2008-05-13 2015-06-30 엘지디스플레이 주식회사 액정표시장치와 그 구동방법
CN105390107A (zh) * 2015-12-07 2016-03-09 深圳市华星光电技术有限公司 液晶显示面板公共电压调整电路及液晶显示装置
KR20170003794A (ko) * 2015-06-30 2017-01-10 엘지디스플레이 주식회사 액정표시장치
KR20170018196A (ko) * 2015-08-06 2017-02-16 엘지디스플레이 주식회사 표시장치
CN109377967A (zh) * 2018-12-25 2019-02-22 惠科股份有限公司 显示面板的校正方法及显示装置
CN110364124A (zh) * 2018-04-11 2019-10-22 立锜科技股份有限公司 液晶显示器及其伽玛电压校正方法
US10725346B2 (en) 2015-07-22 2020-07-28 Samsung Display Co., Ltd. Liquid crystal display
CN116994536A (zh) * 2023-08-31 2023-11-03 惠科股份有限公司 公共电压补偿电路、补偿方法与显示设备

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110428788A (zh) 2019-07-24 2019-11-08 深圳市华星光电技术有限公司 一种显示面板的公共电压补偿电路和补偿***

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI267050B (en) 2001-11-26 2006-11-21 Samsung Electronics Co Ltd Liquid crystal display and driving method thereof

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101528921B1 (ko) * 2008-05-13 2015-06-30 엘지디스플레이 주식회사 액정표시장치와 그 구동방법
KR101528922B1 (ko) * 2008-05-14 2015-06-16 엘지디스플레이 주식회사 액정표시장치와 그 구동방법
KR101037559B1 (ko) * 2009-03-04 2011-05-27 주식회사 실리콘웍스 데이터 구동부의 모니터링 수단이 구비된 디스플레이 구동 시스템
US8884995B2 (en) 2011-06-17 2014-11-11 Samsung Display Co., Ltd. System for compensating for gamma data, display device including the same and method of compensating for gamma data
KR20170003794A (ko) * 2015-06-30 2017-01-10 엘지디스플레이 주식회사 액정표시장치
US10725346B2 (en) 2015-07-22 2020-07-28 Samsung Display Co., Ltd. Liquid crystal display
KR20170018196A (ko) * 2015-08-06 2017-02-16 엘지디스플레이 주식회사 표시장치
CN105390107B (zh) * 2015-12-07 2018-02-02 深圳市华星光电技术有限公司 液晶显示面板公共电压调整电路及液晶显示装置
US10083669B2 (en) 2015-12-07 2018-09-25 Shenzhen China Star Optoelectronics Technology Co., Ltd Liquid crystal display panel common voltage adjustment circuit and liquid crystal display device
CN105390107A (zh) * 2015-12-07 2016-03-09 深圳市华星光电技术有限公司 液晶显示面板公共电压调整电路及液晶显示装置
CN110364124A (zh) * 2018-04-11 2019-10-22 立锜科技股份有限公司 液晶显示器及其伽玛电压校正方法
CN109377967A (zh) * 2018-12-25 2019-02-22 惠科股份有限公司 显示面板的校正方法及显示装置
CN116994536A (zh) * 2023-08-31 2023-11-03 惠科股份有限公司 公共电压补偿电路、补偿方法与显示设备
CN116994536B (zh) * 2023-08-31 2023-12-01 惠科股份有限公司 公共电压补偿电路、补偿方法与显示设备

Also Published As

Publication number Publication date
KR101266762B1 (ko) 2013-05-28

Similar Documents

Publication Publication Date Title
KR101266762B1 (ko) 액정표시장치 및 그의 구동 방법
KR100520861B1 (ko) 계조 표시용 기준 전압 발생 회로 및 그것을 이용한 액정표시 장치
KR101330353B1 (ko) 액정표시장치와 그 구동방법
CN101271659B (zh) 有源矩阵型显示装置和驱动方法
KR101328769B1 (ko) 액정표시장치와 그 구동방법
KR101277937B1 (ko) 액정표시장치 및 그의 구동 방법
JP4898349B2 (ja) 表示装置
KR101503064B1 (ko) 액정표시장치와 그 구동방법
US20090058782A1 (en) Method of driving an active matrix liquid crystal display
WO2003094141A1 (fr) Afficheur a cristaux liquides, son procede de pilotage, et terminal mobile
US20120120044A1 (en) Liquid crystal display device and method for driving the same
KR20080107855A (ko) 표시 장치 및 이의 구동 방법
KR20080002624A (ko) 액정 표시장치의 구동장치와 그의 구동방법
KR20090009586A (ko) 표시 장치 및 이의 구동 방법
KR102028587B1 (ko) 표시 장치
KR101266742B1 (ko) 액정표시장치 및 그의 구동 방법
KR20080054658A (ko) 액정 표시장치의 구동장치와 그 구동방법
US7750880B2 (en) Automatic digital variable resistor and display device having the same
US20120062543A1 (en) Liquid crystal display apparatus, drive circuit therefor, and drive method therefor
US8207927B2 (en) Liquid crystal display and method of operating the same
US8928702B2 (en) Display device having a reduced number of signal lines
JP4451052B2 (ja) アクティブマトリクス型表示装置
KR101308442B1 (ko) 액정표시장치 및 그의 구동 방법
KR20080022689A (ko) 구동 장치, 이를 포함하는 액정 표시 장치 및 이의 구동방법
US20090046112A1 (en) Liquid Crystal Panel Driving Device, Liquid Crystal Panel driving Method, Liquid Crystal Display Device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160428

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20170413

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20180416

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20190417

Year of fee payment: 7