KR20080012419A - Source drive ic and display device having the same - Google Patents

Source drive ic and display device having the same Download PDF

Info

Publication number
KR20080012419A
KR20080012419A KR1020060073194A KR20060073194A KR20080012419A KR 20080012419 A KR20080012419 A KR 20080012419A KR 1020060073194 A KR1020060073194 A KR 1020060073194A KR 20060073194 A KR20060073194 A KR 20060073194A KR 20080012419 A KR20080012419 A KR 20080012419A
Authority
KR
South Korea
Prior art keywords
frame
data signal
source
signal
compensation
Prior art date
Application number
KR1020060073194A
Other languages
Korean (ko)
Inventor
이준표
배재성
박진호
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020060073194A priority Critical patent/KR20080012419A/en
Publication of KR20080012419A publication Critical patent/KR20080012419A/en

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0828—Several active elements per pixel in active matrix panels forming a digital to analog [D/A] conversion circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2370/00—Aspects of data communication
    • G09G2370/08—Details of image data interface between the display device controller and the data line driver circuit

Landscapes

  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

A source drive IC and a display device having the same are provided to reduce a manufacturing cost by implementing a memory for storing data signals in the source drive IC. A source drive IC(Integrated Circuit) for a display device includes a memory(511), a compensation unit(512), and a DAC(Digital to Analog Converter)(517). The memory stores an (n-1)-th frame data signal. The compensation unit outputs an n-th frame compensation signal using an n-th frame data signal and the (n-1)-th frame data signal. The DAC converts the n-th frame compensation signal into an analog typed n-th frame compensation data signal and outputs the converted signal.

Description

소스 구동 칩 및 이를 구비한 표시 장치{SOURCE DRIVE IC AND DISPLAY DEVICE HAVING THE SAME}SOURCE DRIVE IC AND DISPLAY DEVICE HAVING THE SAME}

도 1은 본 발명의 실시예에 따른 표시 장치의 평면도이다1 is a plan view of a display device according to an exemplary embodiment of the present invention.

도 2는 도 1에 도시된 표시 장치에 대한 블록도이다.FIG. 2 is a block diagram of the display device shown in FIG. 1.

도 3은 도 2에 도시된 소스 구동 칩에 대한 블록도이다. 3 is a block diagram of the source driving chip illustrated in FIG. 2.

<도면의 주요부분에 대한 부호의 설명><Description of the symbols for the main parts of the drawings>

100 : 표시 패널 200 : 제어 인쇄회로기판100: display panel 200: control printed circuit board

210 : 제어부 300 : 연성인쇄회로기판210: control unit 300: flexible printed circuit board

400 : 소스 인쇄회로기판 410 : 제1 저장부400: source printed circuit board 410: first storage unit

500 : 소스 TCP 510 : 소스 구동 칩500: source TCP 510: source driving chip

본 발명은 소스 구동 칩 및 이를 구비한 표시 장치에 관한 것으로, 보다 상세하게는 제조 비용을 절감하기 위한 소스 구동 칩 및 이를 구비한 표시 장치에 관한 것이다. The present invention relates to a source driving chip and a display device having the same, and more particularly, to a source driving chip for reducing a manufacturing cost and a display device having the same.

일반적으로 액정표시장치는 어레이 기판, 대향 기판, 및 상기 두 기판들 사 이에 개재된 굴절율 이방성(△n)을 갖는 액정 물질을 포함하고, 상기 액정 물질에 인가되는 전계의 세기를 조절하여 투과되는 빛의 양을 조절함으로써 원하는 영상신호를 표시한다.In general, an LCD includes an array substrate, an opposing substrate, and a liquid crystal material having a refractive index anisotropy (Δn) interposed between the two substrates, and the light transmitted by adjusting the intensity of an electric field applied to the liquid crystal material. Display the desired video signal by adjusting the amount of.

상기 액정표시장치는 액정의 응답 속도 개선을 위한 응답 속도 보상(Dynamic Capacitance Compensation: 이하, DCC라 칭함.) 기술을 사용하고 있다. 상기 DCC 기술은 이전 프레임 데이터신호를 이용해 현재 프레임 데이터신호를 보상하여 액정의 응답 속도를 개선하는 것이다. The liquid crystal display uses a dynamic speed compensation technique for improving the response speed of the liquid crystal. The DCC technology improves the response speed of the liquid crystal by compensating the current frame data signal using the previous frame data signal.

상기 DCC 기술을 적용하기 위해서는 한 프레임의 데이터신호를 저정하기 위한 프레임 메모리가 필요하다. 예를 들어, HD급 1366×768×RGB(8bit)의 액정표시장치에서는 1366×768×3×8 ≒ 25 Mbit 저장 용량을 갖는 프레임 메모리가 필요하다. In order to apply the DCC technology, a frame memory for storing a data signal of one frame is required. For example, an HD-class 1366 × 768 × RGB (8bit) liquid crystal display requires a frame memory having a 1366 × 768 × 3 × 8 × 25 Mbit storage capacity.

최근 고화질의 액정표시장치가 개발됨에 따라서 프레임 메모리의 저장용량이 커지게 되고, 이러한 프레임 메모리는 상기 액정표시장치의 제조 비용을 증가시키는 하나의 요인이 된다.Recently, with the development of high quality liquid crystal display devices, the storage capacity of the frame memory increases, and such frame memory is one factor that increases the manufacturing cost of the liquid crystal display device.

이에 본 발명의 기술적 과제는 이러한 종래의 문제점을 해결하기 위한 것으로, 본 발명의 목적은 제조 비용을 줄이기 위한 소스 구동 칩을 제공하는 것이다. Accordingly, the technical problem of the present invention is to solve such a conventional problem, and an object of the present invention is to provide a source driving chip for reducing the manufacturing cost.

본 발명의 다른 목적은 상기 소스 구동 칩을 구비한 표시 장치에 관한 것이다.Another object of the present invention is to provide a display device having the source driving chip.

상기한 본 발명의 목적을 실현하기 위한 실시예에 따른 소스 구동 칩은 저장부, 보상부 및 디지털-아날로그 변환부를 포함한다. 상기 저장부는 n-1번째(n은 자연수) 프레임 데이터신호가 저장된다. 상기 보상부는 n번째 프레임 데이터신호와 상기 n-1번째 프레임 데이터신호를 이용해 상기 n번째 프레임 데이터신호를 보상하여 n번째 프레임 보상신호를 출력한다. 상기 디지털-아날로그 변환부는 상기 n번째 프레임 보상신호를 아날로그 형태의 n번째 프레임 보상데이터신호로 출력한다. A source driving chip according to an embodiment for realizing the above object of the present invention includes a storage unit, a compensator and a digital-analog converter. The storage unit stores the n-th (n is a natural number) frame data signal. The compensator compensates for the n th frame data signal using an n th frame data signal and the n-1 th frame data signal and outputs an n th frame compensation signal. The digital-analog converter outputs the n-th frame compensation signal as an n-th frame compensation data signal in an analog form.

상기한 본 발명의 다른 목적을 실현하기 위한 실시예에 따른 표시 장치는 제1 저장부, 복수의 소스 구동 칩들 및 표시 패널을 포함한다. 상기 제1 저장부는 소스 인쇄회로기판에 실장되고, n(n은 자연수)번째 프레임 데이터신호에 대응하는 n번째 프레임 보상신호가 맵핑된 룩 업 테이블이 저장된다. 상기 복수의 소스 구동 칩들은 상기 소스 인쇄회로기판과 전기적으로 연결되고, 상기 룩 업 테이블을 이용해 생성된 상기 n번째 프레임 보상신호를 아날로그 형태의 n번째 프레임 보상데이터신호로 변환하여 출력한다. 상기 표시 패널은 서로 교차하는 소스 배선들 및 게이트 배선들에 의해 복수의 화소부들이 정의되고, 상기 n번째 프레임 보상데이터신호를 이용해 영상을 표시한다. According to another exemplary embodiment of the present inventive concept, a display device includes a first storage, a plurality of source driving chips, and a display panel. The first storage unit is mounted on a source printed circuit board, and stores a look-up table to which an n-th frame compensation signal corresponding to an n-th frame data signal is mapped. The plurality of source driving chips are electrically connected to the source printed circuit board, and convert the nth frame compensation signal generated using the lookup table into an nth frame compensation data signal in an analog form and output the converted signal. The display panel includes a plurality of pixel parts defined by source lines and gate lines crossing each other, and displays an image using the n-th frame compensation data signal.

이러한 소스 구동 칩 및 이를 구비한 표시 장치에 의하면, 프레임 메모리를 제거할 수 있어 제조 비용을 줄일 수 있다. According to the source driving chip and the display device having the same, the frame memory can be removed, thereby reducing the manufacturing cost.

이하, 첨부한 도면들을 참조하여, 본 발명을 보다 상세하게 설명하고자 한다.Hereinafter, with reference to the accompanying drawings, it will be described in detail the present invention.

도 1은 본 발명의 실시예에 따른 표시 장치의 평면도이다. 1 is a plan view of a display device according to an exemplary embodiment of the present invention.

도 1을 참조하면, 표시 장치는 표시 패널(100), 제어 인쇄회로기판(200), 연성인쇄회로기판(300), 소스 인쇄회로기판(400), 소스 테이프 캐리어 패키지(이하, '소스 TCP'라 함)(500)를 포함한다. Referring to FIG. 1, a display device includes a display panel 100, a control printed circuit board 200, a flexible printed circuit board 300, a source printed circuit board 400, and a source tape carrier package (hereinafter, referred to as “source TCP”). 500).

상기 표시 패널(100)은 제1 기판(110)과 상기 제1 기판(110)과 마주하는 제2 기판(120) 및 상기 제1 및 제2 기판들(110, 120) 사이에 개재된 액정층(미도시)을 포함한다. 상기 표시 패널(100)은 표시영역(DA)과 상기 표시영역(DA)을 둘러싸는 주변영역(PA)으로 이루어진다. The display panel 100 includes a first substrate 110, a second substrate 120 facing the first substrate 110, and a liquid crystal layer interposed between the first and second substrates 110 and 120. (Not shown). The display panel 100 includes a display area DA and a peripheral area PA surrounding the display area DA.

상기 표시영역(DA)에는 서로 교차하는 M개의 소스 배선들(DL1,..,DLM) 및 N개의 게이트 배선들(GL1,..,GLN)이 형성되고, 상기 소스 배선들 및 게이트 배선들에 의해 M×N개의 화소부들이 정의된다. 각 화소부(P)에는 스위칭 소자(TFT), 액정 캐패시터(CLC) 및 스토리지 캐패시터(CST)가 형성된다. M source wirings DL 1 , .., DL M and N gate wirings GL 1 , .., GL N that cross each other are formed in the display area DA, and the source wirings and M x N pixel portions are defined by the gate lines. In each pixel portion P, a switching element TFT, a liquid crystal capacitor CLC, and a storage capacitor CST are formed.

상기 주변영역에는 상기 게이트 배선들(GL1,..,GLN)에 게이트 신호를 출력하는 게이트 구동부(130) 및 상기 소스 배선들(DL1,..,DLM)에 보정데이터신호를 출력하는 소스 TCP(500)가 형성된다. The gate driver 130 outputs a gate signal to the gate lines GL 1 ,..., GL N , and a correction data signal is output to the source lines DL 1 , .., DL M in the peripheral region. Source TCP 500 is formed.

상기 제어 인쇄회로기판(200)에는 메인 구동 칩(210)(이하, '제어부'라 함)이 실장된다. 상기 제어부(210)에는 외부로부터 제어신호 및 데이터신호를 수신한다. 상기 제어부(210)는 상기 제어신호에 기초하여 상기 표시 장치를 구동하기 위한 소스 제어신호, 게이트 제어신호 및 클럭신호 등을 포함하는 제어신호들을 생성하여 출력한다. The main driving chip 210 (hereinafter referred to as a control unit) is mounted on the control printed circuit board 200. The control unit 210 receives a control signal and a data signal from the outside. The controller 210 generates and outputs control signals including a source control signal, a gate control signal, a clock signal, and the like for driving the display device based on the control signal.

상기 연성인쇄회로기판(300)은 상기 제어 인쇄회로기판(200)과 상기 소스 인쇄회로기판(400)을 전기적으로 연결한다. 상기 연성인쇄회로기판(300)은 상기 제어부(210)로부터 출력된 제어신호들 및 데이터신호를 상기 소스 인쇄회로기판(400)에 전달한다. The flexible printed circuit board 300 electrically connects the control printed circuit board 200 and the source printed circuit board 400. The flexible printed circuit board 300 transmits control signals and data signals output from the controller 210 to the source printed circuit board 400.

상기 소스 인쇄회로기판(400)에는 제1 저장부(410)가 실장되고, 상기 연성인쇄회로기판(300)과 상기 소스 TCP(500)를 전기적으로 연결한다. 상기 제1 저장부(410)에는 데이터신호에 대응하여 응답 속도를 향상시키기 위한 보상신호가 맵핑된 룩 업 테이블이 저장된다. A first storage unit 410 is mounted on the source printed circuit board 400, and electrically connects the flexible printed circuit board 300 to the source TCP 500. The first storage unit 410 stores a lookup table to which a compensation signal is mapped to improve a response speed in response to the data signal.

상기 소스 TCP(500)에는 소스 구동 칩(510)이 실장된다. 상기 소스 구동 칩(510)은 상기 룩 업 테이블을 통해 입력된 데이터신호의 계조가 보상된 보상데이터신호를 상기 소스 배선들(DL1,..,DLM)에 출력한다.The source driving chip 510 is mounted on the source TCP 500. The source driving chip 510 outputs a compensation data signal whose gray level of the data signal input through the lookup table is compensated to the source lines DL 1 ,..., DL M.

도시된 바와 같이, 상기 표시 장치는 복수개의 소스 인쇄회로기판들을 포함할 수 있다. 이 경우, 복수개의 소스 인쇄회로기판들에는 제1 저장부가 각각 실장된다. 이에 따라, 각 소스 인쇄회로기판과 전기적으로 연결된 소스 TCP들은 해당하는 소스 인쇄회로기판에 실장된 제1 저장부에 저장된 룩 업 테이블을 이용하여 데어신호를 보상데이터신호로 처리한다. As shown, the display device may include a plurality of source printed circuit boards. In this case, a first storage part is mounted on the plurality of source printed circuit boards, respectively. Accordingly, the source TCPs electrically connected to the respective source printed circuit boards process the data signal as a compensation data signal using a look-up table stored in the first storage unit mounted on the corresponding source printed circuit board.

도 2는 도 1에 도시된 표시 장치에 대한 블록도이고, 도 3은 도 2에 도시된 소스 구동 칩에 대한 블록도이다. 2 is a block diagram of the display device illustrated in FIG. 1, and FIG. 3 is a block diagram of the source driving chip illustrated in FIG. 2.

도 1 및 도 2를 참조하면, 상기 표시 장치는 제어부(210), 제1 저장부(410), 제1, 제2, 제3, 제4, 제5, 제6, 제7, 제8, 제9 및 제10 소스 구동 칩(510, 520, 530, 540, 550, 560, 570, 580, 590, 600)을 포함한다. 1 and 2, the display device includes a control unit 210, a first storage unit 410, first, second, third, fourth, fifth, sixth, seventh, eighth, Ninth and tenth source driving chips 510, 520, 530, 540, 550, 560, 570, 580, 590, and 600.

상기 제어부(210)는 수신된 데이터신호를 제1, 제2, 제3, 제4, 제5, 제6, 제7, 제8, 제9 및 제10 소스 구동 칩(510, 520, 530, 540, 550, 560, 570, 580, 590, 600)에 n번째 프레임 데이터신호(Gn)를 출력한다. The controller 210 may receive the first, second, third, fourth, fifth, sixth, seventh, eighth, ninth, and tenth source driving chips 510, 520, 530, and the like. The n-th frame data signal Gn is outputted to 540, 550, 560, 570, 580, 590, and 600.

상기 데이터신호(Gn)가 전송되는 방식은 도시된 바와 같이, 공통배선을 통해 제1 소스 구동 칩(510)으로부터 제10 소스 구동 칩(600)까지 차례차례 전송한다. 또는, 점선으로 도시된 바와 같이, 멀티 드롭(Multi-Drop) 방식으로 전송한다. 상기 멀티 드롭 방식은 소스 인쇄회로기판의 개수에 대응하는 복수의 공통배선을 이용하여 데이터신호를 전송한다. 즉, 각 소스 인쇄회로기판에 연결된 소스 구동 칩들은 하나의 공통배선을 통해 데이터신호를 전송한다. As shown in the drawing, the data signal Gn is sequentially transmitted from the first source driving chip 510 to the tenth source driving chip 600 through a common wiring. Or, as shown by the dotted line, the transmission in a multi-drop (Multi-Drop) method. The multi-drop method transmits a data signal using a plurality of common wires corresponding to the number of source printed circuit boards. That is, source driving chips connected to each source printed circuit board transmit data signals through one common wiring.

상기 제1, 제2, 제3, 제4, 제5, 제6, 제7, 제8, 제9 및 제10 소스 구동 칩들(510, 520, 530, 540, 550, 560, 570, 580, 590, 600)은 소스 인쇄회로기판에 대응하여 2개의 그룹으로 나누어진다. 즉, 제1, 제2, 제3, 제4 및 제5 소스 구동 칩들(510, 520, 530, 540, 550)을 포함하는 제1 그룹과, 상기 제6, 제7, 제8, 제9 및 제10 소스 구동 칩들(560, 570, 580, 590, 600)을 포함하는 제2 그룹으로 나누어진다. The first, second, third, fourth, fifth, sixth, seventh, eighth, ninth, and tenth source driving chips 510, 520, 530, 540, 550, 560, 570, 580, 590 and 600 are divided into two groups corresponding to the source printed circuit board. That is, a first group including first, second, third, fourth, and fifth source driving chips 510, 520, 530, 540, and 550, and the sixth, seventh, eighth, and ninth groups. And a second group including tenth source driving chips 560, 570, 580, 590, and 600.

상기 제1 그룹의 제1, 제2, 제3, 제4 및 제5 소스 구동 칩들(510, 520, 530, 540, 550)은 I2C 통신 방식을 이용해 해당하는 소스 인쇄회로기판에 실장된 제1 저장부(410a)로부터 룩 업 테이블을 읽어 들이고, 상기 제2 그룹의 제6, 제7, 제8, 제9 및 제10 소스 구동 칩들(560, 570, 580, 590, 600)은 I2C 통신 방식을 이용해 해당하는 소스 인쇄회로기판에 실장된 제1 저장부(410b)로부터 룩 업 테이블을 읽어 들인다. 각 소스 구동 칩은 해당하는 상기 제1 저장부로부터 룩 업 테이블을 읽어 들이기 위해서는 어드레스를 갖는다. The first, second, third, fourth, and fifth source driving chips 510, 520, 530, 540, and 550 of the first group are first mounted on a corresponding source printed circuit board using an I 2 C communication method. The look-up table is read from the storage unit 410a, and the sixth, seventh, eighth, ninth, and tenth source driving chips 560, 570, 580, 590, and 600 of the second group are in an I2C communication scheme. The lookup table is read from the first storage unit 410b mounted on the corresponding source PCB. Each source driving chip has an address to read a look up table from the corresponding first storage.

구체적으로, 상기 제1 그룹의 제1, 제2, 제3, 제4 및 제5 소스 구동 칩들(510, 520, 530, 540, 550)은 서로 다른 어드레스가 부여된다. 상기 어드레스는 룩 업 테이블이 전송되는 목적지 어드레스이다. 이에 의해 제1 저장부(410a)로부터 독출된 룩 업 테이블은 어드레스 정보에 기초하여 해당하는 소스 구동 칩에 전송된다. 바람직하게 동일 그룹 내의 소스 구동 칩들은 서로 다른 어드레스를 가진다. Specifically, the first, second, third, fourth, and fifth source driving chips 510, 520, 530, 540, and 550 of the first group are given different addresses. The address is a destination address to which the lookup table is sent. As a result, the lookup table read from the first storage unit 410a is transmitted to the corresponding source driving chip based on the address information. Preferably, the source driving chips in the same group have different addresses.

상기 제1, 제2, 제3, 제4, 제5, 제6, 제7, 제8, 제9 및 제10 소스 구동 칩들(510, 520, 530, 540, 550, 560, 570, 580, 590, 600)은 상기 제어부(210)에서 제공된 n번째 프레임 데이터신호(Gn)와 상기 제1 저장부(410a, 410b)로부터 읽어 들인 룩 업 테이블을 이용해 상기 n번째 프레임 보상데이터신호들(D1, .., DM)을 출력한다. The first, second, third, fourth, fifth, sixth, seventh, eighth, ninth, and tenth source driving chips 510, 520, 530, 540, 550, 560, 570, 580, 590 and 600 are the n-th frame compensation data signals D 1 using the n-th frame data signal Gn provided by the controller 210 and a look-up table read from the first storage units 410a and 410b. , .., D M )

각 소스 구동 칩의 구동 방식은 제1 소스 구동 칩(510)을 예로서 설명한다. The driving method of each source driving chip will be described using the first source driving chip 510 as an example.

도 3을 참조하면, 상기 제1 소스 구동 칩(510)은 제2 저장부(511), 보상부(512), 쉬프트레지스터(515), 라인 래치(516), 디지털-아날로그 변환기(517) 및 출력 버퍼(518)를 포함한다. Referring to FIG. 3, the first source driving chip 510 may include a second storage unit 511, a compensation unit 512, a shift register 515, a line latch 516, a digital-to-analog converter 517, and the like. An output buffer 518.

상기 제2 저장부(511)에는 이전 프레임 동안 제1 소스 구동 칩(510)에서 입 력된 데이터신호가 저장된다. 즉, 현재 n번째 프레임의 데이터신호가 제1 소스 구동 칩(510)에 입력되는 경우, 상기 제2 저장부(511)에는 n-1번째 프레임의 데이터신호(Gn)가 저장된다. 상기 제2 저장부(511)에는 한 프레임의 전체 데이터신호들 중 상기 제1 소스 구동 칩(510)에서 처리되는 데이터신호만 저장된다.The second storage unit 511 stores the data signal input from the first source driving chip 510 during the previous frame. That is, when the data signal of the current n th frame is input to the first source driving chip 510, the data signal Gn of the n−1 th frame is stored in the second storage unit 511. The second storage unit 511 stores only data signals processed by the first source driving chip 510 among all data signals of one frame.

상기 제2 저장부(511)에는 k×N×d(bit)의 저장용량을 가진다. 여기서, k는 제1 소스 구동 칩(510)의 채널 수이고, N은 게이트 배선 수이고, d는 데이터신호의 비트 수이다. The second storage unit 511 has a storage capacity of k × N × d (bit). Here, k is the number of channels of the first source driving chip 510, N is the number of gate wirings, and d is the number of bits of the data signal.

예를 들어, 해상도가 1366×768×RGB(8bit)인 액정표시장치는 한 프레임의 전체 데이터의 용량은 1366×768×3×8 ≒ 25 Mbit 이다. 이 경우, 상기 제1 소스 구동 칩(510)의 채널 수가 414이면, 상기 제1 소스 구동 칩(510)에 마련된 제2 저장부(511)의 저장용량은 414×768×8 ≒ 2.5 Mbit 이다.For example, in a liquid crystal display device having a resolution of 1366 x 768 x RGB (8 bits), the total data capacity of one frame is 1366 x 768 x 3 x 8 × 25 Mbit. In this case, when the number of channels of the first source driving chip 510 is 414, the storage capacity of the second storage unit 511 provided in the first source driving chip 510 is 414 x 768 x 8 × 2.5 Mbit.

상기 보상부(512)는 상기 제1 저장부(410)로부터 룩 업 테이블은 읽어 들이고, n번째 프레임의 데이터신호(Gn)를 보상하여 n번째 프레임의 보상신호(Gn')를 출력한다. The compensation unit 512 reads the lookup table from the first storage unit 410, compensates the data signal Gn of the nth frame, and outputs the compensation signal Gn ′ of the nth frame.

구체적으로, 상기 룩 업 테이블은 n-1번째 및 n번째 프레임의 데이터신호(Gn-1, Gn)에 해당하는 보상신호(Gn')가 일대일 맵핑되어 있다. 이에 의해 n-1번째 및 n번째 프레임의 데이터신호(Gn-1, Gn)가 입력되면, 보상신호(Gn')가 출력된다. 상기 보상신호(Gn')은 n번째 프레임 데이터신호(Gn)의 보상신호로서, 상기 n-1번째 및 n번째 프레임의 데이터신호(Gn-1, Gn) 간의 계조 차에 대응하여 액정의 응답 속도를 향상시키도록 상기 n번째 프레임 데이터신호(Gn)의 계조를 보상한 신호 이다. In detail, the lookup table includes one-to-one mapping of compensation signals Gn 'corresponding to data signals Gn-1 and Gn of n−1th and nth frames. As a result, when the data signals Gn-1 and Gn of the n-th and nth frames are input, the compensation signal Gn 'is output. The compensation signal Gn 'is a compensation signal of the n-th frame data signal Gn, and the response speed of the liquid crystal in response to the gray level difference between the data signals Gn-1 and Gn of the n-th and nth frames. To compensate for the gray level of the n-th frame data signal Gn.

상기 보상부(512)에서 출력된 n번째 프레임의 보상신호(Gn')는 상기 쉬프트레지스터(515)에 입력된다. The compensation signal Gn 'of the nth frame output from the compensation unit 512 is input to the shift register 515.

상기 쉬프트레지스터(515)는 k개의 보상신호(Gn')를 샘플링하여 출력한다. 상기 라인 래치(516)는 k개의 보상신호(Gn')를 래치하고 로드신호에 응답하여 디지털-아날로그 변환기(517)에 출력한다. 상기 디지털-아날로그 변환기(517)는 k개의 보상신호(Gn')를 아날로그 형태의 보상데이터신호(D1,..,Dk)로 변환하여 출력한다. 상기 출력 버퍼(518)는 상기 보상데이터신호(D1,..,Dk)를 완충하여 k개의 소스 배선들에 출력한다. The shift register 515 samples and outputs k compensation signals Gn '. The line latch 516 latches k compensation signals Gn 'and outputs them to the digital-to-analog converter 517 in response to a load signal. The digital-analog converter 517 converts k compensation signals Gn 'into analog compensation data signals D1,..., Dk and outputs the same. The output buffer 518 buffers the compensation data signals D 1 ,..., D k and outputs them to k source lines.

상기와 같은 방식으로 제2, 제3, 제4, 제5, 제6, 제7, 제8, 제9, 제10 소스 구동 칩들(510, 520, 530, 540, 550, 560, 570, 580, 590, 600)은 데이터신호(Gn)를 보상하여 보상데이터신호(Dk+1,...,DM)를 소스 배선들에 출력하므로써 n번째 프레임의 전체 데이터신호가 보상된다. Second, third, fourth, fifth, sixth, seventh, eighth, ninth, and tenth source driving chips 510, 520, 530, 540, 550, 560, 570, and 580 in the same manner as described above. , 590, 600 compensates the data signal Gn and outputs the compensation data signals D k + 1 ,..., D M to the source lines so that the entire data signal of the nth frame is compensated.

이상에서 설명한 바와 같이, 본 발명에 따르면, 소스 구동 칩에 데이터신호를 저장하는 저장부를 구비함으로써 고가의 프레임 메모리를 제거하여 제조 비용을 줄일 수 있다. 프레임 메모리를 제거함에 따라서 제어 인쇄회로기판의 사이즈 및 배선 수를 줄일 수 있다. As described above, according to the present invention, by providing a storage unit for storing a data signal in the source driving chip, it is possible to eliminate the expensive frame memory to reduce the manufacturing cost. By eliminating the frame memory, the size of the control printed circuit board and the number of wirings can be reduced.

또한, 보상부를 소스 구동 칩에 구비함으로써 메인 구동 칩(예컨대, Timing Controller : TCON)의 핀(Pin) 수를 줄여 메인 구동 칩의 제조 단가를 줄일 수 있다. In addition, the compensation unit may be provided in the source driving chip to reduce the number of pins of the main driving chip (for example, a Timing Controller (TCON)), thereby reducing the manufacturing cost of the main driving chip.

이상에서는 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.Although described above with reference to the embodiments, those skilled in the art can be variously modified and changed within the scope of the invention without departing from the spirit and scope of the invention described in the claims below. I can understand.

Claims (8)

n-1번째(n은 자연수) 프레임 데이터신호가 저장된 저장부;a storage unit for storing the n-th (n is a natural number) frame data signal; n번째 프레임 데이터신호와 상기 n-1번째 프레임 데이터신호를 이용해 n번째 프레임 보상신호를 출력하는 보상부; 및a compensator for outputting an n th frame compensation signal using an n th frame data signal and the n-1 th frame data signal; And 상기 n번째 프레임 보상신호를 아날로그 형태의 n번째 프레임 보상데이터신호로 출력하는 디지털-아날로그 변환부를 포함하는 표시 장치용 소스 구동 칩.And a digital-analog converter configured to output the n-th frame compensation signal as an n-th frame compensation data signal in an analog form. 제1항에 있어서, 상기 보상부는 외부장치로부터 수신된 룩 업 테이블을 이용하여 상기 n번째 프레임 보상신호를 출력하는 것을 특징으로 하는 표시 장치용 소스 구동 칩.The source driving chip of claim 1, wherein the compensation unit outputs the nth frame compensation signal using a look-up table received from an external device. 제2항에 있어서, 상기 룩 업 테이블은 상기 n-1번째 및 n번째 프레임 데이터신호에 대응하여 상기 n번째 프레임 보상신호가 맵핑된 것을 특징으로 하는 표시 장치용 소스 구동 칩.The source driving chip of claim 2, wherein the look-up table is mapped with the n-th frame compensation signal corresponding to the n−1 th and n th frame data signals. 소스 인쇄회로기판에 실장되고, n(n은 자연수)번째 프레임 데이터신호에 대응하는 n번째 프레임 보상신호가 맵핑된 룩 업 테이블이 저장된 제1 저장부;A first storage unit mounted on a source printed circuit board and storing a look-up table to which an n-th frame compensation signal corresponding to an n-th frame data signal is mapped; 상기 소스 인쇄회로기판과 전기적으로 연결되고, 상기 룩 업 테이블을 이용해 생성된 상기 n번째 프레임 보상신호를 아날로그 형태의 n번째 프레임 보상데이 터신호로 변환하여 출력하는 복수의 소스 구동 칩들; 및A plurality of source driving chips electrically connected to the source printed circuit board and converting the n th frame compensation signal generated using the lookup table into an n th frame compensation data signal in an analog form; And 서로 교차하는 소스 배선들 및 게이트 배선들에 의해 복수의 화소부들이 정의되고, 상기 n번째 프레임 보상데이터신호를 이용해 영상을 표시하는 표시 패널을 포함하는 표시 장치.And a display panel in which a plurality of pixel parts are defined by source wires and gate wires crossing each other, and displaying an image using the n-th frame compensation data signal. 제4항에 있어서, 각 소스 구동 칩은 어드레스를 가지고 I2C 통신 방식으로 상기 제1 저장부로부터 상기 룩 업 테이블을 읽어 들이는 것을 특징으로 하는 표시 장치. The display device of claim 4, wherein each source driving chip has an address and reads the look-up table from the first storage unit using an I 2 C communication method. 제5항에 있어서, 상기 룩 업 테이블은 상기 n-1번째 및 n번째 프레임 데이터신호에 대응하여 상기 n번째 프레임 보상신호가 맵핑된 것을 특징으로 하는 표시 장치.The display device of claim 5, wherein the look-up table is mapped with the n-th frame compensation signal corresponding to the n−1 th and n th frame data signals. 제6항에 있어서, 상기 각 소스 구동 칩은 The method of claim 6, wherein each source driving chip is 상기 n-1번째 프레임 데이터신호가 저장된 제2 저장부;A second storage unit storing the n−1 th frame data signal; 상기 룩 업 테이블을 이용해 상기 n-1번째 및 n번째 프레임 데이터신호에 대응하는 상기 n번째 프레임 보상신호를 출력하는 보상부; 및A compensator configured to output the nth frame compensation signal corresponding to the n−1 th and n th frame data signals using the look up table; And 상기 n번째 프레임 보상신호를 아날로그 형태의 상기 n번째 프레임 보상데이터신호로 출력하는 디지털-아날로그 변환부를 포함하는 표시 장치.And a digital-to-analog converter configured to output the n-th frame compensation signal as the n-th frame compensation data signal in analog form. 제4항에 있어서, 외부로부터 상기 n번째 프레임 데이터신호를 수신하는 제어부; 및 The apparatus of claim 4, further comprising: a control unit configured to receive the n-th frame data signal from the outside; And 상기 제어부가 실장되고, 상기 소스 인쇄회로기판과 연성인쇄회로기판을 통해 전기적으로 연결된 제어 인쇄회로기판을 더 포함하는 표시 장치.And a control printed circuit board on which the controller is mounted and electrically connected to the source printed circuit board and the flexible printed circuit board.
KR1020060073194A 2006-08-03 2006-08-03 Source drive ic and display device having the same KR20080012419A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060073194A KR20080012419A (en) 2006-08-03 2006-08-03 Source drive ic and display device having the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060073194A KR20080012419A (en) 2006-08-03 2006-08-03 Source drive ic and display device having the same

Publications (1)

Publication Number Publication Date
KR20080012419A true KR20080012419A (en) 2008-02-12

Family

ID=39340538

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060073194A KR20080012419A (en) 2006-08-03 2006-08-03 Source drive ic and display device having the same

Country Status (1)

Country Link
KR (1) KR20080012419A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104252834A (en) * 2014-05-27 2014-12-31 四川虹视显示技术有限公司 AMOLED (Active Matrix/Organic Light Emitting Diode) low-gray characteristic compensation driving circuit
KR20190023480A (en) * 2017-08-29 2019-03-08 엘지디스플레이 주식회사 Organic light emitting display device
KR20190048486A (en) * 2017-10-31 2019-05-09 엘지디스플레이 주식회사 Organic light emitting display device and method for driving the organic light emitting display device

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104252834A (en) * 2014-05-27 2014-12-31 四川虹视显示技术有限公司 AMOLED (Active Matrix/Organic Light Emitting Diode) low-gray characteristic compensation driving circuit
KR20190023480A (en) * 2017-08-29 2019-03-08 엘지디스플레이 주식회사 Organic light emitting display device
KR20190048486A (en) * 2017-10-31 2019-05-09 엘지디스플레이 주식회사 Organic light emitting display device and method for driving the organic light emitting display device

Similar Documents

Publication Publication Date Title
US8519926B2 (en) Liquid crystal display device and driving method thereof
KR101472063B1 (en) Method of generating data for driving a display panel, data driving circuit for performing the methode and display apparatus having the data driving circuit
US20070035506A1 (en) Data driving apparatus and method for liquid crystal display
KR20080097620A (en) Drive chip and display having the same
JP4466710B2 (en) Electro-optical device and electronic apparatus
KR101503064B1 (en) Liquid Crystal Display and Driving Method thereof
KR101279351B1 (en) Timing controller and liquid crystal display using the same
KR20140139679A (en) Display apparatus
US10699626B2 (en) Timing controller, data driver, display device, and method of driving the display device
KR20090103190A (en) Display appartus
US20150248865A1 (en) Display apparatus
KR20070008289A (en) Display apparatus and information processing system with the same, and driving method thereof
KR20080046874A (en) Data processing device and display apparatus having the same
KR100532412B1 (en) Apparatus for providing gamma signal
KR20080041089A (en) Liquid crystal display and apparatus for driving the same
KR20080024863A (en) Liquid crystal display and driving circuit thereof
KR101438586B1 (en) LCD and method of compensating gamma curve of the same
KR101244773B1 (en) Display device
KR20080012419A (en) Source drive ic and display device having the same
KR101348407B1 (en) Liquid crystal display device and frame rate control method thereof
KR101605153B1 (en) Display, apparatus and method for driving display
KR20100129628A (en) Liquid crystal display device
KR102665454B1 (en) Display panel drive, sourve driver and display device including the same
KR100951909B1 (en) Liquid crystal display and method for driving thereof
KR100870489B1 (en) Apparatus and method for driving data of liquid crystal display apparatus

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination