KR20080009949A - Plasma display panel device - Google Patents

Abstract

A plasma display apparatus is provided to improve picture quality and to reduce a cost by forming a driver and an FPC(Flexible Printed Circuit) at edges of a panel. A first electrode line and a second electrode line are formed in parallel to each other on a panel. An FPC(79) is formed to supply driving signals to the first and second electrode lines. The first electrode line is separated from the second electrode line. The first electrode line is positioned around the second electrode line. The first and second electrode lines are connected to the FPC at one side of the panel. The FPC is formed with a first FPC and a second FPC. The first electrode line is connected to the first FPC at one side of the panel. The second electrode line is connected to the second FPC at one side of the panel.

Description

플라즈마 디스플레이 장치{Plasma Display Panel device}Plasma Display Panel device

도 1 은 본 발명에 따른 플라즈마 디스플레이 장치의 구조에 대한 제 1 실시예를 나타내는 사시도이다.1 is a perspective view showing a first embodiment of the structure of a plasma display device according to the present invention.

도 2 는 본 발명에 따른 플라즈마 디스플레이 장치의 모듈에 대한 제 1 실시예를 나타내는 배면도이다.2 is a rear view showing a first embodiment of a module of the plasma display device according to the present invention.

도 3 은 본 발명에 따른 플라즈마 디스플레이 패널의 구조에 대한 제 1 실시예를 나타내는 사시도이다.3 is a perspective view showing a first embodiment of the structure of the plasma display panel according to the present invention.

도 4 는 본 발명에 따른 플라즈마 디스플레이 패널의 전극 배치 구조에 대한 제 1 실시예를 나타내는 도면이다.4 is a view showing a first embodiment of the electrode arrangement structure of the plasma display panel according to the present invention.

본 발명은 플라즈마 디스플레이 장치에 관한 것으로서, 상세하게는 제1 전극 라인이 제2 전극 라인 둘레에 위치되어 패널에 형성된 플라즈마 디스플레이 장치에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a plasma display device, and more particularly, to a plasma display device in which a first electrode line is positioned around a second electrode line and formed in a panel.

플라즈마 디스플레이 장치(이하 “PDP”라 함)는 플라즈마 방전을 이용하여 화상을 표시하는 평판표시장치로서, 빠른 응답속도를 가짐과 아울러 대면적의 화상 을 표시하기에 적합하여 고해상도 텔레비전, 모니터 및 옥내/외 광고용 디스플레이로 이용되고 있다.Plasma display devices (hereinafter referred to as “PDP”) are flat panel displays that display images using plasma discharge. They are fast-response and suitable for displaying large-area images. It is also used as a display for advertising.

일반적으로, 플라즈마 디스플레이 장치는 m×n 개의 방전셀들이 제1 전극라인들, 제2 전극라인들 및 제3 전극라인들과 접속되게끔 매트릭스 형태로 배치된다.In general, the plasma display apparatus is arranged in a matrix such that m × n discharge cells are connected to the first electrode lines, the second electrode lines, and the third electrode lines.

플라즈마 디스플레이 장치는 상부 기판에 좌, 우로 분리된 상기 제1 전극라인들 및 상기 제2 전극라인들로 형성된 패널과, 상기 제1 전극라인들 및 상기 제2 전극라인들로 각각 구동 신호를 인가하는 제1 구동부 및 제2 구동부와, 상기 제1 , 2 구동부와 상기 제1 ,2 전극라인들을 연결시켜, 구동 신호가 인가되도록 하는 FPC를 포함한다.The plasma display apparatus is configured to apply a driving signal to the panel formed of the first electrode lines and the second electrode lines separated from the left and right sides of the upper substrate, and the first electrode lines and the second electrode lines, respectively. And a first driver and a second driver, and an FPC connecting the first and second drivers and the first and second electrode lines to apply a driving signal.

그러나, 종래 발명에 따른 플라즈마 디스플레이 장치는 제 1 전극 및 제 2 전극과 대응되는 제 1 구동부 및 제 2 구동부를 가지게 되며 제 1, 제 2 전극으로 구동 신호를 인가하기 위하여 복수의 FPC를 구비하게 되어, 부품 비용 상승의 문제가 있으며, 방전셀들에 제1 전극 및 제2 전극이 각각 하나씩 배치되어 방전효율이 낮아 화질이 저하되는 문제점이 있다. However, the plasma display device according to the related art has a first driving part and a second driving part corresponding to the first electrode and the second electrode, and includes a plurality of FPCs for applying driving signals to the first and second electrodes. In addition, there is a problem of an increase in component cost, and the first electrode and the second electrode are disposed in the discharge cells, respectively, and thus, the image quality is lowered due to the low discharge efficiency.

본 발명은 상기한 종래 기술의 문제점을 개선하기 위하여 안출된 것으로서, 그 목적은 제 1 구동부 및 제 2 구동부를 하나의 구동부로 통합하고, 제 1 전극라인들 및 제 2 전극라인들과 접속되는 FPC를 패널의 일측에 형성하여, 제 1, 2 전극라인들로 구동 신호를 인가하고, 제1 전극라인들이 제2 전극라인들 둘레에 위치하여 방전셀들에 적어도 하나의 제1 전극 및 제2 전극이 배치되도록 하는 플라즈마 디스플레이 장치에 관한 것이다.SUMMARY OF THE INVENTION The present invention has been made to solve the above-mentioned problems of the prior art, and an object thereof is an FPC which integrates a first driving unit and a second driving unit into one driving unit and is connected to the first electrode lines and the second electrode lines. Is formed on one side of the panel to apply a driving signal to the first and second electrode lines, and the first electrode lines are positioned around the second electrode lines to at least one first electrode and the second electrode in the discharge cells. The present invention relates to a plasma display device which is arranged.

상기한 과제를 개선하기 위한 본 발명에 따른 플라즈마 디스플레이 장치는 제1 전극 라인 및 제2 전극 라인이 서로 나란히 형성된 패널; 상기 제1 , 2 전극 라인으로 구동 신호를 공급하는 FPC를 구비하는 구동부를 포함하고, 상기 제1 전극 라인은 상기 제2 전극 라인과 이격되어 형성되고, 상기 제 2 전극 라인 둘레에 위치되게 형성된 것을 특징으로 한다.Plasma display device according to the present invention for improving the above problems is a panel in which the first electrode line and the second electrode line are formed in parallel with each other; And a driving part including an FPC for supplying a driving signal to the first and second electrode lines, wherein the first electrode line is formed to be spaced apart from the second electrode line and is positioned around the second electrode line. It features.

이하, 본 발명의 바람직한 실시예를 첨부된 도면을 참조하여 상세히 설명한다. 도 1 은 본 발명에 따른 플라즈마 디스플레이 장치의 구조에 대한 제 1 실시예를 나타내는 사시도이고, 도 2 는 본 발명에 따른 플라즈마 디스플레이 장치의 모듈에 대한 제 1 실시예를 나타내는 배면도이다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings. 1 is a perspective view showing a first embodiment of the structure of a plasma display device according to the present invention, Figure 2 is a rear view showing a first embodiment of a module of the plasma display device according to the present invention.

도 1 또는 도 2에 도시된 바와 같이, 본 발명에 따른 플라즈마 디스플레이 장치는 내부에 불활성 혼합가스가 충진되어 전류의 인가시 방출된 전자에 의해 가시광선을 방출하는 패널(100)과, 패널(100)의 배면에 부착되는 방열판(30)과, 방열판(30)의 배면에 설치되는 인쇄 회로기판(40)과, 패널(10)의 가장자리와 방열판(30)을 커버하는 케이스(50)를 포함한다.As shown in FIG. 1 or FIG. 2, the plasma display device according to the present invention includes a panel 100 and a panel 100 that emit visible light by electrons filled when an inert mixed gas is filled therein and applied when an electric current is applied thereto. Heat sink 30 is attached to the back of the), a printed circuit board 40 is provided on the back of the heat sink 30, and the case 50 to cover the edge of the panel 10 and the heat sink 30 .

여기서, 패널(100)은 사용자에게 노출되는 전면기판(10)과, 전면기판(10)의 후방에 배치되어 전면기판(10)과 합착되는 후면기판(20)과, 전/후면기판(10)(20) 내부에 충진되는 불활성 혼합가스를 포함한다.Here, the panel 100 is the front substrate 10 exposed to the user, the rear substrate 20 is disposed behind the front substrate 10 and bonded to the front substrate 10, and the front / rear substrate 10 (20) It contains an inert mixed gas filled inside.

또한, 패널(100) 내부에는 복수의 스캔 전극(미도시)과, 상기 스캔 전극들과 대향되는 복수의 서스테인 전극(미도시)과, 상기 스캔 전극들과 교차하는 방향으로 형성된 복수의 어드레스 전극(미도시)들이, 패널(10)의 내부에 도포되어 상기 스캔 전극들과 상기 어드레스 전극들 사이의 전류가 인가되는 경우 방전에 의해 가시광선을 발생시키는 형광체(미도시)를 포함한다. In addition, a plurality of scan electrodes (not shown), a plurality of sustain electrodes (not shown) facing the scan electrodes, and a plurality of address electrodes formed in a direction crossing the scan electrodes are formed in the panel 100. Not shown) includes a phosphor (not shown) applied to the inside of the panel 10 to generate visible light by discharge when a current between the scan electrodes and the address electrodes is applied.

상기 플라즈마 디스플레이 장치는 패널(100), 방열판(30) 및 인쇄 회로기판(40)을 포함하여 모듈을 구성하고, 상기 모듈의 외측을 감싸도록 케이스(50)가 설치된다. The plasma display apparatus includes a panel 100, a heat sink 30, and a printed circuit board 40 to configure a module, and a case 50 is installed to surround the outside of the module.

방열판(30)은 패널(100)의 배면에 설치되어 패널(100)을 지지함과 아울러 패널(100)에서 발생되는 열을 흡수하여 방출시킨다.The heat sink 30 is installed on the rear surface of the panel 100 to support the panel 100 and to absorb and release heat generated from the panel 100.

또한, 방열판(30)의 배면에는 패널(100)에 전류를 인가하는 인쇄 회로기판(40)이 설치된다.In addition, the back surface of the heat sink 30 is provided with a printed circuit board 40 for applying a current to the panel 100.

여기서, 인쇄 회로기판(40)은 패널(100)의 상기 어드레스 전극에 전류를 인가하는 데이터 드라이버 보드(60)와, 패널(100)의 상기 스캔 전극 및 상기 서스테인 전극에 전류를 인가하는 구동부(70)와, 데이터 드라이버 보드(60), 구동부(70)를 제어하는 메인 컨트롤러(80)와, 각각의 보드로 전원을 공급하는 전원부(미도시)를 포함한다.The printed circuit board 40 may include a data driver board 60 for applying current to the address electrode of the panel 100, and a driver 70 for applying current to the scan electrode and the sustain electrode of the panel 100. ), A data driver board 60, a main controller 80 for controlling the driver 70, and a power supply unit (not shown) for supplying power to each board.

즉, 데이터 드라이버 보드(60)는 패널(100)에 형성된 상기 어드레스 전극에 전류를 인가하여 패널(100)에 형성된 복수개의 방전셀(미도시) 중 방전되는 방전셀만을 선택한다. That is, the data driver board 60 selects only the discharge cells to be discharged among a plurality of discharge cells (not shown) formed on the panel 100 by applying a current to the address electrodes formed on the panel 100.

여기서, 데이터 드라이버 보드(60)는 싱글 스캔 방식 또는 듀얼 스캔 방식에 따라 패널(100)의 상측 또는 하측에 하나 또는 모두 설치 가능하다.Here, one or both data driver boards 60 may be installed on the upper or lower side of the panel 100 according to a single scan method or a dual scan method.

또한, 데이터 드라이버 보드(60)는 메인 컨트롤러(80)와 연결되어 데이터 신호를 상기 어드레스 전극에 인가한다. In addition, the data driver board 60 is connected to the main controller 80 to apply a data signal to the address electrode.

여기서, 데이터 드라이버 보드(60)에는 상기 어드레스 전극에 인가되는 전류를 제어하도록 데이터 IC(미도시)가 설치되고, 상기 데이터 IC에서는 인가되는 전류를 제어하기 위해 스위칭 된다.Here, the data driver board 60 is provided with a data IC (not shown) to control the current applied to the address electrode, and is switched to control the current applied to the data IC.

구동부(70)는, 도 2 에 도시된 바와 같이, 메인 컨트롤러(80)와 연결되는 통합보드(72)와, 통합보드(72)와 패널(100)을 연결하는 통합 드라이버 보드(74)를 포함한다.As shown in FIG. 2, the driver 70 includes an integrated board 72 connected to the main controller 80 and an integrated driver board 74 connecting the integrated board 72 and the panel 100. do.

여기서, 통합보드(72)는 패널(100) 배면의 일측 가장자리에 설치되고, 상기 스캔 전극 및 상기 서스테인 전극으로 구동 신호를 생성한다.Here, the integrated board 72 is installed at one edge of the rear surface of the panel 100, and generates a driving signal with the scan electrode and the sustain electrode.

또한, 통합 드라이버 보드(74)는 본 실시예에서 상/하 2부분으로 나뉘어져 설치되고, 본 실시예와 달리 단수개로 설치되거나 더 많은 복수개로 설치되어도 무방하다. In addition, the integrated driver board 74 is divided into two parts of the upper and lower in this embodiment, and unlike the present embodiment, may be installed in a single number or a plurality of more.

그리고, 통합 드라이버 보드(74)에는 패널(100)의 상기 스캔 전극으로 전류를 인가하는 스캔 IC(75)가 설치되고, 스캔 IC(75)는 상기 스캔 전극 및 상기 서스테인 전극에 리셋, 스캔 및 서스테인 신호를 연속으로 인가한다.The integrated driver board 74 is provided with a scan IC 75 for applying current to the scan electrode of the panel 100, and the scan IC 75 resets, scans and sustains the scan electrode and the sustain electrode. Apply the signal continuously.

또한, 구동부(70)는 패널(100)의 일측에 형성되어 상기 스캔 전극 및 서스테인 전극으로 생성된 상기 구동 신호를 인가하는 패드부(77) 및 상기 구동 신호를 패드부(77)로 전달하는 FPC(79)를 더 포함한다.In addition, the driving unit 70 is formed at one side of the panel 100 to apply the driving signal generated by the scan electrode and the sustain electrode to the pad unit 77 and the FPC to transfer the driving signal to the pad unit 77. (79) is further included.

여기서, 패드부(77)는 일측이 상기 스캔 전극 및 상기 서스테인 전극으로 접속되고, 타측이 FPC(79)의 일측과 접속되어 상기 구동 신호가 인가된다.Here, one side of the pad portion 77 is connected to the scan electrode and the sustain electrode, and the other side is connected to one side of the FPC 79 to receive the driving signal.

또한, FPC(79)는 일측이 패드부(77)와 접속되고, 타측이 스캔 IC(75)와 접속되어, 통합 보드(72)의 상기 구동 신호를 패드부(77)로 인가한다.In addition, one side of the FPC 79 is connected to the pad unit 77, and the other side is connected to the scan IC 75 to apply the driving signal of the integrated board 72 to the pad unit 77.

즉, FPC(79)는 스캔 IC(75)의 스위칭 동작에 따라 상기 스캔 전극 및 상기 서스테인 전극으로 구동신호가 인가된다.That is, the FPC 79 applies a driving signal to the scan electrode and the sustain electrode according to the switching operation of the scan IC 75.

본 발명에서는 FPC(Flexible Printed Circuit)를 사용하여 설명하였으나, TCP(Tape Carrier Package), COF(Ship On FPC), FFC(Flat Flexible Cable) 중 하나를 사용될 수 있다. Although the present invention has been described using a flexible printed circuit (FPC), one of a tape carrier package (TCP), a chip on FPC (COF), and a flat flexible cable (FFC) may be used.

도 3 은 플라즈마 디스플레이 패널의 구조에 대한 제 1 실시예를 나타내는 사시도이다.도 3 에 도시된 바와 같이, 패널(100)은 전면기판(10) 상에 형성되는 스캔 전극(11,12) 및 서스테인 전극(15), 하부기판(20) 상에 형성되는 어드레스 전극(22)을 포함한다.3 is a perspective view showing a first embodiment of the structure of a plasma display panel. As shown in FIG. 3, the panel 100 includes scan electrodes 11 and 12 and a sustain formed on the front substrate 10. An electrode 15 and an address electrode 22 formed on the lower substrate 20 are included.

스캔 전극(11, 12) 및 서스테인 전극(15)는 통상 인듐틴옥사이드(Indium-Tin-Oxide;ITO)로 형성된 투명전극(11a, 12a, 15a)과 버스 전극(11b, 12b, 15b)을 포함하며, 버스 전극(11b, 12b, 15b)은 은(Ag), 크롬(Cr) 등의 금속 또는 크롬/구리/크롬(Cr/Cu/Cr)의 적층형이나 크롬/알루미늄/크롬(Cr/Al/Cr)의 적층형으로 형성될 수 있다. 버스 전극(11b, 12b, 15b)은 투명전극(11a, 12a, 15a) 상에 형성되어, 저항이 높은 투명전극(11a, 12a, 15a)에 의한 전압 강하를 줄이는 역할을 한다.The scan electrodes 11 and 12 and the sustain electrode 15 generally include transparent electrodes 11a, 12a and 15a formed of indium tin oxide (ITO) and bus electrodes 11b, 12b and 15b. The bus electrodes 11b, 12b, and 15b may be formed of a metal such as silver (Ag) or chromium (Cr) or a stack of chromium / copper / chromium (Cr / Cu / Cr) or chromium / aluminum / chromium (Cr / Al / It may be formed in a stacked form of Cr). The bus electrodes 11b, 12b and 15b are formed on the transparent electrodes 11a, 12a and 15a, and serve to reduce the voltage drop caused by the transparent electrodes 11a, 12a and 15a having high resistance.

한편, 본 발명의 제 1 실시예에 따르면 스캔 전극(11, 12) 및 서스테인 전 극(15)는 투명전극(11a, 12a, 15a)과 버스 전극(11b, 12b, 15b)이 적층된 구조이며, 버스 전극(11b, 12b, 15b)은 위에 열거한 재료 이외에 감광성 은 등 다양한 재료가 가능할 것이다.Meanwhile, according to the first embodiment of the present invention, the scan electrodes 11 and 12 and the sustain electrode 15 have a structure in which transparent electrodes 11a, 12a and 15a and bus electrodes 11b, 12b and 15b are stacked. The bus electrodes 11b, 12b, and 15b may be made of various materials such as photosensitive silver in addition to the materials listed above.

스캔 전극(11, 12) 및 서스테인 전극(15)의 투명전극(11a, 12a, 15a)과 버스전극(11b, 12b, 15b)의 사이에는 상부 기판(10)의 외부에서 발생하는 외부광을 흡수하여 반사를 줄여주는 광차단의 기능과 상부 기판(10)의 퓨리티(Purity) 및 콘트라스트를 향상시키는 기능을 하는 블랙 매트릭스(11c, 12c, 15c)가 배열된다.Absorbs external light generated outside the upper substrate 10 between the scan electrodes 11 and 12 and the transparent electrodes 11a, 12a and 15a of the sustain electrode 15 and the bus electrodes 11b, 12b and 15b. The black matrixes 11c, 12c, and 15c, which serve to reduce reflection and improve the purity and contrast of the upper substrate 10, are arranged.

본 발명의 제 1 실시예에 따른 투명전극(11a, 12a, 15a)과 버스전극(11b, 12b, 15b) 사이에 형성되는 블랙 매트릭스(11c, 12c, 15c)로 구성될 수 있다. 여기서, 블랙 매트릭스(11c, 12c, 15c)는 형성 과정에서 동시에 형성되어 물리적으로 연결될 수 있고, 동시에 형성되지 않아 물리적으로 연결되지 않을 수도 있으며, 블랙 매트릭스(11c, 12c, 15c) 만 형성되는 일체형일 수 있다.A black matrix 11c, 12c, 15c formed between the transparent electrodes 11a, 12a, 15a and the bus electrodes 11b, 12b, 15b according to the first embodiment of the present invention may be formed. Here, the black matrices 11c, 12c, and 15c may be simultaneously formed and physically connected in the formation process, and may not be simultaneously formed because they are not formed at the same time, and are integrally formed with only the black matrices 11c, 12c, and 15c. Can be.

여기서, 버스전극(11b, 12b, 15b)은 적층된 블랙 매트릭스(11c, 12c, 15c) 및 투명 전극(11a, 12a, 15a)과 적층 된다. 다시 말해 버스전극(11b, 12b, 15b)은 블랙 매트릭스(11c, 12c, 15c)의 일측 가장자리에서 소정 거리 이격 되어 적층 되며, 상기 소정 거리 만큼 투명 전극(11a, 12a, 15b)과 적층 된다.Here, the bus electrodes 11b, 12b and 15b are stacked with the stacked black matrices 11c, 12c and 15c and the transparent electrodes 11a, 12a and 15a. In other words, the bus electrodes 11b, 12b, and 15b are stacked at a distance from one edge of the black matrices 11c, 12c, and 15c, and are stacked with the transparent electrodes 11a, 12a, and 15b by the predetermined distance.

따라서, 버스전극(11b, 12b, 15b)은 블랙 매트릭스(11c, 12c, 15c)의 일측 가장자리에서 상기 소정 거리 만큼 이격되어 적층되므로 일체형으로 형성되지만, 다른 형태로 일체형이 아닌 분리형으로도 형성 가능할 것이다.Accordingly, the bus electrodes 11b, 12b, and 15b are formed integrally with each other by being separated by the predetermined distance from one edge of the black matrix 11c, 12c, and 15c. However, the bus electrodes 11b, 12b, and 15b may be formed as a separate type instead of an integral type. .

스캔 전극(11, 12)과 서스테인 전극(15)이 나란하게 형성된 상부기판(10)에 는 상부 유전체층(13)과 보호막(14)이 적층된다. 상부 유전체층(13)에는 방전에 의하여 발생된 하전입자들이 축적되고, 스캔 전극(11, 12)과 서스테인 전극(15)을 보호하는 기능을 수행할 수 있다. 보호막(14)은 가스 방전시 발생된 하전입자들의 스피터링으로부터 상부 유전체층(13)을 보호하고, 2차 전자의 방출 효율을 높이게 된다. 또한, 보호막(14)은 통상 산화마그네슘(MgO)이 이용될 수 있고, 실리콘(Si)이 첨가된 Si-MgO가 이용될 수도 있다. 여기서, 보호막(14)에 첨가되는 실리콘(Si)의 함유량은 중량 퍼센트(wt %) 기준으로 50PPM 내지 200PPM 이 가능할 것이다.The upper dielectric layer 13 and the passivation layer 14 are stacked on the upper substrate 10 having the scan electrodes 11 and 12 and the sustain electrode 15 arranged side by side. Charged particles generated by the discharge are accumulated in the upper dielectric layer 13, and the scan electrodes 11 and 12 and the sustain electrode 15 may be protected. The protective film 14 protects the upper dielectric layer 13 from sputtering of charged particles generated during gas discharge, and increases emission efficiency of secondary electrons. In addition, magnesium oxide (MgO) may be generally used for the protective film 14, and Si-MgO to which silicon (Si) is added may be used. Here, the content of silicon (Si) added to the protective film 14 may be 50PPM to 200PPM based on the weight percent (wt%).

한편, 어드레스 전극(22)은 스캔 전극(11, 12) 및 서스테인 전극(15)과 교차되는 방향으로 형성된다. 또한, 어드레스 전극(22)이 형성된 하부기판(20) 상에는 하부 유전체층(24)과 격벽(21)이 형성된다.On the other hand, the address electrode 22 is formed in the direction crossing the scan electrodes 11 and 12 and the sustain electrode 15. In addition, a lower dielectric layer 24 and a partition wall 21 are formed on the lower substrate 20 on which the address electrode 22 is formed.

또한, 하부 유전체층(24)과 격벽(21)의 표면에는 형광체층(23)이 형성된다. 격벽(21)은 세로 격벽(21a)와 가로 격벽(21b)가 폐쇄형으로 형성되고, 방전셀을 물리적으로 구분하며, 방전에 의해 생성된 자외선과 가시광이 인접한 방전셀에 누설되는 것을 방지한다.In addition, the phosphor layer 23 is formed on the surfaces of the lower dielectric layer 24 and the partition wall 21. The partition wall 21 has a vertical partition wall 21a and a horizontal partition wall 21b formed in a closed shape, and physically distinguishes discharge cells, and prevents ultraviolet rays and visible light generated by the discharge from leaking into adjacent discharge cells.

본 발명의 제 1 실시예에는 도 1 에 도시된 격벽(21)의 구조뿐만 아니라, 다양한 형상의 격벽(21)의 구조도 가능할 것이다. 예컨대, 세로 격벽(21a)과 가로 격벽(21b)의 높이가 다른 차등형 격벽 구조, 세로 격벽(21a) 또는 가로 격벽(21b) 중하나 이상에 배기 통로로 사용 가능한 채널(Channel)이 형성된 채널형 격벽 구조, 세로 격벽(21a) 또는 가로 격벽(21b) 중 하나 이상에 홈(Hollow)이 형성된 홈형 격벽 구조 등이 가능할 것이다. In the first embodiment of the present invention, not only the structure of the partition wall 21 illustrated in FIG. 1, but also the structure of the partition wall 21 having various shapes may be possible. For example, a channel type having a channel that can be used as an exhaust passage in at least one of a differential partition structure, a vertical partition 21a, or a horizontal partition 21b having different heights of the vertical partition 21a and the horizontal partition 21b. The barrier rib structure having a groove formed in at least one of the barrier rib structure, the vertical barrier rib 21a or the horizontal barrier rib 21b may be possible.

여기서, 차등형 격벽 구조인 경우에는 가로 격벽(21b)의 높이가 높은 것이 더 바람직하고, 채널형 격벽 구조나 홈형 격벽 구조인 경우에는 가로 격벽(21b)에 채널이 형성되거나 홈이 형성되는 것이 바람직할 것이다.Here, in the case of the differential partition wall structure, the height of the horizontal partition wall 21b is more preferable, and in the case of the channel partition wall structure or the groove partition wall structure, it is preferable that a channel is formed or the groove is formed in the horizontal partition wall 21b. something to do.

한편, 본 발명의 제 1 실시예에서는 R, G 및 B 방전셀 각각이 동일한 선상에 배열되는 것으로 도시 및 설명되고 있지만, 다른 형상으로 배열되는 것도 가능할 것이다. 예컨대, R, G 및 B 방전셀이 삼각형 형상으로 배열되는 델타(Delta) 타입의 배열도 가능할 것이다. 또한, 방전셀의 형상도 사각형상 뿐만 아니라, 오각형, 육각형 등의 다양한 다각 형상도 가능할 것이다.On the other hand, in the first embodiment of the present invention is shown and described that each of the R, G and B discharge cells are arranged on the same line, it may be arranged in a different shape. For example, a Delta type arrangement in which R, G, and B discharge cells are arranged in a triangular shape may be possible. In addition, the shape of the discharge cell may be not only rectangular, but also various polygonal shapes such as a pentagon and a hexagon.

또한, 형광체층(23)은 가스 방전시 발생된 자외선에 의해 발광되어 적색(R), 녹색(G) 또는 청색(B) 중 어느 하나의 가시광을 발생하게 된다. 여기서, 상부/하부 기판(10, 20)과 격벽(21) 사이에 마련된 방전공간에는 방전을 위한 He+Xe, Ne+Xe 및 He+Ne+Xe 등의 불활성 혼합가스가 주입된다.In addition, the phosphor layer 23 emits light by ultraviolet rays generated during gas discharge to generate visible light of any one of red (R), green (G), and blue (B). Here, an inert mixed gas such as He + Xe, Ne + Xe and He + Ne + Xe for discharging is injected into the discharge space provided between the upper / lower substrates 10 and 20 and the partition wall 21.

도 4 는 플라즈마 디스플레이 패널의 전극 배치에 대한 제 1 실시예를 도시한 것으로, 플라즈마 디스플레이 패널을 구성하는 복수의 방전셀들은 도 2 에 도시된 바와 같이 매트릭스 형태로 배치되는 것이 바람직하다. 복수의 방전셀들은 각각 스캔 전극 라인(Y1 내지 Ym), 서스테인 전극 라인(Z1 내지 Zm) 및 어드레스 전극 라인(X1 내지 Xn)의 교차부에 마련된다.FIG. 4 illustrates a first embodiment of an electrode arrangement of a plasma display panel, and a plurality of discharge cells constituting the plasma display panel are preferably arranged in a matrix form as shown in FIG. 2. The plurality of discharge cells are provided at the intersections of the scan electrode lines Y1 to Ym, the sustain electrode lines Z1 to Zm, and the address electrode lines X1 to Xn, respectively.

여기서, 스캔 전극 라인(Y1 내지 Ym)은 서스테인 전극 라인(Z1 내지 Zm)과 이격되어 형성되고, 서스테인 전극 라인(Z1 내지 Zm) 둘레에 위치되게 형성된다.Here, the scan electrode lines Y1 to Ym are formed to be spaced apart from the sustain electrode lines Z1 to Zm, and are formed to be positioned around the sustain electrode lines Z1 to Zm.

또한, 스캔 전극 라인(Y1 내지 Ym)은 서스테인 전극 라인(Z1 내지 Zm) 둘레 에 위치되는 모양이 각진 형태 또는 곡선 형태로 형성된다.In addition, the scan electrode lines Y1 to Ym are formed in an angular shape or a curved shape located around the sustain electrode lines Z1 to Zm.

그리고, 스캔 전극 라인(Y1 내지 Ym)은 다른 형태의 모양으로도 형성가능 하다.In addition, the scan electrode lines Y1 to Ym may be formed in other shapes.

스캔 전극 라인(Y1 내지 Ym)은 순차적으로 구동되거나 동시에 구동될 수 있고, 서스테인 전극 라인(Z1 내지 Zm)은 동시에 구동될 수 있다. 어드레스 전극라인(X1 내지 Xn)은 기수 번째 라인들과 우수 번째 라인들로 분할되어 구동되거나 순차적으로 구동될 수 있다.The scan electrode lines Y1 to Ym may be driven sequentially or simultaneously, and the sustain electrode lines Z1 to Zm may be driven simultaneously. The address electrode lines X1 to Xn may be driven by being divided into odd-numbered lines and even-numbered lines, or sequentially driven.

스캔 전극 라인(Y1 내지 Ym)과 서스테인 전극 라인(Z1 내지 Zm)은 패널(100)의 일측에 형성된 동일한 FPC(79)의 동일한 면에 접촉한다. 또한, 스캔 전극 라인(Y1 내지 Ym)과 서스테인 전극 라인(Z1 내지 Zm)은 일측에 형성된 동일한 FPC(79)에 접촉되는 면이 다를 수도 있다.The scan electrode lines Y1 to Ym and the sustain electrode lines Z1 to Zm contact the same surface of the same FPC 79 formed on one side of the panel 100. The scan electrode lines Y1 to Ym and the sustain electrode lines Z1 to Zm may have different surfaces in contact with the same FPC 79 formed at one side thereof.

여기서, 스캔 전극 라인(Y1 내지 Ym)과 서스테인 전극 라인(Z1 내지 Zm)은 동일한 FPC(79)에 접속 가능하고, 각각 구별되는 FPC(79)에 접속 가능하다.Here, the scan electrode lines Y1 to Ym and the sustain electrode lines Z1 to Zm can be connected to the same FPC 79, and can be connected to distinct FPC 79, respectively.

도 4 에 도시된 전극 배치는 본 발명에 따른 플라즈마 패널의 전극 배치에 대한 일실시예에 불과하므로, 본 발명은 도 4 에 도시된 플라즈마 디스플레이 패널의 전극 배치 및 구동 방식에 한정되지 아니한다. 예컨데, 스캔 전극 라인(Y1 내지 Ym)들 중 2 개의 스캔 전극 라인이 동시에 스캐닝되는 듀얼 스캔(dual scan) 방식도 가능하다. 또한, 어드레스 전극라인은 패널의 중앙부분에서 상,하로 분할되어 구동될 수도 있다.Since the electrode arrangement shown in FIG. 4 is only an embodiment of the electrode arrangement of the plasma panel according to the present invention, the present invention is not limited to the electrode arrangement and driving method of the plasma display panel shown in FIG. 4. For example, a dual scan method in which two scan electrode lines among the scan electrode lines Y1 to Ym are simultaneously scanned is possible. In addition, the address electrode line may be driven by being divided up and down in the center portion of the panel.

또한, 본 발명은 도 4 에 도시된 플라즈마 디스플레이 패널의 전극은 패널의 일측 가장자리에 스캔 전극 라인(Y1 내지 Ym) 및 서스테인 전극 라인(Z1 내지 Zm)이 위치되고, 하나의 구동부를 통하여 구동 신호가 인가된다.In addition, according to the present invention, the electrodes of the plasma display panel shown in FIG. 4 are provided with scan electrode lines Y1 to Ym and sustain electrode lines Z1 to Zm at one edge of the panel, and a driving signal is provided through one driving unit. Is approved.

이상과 같이 본 발명에 따른 플라즈마 디스플레이 패널을 예시된 도면을 참조로 설명하였으나, 본 명세서에 개시된 실시예와 도면에 의해 본 발명은 한정되지 않고, 본 발명의 기술상 보호되는 범위 이내에서 당업자에 의해 응용이 가능하다.As described above, the plasma display panel according to the present invention has been described with reference to the illustrated drawings, but the present invention is not limited by the embodiments and drawings disclosed herein, and is applied by those skilled in the art within the technically protected scope of the present invention. This is possible.

상기와 같이 구성되는 본 발명에 따른 플라즈마 디스플레이 장치는 스캔 전극(Y) 및 서스테인 전극(Z)로 구동 신호를 인가하는 하나의 구동부 및 FPC가 패널의 일측 가장자리에 형성되고, 스캔 전극 라인이 서스테인 전극 라인과 이격되어, 서스테인 전극 라인 둘레에 위치되도록 형성되어 FPC와 접촉됨으로써, 방전셀내에서 적어도 하나의 스캔 전극과 서스테인 전극이 FPC로부터 공급되는 구동 신호에 의해 방전하여 화질 개선이 개선되고, FPC 사용이 감소하여 비용이 절감에 대한 효과가 있다. In the plasma display device according to the present invention configured as described above, one driving unit for applying a driving signal to the scan electrode (Y) and the sustain electrode (Z) and an FPC are formed at one edge of the panel, and the scan electrode line is the sustain electrode. Spaced apart from the line, and formed around the sustain electrode line and in contact with the FPC, the at least one scan electrode and the sustain electrode in the discharge cell is discharged by the drive signal supplied from the FPC to improve the image quality, the use of FPC Reduced costs are effective for savings.

Claims (5)

제1 전극 라인 및 제2 전극 라인이 서로 나란히 형성된 패널; 상기 제1 , 2 전극 라인으로 구동 신호를 공급하는 FPC를 구비하는 구동회로를 포함하고,A panel in which the first electrode line and the second electrode line are formed in parallel with each other; A driving circuit having an FPC for supplying driving signals to the first and second electrode lines; 상기 제1 전극 라인은 상기 제2 전극 라인과 이격되어 형성되고, 상기 제 2 전극 라인 둘레에 위치되게 형성된 것을 특징으로 하는 플라즈마 디스플레이 장치.And the first electrode line is spaced apart from the second electrode line and is positioned around the second electrode line. 제 1 항에 있어서, 상기 제1 , 2 전극 라인은The method of claim 1, wherein the first and second electrode line is 상기 패널의 일측에서 하나의 상기 FPC와 연결되는 것을 특징으로 하는 플라즈마 디스플레이 장치.And a FPC connected to one side of the panel. 제 1 항에 있어서, The method of claim 1, 상기 FPC는 일측에 형성되는 제1 FPC, 제2 FPC를 포함하고,The FPC includes a first FPC, a second FPC formed on one side, 상기 제1 전극 라인은 상기 패널의 일측에서 상기 제1 FPC와 연결되고, 상기 2 전극 라인은 상기 패널의 일측에서 상기 제2 FPC와 연결되는 것을 특징으로 하는 플라즈마 디스플레이 장치.And the first electrode line is connected to the first FPC at one side of the panel, and the second electrode line is connected to the second FPC at one side of the panel. 제 1 항에 있어서, 상기 제1 전극 라인은The method of claim 1, wherein the first electrode line 상기 제2 전극 둘레에 위치하는 모양이 각진 형태인 것을 특징으로 하는 플라즈마 디스플레이 장치.Plasma display device characterized in that the shape located around the second electrode is an angular shape. 제 1 항에 있어서, 상기 제1 전극 라인은The method of claim 1, wherein the first electrode line 상기 제2 전극 둘레에 위치하는 모양이 곡선 형태인 것을 특징으로 하는 플라즈마 디스플레이 장치.Plasma display device, characterized in that the shape is located around the second electrode curved.

Images