KR20080008858A - 박막 트랜지스터 표시판 - Google Patents

박막 트랜지스터 표시판 Download PDF

Info

Publication number
KR20080008858A
KR20080008858A KR1020060068658A KR20060068658A KR20080008858A KR 20080008858 A KR20080008858 A KR 20080008858A KR 1020060068658 A KR1020060068658 A KR 1020060068658A KR 20060068658 A KR20060068658 A KR 20060068658A KR 20080008858 A KR20080008858 A KR 20080008858A
Authority
KR
South Korea
Prior art keywords
electrode
line
thin film
subpixel
film transistor
Prior art date
Application number
KR1020060068658A
Other languages
English (en)
Inventor
김동규
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020060068658A priority Critical patent/KR20080008858A/ko
Priority to JP2007128787A priority patent/JP5376774B2/ja
Priority to US11/778,714 priority patent/US8159429B2/en
Priority to CN2007101301203A priority patent/CN101109880B/zh
Publication of KR20080008858A publication Critical patent/KR20080008858A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136213—Storage capacitors associated with the pixel electrode

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Power Engineering (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

수직 크로스 토크를 방지할 수 있는 박막 트랜지스터 표시판이 제공된다. 박막 트랜지스터 표시판은, 절연 기판 상에 서로 절연되어 교차하는 게이트선과 데이터선과, 상기 게이트선과 상기 데이터선에 연결된 한 쌍의 제1 및 제2 박막 트랜지스터과, 상기 제1 박막 트랜지스터에 연결된 제1 부화소 전극과, 상기 제1 부화소 전극을 둘러싸며 상기 제1 부화소 전극과 소정의 간극(gap)으로 분리되고, 상기 제2 박막 트랜지스터에 연결된 제2 부화소 전극과, 상기 제1 부화소 전극과 중첩하여 제1 유지 전압이 인가되는 제1 유지 전극선과, 상기 제2 부화소 전극과 중첩하며, 상기 제1 유지전압이 반전된 제2 유지 전압이 인가되는 제2 유지 전극선을 포함한다.
박막 트랜지스터 표시판, 수직 크로스 토크, 화소 전극

Description

박막 트랜지스터 표시판{Thin film transistor substrate}
도 1은 본 발명의 일 실시예에 따른 박막 트랜지스터 표시판을 포함하는 액정 표시 장치의 블록도이다.
도 2는 도 1의 액정 표시 장치의 한 화소에 대한 등가 회로도이다.
도 3은 본 발명의 일 실시예에 따른 박막 트랜지스터 표시판의 배치도이다.
도 4는 도 3을 Ⅳ~Ⅳ'의 선으로 절단한 단면도이다.
도 5는 도 3을 Ⅴ~Ⅴ'의 선으로 절단한 단면도이다.
도 6은 본 발명의 다른 실시예에 따른 박막 트랜지스터 표시판의 배치도이다.
도 7은 도 6을 Ⅶ~Ⅶ'의 선으로 자른 단면도이다.
(도면의 주요부분에 대한 부호의 설명)
22: 게이트선 24: 게이트선 끝단
26a, 26b: 게이트 전극 27: 보조 유지 전극선
28a: 제1 유지 전극선 28b: 제2 유지 전극선
29a, 29b: 유지 전극 30: 게이트 절연막
40: 반도체층 62: 데이터선
65: 소스 전극 66a, 66b: 드레인 전극
68: 데이터선 끝단 76a, 76b, 78: 컨택홀
82a: 제1 부화소 전극 82b: 제2 부화소 전극
83: 간극
본 발명은 박막 트랜지스터 표시판에 관한 것으로, 보다 상세하게는 수직 크로스 토크를 방지할 수 있는 박막 트랜지스터 표시판에 관한 것이다.
일반적으로, 액정 표시 장치(Liquid Crystal Display)는 두 기판 사이에 주입되어 있는 이방성 유전율을 갖는 액정(Liquid Crystal)에 세기가 조절된 전계를 인가하여 기판에 투과되는 빛의 양을 조절함으로써 원하는 영상 신호를 얻는 표시 장치이다.
이러한 액정 표시 장치는 시야각 시인성이나 시야각 그레이(gray) 반전을 완화시키기 위해서, 하나의 화소를 두 개로 분리하여 서로 다른 전압을 인가하는 방법을 사용한다. 또한 액정 표시 장치의 개구율을 증가시키기 위해 데이터선과 화소 전극 사이에 두꺼운 보호막, 예를 들어 유기 절연막 등의 두꺼운 보호막을 형성하는 구조를 취할 수 있다. 여기서 분리된 화소 전극 중 하나는 데이터선에 중첩되지 않도록 하며, 액정 표시 장치의 로우 그레이에서 동작하고, 다른 하나는 데이터선에 중첩시키며, 액정 표시 장치의 중간 그레이 이상에서 동작하게 된다. 이때 데이터선과 이격된 화소 전극과 데이터선의 중첩 편차에 따라 화소 전극과 데이터선 간 에 커플링(coupling)이 발생하게 된다. 이러한 커플링은 액정 표시 장치의 불량, 예를 들어 수직 크로스 토크(vertical cross-talk) 현상으로 나타나게 되며, 특히 로우 그레이 동작에서 더 발생하게 된다.
따라서 이러한 수직 크로스 토크를 방지할 수 있는 방안이 요구된다.
본 발명이 이루고자 하는 기술적 과제는, 수직 크로스 토크를 방지할 수 있는 박막 트랜지스터 표시판을 제공하고자 하는 것이다.
본 발명의 기술적 과제는 이상에서 언급한 기술적 과제로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기 기술적 과제를 달성하기 위한 본 발명의 일 실시예에 따른 박막 트랜지스터 표시판은, 절연 기판 상에 서로 절연되어 교차하는 게이트선과 데이터선과, 게이트선과 데이터선에 연결된 한 쌍의 제1 및 제2 박막 트랜지스터와, 제1 박막 트랜지스터에 연결된 제1 부화소 전극과, 제1 부화소 전극을 둘러싸며 제1 부화소 전극과 소정의 간극(gap)으로 분리되고, 제2 박막 트랜지스터에 연결된 제2 부화소 전극과, 제1 부화소 전극과 중첩하여 제1 유지 전압이 인가되는 제1 유지 전극선과, 제2 부화소 전극과 중첩하며, 제1 유지전압이 반전된 제2 유지 전압이 인가되는 제2 유지 전극선을 포함한다.
기타 실시예들의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있 다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하고, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
이하 첨부된 도면을 참조하여 본 발명의 실시예들을 상세히 설명한다.
도 1은 본 발명의 일 실시예에 따른 박막 트랜지스터 표시판을 포함하는 액정 표시 장치의 블록도이고,
도 2는 도 1의 액정 표시 장치의 한 화소에 대한 등가 회로도이다.
도 1 및 도 2를 참조하면, 액정 표시 장치는 액정 패널(100), 구동 전압 발생부(300), 게이트 구동부(400), 감마 전압 발생부(550), 데이터 구동부(500), 타이밍 제어부(200)를 포함한다.
액정 패널(100)은 등가 회로로 볼 때 다수의 표시 신호선(G1~GN, D1~DM)과 이에 연결되어 있으며, 매트릭스(matrix) 형태로 배열된 다수의 단위 화소(PX)를 포함한다.
표시 신호선(G1~GN, D1~DM)은 게이트 신호를 전달하는 다수의 게이트선(G1~GN) 과 데이터 신호를 전달하는 다수의 데이터선(D1~DM)을 포함한다. 여기서 게이트선(G1~GN)은 행방향으로 뻗어 있으며 서로가 거의 평행하고 데이터선(D1~DM)은 열방향으로 뻗어 있으며 서로가 거의 평행하다.
도 2에는 표시 신호선과 화소의 등가 회로가 나타나 있는데, 표시 신호선은 도면 부호 GL로 나타낸 게이트선, 도면 부호 DL로 나타낸 데이터선 및 게이트선(GL)과 거의 나란하게 뻗은 두 개의 유지 전극선(SL1, SL2), 예를 들어 제1 및 제2 유지 전극선(SL1, SL2) 등을 포함한다.
또한 도 2를 참조하면, 각 화소(PX)는 한쌍의 부화소, 예를 들어 제1 및 제2 부화소(PH, PL)를 포함한다. 여기서 각 부화소(PH, PL)는 게이트선(GL) 및 데이터선(DL)에 연결되어 있는 스위칭 소자(Q1, Q2)와, 이에 연결된 액정 커패시터(Clca, Clcb)와, 스위칭 소자(Q1, Q2) 및 유지 전극선(SL1, SL2)에 연결된 유지 커패시터(Csta, Cstb)를 포함한다.
구체적으로 제1 부화소(PH)는 게이트선(GL) 및 데이터선(DL)에 연결된 제1 스위칭 소자(Q1)와, 이에 연결된 제1 액정 커패시터(Clca)와, 제1 스위칭 소자(Q1) 및 제1 유지 전극선(SL1)에 연결된 제1 유지 커패시터(Csta)를 포함하며, 데이터선(DL)으로부터 이격되어 사각형 형태의 화소 전극을 형성한다.
또한 제2 부화소(PL)는 게이트선(GL) 및 데이터선(DL)에 연결된 제2 스위칭 소자(Q2)와, 이에 연결된 제2 액정 커패시터(Clcb)와, 제2 스위칭 소자(Q2) 및 제2 유지 전극선(SL2)에 연결된 제2 유지 커패시터(Cstb)를 포함하며, 제1 부화소(PH)의 영역을 제외한 나머지 화소 영역에 형성된다.
여기서 제1 부화소(PH)와 제2 부화소(PL)는 서로 다른 전압으로 형성될 수 있다. 구체적으로 설명하면, 제1 부화소(PH)와 제2 부화소(PL)에는 데이터선(DL)으로부터 동일한 전압이 제1 및 제2 스위칭 소자(Q1, Q2)를 통해 인가된다.
여기서 제1 부화소(PH)는 제1 유지 전극선(SL1)과 오버랩(overlap)되어 있으며, 이때 제1 부화소(PH)에 인가된 전압은 제1 유지 전극선(SL1)에 인가된 제1 유지 전압에 의해 그 값이 변하게 된다.
마찬가지로 제2 부화소(PL)는 제2 유지 전극선(SL2)과 오버랩되어 있으며, 이때 제2 부화소(PL)에 인가된 전압은 제2 유지 전극선(SL2)에 인가된 제2 유지 전압에 의해 그 값이 변하게 된다.
여기서 제1 유지 전압과 제2 유지 전압은 외부로부터 제공되는 전압일 수 있으며, 예를 들어 위상이 반전된 공통 전압(Vcom)일 수 있다. 이에 따라 제1 부화소(PH) 및 제2 부화소(PL)에 형성된 전압은 소정의 전압차를 가지게 된다.
여기서 제1 부화소(PH)에 형성된 전압은 제2 부화소(PL)에 형성된 전압보다 높은 전압일 수 있다. 또한 제1 부화소(PH)는 액정 표시 장치의 로우 그레이(low gray)에서 동작하고, 제2 부화소(PL)는 액정 표시 장치의 중간 그레이 이상에서 동작할 수 있다. 즉 제1 부화소(PH)에는 액정 표시 장치의 하나의 계조 전압에 대하여 제2 부화소(PL)보다 높은 전압이 인가될 수 있다.
제2 부화소(PL)는 데이터선(DL)에 중첩시켜 형성할 수도 있으며, 이로 인해 액정 표시 장치의 개구율을 향상시킬 수 있게 된다. 이러한 구조의 제1 및 제2 부화소(PH, PL)를 포함하는 박막 트랜지스터 표시판은 후에 도 3 내지 도 7을 참조하여 상세히 설명한다.
스위칭 소자(Q1, Q2)는 하나의 게이트선(GL)으로부터 분지된 두 개의 스위칭 소자, 예를 들어 제1 및 제2 스위칭 소자(Q1, Q2)를 포함하며, 박막 트랜지스터로 구현될 수 있다. 여기서 제1 및 제2 스위칭 소자(Q1, Q2)는 각각 게이트선(GL)에 연결된 제어 단자, 데이터선(DL)에 연결된 입력 단자 및 제1 및 제2 액정 커패시터(Clca, Clcb) 및 유지 커패시터(Csta, Cstb)에 연결된 출력 단자를 구비하는 삼단자 소자일 수 있다.
액정 커패시터(Clca, Clcb)는 박막 트랜지스터 표시판의 화소 전극, 예를 들어 제1 및 제2 부화소(PH, PL)와 컬러 필터 기판의 공통 전극을 두 단자로 하며 두 전극 사이의 액정층은 유전체로서 기능한다. 여기에서 공통 전극은 컬러 필터 표시 판의 전면에 형성되어 있고 공통 전압(Vcom)을 인가받는다. 또한 공통 전극이 박막 트랜지스터 표시판에 구비되는 경우도 있으며 이때에는 두 전극이 모두 선형 또는 막대형으로 만들어진다.
액정 커패시터(Clca, Clcb)의 보조 역할을 하는 유지 커패시터(Csta, Cstb)는 유지 전극선(SL1, SL2)과 화소 전극(PH, PL)이 절연체를 사이에 두고 서로 중첩되어 형성된다. 구체적으로 유지 커패시터(Csta, Cstb)는 제1 유지 전극선(SL1)과 제1 부화소(PH)가 절연체를 사이에 두고 중첩되어 형성된 제1 유지 커패시터(Csta)와, 제2 유지 전극선(SL2)과 제2 부화소(PL)가 절연체를 사이에 두고 중첩되어 형성된 제2 유지 커패시터(Cstb)를 포함한다.
한편, 색 표시를 구현하기 위해서는 각 단위 화소가 색상을 표시할 수 있도록 하여야 하는데, 이는 화소 전극에 대응하는 영역에 적색, 녹색, 또는 청색의 컬러 필터를 구비함으로써 가능하다. 여기에서, 컬러 필터는 컬러 필터 표시판의 해당 영역에 형성할 수 있으며, 또한, 박막 트랜지스터 표시판의 화소 전극 위 또는 아래에 형성할 수도 있다.
액정 패널(100)의 박막 트랜지스터 표시판 및 컬러 필터 표시판 중 적어도 하나의 바깥 면에는 빛을 편광시키는 편광자(도시하지 않음)가 부착된다.
구동 전압 발생부(300)는 다수의 구동 전압을 생성한다. 예를 들어, 구동 전압 발생부(300)는 게이트 온 전압(Von)과 게이트 오프 전압(Voff) 및 공통 전압(Vcom)을 생성한다.
게이트 구동부(400)는 액정 패널(100)의 게이트선(G1~GN)에 연결되어 외부로부터의 게이트 온 전압(Von)과 게이트 오프 전압(Voff)의 조합으로 이루어진 게이트 신호를 게이트선(G1~GN)에 인가한다.
감마 전압 발생부(550)는 단위 화소의 투과율과 관련된 두 벌의 복수 감마 전압을 생성할 수 있다. 즉, 두 벌 중 한 벌은 정극성 데이터 전압이고, 다른 한 벌은 부극성 데이터 전압이 된다. 정극성 데이터 전압과 부극성 데이터 전압은 공통 전압(Vcom)에 대해 데이터 전압의 극성이 반대인 전압을 의미하며, 반전 구동시 교대하여 액정 패널에 각각 제공된다. 다만 본 발명은 이에 한정하지 않으며, 두 개의 감마 전압 집합 대신 하나의 감마 전압 집합만을 생성할 수도 있다.
데이터 구동부(500)는 액정 패널(100)의 데이터선(D1 - Dm)에 연결되어 있으며, 감마 전압 발생부(550)로부터 제공된 다수의 감마 전압에 기초하여 다수의 데이터 전압을 생성하고, 생성된 데이터 전압을 선택하여 데이터 신호로서 단위 화소에 인가하며 통상 다수의 집적 회로로 이루어진다.
여기서 게이트 구동부(400) 또는 데이터 구동부(500)는 다수의 구동 집적 회로 칩 형태로 액정 패널(100) 상에 직접 장착되거나, 가요성 인쇄 회로막(flexible printed circuit film) 위에 장착되어 테이프 캐리어 패키지(tape carrier package)의 형태로 액정 패널(100)에 부착될 수도 있다. 또한 게이트 구동부(400) 또는 데이터 구동부(500)는 표시 신호선(G1~GN, D1~DM) 또는 스위칭 소자(Q1, Q2)와 함께 액정 패널(100)에 회로 형태로 집적되어 형성될 수도 있다.
타이밍 제어부(200)는 게이트 구동부(400) 및 데이터 구동부(500) 등의 동작을 제어하는 제어 신호를 생성하여, 각 해당하는 제어 신호를 게이트 구동부(400) 및 데이터 구동부(500)에 제공한다.
이하 도 3 내지 도 7을 참조하여 본 발명의 일 실시예에 따른 박막 트랜지스터 표시판에 대해 상세히 설명한다.
도 3은 본 발명의 일 실시예에 따른 박막 트랜지스터 표시판의 배치도이고,
도 4는 도 3을 Ⅳ~Ⅳ'의 선으로 절단한 단면도이고, 도 5는 도 3을 Ⅴ~Ⅴ'의 선으로 절단한 단면도이다.
우선 도 3 및 도 4를 참조하면, 투명한 유리 등으로 이루어진 절연 기판 상에 게이트선(gate line)(22), 제1 및 제2 유지 전극선(storage electrode line)(28a, 28b) 및 데이터선(data line)(62)이 형성되어 있다.
게이트선(22)은 제1 방향, 예를 들어 가로 방향으로 다수개 뻗어 있고, 물리적, 전기적으로 서로 분리되어 있으며, 게이트 신호를 전달한다. 또한 게이트선(22)에는 각각 아래 및 위로 분지되며, 돌기 형태로 형성된 한 쌍의 제1 및 제2 게이트 전극(26a, 26b)이 형성되어 있다. 그리고 게이트선(22)의 끝에는 다른 층 또는 외부로부터 게이트 신호를 인가받는 게이트선 끝단(24)이 형성되어 있다. 여기서 게이트선 끝단(24)은 외부와의 연결을 위해 면적이 넓도록 형성될 수 있으며, 화소 영역에 대하여 왼쪽 또는 오른쪽에 배치될 수 있다.
제1 및 제2 유지 전극선(28a, 28b)은 게이트선(22)과 동일한 방향으로 뻗어 있으며, 제1 및 제2 유지 전극선(28a, 28b)에 비해 폭이 넓은 유지 전극(29a, 29b) 이 각각 형성되어 있다. 여기서 유지 전극(29a, 29b)은 후술할 화소 전극(82a, 82b)과 오버랩되어 화소의 전하 보존 능력을 향상시키는 유지 커패시터(Csta, Cstb)를 형성한다. 이와 같은 제1 및 제2 유지 전극선(28a, 28b) 및 유지 전극(29a, 29b)의 모양 및 배치는 여러 형태로 변형될 수 있다. 여기서 제1 유지 전극선(28a)과 제2 유지 전극선(28b)에는 외부로부터 제공되는 소정의 전압, 예를 들어 서로 반전된 위상을 가지는 공통 전압(Vcom)이 제1 및 제2 유지 전압으로 인가될 수 있다.
게이트선(22)과 제1 및 제2 유지 전극선(28a, 28b)은 예를 들어 알루미늄(Al)과 알루미늄 합금 등 알루미늄 계열의 금속, 은(Ag)과 은 합금 등 은 계열의 금속, 구리(Cu)와 구리 합금 등 구리 계열의 금속, 몰리브덴(Mo)과 몰리브덴 합금 등 몰리브덴 계열의 금속, 크롬(Cr) 티타늄(Ti), 탄탈륨(Ta) 따위로 이루어질 수 있다. 또한 게이트선(22)과 제1 및 제2 유지 전극선(28a, 28b)은 물리적 성질이 다른 두 개의 도전막을 포함하는 다중막 구조를 가질 수 있다. 이 중 한 도전막은 게이트선(22)과 제1 및 제2 유지 전극선(28a, 28b)의 신호 지연이나 전압 강하를 줄일 수 있도록 낮은 비저항(resistivity)의 금속, 예를 들면 알루미늄 계열 금속, 은 계열 금속, 구리 계열 금속 등으로 이루어진다. 이와는 달리, 다른 도전막은 다른 물질, 특히 ITO(indium tin oxide; 이하 ITO) 및 IZO(indium zinc oxide; 이하 IZO)와의 접촉 특성이 우수한 물질, 이를테면 몰리브덴 계열 금속, 크롬, 티타늄, 탄탈륨 등으로 이루어진다. 이러한 조합의 좋은 예로는 크롬 하부막과 알루미늄 상부막 및 알루미늄 하부막과 몰리브덴 상부막을 들 수 있다. 다만, 본 발명은 이에 한정되지 않으며, 게이트선(22)과 제1 및 제2 유지 전극선(28a, 28b)은 다양한 여러 가지 금속과 도전체로 만들어질 수 있다.
게이트선(22)과 제1 및 제2 유지 전극선(28a, 28b) 상부에는 질화규소(SiNx) 따위로 이루어진 게이트 절연막(30)이 형성되어 있다.
게이트 절연막(30) 상부에는 수소화 비정질 규소(hydrogenated amorphous silicon) 또는 다결정 규소 등으로 이루어진 반도체층(40)이 섬 모양으로 형성되어 있으며, 반도체층(40) 상부에는 실리사이드(silicide) 또는 n형 불순물이 고농도로 도핑된 n+ 수소화 비정질 규소 등의 물질로 이루어진 저항성 접촉층(55, 56)이 각각 형성되어 있다.
저항성 접촉층(55, 56) 및 게이트 절연막(30) 상부에는 데이터 배선(62, 65a, 65b, 68, 66a, 66b, 67a, 67b)이 형성된다. 데이터 배선(62, 65a, 65b, 68, 66a, 66b, 67a, 67b)은 제2 방향, 예를 들어 세로 방향으로 형성되어 게이트선(22)과 교차하는 데이터선(62), 데이터선(62)으로부터 가지 형태로 분지되며, 저항성 접촉층(55, 56)의 상부까지 연장되어 있는 소스 전극(65), 데이터선(62)의 한쪽 끝에 연결되어 외부로부터 화상 신호를 인가받는 데이터선 끝단(68), 소스 전극(65)과 분리되어 있으며 게이트 전극(26a, 26b) 또는 박막 트랜지스터의 채널부에 대하여 소스 전극(65)의 반대쪽 저항성 접촉층(55, 56) 상부에 형성되어 있는 제1 및 제2 드레인 전극(66a, 66b) 및 드레인 전극(66a, 66b)으로부터 연장되어 화소 전극(82a, 82b) 또는 유지 전극(29a, 29b)과 오버랩되는 드레인 전극 확장부(67a, 67b)를 포함한다.
이러한 데이터 배선(62, 65, 68, 66a, 66b, 67a, 67b), 즉 데이터선(62), 소스 전극(65), 제 1 및 제2 드레인 전극(66a, 66b)은 크롬, 몰리브덴 계열의 금속, 탄탈륨 및 티타늄 등 내화성 금속으로 이루어지는 것이 바람직하며, 내화성 금속 따위의 하부막(미도시)과 그 위에 위치한 저저항 물질 상부막(미도시)으로 이루어진 다층막 구조를 가질 수 있다. 다층막 구조의 예로는 앞서 설명한 크롬 하부막과 알루미늄 상부막 또는 알루미늄 하부막과 몰리브덴 상부막의 이중막 외에도 몰리브덴막-알루미늄막-몰리브덴막의 삼중막을 들 수 있다.
소스 전극(65)은 각각 반도체층(40)과 적어도 일부분이 중첩되고, 제1 및 제2 드레인 전극(66a, 66b)은 각각 게이트 전극(26a, 26b)을 중심으로 소스 전극(65)과 대향하며, 반도체층(40)과 적어도 일부분 중첩된다. 여기서 앞서 언급한 저항성 접촉층(55, 56)은, 그 하부의 반도체층(40)과 그 상부의 소스 전극(65) 및 제1 및 제2 드레인 전극(66a, 66b) 사이에 존재하며, 접촉 저항을 낮추어 주는 역할을 한다.
드레인 전극 확장부(67a, 67b)는 화소 전극(82a, 82b)과 오버랩되도록 형성되며, 화소 전극(82a, 82b)과 게이트 절연막(30)을 사이에 두고 유지 용량이 형성된다.
데이터 배선(62, 65a, 65b, 68, 66a, 66b, 67a, 67b) 및 이들을 가리지 않는 반도체층(40) 상부에는 보호막(passivation layer)(70)이 형성되어 있다. 보호막(70)은 예를 들어 질화규소 또는 산화규소로 이루어진 무기물, 평탄화 특성이 우수하며 감광성(photosensitivity)을 가지는 유기물 또는 플라스마 화학 기상 증 착(plasma enhanced chemical vapor deposition, PECVD)으로 형성되는 a-Si:C:O, a-Si:O:F 등의 저유전율 절연 물질 등으로 이루어진다. 또한, 보호막(70)은 유기막의 우수한 특성을 살리면서도 노출된 반도체층(40) 부분을 보호하기 위하여 하부 무기막과 상부 유기막의 이중막 구조를 가질 수 있다.
보호막(70)에는 데이터선 끝단(68) 및 드레인 전극 확장부(67a, 67b)를 각각 드러내는 컨택홀(contact hole)(76a, 76b, 78)이 형성되어 있으며, 보호막(70)과 게이트 절연막(30)에는 게이트선 끝단(24)을 드러내는 컨택홀(74)이 형성되어 있다. 또한 보호막(70) 위에는 컨택홀(74, 78)을 통하여 각각 게이트선 끝단(24) 및 데이터선 끝단(68)과 연결되어 있는 보조 게이트선 끝단(86) 및 보조 데이터선 끝단(88)이 형성되어 있다. 이러한 보조 게이트선 및 데이터선 끝단(86, 88)은 게이트선(22)의 게이트선 끝단(86) 및 데이터선(62)의 데이터선 끝단(88)과 외부 장치를 접합하는 역할을 한다. 여기서 보조 게이트 및 데이터선 끝단(86, 88)은 예를 들어 ITO 또는 IZO 따위의 투명 도전체 또는 알루미늄 따위의 반사성 도전체로 이루어질 수 있다.
화소 전극(82a, 82b)은 컨택홀(76a, 76b)을 통하여 각각 제1 및 제2 드레인 전극(66a, 66b)과 전기적으로 연결된다. 여기서 화소 전극(82a, 82b)은, 앞서 설명한 바와 같이 제1 부화소 전극(82a) 및 제2 부화소 전극(82b)을 포함하며, 제1 및 제2 드레인 전극(66a, 66b)과 물리적·전기적으로 연결되어 제1 및 제2 드레인 전극(66a, 66b)으로부터 데이터 전압을 인가 받는다. 이때 제1 및 제2 부화소 전극(82a, 82b)은 예를 들어 ITO 또는 IZO 따위의 투명 도전체 또는 알루미늄 따위의 반사성 도전체로 이루어질 수 있다.
또한 데이터 전압이 인가된 제1 및 제2 부화소 전극(82a, 82b)은 컬러 필터 표시판의 공통 전극과 함께 전기장을 생성함으로써 제1 및 제2 부화소 전극(82a, 82b)과 공통 전극 사이의 액정층의 액정 분자들의 배열을 결정한다. 여기서 각 부화소 전극(82a, 82b)과 공통 전극은 액정 커패시터(Clca, Clcb)를 이루어 박막 트랜지스터(Q1, Q2)가 턴 오프된 후에도 인가된 전압을 유지하며, 전압 유지 능력을 강화하기 위하여 액정 커패시터(Clca, Clcb)와 병렬로 연결된 유지 커패시터(Csta, Cstb)는 제1 및 제2 부화소 전극(82a, 82b) 또는 이에 연결되어 되어 있는 제1 및 제2 드레인 전극(66a, 66b)과 제1 및 제2 유지 전극선(28a, 28b)의 오버랩 등으로 만들어질 수 있다.
여기서 제1 및 제2 부화소 전극(82a, 82b)은 앞서 설명한 바와 같이, 제1 유지 전극선(28a)과 제2 유지 전극선(28b)에는 외부로부터 제공되는 소정의 전압, 예를 들어 서로 반전된 위상을 가지는 공통 전압(Vcom)이 제1 및 제2 유지 전압으로 인해 인가된 데이터 전압이 변동될 수 있다. 다시 말하면, 제1 부화소 전극(82a)의 전압은 인가된 데이터 전압과 오버랩된 제1 유지 전압에 의해 형성될 수 있으며, 제2 부화소 전극(82b)의 전압은 인가된 데이터 전압과 오버랩된 제2 유지 전압에 의해 형성될 수 있다. 여기서 제1 및 제2 유지 전압은 서로 위상이 반전된 전압일 수 있으며, 이에 따라 제1 및 제2 부화소 전극(82a, 82b)은 소정의 전압 편차를 가지게 된다. 이때 제1 부화소 전극(82a)은 액정 패널의 로우 그레이(low gray)에서 동작하고, 제2 부화소 전극(82b)은 액정 패널의 중간 그레이 이상에서 동작할 수 있다.
또한 하나의 화소 영역을 이루는 제1 및 제2 부화소 전극(82a, 82b)은 소정의 간극(gap)(83)을 사이에 두고 서로 분리되어 있다.
도 3 및 도 5를 참조하여 좀더 구체적으로 설명하면, 제1 부화소 전극(82a)은 제1 드레인 전극(66a)과 전기적으로 연결되며, 데이터선(62)으로부터 이격되어 배치된다. 여기서 제1 부화소 전극(82a)의 외곽, 즉 제1 부화소 전극(82a)의 상/하/좌/우는 제2 부화소 전극(82b)에 의해 둘러싸여 있다. 따라서 제1 부화소 전극(82a)은 제2 부화소 전극(82b)에 의해 데이터선(62)으로부터 이격된다. 이것은 액정 패널의 로우 그레이 동작에서는 작은 전압 변동에 의한 그레이 변화가 민감하게 나타날 수 있으며, 이에 따라 액정 패널의 로우 그레이에서 동작하는 제1 부화소 전극(82a)과 데이터선(62)의 오버랩으로 인한 커플링(coupling) 현상을 방지하기 위함이다. 이로써 액정 패널의 로우 그레이 동작에서 발생할 수 있는 수직 크로스 토크를 방지할 수 있다.
제2 부화소 전극(82b)은 제2 드레인 전극(66b)과 전기적으로 연결되며, 제1 부화소 전극(82a)을 상/하/좌/우로 둘러싸며 제1 부화소 전극(82a)을 제외한 나머지 화소 영역에 형성될 수 있다.
여기서 제2 부화소 전극(82b)은 제1 부화소 전극(82a)과 소정의 간극(83)으로 분리될 수 있으며, 이러한 간극(83)의 폭(d1)은 대략 대략 5~6㎛로 형성될 수 있다.
또한 제2 부화소 전극(82b)은 데이터선(62)에 소정의 폭(d2)으로 중첩될 수 있으며, 이러한 중첩 폭(d2)은 대략 2~3㎛일 수 있다. 여기서 제2 부화소 전극(82b)이 데이터선(62)에 중첩됨으로써 액정 표시 장치의 개구율을 높일 수 있게 된다.
또한 데이터선(62)과 제2 부화소 전극(82b) 사이에는 데이터선(62)의 상부를 덮는 보호막(70)이 형성되어 있으며, 제1 및 제2 부화소 전극(82a, 82b), 보조 게이트선 및 데이터선 끝단(86, 88) 및 보호막(70) 위에는 액정층을 배향할 수 있는 배향막(미도시)이 도포되어 있다.
도 6은 본 발명의 다른 실시예에 따른 박막 트랜지스터 표시판의 배치도이고,
도 7은 도 6을 Ⅶ~Ⅶ'의 선으로 자른 단면도이다.
이하 도 6 및 도 7을 참조하여 본 발명의 다른 실시예에 따른 박막 트랜지스터 표시판에 대해 설명한다. 설명의 편의를 위하여 도 3 내지 도 5에 나타낸 부재와 동일 기능을 하는 부재는 동일 부호로 나타내고 따라서 그 설명은 생략한다. 본 실시예의 박막 트랜지스터 표시판은, 도 6에 나타낸 바와 같이, 다음을 제외하고는 기본적으로 동일한 구조를 갖는다. 즉, 도 6에 도시된 바와 같이, 본 실시예의 박막 트랜지스터 표시판은 제1 유지 전극선으로부터 분지되어 연장된 보조 유지 전극선을 더 포함한다.
도 6 및 도 7을 참조하여 좀 더 상세히 설명하면, 본 실시예의 박막 트랜지스터 표시판은 앞서 도 3 내지 도 5의 도면과 실질적으로 동일하며, 단지 제1 유지 전극선(28a)으로부터 분지된 한 쌍의 보조 유지 전극선(27)을 더 포함한다. 구체적 으로 박막 트랜지스터 표시판은 제1 부화소 전극(82a) 및 제2 부화소 전극(82b)을 포함하며, 이때 제1 부화소 전극(82a)과 제2 부화소 전극(82b)은 소정의 간극(83), 예를 들어 대략 5~6㎛의 폭으로 분리될 수 있다. 이로 인해 제1 부화소 전극(82a)과 제2 부화소 전극(82b)의 간극(83)을 통해 빛샘 현상이 발생될 수 있으며, 제1 유지 전극선(28a)으로부터 분지된 보조 유지 전극선(27)과 간극(83)을 오버랩시켜 차폐시킨다.
이에 따라 제1 부화소 전극(82a)과 제2 부화소 전극(82b) 사이의 간극(83)에서 발생되는 빛샘 현상을 방지할 수 있다.
또한 보조 유지 전극선(27)은 제1 유지 전극선(28a)으로부터 제1 부화소 전극(82a)과 제2 부화소 전극(82b) 사이의 간극(83)의 길이 방향, 즉 데이터선(DL)과 실질적으로 평행하게 연장되어 형성될 수 있으며, 예를 들어 직선 모양 또는 다각형 모양으로 형성될 수 있다.
이상 첨부된 도면을 참조하여 본 발명의 실시예를 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명이 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
상술한 바와 같이 본 발명에 따른 박막 트랜지스터 표시판에 의하면 다음과 같은 효과가 하나 혹은 그 이상 있다.
첫째, 데이터선과 화소 전극의 중첩으로 인해 액정 표시 장치의 저그레이 동작에서 발생되는 수직 크로스 토크를 방지할 수 있다는 장점이 있다.
둘째, 차폐 패턴을 추가하여 두 개의 부화소 전극 사이에서 발생하는 빛샘 현상을 방지할 수 있다는 장점이 있다.
셋째, 시인성을 높이고, 고개구율을 실현할 수 있다는 장점이 있다.

Claims (7)

  1. 절연 기판 상에 서로 절연되어 교차하는 게이트선과 데이터선;
    상기 게이트선과 상기 데이터선에 연결된 한 쌍의 제1 및 제2 박막 트랜지스터;
    상기 제1 박막 트랜지스터에 연결된 제1 부화소 전극;
    상기 제1 부화소 전극을 둘러싸며 상기 제1 부화소 전극과 소정의 간극(gap)으로 분리되고, 상기 제2 박막 트랜지스터에 연결된 제2 부화소 전극;
    상기 제1 부화소 전극과 중첩하여 제1 유지 전압이 인가되는 제1 유지 전극선; 및
    상기 제2 부화소 전극과 중첩하며, 상기 제1 유지전압이 반전된 제2 유지 전압이 인가되는 제2 유지 전극선을 포함하는 박막 트랜지스터 표시판.
  2. 제1 항에 있어서,
    상기 제1 부화소 전극에는 하나의 계조 전압에 대하여 상기 제2 부화소 전극보다 높은 전압이 인가되는 박막 트랜지스터 표시판.
  3. 제1 항에 있어서,
    상기 간극은 대략 5~6㎛의 폭을 가지는 박막 트랜지스터 표시판.
  4. 제1 항에 있어서,
    상기 제1 부화소 전극은 상기 데이터선과 중첩하지 않도록 형성되고, 상기 제2 부화소 전극의 적어도 일부분은 상기 데이터선과 중첩되는 박막 트랜지스터 표시판.
  5. 제4 항에 있어서,
    상기 제2 부화소 전극은 상기 데이터선과 대략 2~3㎛의 폭으로 중첩되는 박막 트랜지스터 표시판.
  6. 제1 항에 있어서,
    상기 간극을 통한 빛샘을 방지하도록 상기 제1 유지 전극선으로부터 분지되어 상기 간극과 중첩되는 보조 유지 전극선을 더 포함하는 박막 트랜지스터 표시판.
  7. 제6 항에 있어서,
    상기 보조 유지 전극선은 상기 제1 유지 전극선으로부터 상기 데이터선과 실질적으로 평행하게 연장되는 박막 트랜지스터 표시판.
KR1020060068658A 2006-07-21 2006-07-21 박막 트랜지스터 표시판 KR20080008858A (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020060068658A KR20080008858A (ko) 2006-07-21 2006-07-21 박막 트랜지스터 표시판
JP2007128787A JP5376774B2 (ja) 2006-07-21 2007-05-15 液晶表示装置
US11/778,714 US8159429B2 (en) 2006-07-21 2007-07-17 Liquid crystal display and method thereof
CN2007101301203A CN101109880B (zh) 2006-07-21 2007-07-20 液晶显示器及其方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060068658A KR20080008858A (ko) 2006-07-21 2006-07-21 박막 트랜지스터 표시판

Publications (1)

Publication Number Publication Date
KR20080008858A true KR20080008858A (ko) 2008-01-24

Family

ID=39042010

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060068658A KR20080008858A (ko) 2006-07-21 2006-07-21 박막 트랜지스터 표시판

Country Status (2)

Country Link
KR (1) KR20080008858A (ko)
CN (1) CN101109880B (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130040504A (ko) * 2011-10-14 2013-04-24 삼성디스플레이 주식회사 표시 장치
CN116682372A (zh) * 2023-06-28 2023-09-01 惠科股份有限公司 像素单元、像素驱动电路和显示面板

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101475297B1 (ko) 2008-03-25 2014-12-23 삼성디스플레이 주식회사 박막 트랜지스터 기판, 액정 표시 장치, 및 액정 표시장치의 제조 방법
KR101641538B1 (ko) 2008-12-24 2016-07-22 삼성디스플레이 주식회사 표시 패널
RU2011139731A (ru) 2009-03-13 2013-04-10 Шарп Кабусики Кайся Подложка матрицы, жидкокристаллическая панель, жидкокристаллическое устройство отображения и телевизионный приемник
CN102023423B (zh) * 2009-09-09 2013-01-02 北京京东方光电科技有限公司 液晶显示器及其制造方法
KR101783975B1 (ko) * 2010-07-14 2017-10-11 삼성디스플레이 주식회사 입체 영상 표시 장치
CN102081269A (zh) * 2010-11-16 2011-06-01 华映视讯（吴江）有限公司 晶体管阵列基板
KR102196451B1 (ko) * 2014-06-20 2020-12-30 삼성디스플레이 주식회사 액정 표시 장치
CN104614910B (zh) * 2015-02-13 2017-11-14 京东方科技集团股份有限公司 阵列基板及其制作方法、显示装置
TWI581043B (zh) * 2016-10-04 2017-05-01 友達光電股份有限公司 畫素結構
KR102624016B1 (ko) * 2016-12-30 2024-01-10 엘지디스플레이 주식회사 액정표시장치
KR20200071188A (ko) * 2018-12-10 2020-06-19 삼성디스플레이 주식회사 표시 장치
CN111487821B (zh) * 2020-05-12 2021-07-06 Tcl华星光电技术有限公司 一种显示面板及显示装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130040504A (ko) * 2011-10-14 2013-04-24 삼성디스플레이 주식회사 표시 장치
CN116682372A (zh) * 2023-06-28 2023-09-01 惠科股份有限公司 像素单元、像素驱动电路和显示面板

Also Published As

Publication number Publication date
CN101109880A (zh) 2008-01-23
CN101109880B (zh) 2012-07-04

Similar Documents

Publication Publication Date Title
KR20080008858A (ko) 박막 트랜지스터 표시판
CN104280957B (zh) 液晶显示器
KR101267496B1 (ko) 액정 표시 장치
JP5317399B2 (ja) 液晶表示装置
KR20080015696A (ko) 액정 표시 장치
KR102090993B1 (ko) 표시 장치
KR20070015982A (ko) 액정 표시 장치
KR20070006981A (ko) 액정 표시 장치
KR20080101582A (ko) 액정 표시 장치
KR20100004302A (ko) 액정 표시 장치
KR102115791B1 (ko) 표시 장치
KR20080007813A (ko) 박막 트랜지스터 어레이 기판
KR101258218B1 (ko) 액정 표시 장치
US7907227B2 (en) Liquid crystal display
JP7037268B2 (ja) 表示装置
KR20080102798A (ko) 액정 표시 장치
KR20080051536A (ko) 액정 표시 장치
KR20080098882A (ko) 액정 표시 장치
KR20070076298A (ko) 액정 표시 장치
KR20070080349A (ko) 액정 표시 장치
KR101502358B1 (ko) 액정 표시 장치
KR20080024697A (ko) 액정 표시 장치
KR101556160B1 (ko) 박막 트랜지스터 어레이 기판
KR20060120298A (ko) 액정 표시 장치
KR20070032546A (ko) 박막 트랜지스터 표시판과 그 제조 방법

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination