KR20080004183A - Semiconductor device and manufacturing method thereof - Google Patents

Semiconductor device and manufacturing method thereof Download PDF

Info

Publication number
KR20080004183A
KR20080004183A KR1020060062872A KR20060062872A KR20080004183A KR 20080004183 A KR20080004183 A KR 20080004183A KR 1020060062872 A KR1020060062872 A KR 1020060062872A KR 20060062872 A KR20060062872 A KR 20060062872A KR 20080004183 A KR20080004183 A KR 20080004183A
Authority
KR
South Korea
Prior art keywords
semiconductor substrate
light receiving
support
semiconductor
pad electrode
Prior art date
Application number
KR1020060062872A
Other languages
Korean (ko)
Other versions
KR100800949B1 (en
Inventor
다까시 노마
Original Assignee
산요덴키가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 산요덴키가부시키가이샤 filed Critical 산요덴키가부시키가이샤
Priority to KR1020060062872A priority Critical patent/KR100800949B1/en
Publication of KR20080004183A publication Critical patent/KR20080004183A/en
Application granted granted Critical
Publication of KR100800949B1 publication Critical patent/KR100800949B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/02002—Arrangements for conducting electric current to or from the device in operations
    • H01L31/02005—Arrangements for conducting electric current to or from the device in operations for device characterised by at least one potential jump barrier or surface barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0203—Containers; Encapsulations, e.g. encapsulation of photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0232—Optical elements or arrangements associated with the device
    • H01L31/02325—Optical elements or arrangements associated with the device the optical elements not being integrated nor being directly associated with the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1876—Particular processes or apparatus for batch treatment of the devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

A semiconductor apparatus and a manufacturing method thereof are provided to improve mechanical strength of the semiconductor apparatus by using a supporter for supporting the whole surface of a semiconductor chip. A light receiving device(11) is formed on a surface of a semiconductor chip(10A). The light receiving device receives light from a rear surface of the semiconductor chip. A pad electrode is connected to the light receiving device and formed on the surface of the semiconductor chip. A supporter(15) is formed on the surface of the semiconductor chip. A via hole passes through the supporter to expose a surface of the pad electrode. A wire(17) is connected to the pad electrode. The wire is extended to a surface of the supporter through the via hole. A printed circuit board(30) and the wire extended to the surface of the supporter are facing to each other and are electrically connected. The light receiving device is an imaging device comprised of a CCD(Charge Coupled Device).

Description

반도체 장치 및 그 제조 방법{SEMICONDUCTOR DEVICE AND MANUFACTURING METHOD THEREOF}Semiconductor device and manufacturing method therefor {SEMICONDUCTOR DEVICE AND MANUFACTURING METHOD THEREOF}

도 1은 본 발명의 실시예에 따른 반도체 장치의 제조 방법을 설명하는 단면도. 1 is a cross-sectional view illustrating a method of manufacturing a semiconductor device in accordance with an embodiment of the present invention.

도 2는 본 발명의 실시예에 따른 반도체 장치의 제조 방법을 설명하는 단면도. Fig. 2 is a cross-sectional view showing the manufacturing method of the semiconductor device of the embodiment of the invention.

도 3은 본 발명의 실시예에 따른 반도체 장치의 제조 방법을 설명하는 단면도. 3 is a cross-sectional view illustrating a method of manufacturing a semiconductor device according to the embodiment of the present invention.

도 4는 본 발명의 실시예에 따른 반도체 장치의 제조 방법을 설명하는 단면도. 4 is a cross-sectional view illustrating a method of manufacturing a semiconductor device according to the embodiment of the present invention.

도 5는 본 발명의 실시예에 따른 반도체 장치의 제조 방법을 설명하는 단면도. Fig. 5 is a cross-sectional view showing the manufacturing method of the semiconductor device of the embodiment of the invention.

도 6은 본 발명의 실시예에 따른 반도체 장치의 제조 방법을 설명하는 단면도. Fig. 6 is a cross-sectional view showing the manufacturing method of the semiconductor device of the embodiment of the invention.

도 7은 본 발명의 실시예에 따른 반도체 장치의 제조 방법을 설명하는 단면도. Fig. 7 is a cross-sectional view showing the manufacturing method of the semiconductor device of the embodiment of the invention.

도 8은 본 발명의 실시예에 따른 반도체 장치의 제조 방법을 설명하는 단면 도.8 is a cross-sectional view illustrating a method of manufacturing a semiconductor device in accordance with an embodiment of the present invention.

도 9는 본 발명의 실시예에 따른 반도체 장치 및 그 제조 방법을 설명하는 단면도.9 is a cross-sectional view illustrating a semiconductor device and a manufacturing method thereof according to the embodiment of the present invention.

도 10은 종래에 따른 반도체 장치를 설명하는 단면도.10 is a cross-sectional view illustrating a conventional semiconductor device.

<도면의 주요 부분에 대한 부호의 설명> <Explanation of symbols for the main parts of the drawings>

10 : 반도체 기판10: semiconductor substrate

10A : 반도체 칩10A: Semiconductor Chip

11 : CCD11: CCD

12 : 절연막12: insulating film

13 : 패드 전극13: pad electrode

14 : 수지층14: resin layer

15 : 지지체15: support

15H : 개구부15H: opening

16 : 비어 홀16: beer hall

17 : 배선17: wiring

30 : 회로 기판30: circuit board

101 : 레지스트층101: resist layer

210 : 반도체 기판210: semiconductor substrate

210H : 개구부210H: Opening

210T : 박막부210T: Thin Film

213 : 패드 전극213: Pad Electrode

214 : 수지214: Resin

215 : 지지체215 support

216 : 범프216 bump

217 : 외부 접속용 전극217: electrode for external connection

218 : 본딩 와이어218: Bonding Wire

219 : 패키지219: package

220 : 창재220: window

[특허 문헌1] 일본 특개평 10-223873호 공보 [Patent Document 1] Japanese Patent Application Laid-Open No. 10-223873

본 발명은, 반도체 장치 및 그 제조 방법에 관한 것으로, 특히 수광 소자를 탑재한 이면 입사형의 반도체 장치 및 그 제조 방법에 관한 것이다. BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device and a method for manufacturing the same, and more particularly, to a back side incident semiconductor device having a light receiving element and a method for manufacturing the same.

종래부터, 수광 소자를 탑재한 반도체 장치에서, 반도체 칩의 수광 소자의 형성면과는 반대측의 주면으로부터 입사하는 광을 검출하는 반도체 장치가 알려져 있다. 그와 같은 반도체 장치는, 이면 입사형 혹은 이면 조사형의 반도체 장치라고 한다. 다음으로, 이면 입사형의 반도체 장치의 종래예에 따른 구성에 대하여, 도면을 참조하여 설명한다. 도 10은, 종래예에 따른 반도체 장치를 설명하는 단면 도이다. DESCRIPTION OF RELATED ART Conventionally, the semiconductor device which mounts the light receiving element is known the semiconductor device which detects the light which injects from the main surface on the opposite side to the formation surface of the light receiving element of a semiconductor chip. Such a semiconductor device is referred to as a back side incident type or a back side irradiation type semiconductor device. Next, the structure which concerns on the conventional example of a back-incidence type semiconductor device is demonstrated with reference to drawings. 10 is a cross-sectional view illustrating a semiconductor device according to a conventional example.

도 10에 도시한 바와 같이, 반도체 칩(210)의 표면에, 수광 소자로서의 CCD(Charge Coupled Device)(211) 및 그 패드 전극(213)이 형성되어 있다. 반도체 칩(210)의 이면에는, 개구부(210H)가 형성되어 있다. 개구부(210H)의 저부는 CCD(211)의 형성 영역과 대략 동일 사이즈로, 반도체 칩(210)이 박막화되어 이루어지는 박막부(210T)로 되어 있다. 또한, 패드 전극(213)은, 도전성의 범프(216)를 통하여, 지지체(215)에 형성된 외부 접속용 전극(217)과 전기적으로 접속되어 있다. 패드 전극(213)과 지지체(215)와의 공간은 수지(214)에 의해 매립되어 있다.As shown in FIG. 10, a CCD (Charge Coupled Device) 211 as a light receiving element and its pad electrode 213 are formed on the surface of the semiconductor chip 210. An opening 210H is formed on the back surface of the semiconductor chip 210. The bottom of the opening 210H is substantially the same size as the region where the CCD 211 is formed, and is a thin film portion 210T in which the semiconductor chip 210 is thinned. The pad electrode 213 is electrically connected to the external connection electrode 217 formed on the support 215 via the conductive bump 216. The space between the pad electrode 213 and the support 215 is filled with the resin 214.

그리고, 반도체 칩(210)은, 패키지(219)에 내장된다. 패키지(219)에는, 반도체 칩(210)의 개구부(210H)와 대향하는 측에, 글래스 등으로 이루어지는 창재(220)가 설치되어 있다.The semiconductor chip 210 is embedded in the package 219. The package 219 is provided with a window member 220 made of glass or the like on the side of the semiconductor chip 210 that faces the opening 210H.

여기서, 외부 접속용 전극(217)은, 본딩 와이어(218)를 통하여, 패키지(219)와 접속된다. 이 반도체 장치에서는, 창재(220)로부터 입사된 광이 반도체 칩(210)의 박막부(210T)를 통해서 CCD(211)에 의해 검출된다.Here, the external connection electrode 217 is connected to the package 219 through the bonding wire 218. In this semiconductor device, light incident from the window member 220 is detected by the CCD 211 through the thin film portion 210T of the semiconductor chip 210.

이러한 반도체 장치에 따르면, 광의 입사면측(즉 반도체 칩(210)의 이면측)에는, CCD(211)에 전기적으로 접속되는 신호 판독용 전극이나 전원 배선이 존재하지 않기 때문에, CCD(211)의 형성면인 반도체 칩(210)의 표면으로부터 입사하는 광을 검출하는 경우에 비하여, 수광 효율을 향상시키는 것이 가능하게 된다. 또한, 두꺼운 막 두께를 갖는 반도체 칩을 개재한 경우에는 검출되기 어려운 자외선, 연 X선, 전자선 등의 에너지 선을, 극력 고감도로 검출하는 것이 가능하게 된다. According to such a semiconductor device, since there is no signal reading electrode or power supply wiring electrically connected to the CCD 211 on the incident surface side (that is, the back surface side of the semiconductor chip 210), the formation of the CCD 211 is performed. As compared with the case of detecting light incident from the surface of the semiconductor chip 210 which is a surface, the light receiving efficiency can be improved. In addition, when a semiconductor chip having a thick film thickness is interposed, energy rays such as ultraviolet rays, soft X-rays, and electron beams, which are hardly detected, can be detected with high sensitivity.

또한, 본원에 관련되는 기술 문헌으로서는, 상기의 특허 문헌을 예로 들 수 있다.In addition, as a technical document related to this application, said patent document is mentioned.

전술한 종래예에 따른 반도체 장치의 제조 공정에서는, CCD(211)의 형성 영역에 대응하는 반도체 기판의 영역을 예를 들면 10∼20㎛ 정도의 두께에 이르기까지 연삭해서 박막화할 필요가 있었다. 그러나, 이 연삭을 균일하게 행하는 것은 매우 곤란하기 때문에, 해당 연삭에 의해 박막화된 박막부(210T)의 이면의 면내 균일성이 저하하였다. 그 때문에, 박막부(210T)에 입사하는 광이 왜곡되어, CCD의 수광, 즉 촬상 시에, 촬상 얼룩이 발생하였다. 즉, 반도체 장치의 성능이 저하하였다. 또한, 이러한 반도체 기판의 국소적인 박막화에 따른 코스트는 크기 때문에, 반도체 장치의 제조 코스트가 증대하였다.In the manufacturing process of the semiconductor device according to the conventional example described above, it was necessary to grind and thin the region of the semiconductor substrate corresponding to the formation region of the CCD 211 to a thickness of, for example, about 10 to 20 µm. However, since it is very difficult to perform this grinding uniformly, the in-plane uniformity of the back surface of the thin film part 210T thinned by this grinding fell. Therefore, the light incident on the thin film portion 210T is distorted, and imaging unevenness occurs during light reception of the CCD, that is, at the time of imaging. In other words, the performance of the semiconductor device is lowered. Moreover, since the cost according to local thinning of such a semiconductor substrate is large, the manufacturing cost of a semiconductor device increased.

또한, 반도체 장치의 완성 후에는, 반도체 칩(210)의 박막부(210T)의 기계적 강도가 약하다. 또한, 반도체 칩(210)과 지지체(215)를 전기적으로 접속하는 범프(216)의 접속 강도도 약하다. 그 때문에, 소자나 전극 사이의 전기적인 접속이 불충분하게 되게 쉬워, 결과적으로 반도체 장치의 성능이 저하하였다.In addition, after completion of the semiconductor device, the mechanical strength of the thin film portion 210T of the semiconductor chip 210 is weak. In addition, the connection strength of the bump 216 for electrically connecting the semiconductor chip 210 and the support 215 is also weak. Therefore, the electrical connection between an element and an electrode becomes easy easily, and as a result, the performance of a semiconductor device fell.

따라서 본 발명은, 수광 소자를 탑재한 이면 입사형의 반도체 장치 및 그 제조 방법에서, 제조 코스트를 증대시키지 않고 해당 성능의 향상을 도모한다.Therefore, this invention aims at the improvement of the said performance, without increasing a manufacturing cost in the back surface incident type semiconductor device which mounted the light receiving element, and its manufacturing method.

본 발명의 반도체 장치는, 상기 과제를 감안하여 이루어진 것으로, 회로 기판과 접속되는 반도체 장치로서, 이하의 특징을 갖는 것이다. 즉, 본 발명의 반도 체 장치는, 반도체 칩의 표면에 형성되고, 그 반도체 칩의 이면으로부터 입사하는 광을 수광하는 수광 소자와, 수광 소자와 접속되고 반도체 칩의 표면에 형성된 패드 전극과, 반도체 칩의 표면에 형성된 지지체와, 지지체를 관통하여 패드 전극의 표면을 노출하는 비어 홀과, 패드 전극과 접속되고 비어 홀을 통해서 지지체의 표면에 연장되는 배선을 갖고, 회로 기판과 지지체에 연장되는 배선이 대향하여 전기적으로 접속되는 것을 특징으로 한다.The semiconductor device of this invention was made | formed in view of the said subject, and is a semiconductor device connected with a circuit board, and has the following characteristics. That is, the semiconductor device of this invention is formed in the surface of a semiconductor chip, The light receiving element which receives the light incident from the back surface of this semiconductor chip, the pad electrode connected to the light receiving element, and formed in the surface of the semiconductor chip, and a semiconductor A wiring formed on the surface of the chip, a via hole penetrating the support to expose the surface of the pad electrode, and a wiring connected to the pad electrode and extending to the surface of the support through the via hole, the wiring extending to the circuit board and the support It is characterized by being electrically connected oppositely.

또한, 본 발명의 반도체 장치의 제조 방법은, 수광 소자 및 그 패드 전극이 형성된 반도체 기판의 표면에, 지지체를 접착하는 공정과, 반도체 기판의 이면으로부터 입사하는 광을 수광 소자가 감지 가능한 두께에 이르기까지, 해당 반도체 기판에 대하여 이면 연삭을 행하는 공정과, 반도체 기판의 이면의 전체면에 대하여 웨트 에칭을 행하는 공정과, 지지체를 에칭하여, 지지체를 관통하여 패드 전극을 노출하는 비어 홀을 형성하는 공정과, 패드 전극과 접속되고 비어 홀을 통해서 지지체의 표면에 연장되는 배선을 형성하는 공정과, 다이싱에 의해 반도체 기판을 복수의 반도체 칩으로 분리하는 공정을 갖는 것을 특징으로 한다.Moreover, the manufacturing method of the semiconductor device of this invention reaches the process of adhering a support body to the surface of the light receiving element and the semiconductor substrate in which the pad electrode was formed, and the thickness which a light receiving element can detect the light incident from the back surface of a semiconductor substrate. And a step of performing back surface grinding on the semiconductor substrate, a step of wet etching the entire surface of the back surface of the semiconductor substrate, and a step of etching the support to form a via hole exposing the pad electrode through the support. And a step of forming a wiring connected to the pad electrode and extending to the surface of the support through the via hole, and separating the semiconductor substrate into a plurality of semiconductor chips by dicing.

<실시예><Example>

다음으로, 본 발명의 실시예에 따른 반도체 장치에 대하여 도면을 참조하여 설명한다. 본 실시예에 따른 반도체 장치의 제조 방법은, 예를 들면 아래와 같이 행해진다. 또한, 도 1 내지 도 8은, 본 실시예에 따른 반도체 장치의 제조 방법을 설명하는 단면도이다. 또한, 도 9는, 본 실시예에 따른 반도체 장치 및 그 제조 방법을 설명하는 단면도이다.Next, a semiconductor device according to an embodiment of the present invention will be described with reference to the drawings. The manufacturing method of the semiconductor device according to the present embodiment is performed as follows, for example. 1 to 8 are cross-sectional views illustrating the method for manufacturing the semiconductor device according to the present embodiment. 9 is a cross-sectional view illustrating the semiconductor device and the manufacturing method thereof according to the present embodiment.

또한, 도 1 내지 도 9는, 후술하는 다이싱 공정에서 분리될 예정의 인접 칩의 경계(즉 도시하지 않은 다이싱 라인 근방)에의 반도체 기판의 단면을 도시하고 있다.1 to 9 show a cross section of the semiconductor substrate at the boundary (ie, near the dicing line not shown) of the adjacent chip to be separated in the dicing step described later.

최초로, 도 1에 도시한 바와 같이, 실리콘 기판으로 이루어지는 반도체 기판(10)의 표면에, 수광 소자로서, 예를 들면, CCD(Charge Coupled Device) 등의 수광 소자가 형성되어 있다. 이 CCD(11)는, 특별히 한정되지 않지만, 소위 프레임 트랜스퍼형 CCD인 것이 바람직하다. 또한, 반도체 기판(10)의 표면에, 절연막(12)을 개재하여, 상기 CCD(11)와 접속된 패드 전극(13)이 형성되어 있다. 이 패드 전극(13)은, 예를 들면 알루미늄(Al), 알루미늄 합금, 혹은 구리(Cu) 등의 금속으로 이루어진다. 또한, 패드 전극(13) 상을 포함하는 절연막(12) 위에는, 패드 전극(13)을 피복하도록 하여, 예를 들면 실리콘 산화막(SiO2)이나 실리콘 질화막(Si3N4)으로 이루어지는 도시하지 않은 패시베이션층이 형성되어 있다.First, as shown in FIG. 1, a light receiving element, such as a charge coupled device (CCD), is formed as a light receiving element on the surface of the semiconductor substrate 10 which consists of a silicon substrate. Although this CCD 11 is not specifically limited, It is preferable that it is what is called a frame transfer type CCD. In addition, a pad electrode 13 connected to the CCD 11 is formed on the surface of the semiconductor substrate 10 via the insulating film 12. The pad electrode 13 is made of metal such as aluminum (Al), aluminum alloy, or copper (Cu), for example. In addition, the pad electrode 13 is covered on the insulating film 12 including the pad electrode 13, and is not shown, for example, made of a silicon oxide film (SiO 2 ) or a silicon nitride film (Si 3 N 4 ). The passivation layer is formed.

그리고, 이러한 반도체 기판(10)의 표면에, 예를 들면 에폭시 수지로 이루어지는 수지층(14)을 개재하여, 기판 형상 혹은 테이프 형상의 지지체(15)를 접착한다. 이 지지체(15)는, 반도체 기판(10)을 지지함과 함께, 반도체 기판(10)을 보호하는 기능을 갖는 것이면 특별히 한정되지 않지만, 예를 들면 글래스 기판인 것이 바람직하다. 지지체(15)가 글래스 기판인 경우, 그 지지체(15)는, 예를 들면 약 100∼400㎛의 두께로 형성된다. And the board | substrate form or tape-shaped support body 15 is adhere | attached on the surface of such a semiconductor substrate 10 via the resin layer 14 which consists of epoxy resins, for example. The support 15 is not particularly limited as long as it supports the semiconductor substrate 10 and has a function of protecting the semiconductor substrate 10. However, the support 15 is preferably a glass substrate. When the support body 15 is a glass substrate, the support body 15 is formed in thickness of about 100-400 micrometers, for example.

다음으로, 도 2에 도시한 바와 같이, 이 지지체(15)가 접착된 상태에서, 반 도체 기판(10)의 이면 연삭(즉 소위 백 그라인드)을 행한다. 여기에서, 해당 이면 연삭은, 반도체 기판(10)의 두께가, 반도체 기판(10)의 이면으로부터 입사하는 광(가시광 이외의 적외선, 자외선, X선, 전자선 등의 에너지 선을 포함함)이 CCD(11)에 감지되도록 하는 소정의 두께에 이르기까지 행해진다. 또, 최종 제품의 용도·사양, 준비한 반도체 기판의 당초의 두께에 따라서는, 해당 연삭 공정을 행하지 않는 경우도 있다. Next, as shown in FIG. 2, in the state which the support body 15 adhere | attached, back surface grinding (namely, back grind | grinding) of the semiconductor substrate 10 is performed. Here, in the back grinding, the thickness of the semiconductor substrate 10 is such that light incident on the back surface of the semiconductor substrate 10 (including energy rays such as infrared rays, ultraviolet rays, X-rays, and electron beams other than visible light) is CCD. Up to a predetermined thickness to be sensed by (11). Moreover, depending on the use and specification of a final product, and the original thickness of the prepared semiconductor substrate, the said grinding process may not be performed.

그 후, 상기 이면 연삭이 행해진 반도체 기판(10)의 이면의 전체면에 대하여 웨트 에칭을 행한다. 이 웨트 에칭은, 예를 들면, 불화 수소(HF)과 질산(HNO3) 등과의 혼합액을 에천트로서 이용하여 행해진다. 이에 의해, 이면 연삭에 의해 발생한 반도체 기판(10)의 이면의 요철이나 기계적인 데미지층이 제거됨과 함께, 해당 이면의 면내 균일성이 개선된다. 즉, 이면 입사형의 반도체 장치의 광의 입사면이, 입사하는 광의 왜곡, 굴절, 반사 등을 극력 낮게 억제하는 양호한 상태로 된다. 또, 상기 이면 연삭 공정을 행하지 않은 경우에도, 반도체 기판의 이면의 상태 등에 따라서 해당 웨트 에칭을 행하여도 된다. Thereafter, wet etching is performed on the entire surface of the back surface of the semiconductor substrate 10 on which the back surface grinding is performed. This wet etching is, for example, performed by using as an etchant a mixed solution of such as hydrogen fluoride (HF) and nitric acid (HNO 3). Thereby, while the unevenness | corrugation and the mechanical damage layer of the back surface of the semiconductor substrate 10 which generate | occur | produced by back surface grinding are removed, the in-plane uniformity of this back surface improves. That is, the incident surface of the light of the back-incident type semiconductor device is in a good state in which the distortion, refraction, reflection, etc. of incident light are suppressed to the minimum. Moreover, even if the said back surface grinding process is not performed, this wet etching may be performed according to the state of the back surface of a semiconductor substrate, etc.

이들 반도체 기판(10)의 이면 연삭 및 웨트 에칭은, 최종적인 반도체 기판(10)의 두께가 예를 들면 약 10∼30㎛로 되도록 하여 행해진다.Back grinding and wet etching of these semiconductor substrates 10 are performed so that the thickness of the final semiconductor substrate 10 may be set to, for example, about 10 to 30 µm.

다음으로, 도 3에 도시한 바와 같이, 지지체(15)의 표면의 일부 상에, 레지스트층(101)을 형성한다. 즉, 레지스트층(101)은, 패드 전극(13)에 대응한 위치에 개구부를 갖고 형성된다. 다음으로, 레지스트층(101)을 마스크로 하여, 지지 체(15)의 에칭을 행한다. 이 에칭은, 예를 들면, 불화 수소(HF) 수용액을 에칭 용액으로 한 디프 에칭에 의해 행해지는 것이 바람직하다. 혹은, 이 에칭은, 그 외의 웨트 에칭이나 드라이 에칭에 의해 행해져도 된다. 이 에칭에 의해, 지지체(15)를 관통하는 개구부가 형성된다. 여기에서, 해당 개구부의 저부에서는 수지층(14)이 노출되고, 그곳에 접하여 패드 전극(13)이 있다. 또한, 개구부(15H)는, 소위 샌드 블러스트법을 이용하여 형성되어도 된다.Next, as shown in FIG. 3, the resist layer 101 is formed on a part of the surface of the support 15. In other words, the resist layer 101 is formed with an opening at a position corresponding to the pad electrode 13. Next, the support body 15 is etched using the resist layer 101 as a mask. It is preferable that this etching is performed by deep etching which made hydrogen fluoride (HF) aqueous solution the etching solution, for example. Alternatively, this etching may be performed by other wet etching or dry etching. By this etching, an opening that penetrates the support 15 is formed. Here, the resin layer 14 is exposed in the bottom part of this opening part, and there exists the pad electrode 13 in contact with it. The opening 15H may be formed using a so-called sand blast method.

다음으로, 도 4에 도시한 바와 같이, 상기 개구부(15H)의 저부에서 노출되는 수지층(14), 및 해당 개소의 도시되지 않은 패시베이션층을 제거한다. 이 수지층(14) 및 도시되지 않은 패시베이션층의 제거에 의해, 지지체(15), 수지층(14), 및 도시되지 않은 패시베이션층을 관통하는 비어 홀(16)이 형성된다. 비어 홀(16)의 저부에서는 패드 전극(13)이 노출된다.Next, as shown in FIG. 4, the resin layer 14 exposed in the bottom part of the said opening part 15H and the passivation layer which are not shown in the said location are removed. By removing this resin layer 14 and the passivation layer which are not shown in figure, the via hole 16 which penetrates the support body 15, the resin layer 14, and the passivation layer which is not shown in figure is formed. The pad electrode 13 is exposed at the bottom of the via hole 16.

여기서, 수지층(14)의 제거는, 예를 들면, 유기 용매를 에칭 용액으로 한 디프 에칭에 의해 행해지는 것이 바람직하다. 또한, 상기 에칭 시에, 레지스트층(101)은 에칭 마스크로서 이용된다. 레지스트층(101)은 에칭 후에 제거된다. 혹은, 수지층(14)의 제거는, 상기 이외의 웨트 에칭이나 드라이 에칭에 의해 행해져도 된다. 혹은, 수지층(14)의 제거는, 소위 애싱 처리에 의해 행해져도 된다. 또한, 도시되지 않은 패시베이션층은, 레지스트층(101)을 마스크로 하여 이용한 소정의 에칭에 의해 제거된다.Here, it is preferable that removal of the resin layer 14 is performed by deep etching which made the organic solvent the etching solution, for example. In the etching, the resist layer 101 is used as an etching mask. The resist layer 101 is removed after etching. Or the removal of the resin layer 14 may be performed by wet etching or dry etching of that excepting the above. Alternatively, the resin layer 14 may be removed by a so-called ashing treatment. In addition, the passivation layer which is not shown in figure is removed by the predetermined etching which used the resist layer 101 as a mask.

또한, 전술한 패드 전극(13)에 대응하는 위치에서의 도시되지 않은 패시베이션층, 수지층(14) 및 지지체(15)의 제거는, 한번의 에칭에 의해 행해져도 된다. 이 경우, 도시되지 않은 패시베이션층, 수지층(14) 및 지지체(15)에 대하여, 레지스트층(101)을 마스크로 하여, 소정의 에칭 용액 혹은 에칭 가스에 의한 웨트 에칭 혹은 드라이 에칭이 행해진다.In addition, the removal of the not shown passivation layer, the resin layer 14, and the support body 15 in the position corresponding to the pad electrode 13 mentioned above may be performed by one etching. In this case, wet etching or dry etching with a predetermined etching solution or etching gas is performed on the passivation layer, the resin layer 14, and the supporter 15 not shown, using the resist layer 101 as a mask.

다음으로, 도 5에 도시한 바와 같이, 비어 홀(16) 내 및 지지체(15)의 표면 상에, 후술하는 회로 기판(30)과 접속하기 위한 배선 패턴에 따라서, 소위 스크린 인쇄법에 의해 도전성 페이스트를 인쇄한다. 이 도전성 페이스트는, 패드 전극(13)과 접속되고 비어 홀(16)을 통해서 지지체(15)의 표면의 일부 상에 연장되는 배선(17)을 구성하는 것이다. Next, as shown in FIG. 5, in the via hole 16 and on the surface of the support body 15, the conductive pattern is formed by the so-called screen printing method according to the wiring pattern for connecting with the circuit board 30 described later. Print the paste. This electrically conductive paste forms the wiring 17 connected with the pad electrode 13 and extending on a part of the surface of the support body 15 via the via hole 16.

여기서, 비어 홀(16)의 사이즈에 의해, 1회의 인쇄에 의해 패드 전극(13)과 접속하고, 또한 지지체(15)의 표면에 연장하도록 도전성 페이스트를 인쇄할 수 없는 경우, 복수회의 인쇄가 행해져도 된다. 예를 들면, 일단 비어 홀(16) 내를 매립하도록 하여 도전성 페이스트를 인쇄한 후, 또한 그 위에 지지체(15)의 표면에 연장되도록 하여 도전성 페이스트를 인쇄하여도 된다. Here, when the conductive paste cannot be printed by the size of the via hole 16 so as to be connected to the pad electrode 13 by one printing and extend to the surface of the supporter 15, a plurality of printings are performed. You may also For example, the conductive paste may be printed by embedding the inside of the via hole 16 once, and then printed on the surface of the support 15 so as to extend the conductive paste.

또한, 도전성 페이스트는, 은(Ag), 주석(Sn), 비스무스(Bi) 중 어느 한쪽, 혹은 그들의 혼합물로 이루어지는 것이 바람직하다. 이 경우, 해당 도전성 페이스트로 이루어지는 배선(17)은, 알루미늄(Al)으로 이루어지는 배선을 형성하는 경우에 비하여, 부식에 대한 내성이 높아, 높은 신뢰성을 얻을 수 있다. 또한, 해당 도전성 페이스트로 이루어지는 배선(17)은, 구리(Cu)로 이루어지는 배선을 이용한 경우에서의 구리 오염과 같은 화학적인 오염이 발생하지 않기 때문에, 해당 화학적인 오염의 억지 공정을 필요로 하지 않는다. 그 때문에, 제조 코스트의 증대를 극 력 낮게 억제할 수 있다.In addition, it is preferable that an electrically conductive paste consists of either silver (Ag), tin (Sn), bismuth (Bi), or a mixture thereof. In this case, the wiring 17 made of the conductive paste has higher resistance to corrosion than the case of forming the wiring made of aluminum (Al), and thus high reliability can be obtained. In addition, the wiring 17 made of the conductive paste does not require chemical contamination such as copper contamination when the wiring made of copper (Cu) is used, and thus does not require the step of inhibiting the chemical contamination. . Therefore, the increase of manufacturing cost can be suppressed to the minimum.

다음으로, 배선(17)이 형성된 반도체 기판(10)을 베이크하여, 배선(17)을 고화한다. 여기에서, 배선(17)이 형성된 반도체 기판(10)은, 예를 들면 150℃ 정도의 온도에 의해 10분 정도 베이크된다. 단, 이 베이크에 필요한 온도 및 시간은, 상기 도전성 페이스트에 따라서 다르기 때문에, 상기 온도 및 시간에 한정되는 것은 아니다.Next, the semiconductor substrate 10 on which the wirings 17 are formed is baked to solidify the wirings 17. Here, the semiconductor substrate 10 in which the wiring 17 is formed is baked for about 10 minutes by the temperature of about 150 degreeC, for example. However, since the temperature and time required for this baking differ depending on the conductive paste, they are not limited to the temperature and time.

또한, 전술한 배선(17)을 구성하는 도전성 페이스트는, 소정의 용매와 혼합되어, 도시되지 않은 마스크를 통하여 스프레이 도포되어도 된다. 또한, 배선(17)은, 도전성 페이스트의 인쇄 혹은 스프레이 도포 이외의 방법에 의해 형성되어도 된다. 예를 들면, 배선(17)은 스퍼터법에 의해 형성되어도 된다. 또한, 도시하지 않았지만, 지지체(15)의 표면 상의 배선(17) 위에, 예를 들면 볼 형상의 도전 단자를 형성하여도 된다. 또한, 배선(17)은, 지지체(15)의 표면 상에 연장되지 않고, 비어 홀(16) 내에만 완전히 매립되도록 하여 형성되어도 된다.In addition, the electrically conductive paste which comprises the above-mentioned wiring 17 may be mixed with a predetermined solvent and spray-coated through the mask which is not shown in figure. The wiring 17 may be formed by a method other than printing or spray coating of the conductive paste. For example, the wiring 17 may be formed by the sputtering method. Although not shown, a ball-shaped conductive terminal may be formed, for example, on the wiring 17 on the surface of the support 15. In addition, the wiring 17 may be formed so as not to extend on the surface of the support body 15 but to be completely filled only in the via hole 16.

다음으로, 도 6에 도시한 바와 같이, 반도체 기판(10)을 반전시킨 후, 반도체 기판(10)의 이면의 일부 상에, CCD(11)의 수광 영역 이외 혹은 CCD(11)의 형성 영역 이외의 영역을 피복하도록 하여, 차광막(19)을 형성한다. 차광막(19)은, CCD(11)가 검출하는 대상으로 되는 파장대의 광을 차단하는 것이면, 그 재질 및 형성 방법은 특별히 한정되지 않지만, 예를 들면 흑색의 레지스트 재료의 스크린 인쇄법에 의한 인쇄 혹은 도포에 의해 형성된다. 또한, 차광막(19)은, 필요에 따라서 형성되는 것으로, CCD(11)에 입사하는 광을 차광할 필요가 없는 경우, 그 형성 은 생략된다.Next, as shown in FIG. 6, after the semiconductor substrate 10 is inverted, on a part of the back surface of the semiconductor substrate 10, other than the light receiving region of the CCD 11 or the forming region of the CCD 11. The light shielding film 19 is formed so that the area | region of may be covered. If the light shielding film 19 blocks the light of the wavelength band which the CCD 11 detects, the material and the formation method will not be specifically limited, For example, printing by the screen printing method of a black resist material, or Formed by application. In addition, the light shielding film 19 is formed as needed, and the formation is abbreviate | omitted when it is not necessary to shield the light which injects into CCD11.

또한, 도 7에 도시한 바와 같이, 필요에 따라, 적어도 CCD(11)의 수광 영역을 포함하는 반도체 기판(10)의 이면 상에, 특정한 파장대의 광을 투과하는 컬러 필터(20)를 형성한다. 도 7에서는, 반도체 기판(10)의 이면의 전체면에 컬러 필터(20)가 형성되어 있다. 이 컬러 필터(20)는, 특별히 한정되지 않았지만, 예를 들면 아크릴계의 레지스트 재료로 이루어진다.As shown in FIG. 7, a color filter 20 is formed on the back surface of the semiconductor substrate 10 including the light receiving region of the CCD 11 to transmit light of a specific wavelength band, at least. . In FIG. 7, the color filter 20 is formed on the entire surface of the back surface of the semiconductor substrate 10. Although this color filter 20 is not specifically limited, For example, it consists of an acrylic resist material.

또한, 도시하지 않았지만, 필요에 따라, 상기 차광막(19)이나 컬러 필터(20)를 피복하도록 하여, 소정의 재료로 이루어지는 표면 보호층을 형성하여도 된다. 혹은 글래스 커버를 접착하여도 된다. In addition, although not shown in figure, the light shielding film 19 and the color filter 20 may be coat | covered as needed, and the surface protection layer which consists of predetermined | prescribed materials may be formed. Alternatively, the glass cover may be bonded.

마지막으로, 도 8에 도시한 바와 같이, 도시되지 않은 다이싱 라인을 따른 다이싱에 의해, 반도체 기판(10)을 복수의 반도체 칩(10A)으로 분리한다. 이렇게 해서, 본 실시예에 따른 반도체 장치가 완성된다. 완성된 반도체 장치는, 도 9에 도시한 바와 같이, 외부 전극(31)이 패턴 형성된 회로 기판(30) 위에 실장된다. 그 때, 회로 기판(30)의 외부 전극(31)과, 지지체(15) 위로 연장된 배선(17)이 대향하도록 하여 전기적으로 접속된다. Finally, as shown in FIG. 8, the semiconductor substrate 10 is separated into a plurality of semiconductor chips 10A by dicing along a dicing line (not shown). In this way, the semiconductor device according to the present embodiment is completed. As shown in FIG. 9, the completed semiconductor device is mounted on the circuit board 30 on which the external electrodes 31 are patterned. At that time, the external electrode 31 of the circuit board 30 and the wiring 17 extending over the support 15 face each other and are electrically connected.

이와 같이, 전술한 본 실시예에 따른 반도체 장치에서는, 도 2에 도시한 반도체 기판(10)의 이면 연삭 및 웨트 에칭에 의해, 광의 입사면인 해당 이면의 면내 균일성이 종래예에 비해서 향상되고 있다. 즉, 이면 입사형의 반도체 장치의 광의 입사면이, 입사하는 광의 왜곡, 굴절, 반사를 극력 낮게 억제하는 양호한 상태로 되어 있기 때문에, 극력 정확한 수광이나 촬상을 행할 수 있다. 또한, 반도체 칩(10A)의 전체면이 지지체(15)에 의해 지지되기 때문에, 반도체 장치의 기계적 강도를 종래예에 비해서 향상시키는 것이 가능하게 된다. As described above, in the semiconductor device according to the present embodiment described above, in-plane uniformity of the back surface, which is the incident surface of light, is improved by the back surface grinding and wet etching of the semiconductor substrate 10 shown in FIG. 2. have. That is, since the incident surface of the light of the back-side incident type semiconductor device is in a good state in which the distortion, refraction, and reflection of the incident light are suppressed to the minimum, the extreme light reception and imaging can be performed. Moreover, since the whole surface of the semiconductor chip 10A is supported by the support body 15, it becomes possible to improve the mechanical strength of a semiconductor device compared with the conventional example.

또한, 이 반도체 장치에서는, 종래예에 따른 이면 입사형의 반도체 장치와 같이, 반도체 기판(210)을 국소적으로 개구하여 박막부(210T)를 형성하는 공정이 불필요해짐과 함께, 반도체 칩(210)과 패키지(219)를 접속하기 위한 범프(216) 및 외부 접속용 전극(217)의 형성 공정, 더 나아가 본딩 와이어(218)의 형성 공정이 불필요해진다. 그 때문에, 반도체 장치의 제조 코스트 및 실장에 따른 코스트의 증대를 극력 억제하는 것이 가능하게 된다. In addition, in this semiconductor device, the process of locally opening the semiconductor substrate 210 to form the thin film portion 210T, as in the conventional back-incident type semiconductor device, becomes unnecessary, and the semiconductor chip 210 is eliminated. ) And the process of forming the bump 216 and the external connection electrode 217 for connecting the package 219, and furthermore, the process of forming the bonding wire 218 are unnecessary. Therefore, it becomes possible to restrain the increase of the manufacturing cost and mounting cost of a semiconductor device as much as possible.

결과적으로, 수광 소자를 탑재한 이면 입사형의 반도체 장치 및 그 제조 방법에 있어서, 제조 코스트를 증대시키지 않고 해당 성능을 향상시키는 것이 가능하게 된다. As a result, in the back-side incident type semiconductor device on which the light receiving element is mounted, and the manufacturing method thereof, it is possible to improve the performance without increasing the manufacturing cost.

또한, 전술한 실시예에서는, 반도체 기판(10)에 수광 소자로서 CCD를 형성했지만, 본 발명은 이것에 한정되지 않고, CCD 이외의 수광 소자(예를 들면 포토다이오드나 적외선 센서 등)가 형성되는 경우에도 적용된다.In the above-described embodiment, the CCD is formed on the semiconductor substrate 10 as a light receiving element. However, the present invention is not limited thereto, and a light receiving element other than a CCD (for example, a photodiode or an infrared sensor) is formed. This also applies.

본 발명에 따르면, 수광 소자를 탑재한 이면 입사형의 반도체 장치 및 그 제조 방법에서, 제조 코스트를 증대시키지 않고 해당 성능을 향상시키는 것이 가능하게 된다. According to the present invention, it is possible to improve the performance without increasing the manufacturing cost in the back incident type semiconductor device equipped with the light receiving element and its manufacturing method.

즉, 광의 입사면인 반도체 칩의 이면의 면내 균일성을 종래예에 비해서 용이하게 향상시키는 것이 가능해져, 극력 정확한 수광이나 촬상을 행할 수 있다. 또 한, 반도체 칩의 전체면이 지지체에 의해 지지되기 때문에, 반도체 장치의 기계적 강도를 종래예에 비해서 향상시키는 것이 가능하게 된다. That is, the in-plane uniformity of the back surface of the semiconductor chip, which is the incident surface of light, can be easily improved as compared with the conventional example, and the light receiving and imaging can be performed with the highest accuracy. Moreover, since the whole surface of a semiconductor chip is supported by a support body, it becomes possible to improve the mechanical strength of a semiconductor device compared with a conventional example.

Claims (13)

회로 기판과 접속되는 반도체 장치로서, A semiconductor device connected with a circuit board, 반도체 칩의 표면에 형성되고, 그 반도체 칩의 이면으로부터 입사하는 광을 수광하는 수광 소자와, A light receiving element formed on the surface of the semiconductor chip and receiving light incident from the back surface of the semiconductor chip; 상기 수광 소자와 접속되고 상기 반도체 칩의 표면에 형성된 패드 전극과, A pad electrode connected to the light receiving element and formed on a surface of the semiconductor chip; 상기 반도체 칩의 표면에 형성된 지지체와, A support formed on the surface of the semiconductor chip; 상기 지지체를 관통하여 상기 패드 전극의 표면을 노출하는 비어 홀과, A via hole penetrating the support to expose the surface of the pad electrode; 상기 패드 전극과 접속되고 상기 비어 홀을 통해서 상기 지지체의 표면에 연장되는 배선을 갖고, A wire connected to the pad electrode and extending to the surface of the support through the via hole, 상기 회로 기판과 상기 지지체의 표면에 연장되는 배선이 대향하여 전기적으로 접속되는 것을 특징으로 하는 반도체 장치.And a wire extending on the surface of the circuit board and the support are electrically connected to each other. 제1항에 있어서, The method of claim 1, 상기 수광 소자는, CCD로 이루어지는 촬상 소자인 것을 특징으로 하는 반도체 장치.The light receiving element is an imaging element comprising a CCD. 제1항 또는 제2항에 있어서, The method according to claim 1 or 2, 상기 배선은, 도전성 페이스트로 이루어지는 것을 특징으로 하는 반도체 장치.The wiring is made of a conductive paste, characterized in that the semiconductor device. 제1항 또는 제2항에 있어서, The method according to claim 1 or 2, 상기 반도체 칩의 이면의 일부 상에, 상기 수광 소자의 수광 영역 이외를 피복하도록 하여, 차광막이 형성되어 있는 것을 특징으로 하는 반도체 장치.A light shielding film is formed on a part of the back surface of the semiconductor chip so as to cover a light receiving region other than the light receiving element. 제1항 또는 제2항에 있어서, The method according to claim 1 or 2, 상기 반도체 칩의 이면 상에, 특정한 파장대의 광을 투과하는 컬러 필터가 형성되어 있는 것을 특징으로 하는 반도체 장치.The color device which transmits the light of a specific wavelength band is formed on the back surface of the said semiconductor chip, The semiconductor device characterized by the above-mentioned. 반도체 기판의 표면에 형성되고, 그 반도체 기판의 이면으로부터 입사하는 광을 수광하는 수광 소자를 구비한 반도체 장치의 제조 방법으로서, As a manufacturing method of a semiconductor device provided on the surface of a semiconductor substrate and provided with the light receiving element which receives the light incident from the back surface of the semiconductor substrate, 상기 수광 소자 및 그 패드 전극이 형성된 반도체 기판의 표면에, 지지체를 접착하는 공정과, Bonding a support to a surface of the semiconductor substrate on which the light receiving element and the pad electrode are formed; 상기 지지체를 에칭하여, 그 지지체를 관통하여 상기 패드 전극을 노출하는 비어 홀을 형성하는 공정과, Etching the support to form a via hole through the support to expose the pad electrode; 상기 패드 전극과 접속되고 상기 비어 홀을 통해서 상기 지지체의 표면에 연장되는 배선을 형성하는 공정과, Forming a wiring connected to the pad electrode and extending to the surface of the support through the via hole; 다이싱에 의해 상기 반도체 기판을 복수의 반도체 칩으로 분리하는 공정을 갖는 것을 특징으로 하는 반도체 장치의 제조 방법.And a step of separating the semiconductor substrate into a plurality of semiconductor chips by dicing. 제6항에 있어서, The method of claim 6, 상기 반도체 기판의 표면에 상기 지지체를 접착하는 공정 후에, After the step of adhering the support to the surface of the semiconductor substrate, 상기 반도체 기판의 이면으로부터 입사하는 광을 상기 수광 소자가 감지 가능한 두께에 이르기까지, 그 반도체 기판에 대하여 이면 연삭을 행하는 공정을 갖는 것을 특징으로 하는 반도체 장치의 제조 방법.And a step of performing back grinding on the semiconductor substrate until the light incident from the back surface of the semiconductor substrate reaches a thickness that can be sensed by the light receiving element. 제7항에 있어서, The method of claim 7, wherein 상기 반도체 기판에 대하여 이면 연삭을 행하는 공정 후에, After the process of performing back surface grinding with respect to the said semiconductor substrate, 상기 반도체 기판의 이면의 전체면에 대하여 웨트 에칭을 행하는 공정을 갖는 것을 특징으로 하는 반도체 장치의 제조 방법.And a step of wet etching the entire surface of the back surface of the semiconductor substrate. 수광 소자 및 그 패드 전극이 형성된 반도체 기판의 표면에, 지지체를 접착하는 공정과, Bonding a support to the surface of the semiconductor substrate on which the light receiving element and the pad electrode are formed; 상기 반도체 기판의 이면으로부터 입사하는 광을 상기 수광 소자가 감지 가능한 두께에 이르기까지, 그 반도체 기판에 대하여 이면 연삭을 행하는 공정과, Performing a back grinding on the semiconductor substrate until the light incident from the back surface of the semiconductor substrate reaches a thickness at which the light receiving element can be sensed; 상기 반도체 기판의 이면의 전체면에 대하여 웨트 에칭을 행하는 공정과, Performing a wet etching on the entire surface of the back surface of the semiconductor substrate, 상기 지지체를 에칭하여, 그 지지체를 관통하여 상기 패드 전극을 노출하는 비어 홀을 형성하는 공정과, Etching the support to form a via hole through the support to expose the pad electrode; 상기 패드 전극과 접속되고 상기 비어 홀을 통해서 상기 지지체의 표면에 연장되는 배선을 형성하는 공정과, Forming a wiring connected to the pad electrode and extending to the surface of the support through the via hole; 다이싱에 의해 상기 반도체 기판을 복수의 반도체 칩으로 분리하는 공정을 갖는 것을 특징으로 하는 반도체 장치의 제조 방법.And a step of separating the semiconductor substrate into a plurality of semiconductor chips by dicing. 제6항 또는 제9항에 있어서, The method of claim 6 or 9, 상기 수광 소자는, CCD로 이루어지는 촬상 소자인 것을 특징으로 하는 반도체 장치의 제조 방법. The said light receiving element is an imaging element which consists of CCDs, The manufacturing method of the semiconductor device characterized by the above-mentioned. 제6항 또는 제9항에 있어서, The method of claim 6 or 9, 상기 배선은, 도전성 페이스트의 인쇄 및 베이크에 의해 형성되는 것을 특징으로 하는 반도체 장치의 제조 방법. The said wiring is formed by printing and baking of an electrically conductive paste, The manufacturing method of the semiconductor device characterized by the above-mentioned. 제6항 또는 제9항에 있어서, The method of claim 6 or 9, 상기 반도체 기판의 이면의 일부 상에, 상기 수광 소자의 수광 영역 이외를 피복하도록 하여, 차광막을 형성하는 공정을 갖는 것을 특징으로 하는 반도체 장치의 제조 방법.And a step of forming a light shielding film on a part of the back surface of the semiconductor substrate so as to cover the light receiving region of the light receiving element. 제6항 또는 제9항에 있어서, The method of claim 6 or 9, 상기 반도체 기판의 이면 상에, 특정한 파장대의 광을 투과하는 컬러 필터를 형성하는 공정을 갖는 것을 특징으로 하는 반도체 장치의 제조 방법.And forming a color filter that transmits light of a specific wavelength band on the back surface of the semiconductor substrate.
KR1020060062872A 2006-07-05 2006-07-05 Semiconductor device and manufacturing method thereof KR100800949B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060062872A KR100800949B1 (en) 2006-07-05 2006-07-05 Semiconductor device and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060062872A KR100800949B1 (en) 2006-07-05 2006-07-05 Semiconductor device and manufacturing method thereof

Publications (2)

Publication Number Publication Date
KR20080004183A true KR20080004183A (en) 2008-01-09
KR100800949B1 KR100800949B1 (en) 2008-02-04

Family

ID=39215065

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060062872A KR100800949B1 (en) 2006-07-05 2006-07-05 Semiconductor device and manufacturing method thereof

Country Status (1)

Country Link
KR (1) KR100800949B1 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8154098B2 (en) 2009-11-20 2012-04-10 Hynix Semiconductor Inc. Reverse image sensor module and method for manufacturing the same
JP2019105860A (en) * 2011-03-16 2019-06-27 ケーエルエー−テンカー コーポレイション Euv actinic reticle inspection system using image sensor together with thin film spectral purity filter coating

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4499386B2 (en) 2003-07-29 2010-07-07 浜松ホトニクス株式会社 Manufacturing method of back-illuminated photodetector
JP4211696B2 (en) * 2004-06-30 2009-01-21 ソニー株式会社 Method for manufacturing solid-state imaging device

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8154098B2 (en) 2009-11-20 2012-04-10 Hynix Semiconductor Inc. Reverse image sensor module and method for manufacturing the same
US8383447B2 (en) 2009-11-20 2013-02-26 Hynix Semiconductor Inc. Reverse image sensor module and method for manufacturing the same
JP2019105860A (en) * 2011-03-16 2019-06-27 ケーエルエー−テンカー コーポレイション Euv actinic reticle inspection system using image sensor together with thin film spectral purity filter coating

Also Published As

Publication number Publication date
KR100800949B1 (en) 2008-02-04

Similar Documents

Publication Publication Date Title
US7944015B2 (en) Semiconductor device and method of manufacturing the same
JP4641820B2 (en) Manufacturing method of semiconductor device
KR100712159B1 (en) Semiconductor device and manufacturing method thereof
KR100543481B1 (en) Semiconductor device and manufacturing method thereof
US8174090B2 (en) Packaging structure
KR100840501B1 (en) Semiconductor device and manufacturing method thereof, and camera module
US7986021B2 (en) Semiconductor device
CN100546021C (en) Semiconductor device and manufacture method thereof
KR100840502B1 (en) Semiconductor device and manufacturing mathod thereof
US20090050996A1 (en) Electronic device wafer level scale packages and fabrication methods thereof
JP2017103478A (en) Imaging device, semiconductor device, and imaging unit
US20060071152A1 (en) Semiconductor device and method for producing same
KR20060132490A (en) Semiconductor device having through electrode and method of manufacturing the same
CN102983111A (en) Stepped package for image sensor and method of making same
US20090050995A1 (en) Electronic device wafer level scale packges and fabrication methods thereof
JP2008294405A (en) Semiconductor device, and method of manufacturing the same
JP2001267592A (en) Manufacturing method for semiconductor device, manufacturing method for rear incidence-type light receiving device, semiconductor device and rear incidence-type light receiving device
CN100546038C (en) Semiconductor device and manufacture method thereof
EP2636065B1 (en) Rear-face illuminated solid state image sensors
KR100800949B1 (en) Semiconductor device and manufacturing method thereof
JP2002289908A (en) Optical semiconductor device
EP1879230A1 (en) Semiconductor device and manufacturing method of the same
KR101505906B1 (en) Wafer level packaging method of electronic device and wafer level package
KR101505909B1 (en) Wafer level packaging method of electronic device
JP2010010303A (en) Semiconductor device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Publication of correction
FPAY Annual fee payment

Payment date: 20111228

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20121227

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee