KR20080003199A - 화상표시장치 및 이의 구동방법 - Google Patents

화상표시장치 및 이의 구동방법 Download PDF

Info

Publication number
KR20080003199A
KR20080003199A KR1020070025046A KR20070025046A KR20080003199A KR 20080003199 A KR20080003199 A KR 20080003199A KR 1020070025046 A KR1020070025046 A KR 1020070025046A KR 20070025046 A KR20070025046 A KR 20070025046A KR 20080003199 A KR20080003199 A KR 20080003199A
Authority
KR
South Korea
Prior art keywords
gate
scan pulse
compensation voltage
output signal
switching element
Prior art date
Application number
KR1020070025046A
Other languages
English (en)
Other versions
KR101351384B1 (ko
Inventor
지주현
Original Assignee
엘지.필립스 엘시디 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지.필립스 엘시디 주식회사 filed Critical 엘지.필립스 엘시디 주식회사
Publication of KR20080003199A publication Critical patent/KR20080003199A/ko
Application granted granted Critical
Publication of KR101351384B1 publication Critical patent/KR101351384B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/13624—Active matrix addressed cells having more than one switching element per pixel
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0202—Addressing of scan or signal lines
    • G09G2310/0213—Addressing of scan or signal lines controlling the sequence of the scanning lines with respect to the patterns to be displayed, e.g. to save power
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0223—Compensation for problems related to R-C delay and attenuation in electrodes of matrix panels, e.g. in gate electrodes or on-substrate video signal electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Nonlinear Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

본 발명은 화상표시장치에 관한 것으로 보다 구체적으로는 스캔펄스의 왜곡을 보상한 화상표시장치에 관한 것이다.
본 발명은 서로 교차하여 화소 영역을 정의하는 게이트 배선 및 데이터 배선; 스캔펄스를 생성하여 게이트 출력신호에 따라 상기 스캔펄스를 상기 게이트 배선의 일 측에 공급하는 게이트 드라이버; 상기 게이트 출력신호에 동기되어 보상전압을 출력하는 보상전압 공급부; 및 상기 스캔펄스에 따라 상기 보상전압을 상기 게이트 배선의 타 측에 공급하는 스캔펄스 보상부를 포함하여 이루어지는 것을 특징으로 한다.
보상전압, 스캔펄스

Description

화상표시장치 및 이의 구동방법{Image Display Device and Driving Method the same}
도 1은 종래기술에 따른 액정표시장치의 문제점을 개략적으로 도시한 것이다.
도 2는 본 발명의 제1실시예에 따른 액정표시장치의 구동부를 개략적으로 도시한 블록도이다.
도 3은 본 발명의 제1실시예에 따른 액정표시장치의 보상전압 공급부 및 스캔펄스 보상부를 도시한 회로도이다.
도 4는 본 발명의 제1실시예에 따른 액정표시장치의 게이트 배선 구동을 설명하기 위한 파형도이다.
도 5는 본 발명의 제2실시예에 따른 액정표시장치의 게이트 배선 구동을 설명하기 위한 파형도이다.
도 6은 본 발명의 제3실시예에 따른 액정표시장치의 보상 전압 공급부 및 스캔펄스 보상부를 나타내는 도면이다.
도 7은 본 발명의 제4실시예에 따른 액정표시장치의 보상전압 공급부 및 스캔펄스 보상부를 나타내는 도면이다.
<도면의 주요부의 부호에 대한 설명>
105 : 액정패널 200 : 보상전압 공급부
220 : 스캔펄스 보상부 400 : 전원 생성부
GOE : 게이트 출력신호 SP : 스캔펄스
CV : 보상전압 VGH : 게이트 하이 전압
VGL : 게이트 로우 전압
본 발명은 화상표시장치에 관한 것으로 보다 구체적으로는 스캔펄스의 왜곡을 보상한 화상표시장치에 관한 것이다.
화상표시장치의 일종인 액정표시장치는 전계를 이용하여 액정의 광투과율을 조절함으로써 화상을 표시하는 것으로, 상기 액정표시장치는 화소영역들이 매트릭스 형태로 배열되어진 액정패널과 이 액정패널을 구동하기 위한 구동회로를 포함하여 이루어진다.
상기 구동회로는 게이트 배선들을 구동하기 위한 게이트 드라이버, 데이터 배선들을 구동하기 위한 데이터 드라이버, 상기 게이트 드라이버 및 데이터 드라이버를 제어하는 타이밍 제어부를 포함하여 이루어진다.
상기 게이트 드라이버는 스캔펄스를 순차적으로 출력할 수 있도록 쉬프트 레지스터를 구비하고, 상기 쉬프트 레지스터는 서로 종속적으로 연결된 다수의 스테이지들로 구성된다.
상기 다수의 스테이지 각각은 서로 순차적인 위상차를 갖는 다수의 클럭펄스 중 적어도 한 개의 클럭펄스를 인가받고, 스캔펄스를 순차적으로 출력하여 액정패널의 게이트 배선들에 순차적으로 인가한다.
다만, 종래기술에 따른 액정표시장치는 다음과 같은 문제점이 있다.
도 1은 종래기술에 따른 액정표시장치의 문제점을 개략적으로 도시한 것이다.
액정표시장치가 점차 대형화됨에 따라 액정패널의 RC저항이 증가하여, 도 1에서 알 수 있듯이, 게이트 배선에 인가된 스캔펄스가 게이트 드라이버에서 멀어질수록 왜곡되는 문제점이 발생한다.
즉, 액정패널에 구비된 게이트 배선이 게이트 드라이버에서 멀어질수록 게이트 배선의 RC 저항에 의한 지연으로 인하여 스캔펄스의 왜곡이 발생한다.
상기 스캔펄스가 왜곡되면 박막트랜지스터의 턴-온이 늦어지기 때문에, 화소영역에 충분한 데이터가 충전될 수 없어 화질이 저하된다.
본 발명은 상기와 같은 문제점을 해결하기 위해 안출한 것으로, 본 발명의 목적은 보상전압 공급부 및 상기 보상전압을 게이트 배선에 공급하는 스캔펄스 보상부를 통해 스캔펄스의 하이 레벨에 대응되는 보상전압을 게이트 배선에 공급함으로써, 스캔펄스의 왜곡을 보상하여 화질을 개선시킨 화상표시장치를 제공하는 것이다.
본 발명은 상기와 같은 기술적 과제를 달성하기 위해서, 본 발명에 따른 화상표시장치는 서로 교차하여 화소 영역을 정의하는 게이트 배선 및 데이터 배선; 스캔펄스를 생성하여 게이트 출력신호에 따라 상기 스캔펄스를 상기 게이트 배선의 일 측에 공급하는 게이트 드라이버; 상기 게이트 출력신호에 동기되어 보상전압을 출력하는 보상전압 공급부; 및 상기 스캔펄스에 따라 상기 보상전압을 상기 게이트 배선의 타 측에 공급하는 스캔펄스 보상부를 포함하여 이루어지는 것을 특징으로 한다.
본 발명의 특징은 보상전압을 출력하는 보상전압 공급부 및 상기 보상전압을 게이트 배선에 공급하는 스캔펄스 보상부를 통해 스캔 펄스의 하이 레벨에 대응되는 보상전압을 상기 게이트 배선에 공급함으로써, 스캔펄스의 왜곡을 보상하는 데 있다.
본 발명에 따른 상기와 같은 기술적 과제를 달성하기 위해서, 서로 교차하여 화소 영역을 정의하는 게이트 배선 및 데이터 배선을 포함하는 화상표시장치의 구동방법에 있어서, 게이트 출력신호에 따라 스캔펄스를 생성하여 상기 게이트 배선의 일 측에 공급하는 단계; 상기 게이트 출력신호에 동기되도록 보상전압을 출력하는 단계; 및 상기 스캔펄스에 따라 상기 보상전압을 상기 게이트 배선의 타 측에 공급하는 단계를 포함하여 이루어지는 것을 특징으로 한다.
본 발명의 특징은 보상전압을 출력하는 보상전압 공급부 및 상기 보상전압을 게이트 배선에 공급하는 스캔펄스 보상부를 통해 스캔펄스의 하이 레벨에 대응되는 보상전압을 상기 게이트 배선에 공급함으로써, 스캔펄스의 왜곡을 보상하는 데 있 다.
상기 스캔펄스 보상부는 상기 게이트 배선으로부터의 스캔펄스가 공급되는 제어단자; 및 상기 제어단자의 전압에 따라 보상전압을 입출력하는 입출력단자를 포함하여 이루어지고, 상기 제어단자 및 출력단자는 단락될 수 있다.
또한, 본 발명은 상기와 같은 목적을 달성하기 위해서, 서로 교차하여 화소 영역을 정의하는 게이트 배선 및 데이터 배선을 포함하는 화상표시장치의 구동방법에 있어서, 게이트 출력신호에 따라 스캔펄스를 생성하여 상기 게이트 배선의 일 측에 공급하는 단계; 상기 게이트 출력신호에 동기되도록 보상전압을 출력하는 단계; 및 상기 스캔펄스에 따라 상기 보상전압을 상기 게이트 배선의 타 측에 공급하는 단계를 포함하여 이루어지는 것을 특징으로 하는 화상표시장치 구동방법을 제공한다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명한다.
제1실시예
도 2는 본 발명의 제1실시예에 따른 액정표시장치의 구동부를 개략적으로 도시한 블록도이다.
도 2에서 알 수 있듯이, 본 발명의 제1실시예에 따른 액정표시장치의 구동부는 액정패널(105), 게이트 드라이버(115), 데이터 드라이버(125), 보상전압 공급부(200), 스캔펄스 보상부(220), 타이밍 제어부(300) 및 전원 생성부(400)를 포함하여 이루어진다.
상기 액정패널(105)은 n개의 게이트 배선(G1 내지 Gn), m개의 데이터 배선(D1 내지 Dm), 상기 n개의 게이트 배선(G1 내지 Gn)과 m개의 데이터 배선(D1 내지 Dm)의 교차 영역에 형성된 박막트랜지스터(TFT)를 포함하여 이루어진다.
상기 박막트랜지스터(TFT)는 게이트 배선(G1 내지 Gn)으로부터의 스캔펄스에 응답하여 데이터 배선(D1 내지 Dm)으로부터의 데이터 신호를 액정셀로 공급하며, 상기 액정셀은 액정을 사이에 두고 대면하는 공통전극과 박막트랜지스터(TFT)에 접속된 화소전극으로 구성되므로, 등가적으로 액정 커패시터(Clc)로 표시될 수 있다.
이러한 액정셀은 액정커패시터(Clc)에 충전된 데이터 신호를 다음 데이터 신호가 충전될 때까지 유지시키기 위하여 스토리지 커패시터(Cst)를 포함한다.
상기 게이트 드라이버(115)는 n개의 게이트 배선들(G1 내지 Gn)에 스캔펄스를 공급하기 위해 상기 게이트 배선들(G1 내지 Gn)의 일 측에 형성되며, 타이밍 제어부(300)로부터의 게이트 제어신호(GCS)에 응답하여 스캔펄스 즉, 게이트 하이전압(VGH)을 순차적으로 발생하는 쉬프트 레지스터를 포함하여 이루어진다.
상기 게이트 제어신호(GCS)는 스캔펄스의 스타트 타이밍을 조절하기 위한 게이트 스타트펄스(GSP), 박막트랜지스터(TFT)가 턴-온되는 시간을 지정해 주는 게이트 쉬프트 클럭(GSC), 게이트 드라이버(115)에서 출력되는 스캔펄스의 폭을 조절하기 위한 게이트 출력신호(GOE)를 포함하여 이루어진다.
상기 데이터 드라이버(125)는 m개의 데이터 배선(D1 내지 Dm)에 데이터 신호를 공급하기 위하여, 타이밍 제어부(300)로부터 공급되는 데이터 제어신호(DCS)에 따라 타이밍 제어부(300)로부터 정렬된 3색 데이터(Data)를 아날로그 신호인 비디 오 데이터 신호로 변환하여 상기 게이트 배선(G1 내지 Gn)에 스캔펄스가 공급되는 1수평 주기마다 1수평 라인분의 데이터 신호를 데이터 배선(D1 내지 Dm)으로 공급한다.
상기 보상전압 공급부(200)는 보상전압(CV)을 스캔펄스 보상부(220)에 공급하기 위해 형성되며, 타이밍 제어부(300)로부터의 게이트 출력신호(GOE)에 동기되어 보상전압(CV)을 스캔펄스 보상부(220)로 출력한다.
상기 스캔펄스 보상부(220)는 상기 게이트 배선들(G1 내지 Gn)에 공급되는 스캔펄스의 왜곡을 보상하기 위해 형성되며, 상기 스캔펄스에 따라 상기 보상전압 공급부(200)로부터의 보상전압(CV)을 상기 게이트 배선(G1 내지 Gn)들의 타 측에 공급한다.
상기 타이밍 제어부(300)는 게이트 제어신호(GCS)를 생성하여 게이트 드라이버(115)를 제어하고, 데이터 제어신호(DCS)를 생성하여 상기 데이터 드라이버(125)를 제어하며, 동시에 게이트 출력신호를 상기 보상전압 공급부(220)에 인가하기 위해 형성되며, 외부로부터 입력되는 메인클럭(MCLK), 데이터 인에이블 신호(DE), 수평 및 수직동기신호(Hsync, Vsync)를 이용하여 데이터 제어신호(DCS)와 게이트 제어신호(GCS)를 생성하여 게이트 드라이버(115), 데이터 드라이버(125) 각각을 제어하고, 외부로부터의 3색 데이터(RGB)를 상기 데이터 드라이버(125)에 공급한다.
상기 전원 생성부(400)는 게이트 드라이버 및 액정패널에 전원을 공급하기 위해 형성되며, 외부로부터의 입력 전원(Vin)을 이용하여 게이트 제어신호(GCS)에 따라 박막트랜지스터(TFT)를 턴-온(turn-on) 시키는 게이트 하이 전압(VGH), 게이 트 제어신호(GCS)에 따라 박막트랜지스터(TFT)를 턴-오프(turn-off) 시키는 게이트 로우 전압(VGL), 액정층에 전계를 가하기 위해 액정패널(105)에 공급되는 공통전압(Vcom) 및 스캔펄스의 왜곡을 보상하기 위해 상기 보상전압 공급부(200)에 공급되는 보상전압(CV)을 생성한다.
상기 보상전압(CV)은 스캔펄스의 하이 레벨 즉, 게이트 하이 전압(VGH)과 같은 레벨을 갖는다.
이하에서, 본 발명의 특징인 보상전압 공급부(200) 및 스캔펄스 보상부(220)의 구조 및 동작에 대해 자세히 살펴본다.
도 3은 본 발명의 제1실시예에 따른 액정표시장치의 보상전압 공급부 및 스캔펄스 보상부를 도시한 회로도이다.
도 3에서 알 수 있듯이, 본 발명의 제1실시예에 따른 보상전압 공급부(200)는 스위칭 소자인 제1트랜지스터(TR1)로 이루어져 있다.
상기 제1트랜지스터(TR1)는 타이밍 제어부(300)의 게이트 출력신호(GOE)에 동기되어 전원 생성부(400)로부터의 보상전압(CV)을 스캔펄스 보상부(220)로 출력한다. 다만, 상기 제1트랜지스터(TR1)는 상기 게이트 출력신호(GOE)의 제2논리상태 즉 로우 레벨에 따라 제어되므로, PMOS 트랜지스터를 이용하는 것이 바람직하다.
상기 스캔펄스 보상부(220)는 스위칭 소자인 제2트랜지스터(TR2) 및 저항(R)으로 이루어지며, 상기 제2트랜지스터(TR2)와 저항(R)은 각 게이트 배선(G1 내지 Gn)에 접속되어 있다.
상기 제2트랜지스터(TR2)는 게이트 배선(G1 내지 Gn)의 스캔펄스에 동기되 어, 보상전압 공급부(200)로부터의 보상전압(CV) 즉 상기 제1트랜지스터(TR1)의 출력단자로부터의 보상전압(CV)을 입력단자로 입력 받아, 게이트 배선(G1 내지 Gn)과 연결된 출력단자로 출력한다. 다만, 상기 제2트랜지스터(TR2)는 상기 스캔펄스의 제1논리상태 즉 하이 레벨에 따라 제어되므로, NMOS 트랜지스터를 이용하는 것이 바람직하다.
또한, 상기 저항(R)은 상기 제2트랜지스터(TR2)의 출력단자와 제어단자 간의 전위차를 위해, 상기 제2트랜지스터(TR2)의 출력단자 및 제어단자 간에 접속되어 있다.
상기 저항(R)이 상기 게이트 배선(G1 내지 Gn)의 저항에 비하여 큰 경우 전압 강하에 의하여 상기 보상전압(CV)이 상기 게이트 배선(G1 내지 Gn)에 제대로 공급되지 않을 수도 있으므로, 상기 저항(R)은 상기 게이트 배선(G1 내지 Gn)의 저항에 비해 작게 설계되는 것이 바람직하다.
다만, 상기 저항(R)은 상기 제2트랜지스터의 출력단자와 제어단자 간에 전위차를 조성하여 스위칭 소자인 상기 제2트랜지스터(TR2)의 특성을 향상시키기 위한 것으로, 상기 저항(R) 없이 상기 제2트랜지스터(TR2)의 출력단자와 제어단자를 단락(short)시킨 경우에도 상기 보상전압(CV)은 상기 게이트 배선(G1 내지 Gn)에 공급될 수 있다.
도 4는 본 발명의 제1실시예에 따른 액정표시장치의 게이트 배선 구동을 설명하기 위한 파형도이다.
도 4에서 알 수 있듯이, 본 발명의 제1실시예에 따른 액정표시장치는 게이트 출력신호(GOE)가 게이트 드라이버(115)에 인가된 후, 제2논리상태 즉 로우 레벨로 접어들면 스캔펄스(SP) 즉 게이트 하이 전압(VGH)이 각 게이트 배선(G1 내지 Gn)에 순차적으로 인가된다.
이를 자세히 설명하면, 상기 게이트 출력신호가(GOE) 제1논리상태 즉 하이 레벨일 때에는 상기 각 게이트 배선(G1 내지 Gn)에 게이트 로우 전압(VGL)이 인가되고, 상기 게이트 출력신호(GOE)가 제2논리상태 즉 로우 레벨로 접어들면 게이트 하이전압(VGH)이 상기 각 게이트 배선(G1 내지 Gn)에 인가되어 박막트랜지스터를 턴-온한다.
이 때, 전원 생성부(400)로부터의 보상전압(CV)은 보상전압 공급부(200)의 입력단자로 입력된 후, 제1트랜지스터(TR1)의 제어단자로 입력되는 타이밍 제어부(300)의 게이트 출력신호(GOE)에 동기되어 제1트랜지스터(TR1)의 출력단자로 출력된다.
상기 보상전압(CV)은 게이트 배선에서의 스캔펄스(SP) 왜곡을 보상하기 위한 것이기 때문에, 상기 각 게이트 배선(G1 내지 Gn)에 인가되는 스캔펄스(SP)와 동일한 파형을 갖는 것이 바람직하다.
상기 제1트랜지스터(TR1)의 출력단자로 출력된 보상전압(CV)은 각 게이트 배선(G1 내지 Gn)과 연결된 스캔펄스 공급부(220)의 제2트랜지스터(TR2)로 인가되며, 각 게이트 배선(G1 내지 Gn)의 스캔펄스(SP)에 동기되어 제2트랜지스터(TR2)의 출력단자로 출력된다.
상기 제2트랜지스터(TR2)로 출력된 보상전압(CV)은 상기 저항(R)을 거쳐 각 게이트 배선(G1 내지 Gn)으로 인가된다.
상기 각 게이트 배선(G1 내지 Gn)의 일 측에서는 게이트 드라이버(115)로부터의 스캔펄스(SP)가 인가되고, 스캔펄스 보상부(220)가 형성된 타 측에서는 상기 스캔펄스(SP)와 동일한 파형의 보상전압(CV)이 인가되므로, 게이트 배선의 RC지연에 의해 왜곡된 스캔펄스(SP)를 보상할 수 있다.
그 후, 상기 게이트 출력신호(GOE)가 다시 제1논리상태 즉 하이 레벨로 접어들면 각 게이트 배선(G1 내지 Gn)에 게이트 로우 전압(VGL)이 인가된다.
상기 게이트 출력신호(GOE)가 하이 레벨로 접어들면, 상기 게이트 출력신호(GOE)에 의해 동기되는 제1트랜지스터(TR1) 또한 턴-오프되므로, 보상전압(CV) 또한 스캔펄스 보상부(220)로 공급되지 않는다.
제2실시예
도 5는 본 발명의 제2실시예에 따른 액정표시장치의 게이트 배선 구동을 설명하기 위한 파형도이다.
본 발명의 제2실시예에 따른 액정표시장치는 전원 생성부(400)에서 생성되어 게이트 드라이버(115)로 인가되는 게이트 하이 전압(VGH) 및 상기 전원 생성부(400)에서 생성되어 보상전압 공급부(200)로 인가되는 보상전압(CV)의 파형을 제외하고는 그 구조 및 구동방법에 있어 전술한 제1실시예와 동일하다.
도 5에서 알 수 있듯이, 본 발명의 제2실시예에 따른 액정표시장치는 상기 게이트 출력신호가(GOE) 제1논리상태 즉 하이 레벨일 때에는 상기 각 게이트 배선(G1 내지 Gn)에 게이트 로우 전압(VGL)이 인가되고, 상기 게이트 출력신호(GOE) 가 제2논리상태 즉 로우 레벨로 접어들면 게이트 하이 전압(VGH) 대신 게이트 하이 모듈레이션 전압(VGH_M)이 상기 각 게이트 배선(G1 내지 Gn)에 순차적으로 인가되어 박막트랜지스터(TFT)를 턴-온한다.
상기 게이트 하이 모듈레이션 전압(VGH_M)은 한 수평기간 내에서 게이트 하이 전압(VGH) 레벨과 구동전압(Vdd) 레벨 사이를 스윙한다. 이 때, 상기 한 수평기간 내에서 게이트 하이 전압(VGH) 레벨과 구동전압(Vdd) 레벨이 각각 차지하는 시간은 액정의 충전특성에 따라 변할 수 있다.
상기 게이트 하이 전압(VGH) 대신 게이트 하이 모듈레이션 전압(VGH_M)을 이용함에 따라, 박막트랜지스터(TFT)가 턴-온 상태에서 턴-오프 상태로 되는데 걸리는 시간이 짧아져 화질이 개선된다.
이 때, 전원 생성부(400)로부터 보상전압 공급부(200)의 입력단자로 입력되는 보상전압(CV)도 게이트 하이 전압(VGH) 대신 게이트 하이 모듈레이션 전압(VGH_M)으로 이루어진다.
상기 제1트랜지스터(TR1)의 출력단자로 출력된 보상전압(CV2)은 각 게이트 배선(G1 내지 Gn)과 연결된 스캔펄스 공급부(220)의 제2트랜지스터(TR2)로 인가되며, 각 게이트 배선(G1 내지 Gn)의 스캔펄스(SP)에 동기되어 제2트랜지스터(TR2)의 출력단자로 출력된다.
상기 제2트랜지스터(TR2)로 출력된 보상전압(CV2)은 상기 저항(R)을 거쳐 각 게이트 배선(G1 내지 Gn)으로 인가된다.
그 후, 상기 게이트 출력신호(GOE)가 제1논리단계 즉 하이 레벨로 진입하면 상기 게이트 배선(G1 내지 Gn)은 게이트 로우 전압(VGL)을 유지한다.
상기 게이트 출력신호(GOE)가 하이 레벨로 진입함에 따라, 상기 게이트 출력신호(GOE)에 의해 동기되는 보상전압 공급부(200)의 제1트랜지스터(TR1)가 턴-오프되므로, 제1트랜지스터(TR1)의 입력단자로 게이트 하이 모듈레이션 전압(VGH_M)은 출력단자로 출력될 수 없다.
또한, 스캔펄스(SP)에 동기되는 스캔펄스 보상부(220)의 제2트랜지스터(TR2)도 턴-오프되므로, 게이트 배선은 게이트 로우 전압(VGL)으로 유지된다.
여기서 상기 보상전압 공급부(200)의 제1트랜지스터(TR1)는 게이트 출력신호(GOE)가 하이 레벨을 유지하는 동안, 게이트 하이 전압(VGL) 레벨과 구동전압(Vdd) 레벨 사이를 스윙하는 게이트 하이 모듈레이션 전압(VGH_M)이 게이트 배선(G1 내지 Gn)으로 인가될 수 없도록 차단시키는 역할을 한다.
제3실시예
도 6은 본 발명의 제3실시예에 따른 액정표시장치의 보상 전압 공급부(200) 및 스캔펄스 보상부(220)를 나타내는 도면이다.
상기 보상전압 공급부(200)는 인버터(202) 및 제1트랜지스터(TR1)를 포함한다.
상기 인버터(202)는 타이밍 제어부(300)로부터 공급되는 게이트 출력 신호(GOE)를 반전시켜 제1트랜지스터(TR1) 및 스캔펄스 보상부(220)에 공급한다.
여기서, 상기 인버터(202)는 로우 레벨의 게이트 출력신호(GOE)를 하이 레벨로 출력하고, 상기 하이 레벨의 게이트 출력신호(GOE)를 로우 레벨로 출력한다.
상기 제1트랜지스터(TR1)는 상기 인버터(202)로부터의 반전된 게이트 출력신호(GOE)에 따라 보상전압(CV)을 스캔펄스 보상부(220)에 공급한다.
상기 스캔펄스 보상부(220)는 각 게이트 배선(G1 내지 Gn)의 타측에 접속된 다수의 제2 및 제3트랜지스터(TR2,TR3)를 포함한다.
상기 제2트랜지스터(TR2)는 해당 게이트 배선(G1 내지 Gn)에 공급되는 게이트 하이 전압(VGH)에 따라 턴-온되어 제1트랜지스터(TR1)로부터의 보상전압(CV)을 제3트랜지스터(TR3)로 출력한다.
상기 제3트랜지스터(TR3)는 상기 인버터(202)로부터의 반전된 게이트 출력신호(GOE)에 따라 턴-온되어 제2트랜지스터(TR2)로부터의 보상전압(CV)을 해당 게이트 배선(G1 내지 Gn)의 타측에 공급한다.
이때, 상기 제1, 제2, 제3트랜지스터(TR1,TR2,TR3)는 동일한 타입의 트랜지스터를 사용한다. 예를 들어, 상기 제1, 제2, 제3 트랜지스터(TR1,TR2,TR3)는 NMOS 또는 PMOS 트랜지스터를 사용할 수 있으며, 도 6은 제1, 제2, 제3트랜지스터(TR1,TR2,TR3)가 모두 NMOS 트랜지스터인 경우를 도시하고 있다.
이와 같은 보상전압 공급부(200) 및 스캔펄스 보상부(220)의 동작을 설명하면 다음과 같다.
타이밍 제어부(300)의 게이트 출력신호(GOE)가 인버터(202)로 공급되면, 인버터(202)는 게이트 출력신호(GOE)를 반전시켜 제1 및 제3트랜지스터(TR1,TR3)에 공급한다.
구체적으로, 상기 게이트 출력신호(GOE)가 로우 레벨인 경우를 설명하면 다 음과 같다.
상기 로우 레벨의 게이트 출력신호(GOE)가 입력될 경우, 상기 인버터(202)는 하이 레벨의 게이트 출력신호(GOE)를 출력한다. 이에 따라, 제1 및 제3트랜지스터(TR1,TR3)는 하이 레벨의 게이트 출력신호(GOE)에 따라 모두 턴-온 된다.
한편, 상기 인버터(202)의 입력단자에 로우 레벨의 게이트 출력신호(GOE)가 입력되는 기간에, 게이트 배선(G1 내지 Gn) 중 어느 하나의 일측에 게이트 하이 전압(VGH)가 공급된다. 따라서, 게이트 하이 전압(VGH)가 게이트 배선(G1 내지 Gn)에 의해 제2트랜지스터(TR2)가 턴-온 된다. 여기서, 상기 기간에 제1게이트 배선(G1)에 게이트 하이 전압(VGH)가 공급된다고 가정하자.
이와 같이, 상기 인버터(202)에 로우 레벨의 게이트 출력신호(GOE)가 공급되는 기간에는, 상기 제1 및 제3트랜지스터(TR1,TR3), 그리고 제1 게이트 배선(G1)에 접속된 제2트랜지스터(TR2)가 턴-온 된다.
이에 따라, 상기 제1트랜지스터(TR1)를 경유한 보상전압(CV)은 턴-온된 제2트랜지스터(TR2) 및 제3 트랜지스터(TR3)을 통해 게이트 하이 전압(VGH)이 제1게이트 배선(G1)에 공급된다.
보상 전압(CV)은 위에서 설명한 제1게이트 배선(G1)의 구동 방법과 동일한 방법으로 제2게이트 배선 내지 제n게이트 배선(G1 내지 Gn)으로 공급된다.
따라서, 게이트 배선(G1 내지 Gn)의 일측에 스캔펄스가 공급될 경우, 보상전압 공급부(200) 및 스캔펄스 보상부(220)는 게이트 배선(G1 내지 Gn)의 타측으로 스캔펄스를 공급함으로써 RC 저항으로 인한 왜곡을 방지할 수 있다.
반면에, 게이트 출력신호(GOE)가 하이 레벨인 경우를 설명하면 다음과 같다.
상기 하이 레벨의 게이트 출력신호(GOE)가 입력될 경우, 상기 인버터(202)는 로우 레벨의 게이트 출력신호(GOE)을 출력한다.
이에 따라, 제1 및 제3트랜지스터(TR1,TR3)는 로우 레벨의 게이트 출력신호(GOE)에 의해 모두 턴-오프되고, 제2트랜지스터(TR2)는 게이트 로우 전압(VGL)에 따라 턴-오프된다. 따라서, 보상전압(CV)은 해당 게이트 배선(G1 내지 Gn)의 타측에 공급되지 않는다.
제4실시예
도 7은 본 발명의 제4실시예에 따른 액정표시장치의 보상전압 공급부(200) 및 스캔펄스 보상부(220)를 나타내는 도면이다.
상기 보상전압 공급부(200)는 인버터(202) 및 제1트랜지스터(TR1)를 포함한다.
상기 인버터(202)는 타이밍 제어부(300)로부터 공급되는 게이트 출력신호(GOE)를 반전시켜 제1트랜지스터(TR1) 및 스캔펄스 보상부(220)에 공급한다.
여기서, 상기 인버터(202)는 로우 레벨의 게이트 출력신호(GOE)를 하이 레벨로 출력하고, 상기 하이 레벨의 게이트 출력신호(GOE)를 로우 레벨로 출력한다.
상기 제1트랜지스터(TR1)는 상기 인버터(202)로부터의 반전된 게이트 출력신호(GOE)에 따라 보상전압(CV)을 스캔펄스 보상부(220)에 공급한다.
상기 스캔펄스 보상부(200)는 각 게이트 배선(G1 내지 Gn)의 타측에 접속된 다수의 제2 및 제3트랜지스터(TR2, TR3)를 포함한다.
상기 제2트랜지스터(TR2)는 해당 게이트 배선(G1 내지 Gn)에 공급되는 게이트 하이 전압(VGH)에 따라 턴-온되어 제1트랜지스터(TR1)로부터의 보상전압(CV)을 제3트랜지스터(TR3)로 출력한다.
상기 제3트랜지스터(TR3)는 상기 제2트랜지스터(TR2)로부터의 보상전압(CV)에 따라 턴-온되어 제1트랜지스터(TR1)로부터의 보상전압(CV)을 해당 게이트 배선(G1 내지 Gn)의 타측에 공급된다.
한편, 상기 제3트랜지스터(TR3)는 화소 영역의 박막 트랜지스터와 동일하게 패터닝된다. 즉, 제3트랜지스터(TR3)은 화소 영역의 박막 트랜지스터의 제조용 마스크 패턴과 동일하게 디자인된 마스크 패턴에 의해 형성된다.
또한, 상기 제1, 제2, 제3트랜지스터(TR1,TR2,TR3)는 동일한 타입의 트랜지스터를 사용한다. 예를 들어, 상기 제1, 제2, 제3 트랜지스터(TR1,TR2,TR3)는 NMOS 또는 PMOS 트랜지스터를 사용할 수 있으며, 도 6은 제1, 제2, 제3트랜지스터(TR1,TR2,TR3)가 모두 NMOS 트랜지스터인 경우를 도시하고 있다.
이와 같은 보상전압 공급부(200) 및 스캔펄스 보상부(220)의 동작을 설명하면 다음과 같다.
타이밍 제어부(300)의 게이트 출력신호(GOE)가 인버터(202)로 공급되면, 인버터(202)는 게이트 출력신호(GOE)를 반전시켜 제1트랜지스터(TR1)로 공급한다.
구체적으로, 상기 게이트 출력신호(GOE)가 로우 레벨인 경우를 설명하면 다음과 같다.
상기 로우 레벨의 게이트 출력신호(GOE)가 입력될 경우, 상기 인버터(202)는 하이 레벨의 게이트 출력신호(GOE)를 출력한다. 이에 따라, 제1트랜지스터(TR1)는 하이 레벨의 게이트 출력신호(GOE)에 따라 턴-온 된다.
한편, 상기 인버터(202)의 입력단자에 로우 레벨의 게이트 출력신호(GOE)가 입력되는 기간에, 게이트 배선(G1 내지 Gn) 중 어느 하나의 일측에 게이트 하이 전압(VGH)가 공급된다. 따라서, 게이트 하이 전압(VGH)가 게이트 배선(G1 내지 Gn)에 의해 제2트랜지스터(TR2)가 턴-온 된다. 여기서, 상기 기간에 제1게이트 배선(G1)에 게이트 하이 전압(VGH)가 공급된다고 가정하자.
이와 같이, 상기 인버터(202)에 로우 레벨의 게이트 출력신호(GOE)가 공급되는 기간에, 제1트랜지스터(TR1)가 턴-온된다. 그리고, 상기 제1게이트 배선(G1)에 접속된 제2트랜지스터(TR2)가 턴-온되고, 제2트랜지스터(TR2)와 접속된 제3트랜지스터(TR3)가 턴-온된다.
이에 따라, 상기 제1트랜지스터(TR1)를 경유한 보상전압(CV)은 턴-온된 제2트랜지스터(TR2) 및 제3트랜지스터(TR3)를 통해 게이트 하이 전압(VGH)이 제1게이트 배선(G1)에 공급된다.
보상 전압(CV)은 위에서 설명한 제1게이트 배선(G1)의 구동 방법과 동일한 방법으로 제2게이트 배선 내지 제n게이트 배선(G1 내지 Gn)으로 공급된다.
따라서, 게이트 배선(G1 내지 Gn)의 일측에 스캔펄스가 공급될 경우, 보상전압 공급부(200) 및 스캔펄스 보상부(220)는 게이트 배선(G1 내지 Gn)의 타측으로 스캔펄스를 공급함으로써 RC 저항으로 인한 왜곡을 방지할 수 있다.
반면에, 게이트 출력신호(GOE)가 하이 레벨인 경우를 설명하면 다음과 같다.
상기 하이 레벨의 게이트 출력신호(GOE)가 입력될 경우, 상기 인버터(202)는 로우 레벨의 게이트 출력신호(GOE)을 출력한다.
이에 따라, 제1트랜지스터(TR1)는 로우 레벨의 게이트 출력신호(GOE)에 의해 턴-오프되고, 제2트랜지스터(TR2)는 게이트 로우 전압(VGL)에 따라 턴-오프된다. 또한, 제3트랜지스터(TR3)는 턴-오프된 제2트랜지스터(TR2)에 의해 턴-오프된다. 따라서, 보상전압(CV)은 해당 게이트 배선(G1 내지 Gn)의 타측에 공급되지 않는다.
상기와 같이 본 발명에 따른 화상표시장치 및 이의 구동방법는 게이트 배선의 RC 지연에 의한 스캔펄스의 왜곡을 보상할 수 있는 보상전압 공급부 및 스캔펄스 보상부를 구비함으로써, 대형 화상표시장치에서의 스캔펄스의 왜곡을 방지하여 화질을 개선시킬 수 있다.
또한, 상기 보상전압 공급부 및 스캔펄스 보상부는 게이트 배선의 일 측에 간단한 회로로 구성되므로, 액정패널에 게이트 배선 및 데이터 배선을 형성할 때 함께 형성할 수 있어 제조비용의 추가적인 상승 없이 스캔펄스의 왜곡을 보상할 수 있다.

Claims (16)

  1. 서로 교차하여 화소 영역을 정의하는 게이트 배선 및 데이터 배선;
    스캔펄스를 생성하여 게이트 출력신호에 따라 상기 스캔펄스를 상기 게이트 배선의 일 측에 공급하는 게이트 드라이버;
    상기 게이트 출력신호에 동기되어 보상전압을 출력하는 보상전압 공급부; 및
    상기 스캔펄스에 따라 상기 보상전압을 상기 게이트 배선의 타 측에 공급하는 스캔펄스 보상부를 포함하여 이루어지는 것을 특징으로 하는 화상표시장치.
  2. 제1항에 있어서,
    상기 보상전압 공급부는 상기 게이트 출력신호의 제 2 논리 상태에 따라 상기 보상전압을 상기 스캔펄스 보상부로 출력하는 스위칭 소자를 구비하는 것을 특징으로 하는 화상표시장치.
  3. 제1항에 있어서,
    상기 스캔펄스 보상부는 상기 스캔펄스의 제 1 논리 상태에 따라 상기 보상전압을 출력하는 것을 특징으로 하는 화상표시장치.
  4. 제1항에 있어서,
    상기 스캔펄스 보상부는
    상기 게이트 배선으로부터의 상기 스캔펄스가 공급되는 제어단자; 및
    상기 제어단자의 전압에 따라 상기 보상전압을 입출력하는 입출력단자를 포함하여 이루어지고,
    상기 제어단자 및 출력단자가 단락된 스위칭 소자인 것을 특징으로 하는 화상표시장치.
  5. 제4항에 있어서,
    상기 출력단자와 상기 제어단자 간에 저항이 접속되어 있는 것을 특징으로 하는 화상표시장치.
  6. 제5항에 있어서,
    상기 저항은 게이트 배선의 저항에 비해 작은 것을 특징으로 하는 화상표시장치.
  7. 제1항에 있어서,
    상기 게이트 드라이버는 상기 게이트 출력신호의 제 2 논리 상태에 따라 상기 스캔펄스를 상기 게이트 배선에 공급하는 것을 특징으로 하는 화상표시장치.
  8. 제7항에 있어서,
    상기 게이트 드라이버는 상기 게이트 출력신호의 제 2 논리 상태에 따라 상 기 스캔펄스의 하이 레벨과 구동 전압 레벨 사이를 스윙하는 스캔 펄스를 상기 게이트 배선에 공급하는 것을 특징으로 하는 화상 표시 장치.
  9. 제1항에 있어서,
    상기 보상 전압은 상기 게이트 출력신호의 제2 논리 상태에 따라 상기 스캔펄스의 하이 레벨과 구동 전압 레벨 사이를 스윙하는 스캔 펄스를 상기 게이트 배선에 공급하는 것을 특징으로 하는 화상 표시 장치.
  10. 제1항에 있어서,
    상기 보상전압 공급부는,
    상기 게이트 출력신호의 논리 상태를 반전시켜 출력하는 인버터; 및
    상기 인버터로부터의 반전된 게이트 출력신호에 따라 상기 보상전압을 상기 스캔펄스 공급부로 공급하는 제 1 스위칭 소자를 포함하여 구성되는 것을 특징으로 하는 화상표시장치.
  11. 제10항에 있어서,
    상기 스캔펄스 보상부는,
    상기 게이트 배선에 공급된 스캔펄스에 따라 상기 제 1 스위칭 소자로부터의 상기 보상전압을 출력하는 제 2 스위칭 소자; 및
    상기 반전된 게이트 출력신호에 따라 상기 제 2 스위칭 소자로부터의 상기 보상전압을 상기 게이트 배선의 타측에 공급하는 제 3 스위칭 소자를 포함하여 구성되는 것을 특징으로 하는 화상표시장치.
  12. 제10항에 있어서,
    상기 스캔펄스 보상부는,
    상기 게이트 배선에 공급된 스캔펄스에 따라 상기 제 1 스위칭 소자로부터의 상기 보상전압을 출력하는 제 2 스위칭 소자; 및
    상기 제 2 스위칭 소자로부터의 상기 보상전압에 따라 제 1 스위칭 소자로부터의 상기 보상전압을 상기 게이트 배선의 타측에 공급하는 제 3 스위칭 소자를 포함하여 구성되는 것을 특징으로 하는 화상표시장치.
  13. 서로 교차하여 화소 영역을 정의하는 게이트 배선 및 데이터 배선을 포함하는 화상표시장치의 구동방법에 있어서,
    게이트 출력신호에 따라 스캔펄스를 생성하여 상기 게이트 배선의 일 측에 공급하는 단계;
    상기 게이트 출력신호에 동기되도록 보상전압을 출력하는 단계; 및
    상기 스캔펄스에 따라 상기 보상전압을 상기 게이트 배선의 타 측에 공급하는 단계를 포함하여 이루어지는 것을 특징으로 하는 화상표시장치의 구동방법.
  14. 제13항에 있어서,
    상기 게이트 출력신호에 동기되도록 보상전압을 출력하는 단계는
    인버터를 이용하여 상기 게이트 출력신호를 반전시켜 출력하는 단계; 및
    제1스위칭 소자를 이용하여 반전된 게이트 출력신호에 따라 상기 보상전압을 출력하는 단계를 포함하여 이루어지는 것을 특징으로 하는 화상표시장치의 구동방법.
  15. 제14항에 있어서,
    상기 스캔펄스에 따라 상기 보상전압을 상기 게이트 배선의 타 측에 공급하는 단계는
    제 2 스위칭 소자를 이용해서 상기 게이트 배선에 공급된 스캔펄스에 따라 상기 제 1 스위칭 소자로부터의 상기 보상전압을 출력하는 단계; 및
    상기 반전된 게이트 출력신호에 따라 제 3 스위칭 소자를 이용해서 상기 제 2 스위칭 소자로부터의 상기 보상전압을 상기 게이트 배선의 타측에 공급하는 단계를 포함하는 것을 특징으로 하는 화상표시장치의 구동방법.
  16. 제14항에 있어서,
    상기 스캔펄스에 따라 상기 보상전압을 상기 게이트 배선의 타 측에 공급하는 단계는
    제 2 스위칭 소자를 이용해서 상기 게이트 배선에 공급된 스캔펄스에 따라 상기 제 1 스위칭 소자로부터의 상기 보상전압을 출력하는 단계; 및
    상기 제 2 스위칭 소자로부터의 상기 보상전압에 따라 제 3 스위칭 소자를 이용해서 상기 제 1 스위칭 소자로부터의 상기 보상전압을 상기 게이트 배선의 타측에 공급하는 단계를 포함하는 것을 특징으로 하는 액정표시장치의 구동방법.
KR1020070025046A 2006-06-30 2007-03-14 화상표시장치 및 이의 구동방법 KR101351384B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020060060340 2006-06-30
KR20060060340 2006-06-30

Publications (2)

Publication Number Publication Date
KR20080003199A true KR20080003199A (ko) 2008-01-07
KR101351384B1 KR101351384B1 (ko) 2014-01-16

Family

ID=39214583

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070025046A KR101351384B1 (ko) 2006-06-30 2007-03-14 화상표시장치 및 이의 구동방법

Country Status (1)

Country Link
KR (1) KR101351384B1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110030882A (ko) * 2009-09-18 2011-03-24 엘지디스플레이 주식회사 액정표시장치
US9448665B2 (en) 2011-11-24 2016-09-20 Samsung Display Co., Ltd. Display device including optical sensor
KR20170081062A (ko) * 2015-12-31 2017-07-11 엘지디스플레이 주식회사 표시패널 구동 장치 및 방법과 이를 이용한 평판 표시 장치

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002099256A (ja) * 2000-09-25 2002-04-05 Toshiba Corp 平面表示装置
KR100796787B1 (ko) * 2001-01-04 2008-01-22 삼성전자주식회사 게이트 신호 지연 보상 액정 디스플레이 장치, 패널 및 방법

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110030882A (ko) * 2009-09-18 2011-03-24 엘지디스플레이 주식회사 액정표시장치
US9448665B2 (en) 2011-11-24 2016-09-20 Samsung Display Co., Ltd. Display device including optical sensor
KR20170081062A (ko) * 2015-12-31 2017-07-11 엘지디스플레이 주식회사 표시패널 구동 장치 및 방법과 이를 이용한 평판 표시 장치

Also Published As

Publication number Publication date
KR101351384B1 (ko) 2014-01-16

Similar Documents

Publication Publication Date Title
US9390666B2 (en) Display device capable of driving at low speed
KR20190037860A (ko) 게이트 구동 회로 및 이를 구비한 평판 표시 장치
KR101432717B1 (ko) 표시 장치 및 이의 구동 방법
US8068080B2 (en) Display apparatus, source driver, and display panel driving method
EP3113167B1 (en) Method of driving display panel and display apparatus for performing the same
KR101209043B1 (ko) 표시 장치의 구동 장치 및 이를 포함하는 표시 장치
JP2007128035A (ja) 液晶表示装置及びその駆動方法
US20120120044A1 (en) Liquid crystal display device and method for driving the same
KR20040023901A (ko) 구동 전압 생성 회로 및 이를 이용한 액정 표시 장치
KR20160029994A (ko) 액정표시장치
JP2008152227A (ja) 表示装置及びその駆動方法
JP7114875B2 (ja) 電気光学装置、電気光学装置の制御方法および電子機器
KR101351384B1 (ko) 화상표시장치 및 이의 구동방법
CN102543019A (zh) 液晶显示装置的驱动电路及其驱动方法
KR101654323B1 (ko) 액정표시장치 및 그의 보상 방법
KR20090005500A (ko) 액정 표시장치의 구동장치와 그 구동방법
KR101777126B1 (ko) 액정 표시장치의 구동장치와 그 구동방법
KR20110079038A (ko) 액정 표시장치 및 그의 구동방법
KR101785339B1 (ko) 공통전압 드라이버 및 이를 포함하는 액정표시장치
KR101243788B1 (ko) 표시장치의 구동장치와 그의 구동방법
KR100709702B1 (ko) 데이터 충전 시간을 보상하는 액정표시장치
JP4830424B2 (ja) 駆動装置
JP6699298B2 (ja) 電気光学装置、電気光学装置の制御方法および電子機器
KR20160044177A (ko) 게이트신호의 딜레이 편차를 경감할 수 있는 액정표시장치
KR20200082802A (ko) 액정 표시 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20161214

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20171218

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20181226

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20191212

Year of fee payment: 7