KR20080001792A - Thin film transistor and method for fabricating the same - Google Patents
Thin film transistor and method for fabricating the same Download PDFInfo
- Publication number
- KR20080001792A KR20080001792A KR1020060060143A KR20060060143A KR20080001792A KR 20080001792 A KR20080001792 A KR 20080001792A KR 1020060060143 A KR1020060060143 A KR 1020060060143A KR 20060060143 A KR20060060143 A KR 20060060143A KR 20080001792 A KR20080001792 A KR 20080001792A
- Authority
- KR
- South Korea
- Prior art keywords
- semiconductor layer
- thin film
- film transistor
- surface treatment
- region
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 50
- 239000010409 thin film Substances 0.000 title claims abstract description 45
- 239000004065 semiconductor Substances 0.000 claims abstract description 96
- 239000000758 substrate Substances 0.000 claims abstract description 40
- 239000000463 material Substances 0.000 claims abstract description 30
- 230000002209 hydrophobic effect Effects 0.000 claims abstract description 28
- 239000010408 film Substances 0.000 claims description 48
- 238000004519 manufacturing process Methods 0.000 claims description 29
- 238000004381 surface treatment Methods 0.000 claims description 20
- 229920003229 poly(methyl methacrylate) Polymers 0.000 claims description 6
- 239000004926 polymethyl methacrylate Substances 0.000 claims description 6
- 238000003618 dip coating Methods 0.000 claims description 5
- 238000009832 plasma treatment Methods 0.000 claims description 5
- 229920000123 polythiophene Polymers 0.000 claims description 5
- QPCDCPDFJACHGM-UHFFFAOYSA-N N,N-bis{2-[bis(carboxymethyl)amino]ethyl}glycine Chemical compound OC(=O)CN(CC(O)=O)CCN(CC(=O)O)CCN(CC(O)=O)CC(O)=O QPCDCPDFJACHGM-UHFFFAOYSA-N 0.000 claims description 4
- 239000011368 organic material Substances 0.000 claims description 4
- PYJJCSYBSYXGQQ-UHFFFAOYSA-N trichloro(octadecyl)silane Chemical compound CCCCCCCCCCCCCCCCCC[Si](Cl)(Cl)Cl PYJJCSYBSYXGQQ-UHFFFAOYSA-N 0.000 claims description 4
- 239000007921 spray Substances 0.000 claims description 2
- 238000009413 insulation Methods 0.000 abstract 2
- 238000000926 separation method Methods 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 64
- 238000000059 patterning Methods 0.000 description 9
- UMIVXZPTRXBADB-UHFFFAOYSA-N benzocyclobutene Chemical compound C1=CC=C2CCC2=C1 UMIVXZPTRXBADB-UHFFFAOYSA-N 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 239000012044 organic layer Substances 0.000 description 4
- 230000001681 protective effect Effects 0.000 description 4
- 239000002904 solvent Substances 0.000 description 4
- 238000004544 sputter deposition Methods 0.000 description 4
- 239000002184 metal Substances 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 238000004528 spin coating Methods 0.000 description 3
- 238000005507 spraying Methods 0.000 description 3
- 239000004925 Acrylic resin Substances 0.000 description 2
- 229920000178 Acrylic resin Polymers 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 229920001940 conductive polymer Polymers 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 238000007606 doctor blade method Methods 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 238000007641 inkjet printing Methods 0.000 description 2
- 239000002070 nanowire Substances 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- 239000009719 polyimide resin Substances 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- 229920001609 Poly(3,4-ethylenedioxythiophene) Polymers 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 239000002041 carbon nanotube Substances 0.000 description 1
- 229910021393 carbon nanotube Inorganic materials 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 239000002071 nanotube Substances 0.000 description 1
- 239000003960 organic solvent Substances 0.000 description 1
- 229920000767 polyaniline Polymers 0.000 description 1
- 229920000128 polypyrrole Polymers 0.000 description 1
- 238000007650 screen-printing Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 238000001771 vacuum deposition Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
- H10K10/40—Organic transistors
- H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
- H10K10/462—Insulated gate field-effect transistors [IGFETs]
- H10K10/464—Lateral top-gate IGFETs comprising only a single gate
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
- H10K10/40—Organic transistors
- H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
- H10K10/462—Insulated gate field-effect transistors [IGFETs]
- H10K10/484—Insulated gate field-effect transistors [IGFETs] characterised by the channel regions
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
- H10K71/10—Deposition of organic active material
- H10K71/12—Deposition of organic active material using liquid deposition, e.g. spin coating
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
- H10K71/20—Changing the shape of the active layer in the devices, e.g. patterning
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
Abstract
Description
도 1a 내지 도 1g는 본 발명의 제 1 실시예에 따른 박막트랜지스터 및 이의의 제조 공정을 설명하기 위해 도시한 도면들이다.1A to 1G are diagrams for explaining a thin film transistor and a manufacturing process thereof according to a first embodiment of the present invention.
도 2a 내지 도 2c는 본 발명의 제 2 실시예에 따른 박막트랜지스터 및 이의 제조 공정을 설명하기 위해 도시한 도면들이다.2A to 2C are diagrams for explaining a thin film transistor and a manufacturing process thereof according to a second embodiment of the present invention.
(도면의 주요 부분에 대한 부호의 설명) (Explanation of symbols for the main parts of the drawing)
100, 200 : 기판 110a, 210a : 소스 전극 100, 200:
110b, 210b : 드레인 전극 120, 230 : 소수층 110b, 210b:
140, 240 : 반도체층 150, 250 : 절연막 140 and 240
160, 260 : 게이트 전극 160, 260: gate electrode
본 발명은 박막트랜지스터에 관한 것으로서, 더욱 구체적으로 생산성을 증대시키며, 공정 수를 절감할 수 있는 박막트랜지스터 및 그의 제조 방법에 관한 것이다.The present invention relates to a thin film transistor, and more particularly, to a thin film transistor capable of increasing productivity and reducing a number of processes, and a method of manufacturing the same.
오늘날, 박막트랜지스터는 액정표시장치 또는 유기전계발광표시장치와 같은 평판표시장치를 구성하는 각 화소를 제어하는 스위칭 소자 또는 상기 각 화소를 구동하는 구동소자로 적용되고 있다. 또한, 상기 박막트랜지스터는 상기 평판표시장치의 회로 및 메모리 소자에 널리 사용되고 있다.Today, thin film transistors are being applied as switching elements for controlling each pixel constituting a flat panel display such as a liquid crystal display or an organic light emitting display, or as a driving element for driving each pixel. In addition, the thin film transistor is widely used in circuits and memory devices of the flat panel display.
상기 박막트랜지스터는 게이트 전극, 게이트 절연막, 반도체층 및 소스/드레인 전극을 포함하며, 상기 박막트랜지스터의 각 구성요소를 형성하기 위해서는 패터닝 공정을 각각 거쳐서 형성하게 된다.The thin film transistor includes a gate electrode, a gate insulating film, a semiconductor layer, and a source / drain electrode, and is formed through a patterning process to form each component of the thin film transistor.
현재, 평판표시장치는 제품의 질뿐만 아니라, 가격 경쟁력을 확보하는 것이 중요한데, 상기 박막트랜지스터를 제조하는 데 많은 공정을 수행하게 되므로, 생산 단가가 증가할 수밖에 없다.At present, it is important to secure not only product quality but also price competitiveness, and since the flat panel display device performs many processes for manufacturing the thin film transistor, the production cost is inevitably increased.
여기서, 상기 박막트랜지스터의 반도체층은 상기 반도체물질을 스퍼터링법 또는 화학기상증착법을 통해 형성함에 따라, 고가의 장비를 필요로 할 뿐만 아니라, 대면적의 평판표시장치를 제조하는 데 한계가 있다.Here, the semiconductor layer of the thin film transistor is formed by the sputtering method or chemical vapor deposition method, as well as expensive equipment, there is a limit in manufacturing a large area flat panel display device.
또, 상기 반도체층이 유기 반도체물질로 형성될 경우, 상기 반도체층의 특성이 저하될 수 있다. 이는 상기 패터닝공정이 반도체 물질을 증착한 증착막을 형성한 뒤, 상기 증착막상에 노광 및 현상 공정을 거쳐 감광성막 패턴을 형성하고, 상기 감광성막 패턴에 따라 상기 증착막을 식각하고, 상기 감광성막 패턴을 제거하는 여러 단계를 거치기 때문에, 상기 반도체층이 유기 용매나 화학 약품에 노출되어 손상될 수 있기 때문이다.In addition, when the semiconductor layer is formed of an organic semiconductor material, the characteristics of the semiconductor layer may be degraded. The patterning process forms a deposition film on which the semiconductor material is deposited, and then forms a photosensitive film pattern on the deposited film through an exposure and development process, etches the deposited film according to the photosensitive film pattern, and then forms the photosensitive film pattern. This is because the semiconductor layer may be damaged by exposure to organic solvents or chemicals because of the various steps of removal.
본 발명은 반도체층을 별도의 패터닝 공정을 수행하지 않고, 선택적으로 도포하여 형성함으로써, 상기 반도체층의 손상을 방지할 수 있는 박막트랜지스터 및 이의 제조 방법을 제공하는 데 다른 목적이 있다. Another object of the present invention is to provide a thin film transistor and a method of manufacturing the same, which can prevent damage to the semiconductor layer by selectively applying and forming the semiconductor layer without performing a separate patterning process.
또한, 공정 수를 줄임으로써 생산량을 증가시킬 뿐만 아니라 대면적의 평판표시장치를 제조하는데 유리한 박막트랜지스터 및 이의 제조 방법을 제공하는 데 그 목적이 있다.In addition, the object of the present invention is to provide a thin film transistor and a method of manufacturing the same, which are advantageous for manufacturing a large area flat panel display device as well as increasing the production by reducing the number of processes.
상기 기술적 과제를 이루기 위하여 본 발명의 일 측면은 박막트랜지스터를 제공한다. 상기 박막트랜지스터는 기판; 상기 기판상에 일정 간격을 가지며 형성된 소스/드레인 전극; 상기 소스/드레인 전극의 일부분과 상기 소스/드레인 전극의 이격 간격에 형성된 반도체층; 상기 반도체층을 포함하는 기판전면에 형성된 절연막; 및 상기 반도체층에 대응되는 상기 절연막 상에 형성된 게이트 전극을 포함하며,In order to achieve the above technical problem, an aspect of the present invention provides a thin film transistor. The thin film transistor includes a substrate; Source / drain electrodes formed at regular intervals on the substrate; A semiconductor layer formed at a distance between the portion of the source / drain electrode and the source / drain electrode; An insulating film formed on the front surface of the substrate including the semiconductor layer; And a gate electrode formed on the insulating film corresponding to the semiconductor layer,
상기 반도체층의 하부 영역은 상기 반도체층이 형성되지 않은 영역에 비해 소수성이거나 친수성의 특성을 가진다.The lower region of the semiconductor layer has hydrophobicity or hydrophilicity as compared with a region where the semiconductor layer is not formed.
상기 기술적 과제를 이루기 위하여 본 발명의 다른 일 측면은 박막트랜지스터의 제조 방법을 제공한다. 상기 제조 방법은 기판을 제공하는 단계; 상기 기판상에 일정 간격을 가지는 소스/드레인 전극을 형성하는 단계; 상기 소스/드레인 전극의 일부분과 상기 소스/드레인 전극의 이격 간격에 위치하는 반도체층을 형성하는 단계; 상기 반도체층을 포함하는 기판전면에 절연막을 형성하는 단계; 및 상기 반도체층에 대응된 상기 절연막 상에 게이트 전극을 형성하는 단계를 포함하며, 상기 반도체층은 가용성의 반도체 물질로 형성한다.Another aspect of the present invention to achieve the above technical problem provides a method of manufacturing a thin film transistor. The manufacturing method includes providing a substrate; Forming source / drain electrodes with a predetermined interval on the substrate; Forming a semiconductor layer located at a distance between the portion of the source / drain electrode and the source / drain electrode; Forming an insulating film on a front surface of the substrate including the semiconductor layer; And forming a gate electrode on the insulating film corresponding to the semiconductor layer, wherein the semiconductor layer is formed of a soluble semiconductor material.
이하, 도면을 참고하여 본 발명의 박막트랜지스터 및 이의 제조 방법을 상세하게 설명한다. 다음에 소개되는 실시예들은 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 예로서 제공되어지는 것이다. 따라서, 본 발명은 이하 설명되어지는 실시예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 그리고, 도면들에 있어서, 장치의 크기 및 두께 등은 편의를 위하여 과장되어 표현될 수도 있다. 명세서 전체에 걸쳐서 동일한 참조번호들은 동일한 구성요소들을 나타낸다.Hereinafter, the thin film transistor of the present invention and a manufacturing method thereof will be described in detail with reference to the accompanying drawings. The following embodiments are provided as examples to sufficiently convey the spirit of the present invention to those skilled in the art. Accordingly, the invention is not limited to the embodiments described below and may be embodied in other forms. In the drawings, the size and thickness of the device may be exaggerated for convenience. Like numbers refer to like elements throughout.
도 1a 내지 도 1g는 본 발명의 제 1 실시예에 따른 박막트랜지스터 및 이의의 제조 공정을 설명하기 위해 도시한 도면들이다.1A to 1G are diagrams for explaining a thin film transistor and a manufacturing process thereof according to a first embodiment of the present invention.
도 1a를 참조하면, 기판(100)을 제공한다. 상기 기판(100)상에 제 1 도전막을 증착한 뒤, 패터닝하여 서로 일정간격을 가지며 이격되어 있는 소스/드레인 전극(110a, 110b)을 형성한다. 상기 소스/드레인 전극(110a, 110b)은 금속, 나노 와이어 또는 전도성 고분자 중 어느 하나로 형성할 수 있다. 여기서, 상기 금속은 Al, Cu, Mo, Mg, Ca, Ag, W, Cr 및 AlNd으로 이루어진 군에서 선택된 적어도 어느 하나일 수 있다. 이때, 상기 제 1 도전막은 스퍼터링법 또는 진공증착법을 통해 형성할 수 있다. 또, 상기 나노 와이어는 탄소 나노튜브 또는 메탈 나노튜브일 수 있다. 또, 상기 전도성 고분자는 폴리 아닐린, 폴리에틸렌디옥시티오펜, 폴리피롤 중 어느 하나일 수 있다. 이때, 상기 제 1 도전막은 잉크젯 프린팅법, 스핀코팅법, 딥코팅법, 스퍼터링법, 스크린 인쇄법 및 닥터 블레이드법으로 이루어진 군에서 선택된 어느 하나의 방식을 통해 형성할 수 있다.Referring to FIG. 1A, a
도 1b를 참조하면, 상기 소스/드레인 전극(110a, 110b)의 일부분과 상기 소스/드레인 전극(110a, 110b)의 이격공간에 해당하는 제 1 영역(100a)에 감광성막(120)을 형성한다. 여기서, 상기 감광성막(120)은 감광성 물질을 도포한 뒤, 노광 및 현상 공정을 거쳐 형성할 수 있다.Referring to FIG. 1B, a
도 1c를 참조하면, 상기 감광성막(120)을 포함하는 상기 기판(100) 전면에 제 1 표면처리를 수행한다. 여기서, 상기 제 1 표면처리는 소수성을 가지도록 그 표면을 개질하는 것으로, 상기 감광성막(120)을 포함하는 상기 기판(100) 전면에 소수층(hydrophobic layer;130)를 형성한다. 상기 소수층(130)은 옥타데실트리클로로실란 또는 폴리메틸메타크릴레이트 중 어느 하나로 형성할 수 있다. 이때, 상기 소수층(130)은 딥 코팅, 스프레이 코팅법, 스핀코팅법 및 닥터 블레이드법으로 이루어진 군에서 선택된 어느 하나의 방식을 통해 형성할 수 있다.Referring to FIG. 1C, a first surface treatment is performed on the entire surface of the
상기 감광성막(120)을 제거함으로써, 도 1d에서와 같이, 상기 제 1 영역(100b)을 제외한 제 2 영역(100b)상에만 소수층(130)이 형성된다.By removing the
도 1e를 참조하면, 상기 제 1, 제 2 영역(100a, 100b)상에 즉, 상기 제 1 기판(100) 전면에 걸쳐 제 2 표면처리를 수행한다. 여기서, 상기 제 2 표면처리는 상기 소수층(130)을 포함하는 상기 기판(100) 전면에 걸쳐 O2 플라즈마 처리를 수행하여, 표면을 친수성으로 개질한다. 이때, 상기 기판(100) 전면에 걸쳐 O2 플라즈마 처리를 하나, 상기 제 2 영역(100b)에는 상기 소수층(130)이 형성되어 있는바, 상기 제 1 영역(100a)보다 소수성의 특성을 가지게 된다. 이로써, 상기 소스/드레인 전극(110a, 110b)을 포함하는 기판 전면은 그 표면이 서로 다른 특성을 가지는 상기 제 1 영역(100a)과 상기 제 2 영역(100b)으로 정의된다. 즉, 상기 제 1 영역(100a)은 친수성을 가지게 되고, 상기 제 2 영역(100b)은 소수성을 가지게 된다.Referring to FIG. 1E, a second surface treatment is performed on the first and
도 1f를 참조하면, 상기 제 1 영역(100a)에 위치하는 반도체층(140)을 형성한다. 상기 반도체층(140)은 상기 제 1 영역(100a)과 상기 제 2 영역(100b)으로 정의된 기판(100)상에 가용성의 반도체 물질을 용매에 분산시키거나 용해시킨 후, 스프레이 코팅법 또는 딥 코팅법을 이용하여 형성할 수 있다. 여기서, 상기 가용성의 반도체 물질은 유기 물질일 수 있다. 이때, 상기 가용성의 반도체 물질은 펜타신 또는 그 유도체들 중 어느 하나일 수 있다. 이때, 상기 가용성의 반도체 물질은 친수성의 성향을 가지므로, 상기 가용성의 반도체 물질은 상기 제 2 영역(100b)보다 친수성을 가지는 상기 제 1 영역(100a)에 선택적으로 위치하게 된다. 이후, 열처리 공정을 수행함으로써, 상기 용매를 제거함과 동시에 상기 가용성의 반도체물질을 경화시켜 상기 반도체층(140)을 경화시킨다.Referring to FIG. 1F, the
이로써, 상기 반도체층(140)을 가용성의 반도체 물질로 선택적으로 도포하여 형성함으로써, 용이한 공정을 통해 형성할 수 있다. 또, 상기 반도체층(140)을 별도의 패터닝 공정을 수행하지 않고 형성할 수 있어, 공정이 단순화될 뿐만 아니라, 상기 반도체층(140)이 패터닝공정에서 사용되는 용매에 의해 손상되는 것을 방지할 수 있다. 또, 상기 반도체층(140)을 선택적으로 형성됨에 따라, 종래에 기판 전면에 형성한 뒤, 패터닝 공정을 거쳐 형성할 때보다 재료의 손실을 줄일 수 있으며, 재활용하기가 수월하다. 이로써, 재료비를 절감할 수 있어, 생산 단가를 줄일 수 있다.As a result, the
도 1g를 참조하면, 상기 반도체층(140)을 포함하는 기판(100)전면에 걸쳐 절연막(150)을 형성한다. 상기 절연막(150)은 유기막, 무기막 또는 이들의 적층막 중 어느 하나일 수 있다. 여기서, 상기 유기막은 벤조사이클로부텐(BCB), 아크릴계 수지, 폴리 이미드계 수지로 이루어진 군에서 선택된 적어도 어느 하나일 수 있다. 이때, 상기 유기막은 스핀 코팅법, 스프레이 코팅법, 딥 코팅법, 잉크젯 프린팅법, 닥터 브레이드법 중 어느 하나의 방식을 통해 형성할 수 있다. 또, 상기 무기막은 산화 실리콘막, 질화 실리콘막 또는 이들의 적층막일 수 있다. 이때, 상기 무기막은 화학기상증착법 또는 스퍼터링법을 통해 형성할 수 있다.Referring to FIG. 1G, an insulating
상기 반도체층(140)과 대응되는 상기 절연막(150)상에 게이트 전극(160)을 형성함으로써, 박막트랜지스터를 제조할 수 있다.The thin film transistor may be manufactured by forming the
즉, 이와 같이 제조된 박막트랜지스터는 기판(100)과, 상기 기판(100)상에 일정 간격을 가지며 형성된 소스/드레인 전극(110a, 110b)을 포함한다. 또, 상기 소스/드레인 전극(110a, 110b)을 포함하는 기판(100)은 상기 소스/드레인 전극(110a, 110b)의 일부분과 상기 소스/드레인 전극(110a, 110b)의 이격간격에 해당하는 제 1 영역(100a)과, 상기 제 1 영역(100a)을 제외한 영역에 해당하는 제 2 영역(100b)으로 정의되며, 상기 제 1 영역(100a)상에 형성된 반도체층(140)을 포함한다. 상기 반도체층(140)은 가용성의 반도체 물질로서, 유기물질로 형성될 수 있다. 이때, 상기 가용성의 반도체물질은 펜타신 및 그 유도체일 수 있다.That is, the thin film transistor manufactured as described above includes a
이때, 상기 제 1 영역(100a)은 그 표면이 상기 제 2 영역(100b)보다 친수성을 가진다. 여기서, 상기 제 2 영역(100b)에는 소수층(130)이 더 형성되어 있으며, 상기 소수층(130)은 옥타데실트리클로로실란(octadecytrichlorosilane) 또는 폴리메틸메타크릴레이트(polymethyl methacrylate) 중 어느 하나로 형성된다.At this time, the surface of the
또, 상기 박막트랜지스터는 상기 반도체층(140)을 포함하는 기판(100)전면에 형성된 절연막(150)과, 상기 반도체층(140)에 대응된 상기 절연막(150) 상에 형성된 게이트 전극(160)을 포함한다.In addition, the thin film transistor includes an insulating
더 나아가, 도면에는 도시하지 않았으나, 상기 박막트랜지스터상에 형성되어, 상기 박막트랜지스터를 보호하는 보호막을 더 포함할 수 있다. Further, although not shown in the drawings, the protective film may further include a protective film formed on the thin film transistor to protect the thin film transistor.
상기 보호막은 상기 절연막(150)은 유기막, 무기막 또는 이들의 적층막 중 어느 하나일 수 있다. 여기서, 상기 유기막은 벤조사이클로부텐(BCB), 아크릴계 수지, 폴리 이미드계 수지로 이루어진 군에서 선택된 적어도 어느 하나일 수 있다. 또, 상기 무기막은 산화 실리콘막, 질화 실리콘막 또는 이들의 적층막일 수 있다. The protective film may be any one of an organic film, an inorganic film, or a stacked film thereof. The organic layer may be at least one selected from the group consisting of benzocyclobutene (BCB), acrylic resin, and polyimide resin. The inorganic film may be a silicon oxide film, a silicon nitride film, or a laminated film thereof.
도 2a 내지 도 2c는 본 발명의 제 2 실시예에 따른 박막트랜지스터 및 이의 제조 공정을 설명하기 위해 도시한 도면들이다. 여기서, 본 발명의 제 2 실시예에 따른 박막트랜지스터의 반도체층은 소수성의 성향을 가지는 가용성의 반도체 물질로 형성한다. 여기서, 상술한 본 발명의 제 1 실시예에 따른 박막트랜지스터와 유사한 구성 요소를 가지고, 유사한 제조 방법을 통해 형성되는바 반복되는 설명은 생략하여 기술한다.2A to 2C are diagrams for explaining a thin film transistor and a manufacturing process thereof according to a second embodiment of the present invention. Here, the semiconductor layer of the thin film transistor according to the second embodiment of the present invention is formed of a soluble semiconductor material having a hydrophobic tendency. Here, the components having similar components to those of the thin film transistor according to the first embodiment of the present invention described above, which are formed through a similar manufacturing method, will not be repeated.
도 2a를 참조하면, 기판(200)상에 서로 일정간격을 가지며 분리된 소스/드레인 전극(210a, 210b)을 형성한다.Referring to FIG. 2A, source /
상기 소스/드레인 전극(210a, 210b)을 포함하는 기판(200)을 제 1 영역(200a)과 제 2 영역(200b)으로 정의하고, 상기 제 1 영역(200a)상에 감광성막(220)을 형성한다. 여기서, 상기 제 1 영역(200a)은 후술할 반도체층이 형성될 영역으로, 상기 소스/드레인 전극(210a, 210b)의 일부분과, 상기 소스/드레인 전극(210a, 210b)간의 이격공간에 해당된다. 또, 상기 제 2 영역(200b)은 상기 제 1 영역(200a)을 제외한 영역에 해당된다.A
상기 감광성막(220)을 포함하는 상기 기판(200)전면에 제 1 표면처리를 수행한다. 상기 제 1 표면처리는 표면을 친수성으로 개질하는 공정으로, 상기 감광성막(220)을 포함하는 상기 기판(200)전면에 O2 플라즈마 처리를 수행한다.A first surface treatment is performed on the entire surface of the
상기 감광성막(220)막을 도 2b에서와 같이 제거함으로써, 상기 제 2 영역(200b)은 친수성으로 개질된다.By removing the photosensitive film 220 as shown in FIG. 2B, the
상기 기판(200) 전면에 제 2 표면처리를 수행한다. 상기 제 2 표면처리는 표면을 소수성으로 개질하는 공정으로, 상기 기판(200)전면에 걸쳐 소수층(hydrophobic layer;230)을 형성한다. 이때, 상기 제 2 영역(200b)은 친수성으로 개질된 바, 상기 제 2 영역(200b)을 포함하는 기판(200)전면에 소수층(230)을 형성하게 되면, 상기 제 1 영역(200a)은 상기 제 2 영역(200b)에 비해 상대적으로 소수성을 가지게 된다. 이로써, 상기 소스/드레인 전극(210a, 210b)을 포함하는 기판(200)은 서로 다른 특성을 가지는 제 1 영역(200a)과 제 2 영역(200b)으로 구분된다. 즉, 상기 제 1 영역(200a)은 소수성의 특성을 가지며, 상기 제 2 영역(200b)은 친수성의 특성을 가진다.A second surface treatment is performed on the entire surface of the
상기 제 1 영역(200a)에 가용성의 반도체 물질을 이용하여 반도체층(240)을 형성한다. 여기서, 상기 반도체층(240)은 상기 가용성의 반도체 물질을 용매에 분산 또는 용해시킨 뒤, 스프레이법 또는 딥코팅법 중 어느 하나의 방식을 통해 상기 제 1 영역(200)에 선택적으로 도포한 뒤, 열처리를 수행하여 형성할 수 있다. The
상기 가용성의 반도체 물질은 유기 물질로서, 폴리티오펜 또는 그 유도체들 중 어느 하나일 수 있다. 이때, 상기 가용성의 반도체 물질은 소수성의 성향을 가지는 바, 상기 제 2 영역에 비해 소수성의 성향을 가지는 제 1 영역(200a)에 위치하게 된다. 이로써, 별도의 패터닝 공정을 거치지 않고, 상기 반도체층(240)을 형성할 수 있다.The soluble semiconductor material may be any one of polythiophene or derivatives thereof as an organic material. At this time, the soluble semiconductor material has a hydrophobic tendency, and thus is located in the
도 2c를 참조하면, 상기 반도체층(240)을 포함하는 기판(200)전면에 걸쳐 절연막(250)을 형성한다. Referring to FIG. 2C, an insulating
상기 반도체층(240)에 대응된 상기 절연막(250)상에 게이트 전극을 형성함으로써, 박막트랜지스터를 제조할 수 있다.By forming a gate electrode on the insulating
더 나아가, 상기 박막트랜지스터를 보호하기 위한 보호막을 더 형성할 수 있다.Furthermore, a protective film for protecting the thin film transistor may be further formed.
이로써, 상기 반도체층(240)을 별도의 패터닝 공정을 수행하지 않고, 가용성의 반도체 물질을 선택적으로 도포하여 형성함으로써, 공정을 단순화시킬 뿐만 아니라, 상기 반도체층(240)이 손상되는 것을 방지할 수 있다.As a result, the
상기한 바와 같이 본 발명에 따르면, 반도체층을 가용성의 반도체 물질을 용이한 코팅법을 통해 형성할 수 있어, 생산성을 향상시킬 뿐만 아니라, 대면적의 평판표시장치에 적용하기에 유익하다.As described above, according to the present invention, the semiconductor layer can be formed by an easy coating method of a soluble semiconductor material, which not only improves productivity but is also advantageous for application to a large area flat panel display.
또, 상기 반도체층을 가용성의 반도체 물질을 선택적으로 형성함에 따라, 공정을 단순화시키며, 반도체층의 손상을 방지할 수 있는 박막트랜지스터 및 이의 제조 방법을 제공하였다.In addition, the semiconductor layer is provided with a thin film transistor and a method for manufacturing the same, which can simplify the process and prevent damage to the semiconductor layer by selectively forming a soluble semiconductor material.
또, 상기 반도체층의 손상이 저하됨에 따라, 특성이 우수한 박막트랜지스터 및 이의 제조 방법을 제공하였다.In addition, as the damage of the semiconductor layer is lowered, a thin film transistor having excellent characteristics and a method of manufacturing the same are provided.
또, 상기 반도체층을 제조하기 위한 공정을 단순화시킴에 따라, 생산성을 향상시킬 수 있다.In addition, by simplifying the process for manufacturing the semiconductor layer, productivity can be improved.
또, 상기 반도체층을 선택적으로 형성됨에 따라, 상기 반도체층을 형성하기 위한 재료의 손실을 줄일 수 있을 뿐만 아니라, 상기 재료를 재활용하기가 용이하다.In addition, as the semiconductor layer is selectively formed, not only can the loss of material for forming the semiconductor layer be reduced, but also the material can be easily recycled.
또, 상기 박막트랜지스터의 제조 공정을 단순화시킴에 따라, 상기 박막트랜지스터를 적용하는 평판표시장치의 가격 경쟁력을 키울 수 있다.In addition, as the manufacturing process of the thin film transistor is simplified, the price competitiveness of the flat panel display device applying the thin film transistor can be improved.
상기에서는 본 발명의 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬수 있음을 이해할 수 있을 것이다.Although described above with reference to embodiments of the present invention, those skilled in the art can variously modify and change the present invention without departing from the spirit and scope of the invention described in the claims below. You will understand.
Claims (16)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020060060143A KR20080001792A (en) | 2006-06-30 | 2006-06-30 | Thin film transistor and method for fabricating the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020060060143A KR20080001792A (en) | 2006-06-30 | 2006-06-30 | Thin film transistor and method for fabricating the same |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20080001792A true KR20080001792A (en) | 2008-01-04 |
Family
ID=39213687
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020060060143A KR20080001792A (en) | 2006-06-30 | 2006-06-30 | Thin film transistor and method for fabricating the same |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20080001792A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101450911B1 (en) * | 2008-11-20 | 2014-10-14 | 엘지디스플레이 주식회사 | Organic thin film transistor, manufacturing method thereof and display device |
| CN105576039A (en) * | 2016-02-23 | 2016-05-11 | 华南理工大学 | Preparation method of graphical thin film and thin film transistor |
-
2006
- 2006-06-30 KR KR1020060060143A patent/KR20080001792A/en not_active Application Discontinuation
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101450911B1 (en) * | 2008-11-20 | 2014-10-14 | 엘지디스플레이 주식회사 | Organic thin film transistor, manufacturing method thereof and display device |
| CN105576039A (en) * | 2016-02-23 | 2016-05-11 | 华南理工大学 | Preparation method of graphical thin film and thin film transistor |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP7203746B2 (en) | OLED display mother board and its manufacturing method, OLED display panel manufacturing method and its OLED display device | |
| US9362513B2 (en) | Organic thin film transistor substrate and method of manufacturing the same | |
| US7803669B2 (en) | Organic thin-film transistor substrate and fabrication method therefor | |
| US8610871B2 (en) | Method for forming multilayer structure, method for manufacturing display panel, and display panel | |
| US8013326B2 (en) | Organic thin film transistor substrate and method of manufacture | |
| JP2007005757A (en) | Thin film transistor, its manufacturing method, liquid crystal display device, and its manufacturing method | |
| US8785264B2 (en) | Organic TFT array substrate and manufacture method thereof | |
| KR100675639B1 (en) | Fabrication method of organic thin film transistor and liquid crystal display device | |
| US20050158981A1 (en) | Method of fabricating display panel | |
| US9741861B2 (en) | Display device and method for manufacturing the same | |
| KR20050066751A (en) | Thin film transistor array substrate and fabricating method thereof | |
| KR20080008597A (en) | Organic thin film transistor substrate and method for fabricating thereof | |
| KR20080001792A (en) | Thin film transistor and method for fabricating the same | |
| US20190081179A1 (en) | Thin film transistor, method for fabricating the same, array substrate, and display device | |
| KR20080011826A (en) | Organic thin film transistor substrate and manufacturing method thereof | |
| KR100662787B1 (en) | Organic thin film transistor and method fabricating thereof, and fabrication method of liquid crystal display device using the same | |
| KR102593533B1 (en) | Method for manufacturing substratefor display apparatus and method for manufacturing display apparatus | |
| US10424628B2 (en) | Manufacturing method of OLED backplane | |
| KR101397445B1 (en) | Method for fabricating Organic Thin Film Transistor | |
| KR20100070231A (en) | Organic thin film transistor, patterning method, and mehtod of fabricating organic thin film transistor and liquid crystal display device using thereof | |
| KR20080057878A (en) | Array substrate and method for fabricating the same | |
| US20080119010A1 (en) | Manufacturing method of organic semiconductor device | |
| KR101241138B1 (en) | Organic Thin Film Transistor Liquid Crystal Display Device and the method for fabricating thereof | |
| EP1930963B1 (en) | Method of manufacturing a semiconducting device and semiconducting device | |
| US10824031B2 (en) | Manufacturing method of an array substrate comprising a source electrode, a drain electrode, and a pixel electrode that are configured to be directly exposed within a liquid crystal layer |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid |