KR20080001388A - 반도체 패키지 - Google Patents

반도체 패키지 Download PDF

Info

Publication number
KR20080001388A
KR20080001388A KR1020060059812A KR20060059812A KR20080001388A KR 20080001388 A KR20080001388 A KR 20080001388A KR 1020060059812 A KR1020060059812 A KR 1020060059812A KR 20060059812 A KR20060059812 A KR 20060059812A KR 20080001388 A KR20080001388 A KR 20080001388A
Authority
KR
South Korea
Prior art keywords
bonding pads
semiconductor package
bumps
semiconductor chip
row
Prior art date
Application number
KR1020060059812A
Other languages
English (en)
Inventor
박정현
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020060059812A priority Critical patent/KR20080001388A/ko
Priority to US11/647,927 priority patent/US20080001273A1/en
Publication of KR20080001388A publication Critical patent/KR20080001388A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/494—Connecting portions
    • H01L2224/4943—Connecting portions the connecting portions being staggered
    • H01L2224/49433—Connecting portions the connecting portions being staggered outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/1016—Shape being a cuboid
    • H01L2924/10161—Shape being a cuboid with a rectangular active surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)

Abstract

반도체 패키지가 개시되어 있다. 반도체 패캐지는 표면에 복수개의 범프들이 소정 간격 이격되어 배열된 반도체 칩과, 반도체 칩이 실장되고 반도체 칩이 부착되는 제 1면에 범프들이 배열된 방향으로 복수개의 본딩패드들이 배열되며, 제 1면과 대향되는 제 2면에 본딩패드들과 전기적으로 연결되는 패드들이 형성된 기판을 포함하며, 본딩패드들은 복수개의 열로 배열되며, 본딩패드들은 서로 인접한 열에 배열된 본딩패드들과 중첩되는 본딩패드의 중첩면이 일정한 기울기를 가지고, 동일한 열에서 서로 마주보는 중첩면들과는 서로 반대되는 방향으로 기울어진 다각형 형상으로 형성되며, 각 열에 배열되는 본딩패드들은 서로 인접한 열에 배치된 본딩패드들의 중첩면들 사이에 배치되어 지그재그 형태의 배열된다. 이와 같은 형상 및 복수개의 열로 본딩패드를 형성하면 반도체 패키지의 크기를 줄일 수 있고, 많은 개수의 범프를 갖는 반도체 칩을 패키징할 수 있으며, 본딩패드들 사이의 간격을 넓게 설계할 수 있다.

Description

반도체 패키지{SEMICONDUCTOR PACKAGE}
도 1은 본 발명의 제 1실시예에 의한 반도체 패키지의 평면도이다.
도 2는 도 1에 도시된 반도체 패키지의 단면도이다.
도 3a 및 도 3b는 본 발명의 제 1실시예에 의한 본딩 패드를 도시한 도면이다.
도 4 및 도 5는 도 3에 도시된 본딩패드들과 다른 형상을 갖는 본딩 패드를 도시한 도면이다.
도 6a는 본 발명의 제 2실시예에 의한 반도체 칩을 도시한 평면도이고, 도 6b는 본 발명의 제 2실시예에 의한 기판을 도시한 평면도이다.
본 발명은 반도체 패키지에 관한 것이다. 보다 구체적으로 본 발명은 반도체 칩과 연결되는 본딩패드들 사이의 간격은 보다 넓게 설계하면서, 패드가 형성되는 기판의 크기는 감소시킨 반도체 패키지에 관한 것이다.
최근에는 전자기기의 소형화, 박형화 및 다기능화의 요구에 따라 반도체 패키지의 크기가 반도체 칩의 약 100% 내지 120%에 불과한 칩 스캐일 패키지(chip scale package) 및 반도체 소자의 용량 및 처리 속도를 배가시키기 위해서 복수개의 반도체 칩들을 상호 적층시킨 적층형 반도체 패키지 등과 같은 새로운 형태의 반도체 패키지들이 개발되고 있다.
그러나, 계속적인 전자기기의 다기능화의 요구로 반도체 칩이 다기능화 및 고집적화될 경우 반도체 칩의 표면에 형성되는 범프의 개수가 크게 증가되고, 범프들과 전기적으로 연결되는 본딩패드들의 개수도 증가되어야 하기 때문에 반도체 칩이 실장되는 기판의 크기가 증가될 수밖에 없다. 따라서, 반도체 칩의 약 100% 내지 120%에 불과한 칩 스캐일 패키지(chip scale package)의 제작이 어려우며, 이는 반도체 패키지의 박형화 추세에 역행하게 된다.
한편, 반도체 패키지의 크기가 증가되는 것을 방지하기 위해서 본딩 패드들 사이의 간격(pitch)을 최대한 줄일 경우 범프와 본딩패드를 와이어로 연결시키는 공정에서 와이어 본딩 불량 및 반도체 패키지를 테스트하는 공정에서 테스트 에러가 빈번하게 발생되는 문제점이 있다.
또한, 반도체 칩의 표면에 배열되는 범프들의 수가 계속적으로 증가할 경우 반도체 칩이 탑재되는 기판의 설계 자체가 불가능하여 반도체 칩을 패키징할 수 없게 된다.
따라서, 본 발명의 목적은 본 발명은 본딩패드들 사이의 간격은 보다 넓게 설계하면서, 기판의 크기는 감소시킨 반도체 패키지를 제공한다.
이와 같은 목적을 구현하기 위해 본 발명은 표면에 복수개의 범프들이 소정 간격 이격되어 배열된 반도체 칩과, 반도체 칩이 실장되고 반도체 칩이 부착되는 제 1면에 범프들이 배열된 방향으로 복수개의 본딩패드들이 배열되며, 제 1면과 대향되는 제 2면에 본딩패드들과 전기적으로 연결되는 패드들이 형성된 기판을 포함하며, 본딩패드들은 복수개의 열로 배열되며, 본딩패드들은 서로 인접한 열에 배열된 본딩패드들과 중첩되는 본딩패드의 중첩면이 일정한 기울기를 가지고, 동일한 열에서 서로 마주보는 중첩면들과는 서로 반대되는 방향으로 기울어진 다각형 형상으로 형성되며, 각 열에 배열되는 본딩패드들은 서로 인접한 열에 배치된 본딩패드들의 중첩면들 사이에 배치되어 지그재그 형태의 배열되는 반도체 패키지를 제공한다.
바람직하게, 본딩패드들은 2열로 배열되고, 본딩패드들은 삼각 형상, 마름모 형상 및 육각형상으로 형성된다.
이하, 첨부된 도면들을 참조하여 본 발명의 바람직한 실시예들에 따른 반도체 패키지에 대하여 상세하게 설명한다.
반도체 패키지
실시예 1
도 1은 본 발명의 제 1실시예에 의한 반도체 패키지의 평면도이고, 도 2는 도 1에 도시된 반도체 패키지의 단면도이다.
도 1 및 도 2를 참조하면, 반도체 패키지(1)는 반도체 칩(10), 기판(100), 와이어(30) 및 솔더볼(50)을 포함한다.
본 실시예에 의한 반도체 칩(10)은 외부에서 입력된 각종 정보를 저장하는 회로부(도시 안됨), 회로부와 전기적으로 연결되고 반도체 칩(10)에 배열되는 복수개의 범프(20)들을 포함한다. 도 1 및 도 2에서는 반도체 칩(10)의 폭방향 양쪽에 범프(20)들이 일렬로 배열된 것을 도시하였으나, 반도체 칩(10)의 중앙에 범프(20)들이 일렬 또는 복수개의 열로 배열되거나, 반도체 칩(10)의 4개의 가장자리를 따라 범프(20)들이 배열될 수 있다.
도 3a 및 도 3b는 본 발명의 제 1실시예에 의한 본딩 패드를 도시한 도면이다.
도 1 및 도 3a를 참조하면, 기판(100)은 회로배선(113)들 및 패드들이 인쇄된 인쇄회로기판으로, 반도체 칩(10)이 실장되며, 반도체 칩(10)과 전자기기를 전기적으로 연결시킨다. 기판(100)의 상부 중앙에는 반도체 칩 부착영역(105)이 마련되고, 기판(100)의 상부 가장자리 부근에는 본딩패드(110)들이 형성된다.
반도체 칩 부착영역(105)에 반도체 칩(10)이 부착되는데, 반도체 칩(10)의 하부가 접착부재(60; 도 2참조)에 의해 기판(100)의 상부에 부착된다.
본딩패드(110)들은 복수개의 열, 즉 2개 이상의 열로 배열된다. 그러나, 본딩패드(110)들이 3개 이상의 열로 배열될 경우 본딩패드(110)들로 인해 기판의 크기가 증가되어 반도체 패키지(1)를 소형화시키기 어렵게 된다. 따라서, 본 실시예에서는 본딩패드(110)들 사이의 간격은 넓게 형성하면서, 기판(100)의 크기는 줄일 수 있도록 본딩패드(110)들을 2열로 형성하였다.
도 3a 및 도 3b를 참조하면, 각 본딩패드(110)들은 서로 인접한 열과 중첩되는 중첩면(112)을 포함한 복수개의 면과 꼭지점으로 이루어진 다각형상으로 형성된다. 중첩면(112)은 일정한 기울기를 가지고 있고, 동일한 열에서 서로 마주보는 중첩면(112)과는 서로 대칭되는 방향으로 기울어진다. 따라서, 첫번째 열(111a)에 배열되는 본딩패드(110)들의 중첩면(112) 사이에 두번째 열(111b)에 배열되는 본딩패드(110)들의 중첩면(112)이 위치함으로써, 첫번째 열(111a)에 배치되는 본딩패드(110)들과 두번째 열(111b)에 배치되는 본딩패드(110)들은 지그재그 형태의 배열된다.
바람직하게, 첫번째 열(111a)과 두번째 열(111b)에 배열되는 각 본딩패드(110)들은 도 3a 및 도 3b에 도시된 마름모(diamond) 형상으로 형성된다. 본딩패드(110)를 마름모 형상으로 형성하면, 한정된 크기를 갖는 기판(100) 내에 본딩패드(110)들의 개수를 가장 많이 형성할 수 있다. 따라서, 기판(100)의 상부에 부착되는 반도체 칩(10)의 범프(20) 수가 종래에 실장되던 반도체 칩의 범프 수보다 월등히 많은 경우 기판(100)의 크기를 증가시키기 않고 기판(100)의 상부에 본딩패드(110)들을 전부 형성할 수 있다. 또한, 기판(100)의 상부에 부착되는 반도체 칩(10)의 범프(20) 수가 종래에 실장되던 반도체 칩의 범프 수와 동일할 경우, 기판(100)의 크기를 줄이거나, 본딩패드(110)들 사이의 간격을 넓힐 수 있다.
본딩패드(110)를 마름모 형상으로 형성할 경우, 도 3b에 도시된 바와 같이 첫번째 열(111a)에 배치된 본딩패드(110)들의 중심에서 두번째 열(111b)에 배치된 본딩패드(110)들의 중심까지의 거리(ℓ1)는 마름모 형상을 갖는 본딩패드(110)의 길이(ℓ2)의 1/2보다 길어야 한다.
도 4 및 도 5는 도 3에 도시된 본딩패드들과 다른 형상을 갖는 본딩 패드를 도시한 도면이다.
도 3a에 도시된 바와 같이 본딩패드(110)들의 형상을 마름모 형상으로 형성하는 것이 가장 바람직하지만, 본딩패드(110)들을 도 4에 도시된 삼각형상 및 도 5에 도시된 육각형상을 가지도록 형성하여도 무방하다.
도 4에 도시된 바와 같이 본딩패드(110)들을 삼각 형상으로 형성할 경우, 첫번째 줄에 배치되는 본딩패드(110)들의 형상과 두번째 줄에 배치되는 본딩패드(110)들의 형상은 서로 대칭이 된다.
다시 도 1 및 도 2를 참조하면, 기판(100)의 하부에는 회로배선(113) 및 비아홀(114)에 의해 본딩패드(110)들과 전기적으로 연결되는 볼 랜드(115)들이 형성된다. 각각의 볼 랜드(115)에는 반도체 패키지(1)의 입출력 단자 역할을 하는 솔더볼(50)이 접속된다.
한편, 와이어(30)은 도전성 재질로 형성되어 와이어(30)는 반도체 칩(10)과 기판(100)을 전기적으로 연결시키는 매개체로 사용된다. 와이어(30)의 일측단부는 반도체 칩(10)의 상부면에 형성된 범프(20)에 접속되고, 와이어(30)의 타측단부는 본딩패드(110)에 연결된다.
와이어(30)에 의해 반도체 칩(10)과 기판(100)이 전기적으로 연결되면, 반도체 칩(100), 기판(100)의 상부 및 와이어(30)를 덮어 이들을 외부 환경으로부터 보호하기 위해서 도 2의 점선으로 도시한 것과 같이 기판(100)의 상부에 밀봉부(40) 를 형성한다. 밀봉부(40)는 일예로, 에폭시 몰딩 컴파운드에 의해 형성된다.
본 실시예에서와 같이 본딩패드(110)들을 마름모와 같은 다각형 형상으로 형성하고 본딩패드(110)들을 복수개의 열로 지그재그 배열하면, 반도체 패키지(1)의 크기를 줄일 수 있고, 많은 개수의 범프(20)를 갖는 반도체 칩(10)을 패키징할 수 있어 반도체 패키지를 소형화할 수 있다.
또한, 본딩패드(110)들 사이의 간격을 넓게 설계할 수 있어 반도체 패키지(1)의 신뢰성을 향상시킬 수 있다.
실시예 2
도 6a는 본 발명의 제 2실시예에 의한 반도체 칩을 도시한 평면도이고, 도 6b는 본 발명의 제 2실시예에 의한 기판을 도시한 평면도이다. 본 발명의 제 2실시예에 의한 반도체 패키지는 반도체 칩의 솔더 범프와 기판의 본딩패드들이 도전성 물질을 개재하여 직접 부착되는 것을 제외하면 실시예 1의 반도체 패키지와 실질적으로 동일한 구조 및 구성을 갖는다. 따라서, 동일한 구성 요소에 대해서는 동일한 참조부호 및 명칭을 부여하기로 한다.
한편, 실시예 1에서 설명한 것과 같이 와이어를 이용하여 반도체 칩과 기판을 전기적으로 연결하지 않고, 반도체 칩에 솔더 범프를 형성하고, 기판의 제 1면에 본딩패드들을 형성하여 도전성 재질을 개재하여 솔더 범프와 본딩패드들을 직접 연결하는 경우에는 기판에 실시예 1에서 설명한 동일한 형상과 배열을 가진 본딩패드들을 형성하고, 반도체 칩의 하부면에는 본딩패드와 동일한 형상과 배열을 갖는 솔더범프를 형성해야 한다.
즉, 도 6b를 참조하면, 본딩패드(110a)들은 기판에 복수개의 열, 예를 들어 2열로 형성하고, 각 본딩패드(110a)들은 서로 인접한 열과 중첩되는 중첩면(112a)을 포함한 복수개의 면과 꼭지점으로 이루어진 다각형상, 일예로 마름모 형상으로 형성한다. 여기서, 첫번째 열(116a)에 배열되는 마름모 형상의 본딩패드(110a)들의 중첩면(112a) 사이에 두번째 열(116b)에 배열되는 마름모 형상의 본딩패드(110a)들의 중첩면(112a)이 위치한다. 따라서, 첫번째 열(116a)에 배치되는 본딩패드(110a)들과 두번째 열(116b)에 배치되는 본딩패드(110a)들은 지그재그 형태의 배열된다.
한편, 도 6a를 참조하면, 반도체 칩(10)에 형성되는 솔더 범프(20a)들은 반도체 칩(10)의 하부에 복수개의 열, 예를 들어 2열로 형성되고, 각 솔더 범프(20a)들은 서로 인접한 열과 중첩되는 중첩면(22)을 포함한 복수개의 면과 꼭지점으로 이루어진 다각형상, 일예로 마름모 형상으로 형성한다. 여기서, 첫번째 열(21a)에 배열되는 마름모 형상의 솔더 범프(20a)들의 중첩면(22) 사이에 두번째 열(21b)에 배열되는 마름모 형상의 솔더 범프(20a)들의 중첩면(22)이 위치한다. 따라서, 첫번째 열(21a)에 배치되는 솔더 범프(20a)들과 두번째 열(21b)에 배치되는 솔더 범프(20a)들은 지그재그 형태의 배열된다.
이상, 여기에서는 본 발명을 특정 실시예에 관련하여 도시하고 설명하였지만, 본 발명이 그에 한정되는 것은 아니며, 이하의 특허청구의 범위는 본 발명의 정신과 분야를 이탈하지 않는 한도 내에서 본 발명이 다양하게 개조 및 변형될 수 있다는 것을 당업계에서 통상의 지식을 가진 자가 용이하게 알 수 있다.
이상에서 상세하게 설명한 바와 같이 본 발명의 본딩패드들을 마름모와 같은 다각형 형상으로 형성하고 본딩패드들을 복수개의 열로 지그재그 배열하면, 반도체 패키지의 크기를 줄일 수 있고, 많은 개수의 범프를 갖는 반도체 칩을 패키징할 수 있어 반도체 패키지를 소형화할 수 있다.
또한, 본딩패드들 사이의 간격을 넓게 설계할 수 있어 반도체 패키지의 신뢰성을 향상시킬 수 있다.

Claims (8)

  1. 표면에 복수개의 범프들이 소정 간격 이격되어 배열된 반도체 칩;
    상기 반도체 칩이 실장되고, 상기 반도체 칩이 부착되는 제 1면에 상기 범프들이 배열된 방향으로 복수개의 본딩패드들이 배열되며, 상기 제 1면과 대향되는 제 2면에 상기 본딩패드들과 전기적으로 연결되는 패드들이 형성된 기판; 및
    상기 범프와 상기 본딩패드를 전기적으로 연결시키는 와이어를 포함하며,
    상기 본딩패드들은 복수개의 열로 배열되며, 상기 본딩패드들은 서로 인접한 열에 배열된 상기 본딩패드들과 중첩되는 상기 본딩패드의 중첩면이 일정한 기울기를 가지고, 동일한 열에서 서로 마주보는 상기 중첩면들과는 서로 반대되는 방향으로 기울어진 다각형 형상으로 형성되며, 각 열에 배열되는 상기 본딩패드들은 서로 인접한 열에 배치된 상기 본딩패드들의 중첩면들 사이에 배치되어 지그재그 형태의 배열을 갖는 것을 특징으로 하는 반도체 패키지.
  2. 제 1항에 있어서, 상기 본딩패드들은 2열로 배열되는 것을 특징으로 하는 반도체 패키지.
  3. 제 2 항에 있어서, 상기 본딩패드들의 형상은 삼각 형상이며, 첫번째 줄에 배치되는 본딩패드들의 형상과 두번째 줄에 배치되는 본딩패드들의 형상은 서로 대칭이 되는 것을 특징으로 하는 반도체 패키지.
  4. 제 1항에 있어서, 상기 본딩패드들의 형상은 마름모 형상인 것을 특징으로 하는 반도체 패키지.
  5. 제 4 항에 있어서, 첫번째 열에 배치된 본딩패드들의 중심에서 두번째 열에 배치된 본딩패드들의 중심까지의 거리는 상기 본딩패드 길이의 1/2보다 긴 것을 특징으로 하는 반도체 패키지.
  6. 제 1 항에 있어서, 상기 본딩패드들의 형상은 육각형상인 것을 특징으로 하는 반도체 패키지.
  7. 제 1 항에 있어서, 상기 범프들과 상기 본딩패드들은 도전성 재질의 와이어에 의해 전기적으로 연결되는 것을 특징으로 하는 반도체 패키지.
  8. 제 1 항에 있어서, 상기 범프들은 상기 본딩패드들과 대응되는 부분에 상기 본딩패드들과 동일한 개수의 열과 상기 본딩패드들과 동일한 형상으로 형성되며, 상기 범프들은 도전성 재질을 개재하여 상기 본딩패드들의 상부에 접속되는 것을 특징으로 하는 반도체 패키지.
KR1020060059812A 2006-06-29 2006-06-29 반도체 패키지 KR20080001388A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020060059812A KR20080001388A (ko) 2006-06-29 2006-06-29 반도체 패키지
US11/647,927 US20080001273A1 (en) 2006-06-29 2006-12-29 Semiconductor package having optimal interval between bond fingers for reduced substrate size

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060059812A KR20080001388A (ko) 2006-06-29 2006-06-29 반도체 패키지

Publications (1)

Publication Number Publication Date
KR20080001388A true KR20080001388A (ko) 2008-01-03

Family

ID=38875748

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060059812A KR20080001388A (ko) 2006-06-29 2006-06-29 반도체 패키지

Country Status (2)

Country Link
US (1) US20080001273A1 (ko)
KR (1) KR20080001388A (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8304337B2 (en) * 2009-12-14 2012-11-06 Stats Chippac Ltd. Integrated circuit packaging system with bond wire pads and method of manufacture thereof
CN104955268A (zh) * 2014-03-26 2015-09-30 鸿富锦精密工业(武汉)有限公司 电路板

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5818114A (en) * 1995-05-26 1998-10-06 Hewlett-Packard Company Radially staggered bond pad arrangements for integrated circuit pad circuitry
SG75154A1 (en) * 1999-02-23 2000-09-19 Inst Of Microelectronics Plastic ball grid array package
US20030006494A1 (en) * 2001-07-03 2003-01-09 Lee Sang Ho Thin profile stackable semiconductor package and method for manufacturing
KR100548554B1 (ko) * 2003-03-04 2006-02-02 주식회사 하이닉스반도체 테스트 비이클 볼 그리드 어레이 패키지
US7302756B2 (en) * 2003-06-30 2007-12-04 Intel Corporation Bond finger on via substrate, process of making same, package made thereby, and method of assembling same
JP2005032871A (ja) * 2003-07-09 2005-02-03 Renesas Technology Corp 半導体装置

Also Published As

Publication number Publication date
US20080001273A1 (en) 2008-01-03

Similar Documents

Publication Publication Date Title
US6768190B2 (en) Stack type flip-chip package
US7402911B2 (en) Multi-chip device and method for producing a multi-chip device
KR100843214B1 (ko) 메모리 칩과 프로세서 칩이 관통전극을 통해 연결된 플래너멀티 반도체 칩 패키지 및 그 제조방법
TWI481007B (zh) Semiconductor device
KR100683027B1 (ko) 반도체장치 및 그 제조방법
US9627366B2 (en) Stacked microelectronic packages having at least two stacked microelectronic elements adjacent one another
KR20040014156A (ko) 반도체장치
US6072700A (en) Ball grid array package
US8441116B2 (en) Semiconductor package having substrate for high speed semiconductor package
JP2003133518A (ja) 半導体モジュール
US7659623B2 (en) Semiconductor device having improved wiring
US6476472B1 (en) Integrated circuit package with improved ESD protection for no-connect pins
US20100044880A1 (en) Semiconductor device and semiconductor module
US7902664B2 (en) Semiconductor package having passive component and semiconductor memory module including the same
JP5735339B2 (ja) 半導体装置
US9219050B2 (en) Microelectronic unit and package with positional reversal
JP7273654B2 (ja) 半導体装置、その製造方法および電子装置
KR100895818B1 (ko) 반도체 패키지
KR20080001388A (ko) 반도체 패키지
US8519522B2 (en) Semiconductor package
JPH10200062A (ja) 半導体装置
KR20100086851A (ko) 반도체 패키지
KR20150039284A (ko) 멀티-칩 패키지
KR20210044489A (ko) 반도체 패키지
KR20110016028A (ko) 적층 반도체 패키지

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J201 Request for trial against refusal decision
AMND Amendment
E801 Decision on dismissal of amendment
B601 Maintenance of original decision after re-examination before a trial
J301 Trial decision

Free format text: TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20080117

Effective date: 20080821