KR20070098112A - A new driving method for high dark room contrast ratio and reduction of the reset period in ac pdps - Google Patents

A new driving method for high dark room contrast ratio and reduction of the reset period in ac pdps Download PDF

Info

Publication number
KR20070098112A
KR20070098112A KR1020060029359A KR20060029359A KR20070098112A KR 20070098112 A KR20070098112 A KR 20070098112A KR 1020060029359 A KR1020060029359 A KR 1020060029359A KR 20060029359 A KR20060029359 A KR 20060029359A KR 20070098112 A KR20070098112 A KR 20070098112A
Authority
KR
South Korea
Prior art keywords
subfield
reset
period
electrode
sustain
Prior art date
Application number
KR1020060029359A
Other languages
Korean (ko)
Other versions
KR100817793B1 (en
Inventor
김준엽
Original Assignee
김준엽
학교법인 대양학원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김준엽, 학교법인 대양학원 filed Critical 김준엽
Priority to KR1020060029359A priority Critical patent/KR100817793B1/en
Publication of KR20070098112A publication Critical patent/KR20070098112A/en
Application granted granted Critical
Publication of KR100817793B1 publication Critical patent/KR100817793B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/291—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes
    • G09G3/292—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for reset discharge, priming discharge or erase discharge occurring in a phase other than addressing
    • G09G3/2927—Details of initialising
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/296—Driving circuits for producing the waveforms applied to the driving electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms
    • G09G2310/066—Waveforms comprising a gently increasing or decreasing portion, e.g. ramp
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0209—Crosstalk reduction, i.e. to reduce direct or indirect influences of signals directed to a certain pixel of the displayed image on other pixels of said image, inclusive of influences affecting pixels in different frames or fields or sub-images which constitute a same image, e.g. left and right images of a stereoscopic display
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/06—Adjustment of display parameters
    • G09G2320/066—Adjustment of display parameters for control of contrast

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Gas Discharge Display Tubes (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

A method for driving an AC PDP is provided to increase a dark room contrast ratio by removing a part of background luminance generated from weak discharge. An AC(Alternating Current) PDP(Plasma Display Panel), which includes scan, address, and sustain electrodes, is driven during reset, address, and sustain periods. During the reset period in a first subfield(First subfield), a ramp type reset pulse having rising and falling intervals(20,30) is supplied to the scan electrodes, a reset pulse having a rising interval is supplied to the sustain electrodes, and a constant voltage is supplied to the sustain electrodes during the falling interval. During a reset period from a first subfield(Second subfield), a ramp type reset pulse having a rising interval(220) is supplied to the scan electrodes, and a reset pulse having a rising interval is supplied to the sustain electrodes during the rising interval from the first subfield.

Description

리셋기간을 단축하고 암실 명암비를 높이기 위한 새로운 ＡＣ ＰＤＰ의 구동방법{A NEW DRIVING METHOD FOR HIGH DARK ROOM CONTRAST RATIO AND REDUCTION OF THE RESET PERIOD IN AC PDPs}A new DRIVING METHOD FOR HIGH DARK ROOM CONTRAST RATIO AND REDUCTION OF THE RESET PERIOD IN AC PDPs}

도 1은 일반적인 3전극 교류 면방전 플라즈마 디스플레이 패널의 구조의 개략도를 나타낸 도면,1 is a schematic view showing the structure of a typical three-electrode alternating surface discharge plasma display panel;

도 2는 종래의 플라즈마 디스플레이 패널의 한 프레임 구성을 나타내는 도면,2 is a view showing a frame configuration of a conventional plasma display panel;

도 3은 종래의 플라즈마 디스플레이 패널의 한 프레임의 다른 구성을 나타내는 도면,3 is a view showing another configuration of one frame of a conventional plasma display panel;

도 4는 종래 기술에 의한 플라즈마 디스플레이 패널의 구동 파형도를 나타내는 도면,4 is a view showing a driving waveform diagram of a plasma display panel according to the prior art;

도 5는 본 발명에 따른 제1 서브필드 및 제2 서브필드에서 인가된 AC PDP의 새로운 유형의 리셋파형을 예시한 도면,5 illustrates a new type of reset waveform of an AC PDP applied in a first subfield and a second subfield according to the present invention;

도 6a는 본 발명에 따른 제1 서브필드에서 리셋기간도안 각 전극에 인가된 리셋파형을 예시한 도면이고, 6A is a diagram illustrating a reset waveform applied to each electrode during a reset period diagram in a first subfield according to the present invention;

도 6b는 본 발명에 따른 제1 서브필드에서 리셋기간동안 각 전극에 인가된 리셋파에 의한 벽전하의 분포를 예시한 도면,6B is a diagram illustrating a distribution of wall charges by a reset wave applied to each electrode during a reset period in a first subfield according to the present invention;

도 7a는 본 발명에 따른 제2 서브필드에서 리셋기간도안 각 전극에 인가된 리셋파형을 예시한 도면이고, 7A is a diagram illustrating a reset waveform applied to each electrode in a reset period diagram in a second subfield according to the present invention;

도 7b는 본 발명에 따른 제2 서브필드에서 리셋기간동안 각 전극에 인가된 리셋파에 의한 벽전하의 분포를 예시한 도면,7B is a diagram illustrating a distribution of wall charges by a reset wave applied to each electrode during a reset period in a second subfield according to the present invention;

도 8은 점등된 셀(on-cell)에서 제1 서브필드의 리셋기간 동안 종래의 레셋파형의 IR 세기(Ⅰ)와 본 발명에 따른 리셋파형에 따른 IR 세기(Ⅱ)를 그래프로 나타낸 도면,8 is a graph showing the IR intensity (I) of the conventional reset waveform and the IR intensity (II) according to the reset waveform according to the present invention during the reset period of the first subfield in the on-cell;

도 9는 본 발명에 따른 점등된 셀(on-cell)에서 제2 서브필드(Ⅰ)와 제3 서브필드(Ⅱ)의 리셋기간에서의 IR 세기를 그래프로 나타낸 도면,9 is a graph showing the IR intensity in the reset period of the second subfield I and the third subfield II in the lit cell according to the present invention;

도 10은 점등된 셀(on-cell)에서 종래 구동파형과 본 발명에 따른 새로운 리셋 구동파형의 어드레스 기간에서의 방전특성을 나타낸 도면,10 is a view showing discharge characteristics in an address period of a conventional driving waveform and a new reset driving waveform according to the present invention in an on-cell;

도 11a는 종래의 구동파형의 유지 방전특성을 나타낸 도면이고, 11A is a diagram showing sustain discharge characteristics of a conventional driving waveform;

도 11b는 본 발명에 따른 새로운 리셋파형의 유지 방전특성을 나타낸 도면,11b is a view showing sustain discharge characteristics of a new reset waveform according to the present invention;

도 12는 소등된 셀(off-cell)의 경우 종래의 구동파형과 본 발명에 따른 새로운 리셋파형의 제1 서브필드 동안에서의 IR 세기(intensity)를 측정한 도면,12 is a diagram showing the measurement of IR intensity during a first subfield of a conventional driving waveform and a new reset waveform according to the present invention in case of an off-cell;

도 13은 소등된 셀(off-cell)의 경우 첫 번째 프레임(frame)의 제2 서브필드(subfield)와 제3 서브필드(subfield)의 리셋기간에서의 IR 세기(intensity)를 측정한 도면,FIG. 13 is a diagram illustrating measurement of IR intensity during a reset period of a second subfield and a third subfield of a first frame in the case of an off-cell; FIG.

도 14는 소등된 셀(off-cell)의 경우에 두 번째 프레임(frame)의 제1 서브필드에서 IR 세기(intensity)를 나타내는 도면,14 is a diagram illustrating IR intensity in a first subfield of a second frame in the case of an off-cell;

도 15는 소등된 셀(off-cell)의 경우 본 발명에 따른 새로운 리셋파형의 두 번째 프레임의 제2 서브필드에서의 IR 세기(intensity)를 측정한 것을 나타낸 도면,FIG. 15 is a view illustrating measuring IR intensity in a second subfield of a second frame of a new reset waveform according to the present invention in the case of an off-cell;

도 16은 한 프레임(frame)에 8개의 서브필드(subfield)를 적용하고, 1개의 롱 리셋(long-reset)(램프상승 구간 및 램프하강 구간을 구비한 리셋)을 사용하였을 때의 소등된 셀(off-cell)에서의 IR 세기(intensity)를 측정한 것을 나타낸 도면,FIG. 16 shows an unlit cell when eight subfields are applied to one frame and one long reset (reset having a ramp up period and a ramp down period) is used. Figure showing the measurement of the IR intensity (intensity) in (off-cell),

도 17은 본 발명에 따른 구동방법을 적용하여, 하나의 프레임에 롱 리셋(long-reset)의 수에 따른 배경광과 휘도를 나타낸 도면이다.17 is a diagram illustrating background light and luminance according to the number of long resets in one frame by applying the driving method according to the present invention.

본 발명은 플라즈마 디스플레 패널의 구동방법에 관한 것으로, 보다 상세하게는, 플라즈마 디스플레이 패널의 리셋 구동방법에 관한 것으로서 초기화(이하 '리셋'이라 한다) 펄스를 개선하여 제2 서브필드 이하의 서브필드에서의 리셋 기간을 단축하고, 암실 콘트라스트 율(dark room contrast ratio)을 향상 시키도록 한 플라즈마 디스플레이 패널의 구동방법에 에 관한 것이다.The present invention relates to a method for driving a plasma display panel. More particularly, the present invention relates to a reset driving method for a plasma display panel. The present invention relates to a reset driving method of a plasma display panel. The present invention relates to a method of driving a plasma display panel to shorten the reset period of the circuit and to improve the dark room contrast ratio.

플라즈마 디스플레이 패널(Plasma Display Panel : 이하 'PDP'라 함)은 He+Xe, Ne+Xe 및 Ne+Ne+Xe 등의 불활성 혼합가스의 방전시 발생하는 147nm의 자외선에 의해 형광체를 발광시킴으로써 문자 또는 그래픽을 포함한 화상을 표시하게 된다. 이러한 PDP는 박막화와 대형화가 용이할 뿐만 아니라 최근의 기술 개발에 힘입어 크게 향상된 화질을 제공한다. Plasma Display Panels (hereinafter referred to as 'PDPs') are characterized by emitting phosphors by 147 nm ultraviolet rays generated during discharge of inert mixed gases such as He + Xe, Ne + Xe and Ne + Ne + Xe. An image containing graphics is displayed. Such a PDP is not only thin and easy to enlarge, but also greatly improved in quality due to recent technology development.

특히, 3전극 교류 면방전형 PDP는 방전시 표면에 벽전하가 축적되며 방전에 의해 발생되는 스퍼터링으로부터 전극들을 보호하기 때문에 저전압 구동과 장수명의 장점을 가진다.In particular, the three-electrode AC surface discharge type PDP has advantages of low voltage driving and long life because wall charges are accumulated on the surface during discharge and protect the electrodes from sputtering caused by the discharge.

도 1을 참조하면, 3전극 교류 면방전형 PDP의 방전셀은 상부기판(10) 상에 형성되어진 주사전극(30Y) 및 유지전극(30X)과, 하부기판(18) 상에 형성되어진 어드레스전극(20A)을 구비한다. Referring to FIG. 1, a discharge cell of a three-electrode AC surface discharge type PDP includes a scan electrode 30Y and a sustain electrode 30X formed on the upper substrate 10, and an address electrode formed on the lower substrate 18. 20A).

주사전극(30Y)과 유지전극(30X) 각각은 투명전극(12Y,12X)과, 투명전극(12Y,12X)의 선폭보다 작은 선폭을 가지며 투명전극의 일측 가장자리 영역에 형성되는 금속버스전극(13Y,13X)을 포함한다. 투명전극(12Y,12X)은 통상 인듐-틴-옥사이드(Indium-Tin-Oxide : 이하 'ITO'라 함)로 상부기판(10) 상에 형성된다. Each of the scan electrode 30Y and the sustain electrode 30X has a line width smaller than the line widths of the transparent electrodes 12Y and 12X and the transparent electrodes 12Y and 12X, and the metal bus electrode 13Y is formed at one edge region of the transparent electrode. , 13X). The transparent electrodes 12Y and 12X are generally formed on the upper substrate 10 by indium-tin-oxide (hereinafter, referred to as 'ITO').

금속버스전극(13Y,13X)은 통상 크롬(Cr) 등의 금속으로 투명전극(12Y,12X) 상에 형성되어 저항이 높은 투명전극(12Y,12X)에 의한 전압강하를 줄이는 역할을 한다. 주사전극(30Y)과 유지전극(30X)이 나란하게 형성된 상부기판(10)에는 상부 유전체층(14)과 보호막(16)이 적층된다. The metal bus electrodes 13Y and 13X are usually formed of metals such as chromium (Cr) and formed on the transparent electrodes 12Y and 12X to reduce voltage drop caused by the transparent electrodes 12Y and 12X having high resistance. The upper dielectric layer 14 and the passivation layer 16 are stacked on the upper substrate 10 having the scan electrode 30Y and the sustain electrode 30X side by side.

상부 유전체층(14)에는 플라즈마 방전시 발생된 벽전하가 축적된다. 보호막(16)은 플라즈마 방전시 발생된 스퍼터링에 의한 상부 유전체층(14)의 손상을 방지함과 아울러 2차 전자의 방출 효율을 높이게 된다. 보호막(16)으로는 통상 산화마그네슘(MgO)이 이용된다. 어드레스전극(20A)이 형성된 하부기판(18) 상에는 하부 유전체층(22), 격벽(24)이 형성되며, 하부 유전체층(22)과 격벽(24) 표면에는 형광체층(26)이 도포된다. In the upper dielectric layer 14, wall charges generated during plasma discharge are accumulated. The protective layer 16 prevents damage to the upper dielectric layer 14 due to sputtering generated during plasma discharge and increases emission efficiency of secondary electrons. As the protective film 16, magnesium oxide (MgO) is usually used. The lower dielectric layer 22 and the partition wall 24 are formed on the lower substrate 18 on which the address electrode 20A is formed, and the phosphor layer 26 is coated on the surfaces of the lower dielectric layer 22 and the partition wall 24.

어드레스 전극(20A)은 주사전극(30Y) 및 유지전극(30X)과 교차되는 방향으로 형성된다. 격벽(24)은 어드레스전극(20A)과 나란하게 형성되어 방전에 의해 생성된 자외선 및 가시광이 인접한 방전셀에 누설되는 것을 방지한다. The address electrode 20A is formed in the direction crossing the scan electrode 30Y and the sustain electrode 30X. The partition wall 24 is formed in parallel with the address electrode 20A to prevent ultraviolet rays and visible light generated by the discharge from leaking to the adjacent discharge cells.

형광체층(26)은 플라즈마 방전시 발생된 자외선에 의해 여기되어 적색, 녹색 또는 청색 중 어느 하나의 가시광선을 발생하게 된다. 상/하부기판(10,18)과 격벽(24) 사이에 마련된 방전셀의 방전공간에는 방전을 위한 He+Xe, Ne+Xe 및 Ne+Ne+Xe 등의 불활성 혼합가스가 주입된다.The phosphor layer 26 is excited by ultraviolet rays generated during plasma discharge to generate visible light of any one of red, green, and blue. An inert mixed gas such as He + Xe, Ne + Xe, and Ne + Ne + Xe for discharging is injected into the discharge space of the discharge cell provided between the upper and lower substrates 10 and 18 and the partition wall 24.

이러한 3전극 교류 면방전형 PDP는 화상의 계조(Gray Level)를 구현하기 위하여 한 프레임을 발광횟수가 다른 여러 서브필드로 나누어 구동하고 있다. The three-electrode AC surface discharge type PDP is driven by dividing one frame into several subfields having different emission counts in order to realize gray levels of an image.

각 서브필드는 다시 방전을 균일하게 일으키기 위한 리셋 기간, 방전셀을 선 택하기 위한 어드레스 기간 및 방전횟수에 따라 계조를 구현하는 서스테인(유지) 기간으로 나뉘어진다. 예를 들어, 256 계조로 화상을 표시하고자 하는 경우에 1/60 초에 해당하는 프레임 기간(16.67ms)은 도 2와 같이 8개의 서브필드들(SF1 내지SF8)로 나누어지게 된다. Each subfield is further divided into a reset period for generating discharge uniformly, an address period for selecting discharge cells, and a sustain period for implementing gray levels according to the number of discharges. For example, when the image is to be displayed with 256 gray levels, a frame period (16.67 ms) corresponding to 1/60 second is divided into eight subfields SF1 to SF8 as shown in FIG.

아울러, 8개의 서브 필드들(SF1 내지 SF8) 각각은 리셋 및 어드레스 기간과 서스테인 기간으로 다시 나누어지게 된다. 여기서, 각 서브필드의 리셋 및 어드레스 기간은 각 서브필드마다 동일한 반면에 유지 기간은 각 서브필드에서 2 n (n=0,1,2,3,4,5,6,7)의 비율로 증가된다. 이와 같이 각 서브필드에서 서스테인 기간이 달라지게 되므로 화상의 계조를 구현할 수 있게 된다.In addition, each of the eight subfields SF1 to SF8 is divided into a reset and an address period and a sustain period. Here, the reset and address periods of each subfield are the same for each subfield, while the sustain period increases at a rate of 2 n (n = 0,1,2,3,4,5,6,7) in each subfield. do. As described above, since the sustain period is changed in each subfield, gray levels of an image can be realized.

그리고 오늘날 디스플레이 장치의 다양한 용도로의 사용과 대형화에 따라 더욱더 많은 버티컬 라인의 구동될 수 있는 것이 요구되어 지는데, 특히 PDP의 경우 버티컬 라인의 증가와 함께 위의 모든 서브필드에서 필요한 주사시간이 점점 증가되고 있기 때문에, 유지 시간이 줄어들어 휘도(luminance) 저하와 이미지 퀄러티(image quality)가 저하되는 문제점들을 야기하고 있다.In addition, as the use and size of the display device for various purposes increases, more and more vertical lines are required to be driven. In particular, in the case of the PDP, the scanning time required in all the above subfields increases with the increase of the vertical lines. As a result, the holding time is reduced, which causes problems of deterioration of luminance and deterioration of image quality.

이처럼 고화질의 PDP에서 서스테인 시간이 줄어들기 때문에, 배경 발광(background luminance) 의한 이미지 퀄러티의 저하는 중요한 문제로 대두되고 있고, 안정된 어드레싱(addressing)을 위해 요구되는 초기화 기간(reset period)에 발생되는 약 방전(weak discharge)에 의한 배경 발광(background luminance)의 발생은 콘트라스트를 저하시키는 원인이 된다. 이러한 문제는 더 높은 화질의 PDP를 제조하는데 있어서 중요한 문제이다.As the sustain time is reduced in high quality PDPs, the degradation of image quality due to background luminance is an important problem, and is caused by the reset period required for stable addressing. The occurrence of background luminance due to the discharge (weak discharge) causes the contrast to decrease. This problem is important for manufacturing PDPs of higher quality.

이하 보다 구체적으로 램프형 리셋 펄스를 이용한 플라즈마 디스플레이 패널의 구동방법상의 종래기술의 문제점을 살펴보기로 한다.Hereinafter, the problem of the related art in the method of driving the plasma display panel using the lamp type reset pulse will be described in detail.

플라즈마 디스플레이는 각 서브필드에서 도 2에 나타낸 바와 같이 리셋 기간(reset period), 어드레스 기간(address period), 유지 기간(sustain period)으로 이루어진다. 리셋 기간은 이전의 유지방전으로 형성된 벽 전하를 소거하고 다음의 어드레스 방전을 안정적으로 수행하기 위해 벽 전하를 셋업(setup) 하는 역할을 한다. The plasma display is composed of a reset period, an address period, and a sustain period as shown in FIG. 2 in each subfield. The reset period serves to erase the wall charges formed by the previous sustain discharge and to set up the wall charges in order to stably perform the next address discharge.

어드레스 기간은 패널에서 켜지는 셀과 켜지지 않는 셀을 선택하여 켜지는 셀(어드레싱된 셀)에 벽 전하를 쌓아두는 동작을 수행하는 기간이다. The address period is a period in which a wall charge is accumulated in a cell (addressed cell) that is turned on by selecting a cell that is turned on and a cell that is not turned on in the panel.

서스테인 기간은 어드레싱된 셀에 실제로 화상을 표시하기 위한 유지방전을 수행하는 기간이다.The sustain period is a period in which sustain discharge is performed to actually display an image in the addressed cells.

도 2는 종래 기술에 의한 플라즈마 디스플레이 패널의 구동 파형도이다. 도 2에 나타낸 바와 같이, 리셋 기간은 소거 기간, 램프 상승 기간 및 램프 하강 기간으로 이루어진다.2 is a driving waveform diagram of a plasma display panel according to the prior art. As shown in Fig. 2, the reset period includes an erasing period, a ramp rising period and a ramp falling period.

소거 기간에서는 유지 전극(X)에 0V에서 Ve 전압을 향하여 완만하게 상승하는 소거 램프 파형이 인가된다. 그러면 유지전극(X)과 주사 전극(Y)에 형성된 벽 전하는 점점 소거된다.In the erase period, an erase ramp waveform that rises slowly toward the Ve voltage at 0 V is applied to the sustain electrode X. Then, the wall charges formed on the sustain electrode X and the scan electrode Y gradually disappear.

다음, 램프 상승 기간에서는 어드레스 전극(A) 및 유지 전극(X)을 0V로 유지하고, 주사 전극(Y)에는 Vs 전압에서 Vset 전압을 향하여 완만하게 상승하는 램프 파형이 인가된다. 이 램프 파형이 상승하는 동안 모든 방전 셀에서는 주사 전극(Y) 으로부터 어드레스 전극(A) 및 유지 전극(X)으로 각각 1회째의 미약한 리셋 방전이 일어난다. Next, in the ramp up period, the address electrode A and the sustain electrode X are held at 0 V, and a ramp waveform that rises slowly from the voltage Vs toward the voltage Vset is applied to the scan electrode Y. While this ramp waveform is rising, the first weak reset discharge is generated from all the discharge cells from the scan electrode Y to the address electrode A and the sustain electrode X, respectively.

그 결과, 주사 전극(Y)에 (-)벽 전하가 축적되고, 동시에 어드레스 전극(A) 및 유지 전극(X)에는 (+) 벽 전하가 축적된다. 이어서, 램프 하강 기간에서는 유지 전극(X)을 Ve 전압으로 유지한 상태에서, 주사 전극(Y)에 Vs 전압에서 0V를 향해 완만하게 하강하는 램프 파형을 인가한다. As a result, negative wall charges are accumulated in the scan electrode Y, and positive wall charges are accumulated in the address electrode A and the sustain electrode X at the same time. Subsequently, in the ramp down period, while the sustain electrode X is maintained at the Ve voltage, a ramp waveform that gently falls toward 0V at the Vs voltage is applied to the scan electrode Y.

이 램프 파형이 하강하는 동안 다시 모든 방전 셀에서는 2회째의 미약한 리셋 방전이 일어난다. 그 결과, 주사 전극(Y)의 (-) 벽 전하가 감소하고 유지 전극(X)의 (+) 벽 전하가 감소한다.While this ramp waveform falls, the second weak reset discharge occurs again in all the discharge cells. As a result, the negative wall charge of the scan electrode Y decreases and the positive wall charge of the sustain electrode X decreases.

그리고 이 램프형 리셋 펄스는 주사전극에 의해 형성되는데, 이러한 리셋 기간의 중요한 기능은 패널 전체의 주사전극과 유지전극의 벽전하의 극성을 같게 하고, 패널 전체로 볼 때 상대적으로 어드레스 전극에는 양극의 벽전하를 형성하기 위해서이다.(도 3 참조)The ramp-type reset pulse is formed by the scan electrodes, and an important function of the reset period is to make the polarities of the wall charges of the scan electrodes and the sustain electrodes of the entire panel equal. To form wall charges (see Figure 3).

또한, 리셋 기간동안 램프형 펄스를 사용하는 경우에, 어드레스 전압은 상당히 낮다. 그러나 리셋 기간동안 셀에 형성된 벽전하에 의한 벽전압은 어드레스 기간 동안 필요한 어드레스 전압보다 낮다.In addition, in the case of using a ramp type pulse during the reset period, the address voltage is considerably low. However, the wall voltage due to wall charges formed in the cell during the reset period is lower than the address voltage required during the address period.

도 4는 종래의 램프형 리셋 파형과 리셋기간 동안 측정된 IR(적외선) 세기를 그래프로 나타낸 개략 도이다.4 is a schematic diagram showing a graph of a conventional ramp type reset waveform and IR (infrared) intensity measured during a reset period.

도 4을 참조하면, 종래의 램프형 리셋 파형과 리셋기간 동안의 IR 세기, 주사전극, 유지전극(공통전극) 및 어드레스 전극에 인가된 파형이 함께 나타나 있어, 온 셀(on-cell)과 오프 셀(off-cell)의 각 전극에 인가된 전압의 변화에 따른 배경광(background luminance)을 IR 세기를 통해 알 수 있다.Referring to FIG. 4, a conventional ramp type reset waveform and waveforms applied to an IR intensity, a scan electrode, a sustain electrode (common electrode), and an address electrode during the reset period are shown together, thereby turning on-cell and off. Background luminance due to the change of the voltage applied to each electrode of the cell (off-cell) can be known through the IR intensity.

패널 전체를 초기화(reset) 하기 위해, 종래의 램프형 리셋 펄스(61)는 상승구간(61a)과 하강구간(61b)이 요구된다. 이는 상승구간(61a) 동안에는 램프 전압은 패널 전체의 각 셀에 균일한 벽전하를 형성하고, 하강구간(61b) 동안에는 전극에 형성된 벽 전하들이 재배열됨으로써(자기 소거), 주사전극과 유지전극의 전하들은 다음 어드레스 기간 동안 동일하게 효과적으로 어드레싱에 적용 될 수 있게 된다.In order to reset the entire panel, the conventional ramp type reset pulse 61 requires a rising section 61a and a falling section 61b. This is because the ramp voltage forms uniform wall charges in each cell of the entire panel during the rising section 61a, and the wall charges formed on the electrodes are rearranged (self-erasing) during the falling section 61b, so that the scan electrode and the sustain electrode The charges can be equally effectively applied to addressing during the next address period.

그 결과 리셋 기간 직후, 음극의 벽 전하는 주사전극과 유지전극에 쌓이게 되고, 양극의 벽 전하는 어드레스 전극에 쌓이게 됨으로써, 보다 안정적이면서 저 전압으로 각 셀에 알맞은 어드레싱(addressing)을 할 수 있게 된다.As a result, immediately after the reset period, the wall charges of the negative electrode are accumulated on the scan electrode and the sustain electrode, and the wall charges of the positive electrode are accumulated on the address electrode, thereby making it possible to address each cell with a more stable and low voltage.

즉, 어드레스 기간 동안 각 라인은 병렬적으로 주사되는데, 그 라인의 주사전극 전압은 접지로 떨어지고, 그와 병렬적으로 대응되는 양(+)의 전압은 어드레스 전극에 의해 인가된다. 그리고 다음 유지기간(sustain period)에서, 양(+)의 유지 펄스는 주사전극에서 첫 번째로 인가된다. 그리고 나서 유지전극과 주사전극이 교대로 펄스를 인가한다.That is, during the address period, each line is scanned in parallel, the scan electrode voltage of that line drops to ground, and a positive voltage corresponding thereto in parallel is applied by the address electrode. And in the next sustain period, a positive sustain pulse is applied first at the scan electrode. Then, the sustain electrode and the scan electrode alternately apply pulses.

그러나 각 서브필드에 요구되는 종래의 램프형 리셋은 앞서 설명한 바와 같이 상승구간과 하강구간이 필요하기 때문에, 그 시간이 약 350??s 정도의 긴 시간이 요구되어진다.(도 4 참조)However, since the conventional ramp type reset required for each subfield requires a rising section and a falling section as described above, a long time of about 350 ° s is required (see Fig. 4).

더하여 램프형 리셋 펄스가 앞서 설명한 기능을 수행할 때, 셀의 종 전(previous)의 상태에도 불구하고 램프형 리셋 펄스의 인가로 인하여 램프 상승구간과 하강구간 동안에 오프 셀(off-cell)에서도 배경광(background luminance)이 발생된다. 이 리셋 기간 동안의 오프 셀(off-cell)의 배경광(background luminance)은 암실 콘트라스트 율(dark contrast ratio)을 저하 시키는 주요한 원인이 된다.In addition, when the ramp-type reset pulse performs the function described above, the background may also be off-cell during the ramp up and fall sections due to the application of the ramp-type reset pulse, despite the previous state of the cell. Background luminance is generated. Background luminance of the off-cell during this reset period is a major cause of lowering the dark contrast ratio.

즉, 각 서브필드에서 요구되는 종래의 램프형 리셋 펄스를 이용한 구동방법은 전체적으로 리셋기간이 길어서, 상대적인 어드레스 기간 및 유지기간(sustain period)이 짧아지게 되어 밝기가 줄어들어 이미지 퀄러티가 저하되고, 램프형 펄스의 상승ㆍ하강구간 동안 오프 셀(off-cell)의 약방전(weak discharge)에 의한 배경광(background luminance)의 발생으로 인하여 암실 콘트라스트 율(dark room contrast ratio)의 저하를 가져오는 문제점이 있다.That is, the driving method using the conventional lamp-type reset pulse required in each subfield has a long reset period, the relative address period and the sustain period are shortened, the brightness is reduced, and the image quality is deteriorated. There is a problem that the dark room contrast ratio is lowered due to the occurrence of background luminance due to off-cell weak discharge during the rising and falling period of the pulse. .

또한 종래의 램프 리셋 구동방법은 램프상승구간 및 램프하강구간을 갖는 파형의 인가가 요구되는 긴 리셋기간으로 인해, 어드레스 및 유지기간이 충분치 않다는 문제점이 있다. 결국, 최대밝기를 저하시키거나 고화질의 PDP 구현을 위해 제품단가가 비싸지는 문제점이 존재하게 된다. In addition, the conventional lamp reset driving method has a problem that an address and a sustain period are not sufficient due to a long reset period requiring application of a waveform having a ramp rising section and a ramp falling section. As a result, there is a problem that the product cost is expensive to reduce the maximum brightness or to implement a high-quality PDP.

상술한 문제점을 해결하기 위하여, 본 발명의 해결하고자 하는 기술적 과제는 램프형 리셋 구동 방법을 개선하여 각 서브필드에서의 리셋기간을 단축함으로써, 상대적으로 어드레스 기간 및 유지기간이 늘어나게 되어 제품단가를 줄일 수 있게 되며 이미지 퀄러티(quality)를 높일 수 있다는 점이다. 그리고 리셋 기간의 약 방전에 의해 발생되는 배경 발광(background luminance)를 상당부분 제거함으로써 암실 콘트라스트 율(dark room contrast ratio)를 증가 시키는 새로운 유형의 플라즈마 디스플레이의 구동방법을 제공하는 데 있다.In order to solve the above problems, the technical problem to be solved by the present invention is to improve the lamp-type reset driving method to shorten the reset period in each subfield, so that the address period and the sustain period is relatively increased, thereby reducing the product cost The image quality can be increased. In addition, the present invention provides a method of driving a new type of plasma display which increases dark room contrast ratio by substantially eliminating background luminance caused by weak discharge during a reset period.

본 발명의 제1 특징은 스캔전극, 어드레스 전극, 유지전극을 구비하여, 리셋기간, 어드레스기간 및 유지구간을 갖는 AC PDP의 구동방법에 있어서, 제1 서브필드에서 리셋기간동안 상기 스캔전극에 상승구간 및 하강구간을 구비한 램프형 리셋파가 인가되고, 상기 상승구간 동안 상기 유지전극에 상승구간을 구비한 리셋파가 인가되며, 상기 하강구간 동안 상기 유지전극에 일정한 전압이 인가되는 단계 및, 제2 서브필드 이하의 서브필드에서 리셋기간동안 상기 스캔전극에 상승구간을 구비한 램프형 리셋파가 인가되고, 상기 제2 서브필드 이하의 서브필드에서의 상승구간 동안 상기 유지전극에 상승구간을 구비한 리셋파가 인가되는 단계를 포함한다.A first aspect of the invention is a method of driving an AC PDP having a scan electrode, an address electrode, and a sustain electrode and having a reset period, an address period, and a sustain period, wherein the scan electrode is raised to the scan electrode during a reset period in a first subfield. A ramp type reset wave having a section and a falling section is applied, a reset wave having a rising section is applied to the sustaining electrode during the rising section, and a constant voltage is applied to the sustaining electrode during the falling section; A ramp type reset wave having a rising section is applied to the scan electrode in the subfield below the second subfield and a rising section is applied to the sustain electrode during the rising section in the subfield below the second subfield. And applying a reset wave.

또한, 상기 제1 서브필드 및 제2 서브필드 이하의 서브필드에서 리셋기간동안 상기 어드레스 전극에 접지전압이 인가되는 것이 바람직하고, 상기 제1 서브필드 및 제2 서브필드 이하의 서브필드의 리셋기간동안에 상기 스캔전극 및 유지전극에 인가된 리셋파의 기울기는 동일한 것이 역시 바람직하다.Further, in the subfields below the first subfield and the second subfield, the ground voltage is preferably applied to the address electrode during the reset period, and the reset period of the subfields below the first subfield and the second subfield. It is also preferable that the slopes of the reset waves applied to the scan electrodes and the sustain electrodes are the same.

더하여, 바람직하게는 상기 제1 서브필드에서 상기 스캔전극 및 상기 유지전극에 인가되는 리셋기간 중 상승구간의 개시전압의 차이가 방전개시 전압 이하인 것이 가능하고, 상기 제2 서브필드 이하의 서브필드에서 상기 스캔전극 및 상기 유지전극에 인가되는 상기 상승구간의 개시전압이 동일한 것이 바람직하다.In addition, it is preferable that the difference between the start voltage of the rising section during the reset period applied to the scan electrode and the sustain electrode in the first subfield is less than or equal to the discharge start voltage, and in the subfield below the second subfield. It is preferable that the start voltage of the rising section applied to the scan electrode and the sustain electrode is the same.

본 발명의 또 다른 특징은 스캔전극, 어드레스 전극 및 유지전극을 구비하여, 리셋기간, 어드레스기간 및 유지기간을 갖는 AC PDP의 구동방법에 있어서, 제1 서브필드에서 리셋기간동안 상기 스캔전극에 상승구간 및 하강구간을 구비한 램프형 리셋파가 인가되고, 상기 상승구간 동안 상기 유지전극에 상승구간을 구비한 리셋파가 인가되며, 상기 하강구간 동안 상기 유지전극에 일정한 전압이 인가되는 단계 및, 제2 서브필드 이하의 서브필드에서 리셋기간동안 상기 스캔전극에 상승구간을 구비한 램프형 리셋파가 인가되고, 상기 제2 서브필드 이하의 서브필드에서의 상승구간 동안 상기 유지전극에 상승구간을 구비한 리셋파가 인가되는 단계를 포함하는 AC PDP의 구동방법을 채용한 AC 플라즈마 디스플레이 패널이다.A further aspect of the present invention is a method of driving an AC PDP having a reset electrode, an address electrode, and a sustain electrode, the reset electrode having an reset period, an address period, and a sustain period, wherein the scan electrode is raised to the scan electrode during the reset period. A ramp type reset wave having a section and a falling section is applied, a reset wave having a rising section is applied to the sustaining electrode during the rising section, and a constant voltage is applied to the sustaining electrode during the falling section; A ramp type reset wave having a rising section is applied to the scan electrode in the subfield below the second subfield and a rising section is applied to the sustain electrode during the rising section in the subfield below the second subfield. An AC plasma display panel employing an AC PDP driving method comprising the step of applying a reset wave.

이하에서는 도면을 참조하여 본 발명에 따른 바람직한 실시예를 상세히 설명한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.

도 5는 본 발명에 따른 제1 서브필드 및 제2 서브필드에서 인가된 AC PDP의 새로운 유형의 리셋파형을 예시한 도면이다.5 is a diagram illustrating a new type of reset waveform of an AC PDP applied in a first subfield and a second subfield according to the present invention.

도 5에서 나타낸 바와 같이 제1 서브필드에서 리셋기간동안 스캔전극(Y)에 상승구간(20) 및 하강구간(30)을 갖는 리셋파가 인가되는데, 이 상승구간 동안(20) 유지전극(X)에 소정의 기울기를 갖는 상승전압이 인가되며, 하강구간 동안(30)은 일정한 전압이 인가된다. 그리고 제2 서브필드 이하의 서브필드에서 리셋기간동아 스캔전극(Y)에 오직 상승구간(220)만을 갖는 리셋파가 인가되고, 동시에 유지전극(X)에 소정 기울기를 갖는 상승전압이 인가된다.As shown in FIG. 5, the reset wave having the rising section 20 and the falling section 30 is applied to the scan electrode Y during the reset period in the first subfield, and the sustain electrode X during the rising section 20 is applied. ), A rising voltage having a predetermined slope is applied, and a constant voltage is applied during the falling section 30. In the subfields below the second subfield, a reset wave having only a rising section 220 is applied to the scan electrode Y during the reset period, and a rising voltage having a predetermined slope is applied to the sustain electrode X at the same time.

이러한 본 발명에 따른 리셋 구동방법이 종래의 리셋 구동방법과의 차이는 제1 서브 필드 및 그 이하의 서브필드에서 스캔전극(Y)의 상승구간동안에는 유지전극(X)에 접지전압이 인가되고, 스캔전극의 하강구간동안에는 유지전극(X)에 일정한 전압이 인가되는 방법과는 달리, 제1 서브필드 및 그 이하의 서브필드에서의 상승구간 동안에 스캔전극(Y) 및 유지전극(X)에 동시에 상승램프파를 인가하는 것이다.The difference between the reset driving method according to the present invention and the conventional reset driving method is that the ground voltage is applied to the sustain electrode X during the rising period of the scan electrode Y in the first subfield and the subfields below it. Unlike the method in which a constant voltage is applied to the sustain electrode X during the falling section of the scan electrode, the scan electrode Y and the sustain electrode X are simultaneously held during the rising section in the first subfield and the subfield below. The rising ramp wave is applied.

제2 서브필드에서, 어드레스 전극(A)에는 접지전압이 인가된 채, 유지전극(X) 및 스캔전극(Y)에 오직 램프상승구간만을 갖는 리셋파형을 인가한다. 그러므로, 제2 서브필드에서부터 리셋기간을 약 350μs에서 165μs 로 단축할 수 있게 된다. 게다가, 제2 서브필드의 리셋기간동안 본 발명에 따른 새로운 리셋파형이 인가되는 경우, 앞선 서브필드에서 오프 되어 있던 셀은 약방전(week discharge)이 발생하지 않아, 극히 높은 암실 콘트라스트율을 얻을 수 있게 된다.In the second subfield, a reset waveform having only a ramp rising period is applied to the sustain electrode X and the scan electrode Y while the ground voltage is applied to the address electrode A. FIG. Therefore, the reset period can be shortened from about 350 µs to 165 µs from the second subfield. In addition, when a new reset waveform according to the present invention is applied during the reset period of the second subfield, the cells that are turned off in the previous subfield do not have week discharge, and thus an extremely high dark room contrast ratio can be obtained. Will be.

구체적으로, 제1 서브필드 및 제2 서브필드에서 각 전극에 인가된 리셋파형을 살펴보면 다음과 같다.Specifically, the reset waveforms applied to the electrodes in the first subfield and the second subfield are as follows.

도 6a는 본 발명에 따른 제1 서브필드에서 리셋기간도안 각 전극에 인가된 리셋파형을 예시한 도면이고, 도 6b는 본 발명에 따른 제1 서브필드에서 리셋기간동안 각 전극에 인가된 리셋파에 의한 벽전하의 분포를 예시한 도면이다. 이하 도 6a 및 도 6b를 비교하여 설명한다.FIG. 6A illustrates a reset waveform applied to each electrode during a reset period in a first subfield according to the present invention, and FIG. 6B illustrates a reset wave applied to each electrode during a reset period in a first subfield according to the present invention. It is a figure which illustrates distribution of wall charge by. 6A and 6B will be described below.

도 6a에 나타낸 바와 같이 어드레스 전극(A)을 접지 시킨채, 스캔전극(Y)에 소정의 기울기를 갖는 상승전압이 인가되는 램프 상승구간(20) 및 하강전압이 인가되는 램프 하강구간(30)을 구비하고, 유지전극(X)에는 스캔전극(Y)의 상승구간(20) 동안 소정기울기를 갖는 상승전압이 인가된다. 그리고, 스캔전극(Y)의 하강구간(30) 동안에는 유지전극(X)에 일정전압이 인가된다. As shown in FIG. 6A, while the address electrode A is grounded, the ramp rising section 20 to which the rising voltage having a predetermined slope is applied to the scan electrode Y and the ramp falling section 30 to which the falling voltage is applied are shown. And a rising voltage having a predetermined slope is applied to the sustain electrode X during the rising section 20 of the scan electrode Y. A constant voltage is applied to the sustain electrode X during the falling section 30 of the scan electrode Y.

도 6b에 나타낸 바와 같이 먼저 램프 상승구간(20')에서는 스캔전극에 전압이 인가될 때 스캔전극(Y)과 어드레스 전극(A)사이에서만 약방전이 발생하게 하기 위하여 유지전극(X)의 전압은 스캔전극(Y)의 전압과 일정한 차이를 두고 상승한다. 그리고 램프 하강구간(30)에서는 스캔전극(Y)과 유지전극(X)사이에서 약방전이 발생한다. 즉, 초기화 과정이 끝났을 때의 벽전압의 상태는 종래의 ADS 구동파형과 거의 차이가 없음을 알 수 있다. As shown in FIG. 6B, first, in the ramp rising period 20 ′, when the voltage is applied to the scan electrode, a weak discharge occurs only between the scan electrode Y and the address electrode A so as to generate a weak discharge. Rises at a constant difference from the voltage of the scan electrode (Y). In the ramp falling section 30, a weak discharge is generated between the scan electrode Y and the sustain electrode X. In other words, it can be seen that the state of the wall voltage at the end of the initialization process is hardly different from the conventional ADS driving waveform.

그리고 제1 서브필드에서 램프상승구간(20) 동안의 유지전극(X) 및 스캔전극(Y)에 인가되는 상승전압의 기울기는 동일한 것이 바람직하다. 이는 양 전극사이의 전압차가 방전개시 전압보다 작게 하는 것을 유지함으로써, 이 구간동안 스캔전극과 유지전극 사이에는 약방전이 일어나지 않게 할 수 있기 때문이다.The slope of the rising voltage applied to the sustain electrode X and the scan electrode Y during the ramp up period 20 in the first subfield is preferably the same. This is because the weak discharge can be prevented from occurring between the scan electrode and the sustain electrode during this period by keeping the voltage difference between both electrodes smaller than the discharge start voltage.

도 7a는 본 발명에 따른 제2 서브필드에서 리셋기간 동안 각 전극에 인가된 리셋파형을 예시한 도면이고, 도 7b는 본 발명에 따른 제2 서브필드에서 리셋기간동안 각 전극에 인가된 리셋파에 의한 벽전하의 분포를 예시한 도면이다. 이하 도 7a 및 도 7b를 비교하여 설명한다.7A illustrates a reset waveform applied to each electrode during a reset period in a second subfield according to the present invention, and FIG. 7B illustrates a reset wave applied to each electrode during a reset period in a second subfield according to the present invention. It is a figure which illustrates distribution of wall charge by. Hereinafter, a description will be given by comparing FIGS. 7A and 7B.

제1 서브필드가 종료되는 시점(210)에 벽전하를 소거하고(210'), 어드레스 전극(A)에 접지전압을 인가한 채, 스캔전극(Y)에는 종래의 구동방법과는 달리 오직 상승구간만을 구비하는 리셋파를 인가한다. 이 램프 상승구간(220) 동안에 유지전극(X)에도 역시 소정의 기울기로 상승하는 전압을 인가한다.Unlike the conventional driving method, the scan electrode Y rises only while the wall charge is erased 210 'at the time when the first subfield ends (210') and the ground voltage is applied to the address electrode A. A reset wave having only a section is applied. During the ramp up period 220, a sustaining voltage X is also applied to the sustain electrode X at a predetermined slope.

제2 서브필드의 램프 상승구간(220)에서 스캔전극(Y)과 유지전극(X)에 같은 전압이 동시에 인가된다. 그러므로 램프 상승구간(220)에서는 스캔전극과 어드레스 전극 사이에서의 약방전이 발생하고, 동시에 유지전극과 어드레스전극 사이에서 약방전이 발생하여(220'), 리셋기간의 종료시점에는 종래이 ADS 구동방법과 동일하게 어드레스 전극(A)에 (+) 벽전하가 쌓이고, 유지전극(X) 및 스캔전극(Y)에는 (-) 벽전하가 쌓이게 된다.(230')The same voltage is simultaneously applied to the scan electrode Y and the sustain electrode X in the ramp rising period 220 of the second subfield. Therefore, in the ramp rising section 220, a weak discharge occurs between the scan electrode and the address electrode, and at the same time, a weak discharge occurs between the sustain electrode and the address electrode (220 '), and at the end of the reset period, the ADS driving method is conventionally performed. Similarly, positive wall charges are accumulated on the address electrode A, and negative wall charges are accumulated on the sustain electrode X and the scan electrode Y (230 ').

도 7a 또는 도 7b에 나타낸 바와 같이 유지전극(X) 및 스캔전극(Y)에 상승구간(220)에서의 개시전압을 동일하게 하는 것이 바람직하다. 이는 양 극 사이에 방전개시전압 보다 낮게 하여, 어드레스 전극(A) 사이에서만 미약한 방전이 일어나도록 하기 위함이고, 인가되는 상승전압의 기울기 또한 동일하게 하는 것이 더욱 바람직하다.As shown in Fig. 7A or 7B, it is preferable to make the start voltage in the rising section 220 the same for the sustain electrode X and the scan electrode Y. This is to lower the discharge start voltage between the two poles so that a weak discharge occurs only between the address electrodes A, and more preferably the slope of the applied rising voltage is also the same.

이처럼 본 발명에 따른 리셋 구동방법을 제공하면 한 개의 프레임상의 각 서브필드에 있는 리셋기간을 단축시킴으로써, 어드레스 기간 및 유지기간을 충분히 확보하게 되어, 단일스캔 모드에서 제품단가를 낮추게 될 뿐만아니라 이미지 퀄러티를 높이게 된다. 그리고 리셋 기간의 약 방전에 의해 발생되는 배경광(background luminance)을 상당부분 제거함으로써 암실 콘트라스트 율(dark room contrast ratio)를 증가 시키는 새로운 유형의 플라즈마 디스플레이의 구동방법 및 그를 이용한 플라즈마 디스플레이를 제공하게 된다.As described above, when the reset driving method according to the present invention is provided, the reset period in each subfield on one frame is shortened to sufficiently secure the address period and the sustain period, thereby lowering the product cost in the single scan mode as well as the image quality. Will increase. In addition, the present invention provides a method of driving a new type of plasma display that increases the dark room contrast ratio by substantially eliminating the background luminance generated by the weak discharge of the reset period, and a plasma display using the same. .

이하에서는 본 발명에 따른 새로운 유형의 리셋파형을 인가하여 리셋 구동하는 방법을 이용하여 플라즈마 디스플레이에 적용 되었을 때, 다양한 데이터를 가지 로 그 효과를 설명하기로 한다.Hereinafter, when applied to the plasma display using a reset driving method by applying a new type of reset waveform according to the present invention will be described the effect with a variety of data.

도 8은 점등된 셀(on-cell)에서 제1 서브필드의 리셋기간 동안 종래의 레셋파형의 IR 세기(Ⅰ)와 본 발명에 따른 리셋파형에 따른 IR 세기(Ⅱ)를 그래프로 나타낸 도면이다.8 is a graph showing the IR intensity (I) of the conventional reset waveform and the IR intensity (II) according to the reset waveform according to the present invention during the reset period of the first subfield in the on-cell. .

도 8에서 나타낸 바와 같이 새로운 리셋파형은 제1 서브필드에서 종래의 구동파형과 그 IR 세기(Ⅰ,Ⅱ)를 비교하여 볼때, 훨씬 적은 약방전을 발생함을 알 수 있다. 이것은 점등된 셀(on-cell)의 초기화 구간에서의 배경광이 기존의 구동파형보다 더 적음을 나타내는 것이다. 즉, 본 발명에 따른 새로운 리셋파형은 리셋기간에서의 배경광을 줄임으로써 화질의 질을 향상시킬 수 있게 된다. As shown in FIG. 8, it can be seen that the new reset waveform generates much less discharge when comparing the conventional driving waveform with its IR intensity (I, II) in the first subfield. This indicates that the background light in the initialization period of the on-cell is smaller than the existing driving waveform. That is, the new reset waveform according to the present invention can improve the quality of image quality by reducing the background light in the reset period.

도 9는 본 발명에 따른 점등된 셀(on-cell)에서 제2 서브필드(Ⅰ)와 제3 서브필드(Ⅱ)의 리셋기간에서의 IR 세기를 그래프로 나타낸 도면이다.9 is a graph showing the IR intensity in the reset period of the second subfield I and the third subfield II in the lit cell according to the present invention.

도 9에서 나타낸 바와 같이 제2 서브필드에서는 램프 하강구간이 없다. 즉, 제2 서브필드에서부터는 램프 하강구간이 없기 때문에 기존 구동파형과 새로운 구동파형의 제1 서브필드에서 램프 하강시 나오는 약방전이 발생하지 않는다. 그리고 초기화 구간에서 리셋 방전이 원활히 일어나는 것을 알 수 있다.As shown in Fig. 9, there is no ramp down section in the second subfield. That is, since there is no ramp descending section from the second subfield, the weak discharge that occurs when the ramp descends in the first subfield of the existing driving waveform and the new driving waveform does not occur. And it can be seen that the reset discharge occurs smoothly in the initialization period.

도 10은 점등된 셀(on-cell)에서 종래 구동파형과 본 발명에 따른 새로운 리셋 구동파형의 어드레스 기간에서의 방전특성을 나타낸 도면이다. 도 10에서는 어드레스 기간에 어드레스 파형(310), 유지파형(300) 및 방전에 따른 IR 세기(320)가 나타나 있다. 여기서, 종래의 구동파형의 어드레스 기간에서의 어드레스 방전과 본 발명에 따른 새로운 리셋 파형의 어드레스 방전과 방전의 형태와 크기가 일치함 을 알 수 있다. FIG. 10 is a view showing discharge characteristics in an address period of a conventional driving waveform and a new reset driving waveform according to the present invention in an on-cell. In FIG. 10, the address waveform 310, the sustain waveform 300, and the IR intensity 320 according to the discharge are shown in the address period. Here, it can be seen that the address discharge in the address period of the conventional driving waveform and the form and magnitude of the address discharge and the discharge of the new reset waveform according to the present invention coincide.

이것은 본 발명에 따른 새로운 리셋파형이 배경광과 리셋기간의 시간을 단축하고 리셋기간에서의 배경광을 줄일 수 있는 장점을 갖는 동시에 어드레스 특성은 기존의 ADS 구동파형과 일치함을 나타낸 것이다.This shows that the new reset waveform according to the present invention has the advantage of shortening the time of the background light and the reset period and reducing the background light in the reset period, and at the same time, the address characteristic is consistent with the existing ADS driving waveform.

도 11a 및 도 11b는 점등된 셀(on-cell)의 경우 종래의 구동파형과 새로운 리셋파형의 유지기간 동안에서의 방전특성을 비교한 것이다. 도 11a는 종래의 구동파형의 유지 방전특성을 나타낸 도면이고, 도 11b는 본 발명에 따른 새로운 리셋파형의 유지 방전특성을 나타낸 도면이다. 11A and 11B show the discharge characteristics of the on-cell during the sustain period of the conventional driving waveform and the new reset waveform. 11A is a diagram showing sustain discharge characteristics of a conventional driving waveform, and FIG. 11B is a diagram showing sustain discharge characteristics of a new reset waveform according to the present invention.

도 11b에 나타낸 바와 같이 유지구간에서 본 발명에 따른 새로운 리셋파형은 유지 방전특성이 종래의 구동파형과 거의 비슷한 특성을 보이고 있다. 이 역시 새로운 구동파형은 충분히 안정적인 유지 특성을 보이고 있음을 알 수 있다. As shown in Fig. 11B, the new reset waveforms according to the present invention show sustain discharge characteristics substantially similar to those of the conventional drive waveforms in the sustain period. This new driving waveform also shows that it is sufficiently stable.

도 12는 소등된 셀(off-cell)의 경우 종래의 구동파형의 IR 세기(Ⅰ) 및 본 발명에 따른 새로운 리셋파형의 제1 서브필드 동안에서의 IR 세기(Ⅱ)(intensity)를 측정한 도면이다. 먼저 소등된 셀(off-cell)에서의 IR 세기(Intensity)의 측정은 좀 다르게 적용 된다. 한 개의 프레임에 8개의 서브필드(subfield)가 적용된다고 하면, 마지막 8번째 서브필드(subfield)에 어드레싱(addressing)을 하여 8번째 서브필드(subfield)에 유지 기간에서는 방전이 일어나게 한다. 12 shows IR intensity (I) of a conventional driving waveform and IR intensity (II) during a first subfield of a new reset waveform according to the present invention in the case of an off-cell. Drawing. First, the measurement of IR intensity in off-cell is applied differently. If eight subfields are applied to one frame, the last eighth subfield is addressed to cause discharge to occur in the eighth subfield in the sustain period.

그리고 다시 다음 프레임(frame)의 제1 서브필드(subfield)로 돌아왔을 때의 소거(erase) 펄스에 의하여 벽전하들이 소거가 되어서 방전공간 상에는 벽전하들이 소거 된다. The wall charges are erased by the erase pulse when the signal returns to the first subfield of the next frame, and the wall charges are erased in the discharge space.

즉, 도 12에서 나타난 바와 같이 소등된 셀(off-cell)의 경우도 제1 서브필드(subfield)에서 ADS 구동파형의 배경광보다 더 적은 배경광을 발생함을 알 수 있다. 소등된 셀(off-cell)의 경우 배경광의 저하는 콘트라스트(contrast)를 증가시켜 더욱 선명한 화질을 유지하는데 중요한 역할을 하게 된다.That is, as shown in FIG. 12, it can be seen that the off-cell generates less background light than the background light of the ADS driving waveform in the first subfield. In the case of off-cells, the degradation of the background light increases the contrast and plays an important role in maintaining sharper picture quality.

도 13은 소등된 셀(off-cell)의 경우 첫 번째 프레임(frame)의 제2 서브필드(subfield)(I)와 제3 서브필드(subfield)(Ⅱ)의 리셋기간에서의 IR 세기(intensity)를 측정한 도면이다. 도 13에서 제2 서브필드(subfield)에서는 배경광이 발생함을 알 수 있으나(Ⅰ), 제3 서브필드(subfield)에서는 어떠한 배경광도 관측되지 않음을 알 수 있다.(Ⅱ)FIG. 13 shows the IR intensity in the reset period of the second subfield I and the third subfield I of the first frame in the case of an off-cell. ) Is a drawing measured. In FIG. 13, it can be seen that background light is generated in the second subfield (I), but no background light is observed in the third subfield. (II)

이것은 제2 서브필드(subfield)에서 형성된 벽전하들이 거의 변하지 않기 때문이다. 그 이유는 램프상승(ramp-up) 구간에서 벽전하들이 어드레싱(adressing) 직전의 벽전하의 분포로 이미 배치되었기 때문에 램프하강(ramp-down) 구간이 있을 때처럼 다시 벽전하의 재배치가 일어나지 않게 된다. This is because the wall charges formed in the second subfield hardly change. The reason for this is that the wall charges have already been placed in the distribution of the wall charges immediately before the addressing in the ramp-up section so that the wall charges do not relocate again as in the ramp-down section. do.

벽전하들이 다시 형성되는 과정이 없기 때문에 방전 또한 발생하지 않는다. 이렇게 쌓인 벽전하들은 소등된 셀(off-cell)이 계속 유지되는 경우에는 변동이 없으므로 다음 프레임(frame)의 제1 서브필드(subfield)를 만날 때까지는 리셋기간에서 방전이 일어나지 않는다. Since no wall charges are formed again, no discharge occurs. Since the wall charges thus accumulated remain unchanged when the off-cell is kept, the discharge does not occur in the reset period until the first subfield of the next frame is met.

도 14는 소등된 셀(off-cell)의 경우에 제3 서브필드로부터 마지막 제8 서브필드까지 배경광이 발생하지 않지만, 두 번째 프레임(frame)의 제1 서브필드에서 매우 좁은 구간에서 약방전이 발생함을 나타내는 도면이다. FIG. 14 shows a weak discharge in a very narrow section in the first subfield of the second frame, although no background light is generated from the third subfield to the last eighth subfield in the case of an off-cell. This is a diagram showing that this occurs.

제1 서브필드(subfield)에서 매우 약한 약방전이 발생하는 이유는 제1 서브필드(subfield)는 램프 상승(ramp-up) 전압이 약 370V까지 상승하지만 제2 서브필드(subfield)에서 제8 서브필드까지는 램프상승(ramp-up)의 전압이 335V까지 상승한다. The reason why the weak discharge is very weak in the first subfield is because the ramp-up voltage rises to about 370V in the first subfield, but the eighth subfield in the second subfield. To the field, the ramp-up voltage rises to 335V.

그러므로 제8 서브필드에서 335V만큼의 벽전하들이 쌓여 있다가 다음 프레임의 제1 서브필드(subfield)에서 370V까지 상승함에 따라 전압의 차이만큼의 약방전이 추가적으로 발생하게 된다. 램프하강(ramp-down)구간에서도 역시 매우 약한 방전이 발생함을 알 수 있다. Therefore, as the wall charges of 335V are accumulated in the eighth subfield and rise to 370V in the first subfield of the next frame, the weak discharge as much as the voltage difference is additionally generated. It can also be seen that very weak discharges occur in the ramp-down section.

이렇게 하여 소등된 셀(off-cell)에서 본 발명에 따른 새로운 리셋파형을 계속 적용하였을 경우 도 14에서 나오는 매우 약한 약방전만을 방출함에 따라 배경광의 세기가 매우 작아지는 것을 알 수 있다. In this case, when the new reset waveform according to the present invention is continuously applied to the off-cell, the intensity of the background light becomes very small as only the weak weak discharge shown in FIG. 14 is emitted.

도 15는 소등된 셀(off-cell)의 경우 본 발명에 따른 새로운 리셋파형의 두 번째 프레임의 제2 서브필드에서의 IR 세기(intensity)를 측정한 것을 나타낸 도면이다. 제2 서브필드에서는 제1 서브필드와는 다르게 다시 약방전이 일어나지 않음을 알 수 있다. 이렇게 하여 다음 프레임의 제1 서브필드까지는 다시 리셋기간에서 약방전이 발생하지 않음을 알 수 있다. FIG. 15 illustrates measurement of IR intensity in a second subfield of a second frame of a new reset waveform according to the present invention in the case of an off-cell. It can be seen that the weak discharge does not occur again in the second subfield unlike the first subfield. In this way, it can be seen that no weak discharge occurs in the reset period until the first subfield of the next frame.

도 16은 한 프레임(frame)에 8개의 서브필드(subfield)를 적용하고, 1개의 롱 리셋(long-reset)(램프상승 구간 및 램프하강 구간을 구비한 리셋)을 사용하였을 때의 소등된 셀(off-cell)에서의 IR 세기(intensity)를 측정한 것을 나타낸 도면이다. 제1 서브필드는 롱 리셋(long-reset)을 사용하고 다음 서브필드부터는 램 프상승(ramp-up) 구간만이 존재하는 파형을 사용하였다. FIG. 16 shows an unlit cell when eight subfields are applied to one frame and one long reset (reset having a ramp up period and a ramp down period) is used. It is a figure which measured the IR intensity in off-cell. The first subfield uses a long reset and uses a waveform in which only a ramp-up section exists from the next subfield.

도 16에 나타낸 바와 같이 소등된 셀(off-cell) 상태에서 롱 리셋(long-reset)이 적용된 구간에서만 배경광이 발생함을 알 수 있다. 이렇듯이 롱 리셋(long-reset)을 한 프레임(frame)에서 점점 적게 사용할수록 배경광이 점점 더 적게 발생함을 알 수 있다. As shown in FIG. 16, it can be seen that background light is generated only in a section to which a long reset is applied in an off-cell state. As the number of long-resets is used less and less in one frame, less and less background light is generated.

도 17은 본 발명에 따른 구동방법을 적용하여, 하나의 프레임에 롱 리셋(long-reset)의 수에 따른 배경광과 휘도를 나타낸 도면이다. ADS 구동파형에서 한 프레임에 8개의 서브필드를 사용하였을 경우 배경광은 0.40cd/m,2 휘도는 282cd/m2로 측정되었고 암실 명암비는 704:1로 측정되었다. 본 발명에 따른 새로운 리셋파형을 적용할 경우 암실 명암비는 상당히 향상되었음을 알 수 있다. 한 프레임에 8개의 롱 리셋(long-reset)을 적용할 경우, 암실 명암비는 9365:1로 측정된다. 17 is a diagram illustrating background light and luminance according to the number of long resets in one frame by applying the driving method according to the present invention. Case of using the eight sub-fields in one frame in the ADS driving waveform background light 0.40cd / m, 2 luminance was measured in 282cd / m 2 dark room contrast ratio is 704: 1 was determined to be. When applying the new reset waveform according to the present invention it can be seen that the dark-room contrast ratio is significantly improved. With eight long-resets in one frame, the dark-room contrast ratio is measured at 9365: 1.

롱 리셋(long-reset)을 7개에서 1개로 줄여가면서 적용할 경우 암실 명암비는 28999:1에서 무한대로 측정된다. 즉 롱 리셋(long-reset)을 한 프레임에 하나를 적용할 경우 배경광은 관측되지 않았다. 이처럼 새로운 초기화 파형은 화질의 질을 상당히 향상시킬 수 있다.When the long reset is reduced from seven to one, the dark-room contrast ratio is measured at 28999: 1 to infinity. In other words, when one long-reset is applied to one frame, no background light is observed. This new initialization waveform can significantly improve the quality of the picture.

새로운 리셋파형은 무한히 높은 암실콘트라스트율을 및 리셋기간의 단축을 제공한다. 단축된 리셋기간은 더 많은 어드레스 기간과 유지기간을 할당하게 되어, 새로운 리셋파형을 인가하는 경우 단일 스캔의 높은 분해능의 PDP를 구현할 수 있 게 된다. 또한 최대 휘도를 증가시킬 수 있고, 동시에 새로운 리셋파형은 무한한 암실콘트라스트율을 가능하게 할 수 있게 된다. The new reset waveforms provide infinitely high dark contrast ratios and shorter reset periods. The shorter reset period allocates more address periods and sustain periods, so that when a new reset waveform is applied, a high resolution PDP of a single scan can be realized. It is also possible to increase the maximum brightness, while at the same time the new reset waveforms enable infinite darkroom contrast rates.

이처럼 본 발명에 따른 리셋 구동방법을 제공하면 한 개의 프레임상의 각 서브필드에 있는 리셋기간을 단축시킴으로써, 어드레스 기간 및 유지기간을 충분히 확보하게 되어, 단일스캔 모드에서 제품단가를 낮추게 될 뿐만아니라 이미지 퀄러티를 높이게 된다. 그리고 리셋 기간의 약 방전에 의해 발생되는 배경광(background luminance)을 상당부분 제거함으로써 암실 콘트라스트 율(dark room contrast ratio)를 증가 시키는 새로운 유형의 플라즈마 디스플레이의 구동방법 및 그를 이용한 플라즈마 디스플레이를 제공하게 된다.As described above, when the reset driving method according to the present invention is provided, the reset period in each subfield on one frame is shortened to sufficiently secure the address period and the sustain period, thereby lowering the product cost in the single scan mode as well as the image quality. Will increase. In addition, the present invention provides a method of driving a new type of plasma display that increases the dark room contrast ratio by substantially eliminating the background luminance generated by the weak discharge of the reset period, and a plasma display using the same. .

Claims (6)

스캔전극, 어드레스 전극, 유지전극을 구비하여, 리셋기간, 어드레스기간 및 유지기간을 갖는 AC PDP의 구동방법에 있어서,In the driving method of an AC PDP comprising a scan electrode, an address electrode, and a sustain electrode, and having a reset period, an address period, and a sustain period, 제1 서브필드에서 리셋기간동안 상기 스캔전극에 상승구간 및 하강구간을 구비한 램프형 리셋파가 인가되고, 상기 상승구간 동안 상기 유지전극에 상승구간을 구비한 리셋파가 인가되며, 상기 하강구간 동안 상기 유지전극에 일정한 전압이 인가되는 단계 및,In the first subfield, a ramp type reset wave having a rising section and a falling section is applied to the scan electrode during a reset period, and a reset wave having a rising section is applied to the sustain electrode during the rising section, and the falling section is applied. While a constant voltage is applied to the sustain electrode; 제2 서브필드 이하의 서브필드에서 리셋기간동안 상기 스캔전극에 상승구간을 구비한 램프형 리셋파가 인가되고, 상기 제2 서브필드 이하의 서브필드에서의 상기 상승구간 동안 상기 유지전극에 상승구간을 구비한 리셋파가 인가되는 단계를 포함하는 것을 특징으로 하는A ramp type reset wave having a rising section is applied to the scan electrode in the subfield below the second subfield and the rising section is applied to the sustain electrode during the rising section in the subfield below the second subfield. Characterized in that it comprises the step of applying a reset wave having a AC PDP의 구동방법.How to drive AC PDP. 제1항에 있어서,The method of claim 1, 상기 제1 서브필드 및 제2 서브필드 이하의 서브필드에서 리셋기간동안 상기 어드레스 전극에 접지전압이 인가되는 것을 특징으로 하는 A ground voltage is applied to the address electrode during a reset period in subfields below the first subfield and the second subfield. AC PDP의 구동방법.How to drive AC PDP. 제1항 또는 제2항에 있어서,The method according to claim 1 or 2, 상기 제1 서브필드 및 제2 서브필드 이하의 서브필드의 리셋기간동안에 상기 스캔전극 및 유지전극에 인가된 리셋파의 기울기는 동일한 것을 특징으로 하는 The slopes of the reset waves applied to the scan electrodes and the sustain electrodes during the reset period of the subfields below the first subfield and the second subfield are the same. AC PDP의 구동방법.How to drive AC PDP. 제1항 또는 제2항에 있어서,The method according to claim 1 or 2, 상기 제1 서브필드에서 상기 스캔전극 및 상기 유지전극에 인가되는 리셋기간 중 상승구간의 개시전압의 차이가 방전개시 전압 이하인 것을 특징으로 하는 The difference between the start voltage of the rising period of the reset period applied to the scan electrode and the sustain electrode in the first sub-field is less than the discharge start voltage. AC PDP의 구동방법.How to drive AC PDP. 제1항 또는 제2항에 있어서,The method according to claim 1 or 2, 상기 제2 서브필드 이하의 서브필드에서 상기 스캔전극 및 상기 유지전극에 인가되는 상기 상승구간의 개시전압이 동일한 것을 특징으로 하는 A start voltage of the rising section applied to the scan electrode and the sustain electrode in the subfield below the second subfield is the same; AC PDP의 구동방법.How to drive AC PDP. 스캔전극, 어드레스 전극 및 유지전극을 구비하여, 리셋기간, 어드레스기간 및 유지기간을 갖는 AC PDP의 구동방법에 있어서,In the driving method of an AC PDP having a scan electrode, an address electrode and a sustain electrode, and having a reset period, an address period and a sustain period, 제1 서브필드에서 리셋기간동안 상기 스캔전극에 상승구간 및 하강구간을 구비한 램프형 리셋파가 인가되고, 상기 상승구간 동안 상기 유지전극에 상승구간을 구비한 리셋파가 인가되며, 상기 하강구간 동안 상기 유지전극에 일정한 전압이 인가되는 단계 및,In the first subfield, a ramp type reset wave having a rising section and a falling section is applied to the scan electrode during a reset period, and a reset wave having a rising section is applied to the sustain electrode during the rising section, and the falling section is applied. While a constant voltage is applied to the sustain electrode; 제2 서브필드 이하의 서브필드에서 리셋기간동안 상기 스캔전극에 상승구간을 구비한 램프형 리셋파가 인가되고, 상기 제2 서브필드 이하의 서브필드에서의 상승구간 동안 상기 유지전극에 상승구간을 구비한 리셋파가 인가되는 단계를 포함하는 AC PDP의 구동방법을 채용한 것을 특징으로 하는A ramp type reset wave having a rising section is applied to the scan electrode in the subfield below the second subfield and a rising section is applied to the sustain electrode during the rising section in the subfield below the second subfield. A method of driving an AC PDP comprising the step of applying a provided reset wave is characterized in that AC 플라즈마 디스플레이 패널.AC plasma display panel.
KR1020060029359A 2006-03-31 2006-03-31 A NEW DRIVING METHOD FOR HIGH DARK ROOM CONTRAST RATIO AND REDUCTION OF THE RESET PERIOD IN AC PDPs KR100817793B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060029359A KR100817793B1 (en) 2006-03-31 2006-03-31 A NEW DRIVING METHOD FOR HIGH DARK ROOM CONTRAST RATIO AND REDUCTION OF THE RESET PERIOD IN AC PDPs

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060029359A KR100817793B1 (en) 2006-03-31 2006-03-31 A NEW DRIVING METHOD FOR HIGH DARK ROOM CONTRAST RATIO AND REDUCTION OF THE RESET PERIOD IN AC PDPs

Publications (2)

Publication Number Publication Date
KR20070098112A true KR20070098112A (en) 2007-10-05
KR100817793B1 KR100817793B1 (en) 2008-03-31

Family

ID=38804208

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060029359A KR100817793B1 (en) 2006-03-31 2006-03-31 A NEW DRIVING METHOD FOR HIGH DARK ROOM CONTRAST RATIO AND REDUCTION OF THE RESET PERIOD IN AC PDPs

Country Status (1)

Country Link
KR (1) KR100817793B1 (en)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100482344B1 (en) * 2002-10-24 2005-04-14 엘지전자 주식회사 Method for driving plasma display panel
KR100484647B1 (en) * 2002-11-11 2005-04-20 삼성에스디아이 주식회사 A driving apparatus and a method of plasma display panel
KR100493918B1 (en) * 2003-04-01 2005-06-10 엘지전자 주식회사 Method of driving plasma display panel
KR20060004855A (en) * 2004-07-10 2006-01-16 태흥식 Driving method plasma display panel for reducing dark image sticking and plasma display panel using the same

Also Published As

Publication number Publication date
KR100817793B1 (en) 2008-03-31

Similar Documents

Publication Publication Date Title
JP2005141223A (en) Method of driving plasma display panel
KR100646187B1 (en) Driving Method for Plasma Display Panel
KR100524309B1 (en) Driving method of plasma display panel
KR100569258B1 (en) Device of Plasma Display Panel and Driving Method thereof
JP2006189828A (en) Plasma display device and driving method thereof
KR20040065710A (en) Driving method of plasma display panel
KR100647776B1 (en) Driving method of plasma display panel
KR100503604B1 (en) Method of driving plasma display panel
KR100817793B1 (en) A NEW DRIVING METHOD FOR HIGH DARK ROOM CONTRAST RATIO AND REDUCTION OF THE RESET PERIOD IN AC PDPs
KR100493919B1 (en) Method of driving plasma display panel
KR100577765B1 (en) Driving Method of Plasma Display Panel
KR100475158B1 (en) Driving method of plasma display panel
KR100433231B1 (en) Method of driving plasma display panel
KR100488457B1 (en) Method for Driving Plasma Display Panel
KR100785753B1 (en) NEW DRIVING METHOD OF PDPs EMPLOYING NEW RAMP RESET
KR100508237B1 (en) Method for driving plasma display panel
KR100612505B1 (en) Method of Driving Plasma Display Panel
KR100625537B1 (en) Driving Method for Plasma Display Panel
KR100801476B1 (en) Driving method for plasma display panel and plasma display panel of using this method
KR100646184B1 (en) Driving Method for Plasma Display Panel
KR100438920B1 (en) METHOD Of DRIVING PLASMA DISPLAY PANEL
KR100585528B1 (en) Driving Method of Plasma Display Panel
KR20060079027A (en) Driving method of plasma display panel
KR20030065170A (en) METHOD Of DRIVING PLASMA DISPLAY PANEL
KR20040090582A (en) Aging Method of Plasma Display Panel

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120321

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20121226

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee