KR20070079252A - Mlc nonvolatile memory device and fabrication method of the same - Google Patents

Mlc nonvolatile memory device and fabrication method of the same Download PDF

Info

Publication number
KR20070079252A
KR20070079252A KR1020060009820A KR20060009820A KR20070079252A KR 20070079252 A KR20070079252 A KR 20070079252A KR 1020060009820 A KR1020060009820 A KR 1020060009820A KR 20060009820 A KR20060009820 A KR 20060009820A KR 20070079252 A KR20070079252 A KR 20070079252A
Authority
KR
South Korea
Prior art keywords
memory device
floating gate
fullerene
materials
oxide layer
Prior art date
Application number
KR1020060009820A
Other languages
Korean (ko)
Inventor
강윤호
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020060009820A priority Critical patent/KR20070079252A/en
Publication of KR20070079252A publication Critical patent/KR20070079252A/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/4234—Gate electrodes for transistors with charge trapping gate insulator
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49877—Carbon, e.g. fullerenes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

A MLC(Multi-Level Cell) non-volatile memory device and its fabrication method are provided to reduce a total area thereof by using two kinds of fullerene materials having different electron affinities. A source region, a drain region, and a channel region are formed on a semiconductor substrate(30). A tunneling oxide layer(41) is formed on the channel region of the semiconductor substrate. A floating gate(44) is formed on the tunneling oxide layer. The floating gate is formed with a plurality of fullerene materials having different electron affinities. A blocking oxide layer(46) is formed on the floating gate. A gate electrode(48) is formed on the blocking oxide layer. The fullerene materials are selected from a group including carbon-based materials of C60, C70, C74, C76, C78, C84, and endohedral metallofullerene materials as the carbon-based material including metal atoms.

Description

ＭＬＣ 비휘발성 메모리 소자 및 그 제조방법{MLC Nonvolatile memory device and fabrication method of the same}MLC Nonvolatile memory device and fabrication method of the same

도 1은 종래 기술에 의한 소노스 메모리 소자의 개략적 단면도이다.1 is a schematic cross-sectional view of a Sonos memory device according to the prior art.

도 2는 본 발명의 바람직한 실시예에 따른 비휘발성 메모리 소자의 개략적 단면도이다.2 is a schematic cross-sectional view of a nonvolatile memory device according to a preferred embodiment of the present invention.

도 3a 내지 도 3e는 본 발명의 바람직한 실시예에 따른 비휘발성 메모리 소자의 제조방법을 보여주는 공정흐름도이다.3A through 3E are flowcharts illustrating a method of manufacturing a nonvolatile memory device according to an exemplary embodiment of the present invention.

도 4 내지 도 6은 각각 본 발명에 따른 비휘발성 메모리 소자의 C-V(Capacitance-Voltage) 특성을 보여주는 그래프이다.4 to 6 are graphs showing capacity-voltage (C-V) characteristics of the nonvolatile memory device according to the present invention, respectively.

< 도면의 주요부분에 대한 부호의 설명 ><Description of Symbols for Major Parts of Drawings>

30:반도체 기판 32:소오스 영역30: semiconductor substrate 32: source region

34:드레인 영역 36:채널영역34: Drain area 36: Channel area

41:터널링 산화막 44:풀러린 플로우팅 게이트41: tunneling oxide film 44: full floating gate

46:블로킹 산화막 48:게이트전극46: blocking oxide film 48: gate electrode

본 발명은 MLC(multi level cell) 비휘발성 메모리 소자 에 관한 것으로, 보다 상세하게는 전자 친화도가 다른 복수의 풀러린 물질을 플로팅 게이트로 사용한 MLC 비휘발성 메모리 소자에 관한 것이다.The present invention relates to a multi level cell (MLC) nonvolatile memory device, and more particularly, to an MLC nonvolatile memory device using a plurality of fullerene materials having different electron affinity as a floating gate.

반도체 메모리 소자, 예컨대 DRAM의 경우, 단위 메모리 셀은 한 개의 트랜지스터와 한 개의 커패시터를 포함한다. 따라서 반도체 메모리 소자의 집적도를 높이기 위해서는 트랜지스터의 부피나 커패시터의 부피 혹은 양자의 부피를 모두 줄일 필요가 있다.In the case of a semiconductor memory device such as a DRAM, the unit memory cell includes one transistor and one capacitor. Therefore, in order to increase the degree of integration of the semiconductor memory device, it is necessary to reduce the volume of the transistor, the volume of the capacitor, or both.

반도체 메모리 소자의 집적도가 큰 이슈가 되지 않았던 초기의 반도체 메모리 소자의 경우, 사진 및 식각공정이 충분한 공정 마진을 갖고 실시될 수 있었다. 이 때문에 메모리 소자를 구성하는 요소들의 부피를 줄이는 방법을 사용하여 반도체 메모리 소자의 집적도를 어느 정도 높일 수 있었다.In the case of early semiconductor memory devices in which the integration of semiconductor memory devices was not a big issue, the photolithography and etching processes could be performed with sufficient process margins. For this reason, the degree of integration of semiconductor memory devices can be increased to some extent by using a method of reducing the volume of elements constituting the memory devices.

그러나, 보다 높은 집적도를 갖는 반도체 메모리 소자에 대한 수요가 증가하면서 기존의 방법과 다른 새로운 방법이 필요하게 되었다.However, as the demand for semiconductor memory devices with higher integration increases, new methods different from the existing methods are needed.

반도체 메모리 소자의 집적도는 디자인 룰(design rule)과 밀접한 관계가 있다. 따라서 반도체 메모리 소자의 집적도를 높이기 위해서는 디자인 룰이 보다 엄격해져야 하는데, 이 경우에 사진 및 식각 공정의 공정 마진은 매우 낮아질 수 있다. 이것은 상기 사진 및 식각공정이 기존보다 훨씬 정밀하게 수행되어야 함을 의미한다.The degree of integration of the semiconductor memory device is closely related to the design rule. Therefore, in order to increase the degree of integration of semiconductor memory devices, design rules must be more stringent. In this case, the process margin of the photo and etching process can be very low. This means that the photographic and etching process should be carried out more precisely than before.

사진 및 식각 공정의 공정 마진이 낮아질 경우, 수율(yield)도 함께 낮아질 수 있기 때문에, 수율 저하를 방지하면서 반도체 메모리 장치의 집적도를 높일 수 있는 새로운 방법이 요구되고 있다.When the process margins of the photolithography and etching processes are lowered, the yield may also be lowered. Accordingly, there is a need for a new method for increasing the integration degree of a semiconductor memory device while preventing yield reduction.

이러한 요구에 따라, 트랜지스터 위쪽에 전하를 저장할 수 있는, 기존에 알려진 커패시터와 데이터 저장 작용이 다른 데이터 저장 매체를 구비하여 기존의 반도체 메모리 소자와 전혀 다른 구조를 갖는 반도체 메모리 소자들이 소개되고 있다.In response to these demands, semiconductor memory devices having a structure completely different from existing semiconductor memory devices have been introduced, including data storage media having a data storage function different from a conventionally known capacitor capable of storing charges over a transistor.

소노스(SONOS) 메모리 소자도 새로이 등장한 반도체 메모리 소자 중의 하나인데, 도 1은 종래 기술에 의한 소노스 메모리 소자(이하, 종래의 메모리 소자)의 단면을 보여준다.Sonos memory device is also one of the newly emerging semiconductor memory device, Figure 1 shows a cross-sectional view of the conventional Sonos memory device (hereinafter, a conventional memory device).

도 1을 참조하면, p형 반도체 기판(10)(이하, 반도체 기판이라 함)에 n형 도전성 불순물이 주입된 소오스 영역(12)과 드레인 영역(14)이 형성되어 있다. 그리고 소오스 및 드레인 영역들(12, 14)사이에 채널영역(16)이 형성되어 있다. 반도체 기판(10)의 채널영역(16) 상에는 게이트 적층물(18)이 형성되어 있다. 게이트 적층물(18)은 터널링 산화막(18a), 질화막(Si3N4)(18b), 블록킹 산화막(18c) 및 게이트 전극(18d)으로 구성된다. 여기에서, 질화막(18b)은 소정 밀도의 트랩사이트(trap site)를 갖고 있다. 따라서 게이트 전극(18d)에 소정의 전압이 인가되면서 터널링 산화막(18a)을 통과한 전자들은 질화막(18b)의 트랩사이트에 트랩(trap)된다. 블로킹 산화막(18b)은 트랩사이트에 트랩된 전자들이 게이트 전극(18d)으로 이동되는 것을 차단한다.Referring to FIG. 1, a source region 12 and a drain region 14 into which an n-type conductive impurity is implanted are formed in a p-type semiconductor substrate 10 (hereinafter referred to as a semiconductor substrate). A channel region 16 is formed between the source and drain regions 12 and 14. The gate stack 18 is formed on the channel region 16 of the semiconductor substrate 10. The gate stack 18 is composed of a tunneling oxide film 18a, a nitride film (Si3N4) 18b, a blocking oxide film 18c, and a gate electrode 18d. Here, the nitride film 18b has a trap site of a predetermined density. Accordingly, while a predetermined voltage is applied to the gate electrode 18d, electrons passing through the tunneling oxide film 18a are trapped at the trap site of the nitride film 18b. The blocking oxide film 18b blocks electrons trapped in the trap site from moving to the gate electrode 18d.

상술한 종래의 메모리 소자는 질화막(18b)의 트랩 사이트에 전자가 트랩되었을 때와 트랩되지 않았을 때 문턱 전압(threshold voltage)이 달라지는 특성을 이 용하여 이진정보를 저장하고 읽을 수 있다.The above-described conventional memory device can store and read binary information by using a characteristic in which threshold voltages are different when electrons are trapped at the trap site of the nitride film 18b and when they are not trapped.

최근에는 하나의 셀에 멀티비트 정보를 저장하는 MLC(multi level cell) 플래쉬 메모리가 개발되고 있다. MLC 메모리는 셀 사이즈를 로 감소시켜서 집적도를 향상시키는 이점이 있다. 미국특허 제6,714,457호에는 MLC 플래쉬 메모리의 프로그래밍 방법이 개시되어 있다. Recently, multi-level cell (MLC) flash memories that store multi-bit information in one cell have been developed. MLC memory has the advantage of increasing the density by reducing the cell size to. U. S. Patent No. 6,714, 457 discloses a method of programming an MLC flash memory.

MLC 플래쉬 메모리에서는 플로팅 게이트(트랩 사이트)를 형성하는 방법이 중요하다. In MLC flash memory, a method of forming a floating gate (trap site) is important.

본 발명이 이루고자 하는 기술적 과제는 플로팅 게이트를 전자친화도가 다른 풀러린 물질로 형성하는 MLC 플래쉬 메모리를 제공하는 것이다. It is an object of the present invention to provide an MLC flash memory in which a floating gate is formed of a fullerene material having different electron affinity.

본 발명에 따른 MLC 비휘발성 메모리 소자는, 소오스 및 드레인 영역과 채널영역이 형성된 반도체 기판;An MLC nonvolatile memory device according to the present invention includes a semiconductor substrate having a source and a drain region and a channel region formed therein;

상기 채널영역 위에 형성된 터널링 산화막;A tunneling oxide film formed over the channel region;

상기 터널링 산화막 위에 서로 다른 전자친화도를 가지는 복수의 풀러린(fullerne) 물질로 형성된 플로우팅 게이트;A floating gate formed of a plurality of fullerne materials having different electron affinities on the tunneling oxide layer;

상기 플로우팅 게이트 위에 형성된 블로킹 산화막; 및A blocking oxide film formed on the floating gate; And

상기 블로킹 산화막 위에 형성된 게이트전극;을 포함하는 것을 특징으로 한다. And a gate electrode formed on the blocking oxide film.

본 발명에 따르면, 상기 풀러린 물질은 C60, C70, C70, C74, C78, C84 등 탄소계 물질과, 상기 탄소계 물질 내부에 금속원자가 포함된 엔도헤드랄(Endohedral) 메탈로풀러린(metallofullerne) 물질로 이루어진 그룹 중 선택될 수 있다. According to the present invention, the fullerene material is a carbon-based material such as C 60 , C 70 , C 70 , C 74 , C 78 , C 84 , and an endohedral metal including metal atoms in the carbon-based material. It may be selected from the group consisting of metallofullerne materials.

본 발명에 따르면, 상기 금속원자는 La, Er, Gd, Ho 및 Nd을 포함하는 란탄계(Latanide) 금속군 중에 선택된 적어도 어느 한 금속의 원자이다. According to the present invention, the metal atom is an atom of at least one metal selected from the group of lanthanide metals including La, Er, Gd, Ho and Nd.

상기 플로우팅 게이트는 두 개의 풀러린 물질로 형성되는 것이 바람직하다. The floating gate is preferably formed of two fullerene materials.

상기 풀러린 물질은 C60을 포함하는 것이 바람직하며, 보다 바람직하게는 C74 도 포함한다. The fullerene material preferably comprises C 60 , more preferably C 74 .

이하, 본 발명에 따른 MLC 비휘발성 메모리 소자의 바람직한 실시예를 첨부된 도면을 참조하여 상세히 설명한다. 이 과정에서 도면에 도시된 층이나 영역들의 두께는 명세서의 명확성을 위해 과장되게 도시된 것이다.Hereinafter, exemplary embodiments of an MLC nonvolatile memory device according to the present invention will be described in detail with reference to the accompanying drawings. In this process, the thicknesses of layers or regions illustrated in the drawings are exaggerated for clarity.

도 2는 본 발명의 바람직한 실시예에 따른 MLC 비휘발성 메모리 소자의 개략적 단면도이다.2 is a schematic cross-sectional view of an MLC nonvolatile memory device according to a preferred embodiment of the present invention.

도 2를 참조하면, 본 발명에 따른 MLC 비휘발성 메모리 소자는 소오스(32)와 드레인(34) 및 채널영역(36)이 형성된 반도체 기판(30)과 상기 채널영역(36) 위에 순차적으로 적층된 터널링 산화막(41), 플로우팅 게이트(44), 블로킹 산화막(46) 및 게이트전극(48)을 포함한다. Referring to FIG. 2, an MLC nonvolatile memory device according to the present invention may be sequentially stacked on a semiconductor substrate 30 having a source 32, a drain 34, and a channel region 36 and the channel region 36. And a tunneling oxide film 41, a floating gate 44, a blocking oxide film 46, and a gate electrode 48.

상기 터널링 산화막(41)과 블로킹 산화막(46) 및 게이트전극(48)은 비휘발성 메모리 소자에서 일반적으로 그 기능 및 재질이 널리 공지되어 있으며, 따라서 이 들에 대한 상세한 설명은 생략하기로 한다. 예를 들어 상기 터널링 산화막(41)은 SiO2 물질이다. 또한, 상기 터널링 산화막(41)은 실리콘 산화물 보다 높은 유전상수(Dielectric constant; high-k)를 가지는 물질, 예를 들어, Al2O3, ZrO2 등으로 형성될 수 있다.The tunneling oxide film 41, the blocking oxide film 46, and the gate electrode 48 are generally well known in their functions and materials in nonvolatile memory devices, and thus detailed description thereof will be omitted. For example, the tunneling oxide layer 41 is made of SiO 2 . In addition, the tunneling oxide layer 41 may be formed of a material having a higher dielectric constant (high-k) than silicon oxide, for example, Al 2 O 3 , ZrO 2, or the like.

상기 반도체 기판(30)에 도전성 불순물이 주입된 소오스 영역(32)과 드레인 영역(34)이 마련되며, 상기 소오스와 드레인 영역(32, 34) 사이에 채널영역(36)이 형성된다.A source region 32 and a drain region 34 in which conductive impurities are injected are provided in the semiconductor substrate 30, and a channel region 36 is formed between the source and drain regions 32 and 34.

본 발명에서, 상기 플로우팅 게이트(44)는 멀티비트정보를 나타내도록 전자친화도가 다른 풀러린 물질(fullerne), 예를 들어 풀러린 나노입자들(nano-particles)로 형성되는 것을 특징으로 한다. 상기 플로우팅 게이트(44)는 전자친화도가 매우 낮은 C60와, 전자친화도가 매우 높은 C74로 이루어질 수 있다. In the present invention, the floating gate 44 is formed of fullernes having different electron affinities, for example, full nanoparticles, so as to display multi-bit information. The floating gate 44 may be formed of C60 having a very low electron affinity and C74 having a very high electron affinity.

상기 풀러린 물질의 예로서, C60, C70, C74, C76, C78, C84 등이 있다. 또한, 상기 풀러린 물질은 그 내부에 금속원자를 포함하는 엔도헤드랄(Endohedral) 메탈로풀러린(metallofullerne) 물질일 수 있다. 여기에서, 상기 금속원자는 La, Er, Gd, Ho 및 Nd을 포함하는 란탄계(Latanide) 금속군 중에 선택된 적어도 어느 한 금속의 원자이다. 상기 풀러린 물질은 그 종류와 구조 및 물리적 특성(전기적, 광학적 특성)이 이미 널리 알려진 물질이므로, 이에 대한 자세한 설명은 생략하기로 한다. 예를 들어, C60 풀러린 분자는 탄소원자 60개로 만들어진 분자로서, 탄소가 결합해 만드는 6각형과 5각형을 포함하고 있어, 전체적인 모양은 축구공처럼 생겼으며, 특 히 빛을 흡수하고 전자를 잘 받는 성질을 가진다는 사실은 이미 공지되어 있다.Examples of such fullerene materials include C 60 , C 70 , C 74 , C 76 , C 78 , C 84, and the like. In addition, the fullerene material may be an endohedral metallofullerne material including a metal atom therein. Herein, the metal atom is an atom of at least one metal selected from the group of lanthanide metals including La, Er, Gd, Ho, and Nd. Since the fullerene material is a material whose type, structure, and physical properties (electrical and optical properties) are well known, a detailed description thereof will be omitted. For example, a C 60 fullerene molecule is a molecule made of 60 carbon atoms and contains hexagonal and pentagonal shapes that carbon combines, and the overall shape looks like a soccer ball. The fact that it has a receiving property is already known.

전자친화도(electron affinity)는 원자와 전자의 결합 에너지에 상당하며 원자가 음이온이 되기 쉬운 정도를 나타낸다. 풀러린 물질은 전자친화도가 다르다. 예를 들면, C60 의 전자친화도가 C74 보다 낮으며, 따라서, 터널링 옥사이드(41)를 통과한 전자를 C74 이 C60 과 비교하여 우선적으로 받을 수 있다. 풀러린 물질과 엔도헤드랄 메카로풀러린의 전자친화도는 L.N.Sidorov, Physics of the solid state, Vol. 44, No. 3, 2002, pp. 413-418을 참조한다. Electron affinity corresponds to the binding energy of atoms and electrons and indicates the extent to which atoms are likely to become anions. Fullerened materials differ in electron affinity. For example, the electron affinity of C 60 is lower than C 74 , and thus, electrons passing through the tunneling oxide 41 can be preferentially received by C 74 compared to C 60 . Electron affinity between fullerenes and endodoral mecarofullerines was determined by LNSidorov, Physics of the solid state, Vol. 44, No. 3, 2002, pp. See 413-418.

이러한 풀러린 물질은 소정 밀도의 트랩사이트(trap site)를 가지며, 상기 풀러린 물질로 형성된 플로우팅 게이트(44)는, 예를 들어 약 0.7 nm로 매우 작기 때문에 종래 Si-질화물(Si Nitride) 또는 Si-나노크리스탈(Si-nanocrystal)로 형성된 플로우팅 게이트보다 더 많은 전자들을 트랩할 수 있다. 따라서, 풀러린 물질로 형성된 플로우팅 게이트(44)에서 전자들의 트랩효율이 더 우수하여, 비휘발성 메모리 소자의 메모리 효과(memory effect)가 향상될 수 있다. 특히, 작은 크기, 예를 들어 0.7 nm 크기의 풀러린 나노입자들(nano-particles)을 이용하여 플로우팅 게이트(44)를 형성할 경우, 메모리 소자의 크기를 줄이면서도, 여전히 우수한 메모리 특성을 유지할 수 있기 때문에, 소자의 신뢰성(reliability)을 확보할 수 있다.This fullerene material has a trap site of a predetermined density, and the floating gate 44 formed of the fullerene material is very small, for example, about 0.7 nm, so that conventional Si-nitride or Si- More electrons can be trapped than floating gates formed of nano-crystals. Therefore, the trapping efficiency of the electrons in the floating gate 44 formed of the fuller material is better, so that the memory effect of the nonvolatile memory device can be improved. In particular, when the floating gate 44 is formed using small sized nanoparticles, for example, 0.7 nm, it is possible to reduce the size of the memory device and still maintain excellent memory characteristics. Therefore, the reliability of the device can be secured.

상기 블로킹 산화막(46)은 전자들이 트랩되는 과정에서 트랩된 전자들이 게이트전극(48)으로 이동되는 것을 차단하며, 이러한 블로킹 산화막(46)은 통상 SiO2 물질로 형성되나, 이에 한정되는 것은 아니며 다른 산화물로 형성될 수도 있다. 예 를 들어, 상기 블로킹 산화막(46)은 실리콘 산화물 보다 높은 유전상수(Dielectric constant; high-k)를 가지는 물질, 예를 들어, Al2O3, ZrO2 등으로 형성될 수 있다.The blocking oxide layer 46 blocks the trapped electrons from moving to the gate electrode 48 while the electrons are trapped. The blocking oxide layer 46 is generally formed of SiO 2 , but is not limited thereto. It may be formed of an oxide. For example, the blocking oxide layer 46 may be formed of a material having a higher dielectric constant (high-k) than silicon oxide, for example, Al 2 O 3 , ZrO 2, or the like.

상기와 같은 구조를 가지는 MLC 비휘발성 메모리 소자의 작용을 설명한다. 먼저, 플로팅 게이트에 제1 풀러린 물질(예컨대 C74)과 상기 제1 풀러린 물질 보다 전자친화도가 낮은 제2 풀러린 물질(예컨대 C60)의 나노입자들이 형성된 경우, 상기 제1 및 제2 풀러린 물질에 전자가 트랩되지 않은 상태를 (0, 0)로 정한다. The operation of the MLC nonvolatile memory device having the above structure will be described. First, when nanoparticles of a first fullerene material (eg, C 74 ) and a second fullerene material (eg, C 60 ) having a lower electron affinity than the first fullerene material are formed in the floating gate, the first and second fullerene materials are formed. The state in which electrons are not trapped is set to (0, 0).

이어서, 게이트전극(48)에 소정의 제1전압(양전압)을 인가하면, 터널링 산화막(41)으로 유입된 전자들은 전자친화도가 높은 제1 풀러린 물질에 트랩(trap)된다. 이 때의 상태를 (1, 0)로 정한다. Subsequently, when a predetermined first voltage (positive voltage) is applied to the gate electrode 48, electrons introduced into the tunneling oxide film 41 are trapped in the first fullerene material having a high electron affinity. The state at this time is set to (1, 0).

이어서, 게이트전극(48)에 상기 제1전압 보다 높은 제2전압(양전압)을 인가하면, 터널링 산화막(41)으로 유입된 전자들은 제2 풀러린 물질에 트랩(trap)된다. 이 때의 상태를 (1, 1)로 정한다. Subsequently, when a second voltage (positive voltage) higher than the first voltage is applied to the gate electrode 48, electrons introduced into the tunneling oxide film 41 are trapped in the second fuller material. The state at this time is set to (1, 1).

이어서, 게이트 전극(48)에 소정의 제3전압(음전압)을 인가하면, 제1 풀러린 물질에 트랩된 전자들이 터널링 산화막(41)로 빠져나가며, 이때의 상태는 제2 풀러린 물질에 전자가 트랩된 상태가 된다. 이 상태의 정보를 (0, 1)로 정할 수 있다. Subsequently, when a predetermined third voltage (negative voltage) is applied to the gate electrode 48, electrons trapped in the first fullerene material exit the tunneling oxide film 41, and at this time, electrons are trapped in the second fullerene material. The trapped state. The information of this state can be determined as (0, 1).

한편, 게이트전극(48)에 상기 제3전압 보다 높은 제4전압(음전압)을 인가하면, 제2 풀러린 물질에 트랩된 전자가 터널링 산화막(41)으로 빠져나가 상기 (0, 0)의 상태로 된다. On the other hand, when a fourth voltage (negative voltage) higher than the third voltage is applied to the gate electrode 48, electrons trapped in the second fullerene material exit the tunneling oxide film 41 and are in the state of (0, 0). It becomes

따라서, 본 발명에 따른 MLC 비휘발성 메모리 소자는 플로우팅 게이트(44)의 제1 풀러린 물질과 제2 풀러린 물질에 전자가 트랩된 상태에 따라서 4개의 상태, 즉 4 비트 정보를 기록한다. Accordingly, the MLC nonvolatile memory device according to the present invention records four states, that is, 4-bit information, depending on a state in which electrons are trapped in the first fuller material and the second fuller material of the floating gate 44.

상기 플로우팅 게이트(44)의 문턱전압(threshold voltage)이 달라지는 특성을 이용하여 2비트 정보를 읽을 수 있다.Two-bit information may be read by using a characteristic of changing a threshold voltage of the floating gate 44.

본 발명에 따르면, 플로우팅 게이트를 전자친화도가 다른 두가지 풀러린 물질을 사용함으로써, 하나의 셀에 4 비트 정보를 구현할 수 있다. 플로우팅 게이트에 전자친화도가 서로 다른 N 개의 풀러린 물질을 사용하면 2N 비트 정보를 저장하는 MLC 비휘발성 메모리 소자를 얻을 수 있다. MLC 비휘발성 메모리 소자는 면적을 줄일 수 있어 고집적도의 메모리 소자의 구현에 적합하다.According to the present invention, by using two fuller materials having different electron affinity for the floating gate, 4-bit information can be implemented in one cell. By using N fullerene materials having different electron affinity for the floating gate, an MLC nonvolatile memory device storing 2 N bit information can be obtained. MLC non-volatile memory devices can be reduced in area, making them suitable for high density memory devices.

이러한 본원 발명의 이해를 돕기 위하여 몇몇의 모범적인 실시예가 설명되고 첨부된 도면에 도시되었으나, 이러한 실시예들은 단지 넓은 발명을 예시하고 이를 제한하지 않는다는 점이 이해되어야 할 것이며, 그리고 본 발명은 도시되고 설명된 구조와 배열에 국한되지 않는다는 점이 이해되어야 할 것이며, 이는 다양한 다른 수정이 당 분야에서 통상의 지식을 가진 자에게 일어날 수 있기 때문이다. While some exemplary embodiments have been described and illustrated in the accompanying drawings in order to facilitate understanding of the present invention, it should be understood that these embodiments merely illustrate the broad invention and do not limit it, and the invention is illustrated and described. It is to be understood that the invention is not limited to structured arrangements and arrangements, as various other modifications may occur to those skilled in the art.

Claims (6)

소오스 및 드레인 영역과 채널영역이 형성된 반도체 기판;A semiconductor substrate on which source and drain regions and channel regions are formed; 상기 채널영역 위에 형성된 터널링 산화막;A tunneling oxide film formed over the channel region; 상기 터널링 산화막 위에 서로 다른 전자친화도를 가지는 복수의 풀러린(fullerne) 물질로 형성된 플로우팅 게이트;A floating gate formed of a plurality of fullerne materials having different electron affinities on the tunneling oxide layer; 상기 플로우팅 게이트 위에 형성된 블로킹 산화막; 및A blocking oxide film formed on the floating gate; And 상기 블로킹 산화막 위에 형성된 게이트전극;을 포함하는 것을 특징으로 하는 MLC 비휘발성 메모리 소자.And a gate electrode formed on the blocking oxide layer. 제 1 항에 있어서,The method of claim 1, 상기 풀러린 물질은 C60, C70, C70, C74, C78, C84 등 탄소계 물질과, 상기 탄소계 물질 내부에 금속원자가 포함된 엔도헤드랄(Endohedral) 메탈로풀러린(metallofullerne) 물질로 이루어진 그룹 중 선택된 것을 특징으로 하는 비휘발성 메모리 소자.The fullerene material is a carbon-based material such as C 60 , C 70 , C 70 , C 74 , C 78 , C 84 , and an endohedral metallofullerne material including metal atoms in the carbon-based material. Non-volatile memory device, characterized in that selected from the group consisting of. 제 2 항에 있어서,The method of claim 2, 상기 금속원자는 La, Er, Gd, Ho 및 Nd을 포함하는 란탄계(Latanide) 금속군 중에 선택된 적어도 어느 한 금속의 원자인 것을 특징으로 하는 비휘발성 메모리 소자.The metal atom is a non-volatile memory device, characterized in that the atom of at least one metal selected from the group of lanthanum (Latanide) metal including La, Er, Gd, Ho and Nd. 제 2 항에 있어서, The method of claim 2, 상기 플로우팅 게이트는 두 개의 풀러린 물질로 형성된 것을 특징으로 하는 비휘발성 메모리 소자. And the floating gate is formed of two fullerene materials. 제 2 항에 있어서,The method of claim 2, 상기 풀러린 물질은 C60을 포함하는 것을 특징으로 하는 비휘발성 메모리 소자.And the fullerene material comprises C 60 . 제 5 항에 있어서,The method of claim 5, 상기 풀러린 물질은 C74 를 포함하는 것을 특징으로 하는 비휘발성 메모리 소자. And the fullerene material comprises C 74 .
KR1020060009820A 2006-02-01 2006-02-01 Mlc nonvolatile memory device and fabrication method of the same KR20070079252A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060009820A KR20070079252A (en) 2006-02-01 2006-02-01 Mlc nonvolatile memory device and fabrication method of the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060009820A KR20070079252A (en) 2006-02-01 2006-02-01 Mlc nonvolatile memory device and fabrication method of the same

Publications (1)

Publication Number Publication Date
KR20070079252A true KR20070079252A (en) 2007-08-06

Family

ID=38599929

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060009820A KR20070079252A (en) 2006-02-01 2006-02-01 Mlc nonvolatile memory device and fabrication method of the same

Country Status (1)

Country Link
KR (1) KR20070079252A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101155108B1 (en) * 2009-04-30 2012-06-11 국민대학교산학협력단 Charge trapping layer, method of forming the charge trapping layer, non-volatile memory device using the same and method of fabricating the non-volatile memory device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101155108B1 (en) * 2009-04-30 2012-06-11 국민대학교산학협력단 Charge trapping layer, method of forming the charge trapping layer, non-volatile memory device using the same and method of fabricating the non-volatile memory device

Similar Documents

Publication Publication Date Title
US8228743B2 (en) Memory cells containing charge-trapping zones
KR100668330B1 (en) Nonvolatile memory device and fabrication method of the same
US6936884B2 (en) Nonvolatile silicon/oxide/nitride/silicon/nitride/oxide/silicon memory
US7259984B2 (en) Multibit metal nanocrystal memories and fabrication
US9219166B2 (en) Nonvolatile flash memory structures including fullerene molecules and methods for manufacturing the same
US7759715B2 (en) Memory cell comprising dynamic random access memory (DRAM) nanoparticles and nonvolatile memory (NVM) nanoparticle
KR100973282B1 (en) SONOS memory device having nanocrystal layer
KR100682932B1 (en) Nonvolatile memory device and fabrication method of the same
KR100647318B1 (en) Nonvolatile memory device and fabrication method of the same
US7202521B2 (en) Silicon-oxide-nitride-oxide-silicon (SONOS) memory device and methods of manufacturing and operating the same
JPWO2008146760A1 (en) Storage element and reading method thereof
KR20070079252A (en) Mlc nonvolatile memory device and fabrication method of the same
JPWO2008069325A1 (en) Semiconductor memory device and semiconductor device
KR100976064B1 (en) 2 Bit Multi-level Flash Memory of having Separeted Gate
US8542540B2 (en) Nonvolatile memory and methods for manufacturing the same with molecule-engineered tunneling barriers
Prinz The zen of nonvolatile memories
TWI387058B (en) A non-volatile semiconductor memory device and a method of fabricating a nonvolatile semiconductor memory device
US20120119280A1 (en) Charge Trap Non-Volatile Memory
Park et al. Novel Device Structures for Charge Trap Flash Memories
Specht et al. High-K materials for nonvolatile memories
Choi et al. Improved Lateral Coupling Cell for a Standard Logic Process eNVM Application
Yuen et al. A highly scalable 2-bit asymmetric double-gate MOSFET nonvolatile memory

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid