KR20070077667A - Driving apparatus and liquid crystal display comprising the same - Google Patents

Driving apparatus and liquid crystal display comprising the same Download PDF

Info

Publication number
KR20070077667A
KR20070077667A KR1020060007374A KR20060007374A KR20070077667A KR 20070077667 A KR20070077667 A KR 20070077667A KR 1020060007374 A KR1020060007374 A KR 1020060007374A KR 20060007374 A KR20060007374 A KR 20060007374A KR 20070077667 A KR20070077667 A KR 20070077667A
Authority
KR
South Korea
Prior art keywords
data
previous
bits
current
converted
Prior art date
Application number
KR1020060007374A
Other languages
Korean (ko)
Inventor
문중수
송기홍
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020060007374A priority Critical patent/KR20070077667A/en
Publication of KR20070077667A publication Critical patent/KR20070077667A/en

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3607—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals for displaying colours or for displaying grey scales with a specific pixel layout, e.g. using sub-pixels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3614—Control of polarity reversal in general
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G09G3/3655—Details of drivers for counter electrodes, e.g. common electrodes for pixel capacitors or supplementary storage capacitors
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/06—Adjustment of display parameters
    • G09G2320/0673—Adjustment of display parameters for control of gamma adjustment, e.g. selecting another gamma curve

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Power Engineering (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

A liquid crystal display device and an apparatus for driving the same are provided to reduce manufacturing cost of the LCD(Liquid Crystal Display) device by removing a shielding component between a signal controller and a memory. A data processor(610) includes a memory(612), a data counter(614), a data comparator(616), a data converter(618), and a data delay unit(620). The memory stores RGB data and a reference bit number, which is used in the data comparator. The data counter calculates the bit number, which is converted from the previous to the current RGB data. The data comparator compares the bit number from the data counter with the reference bit number from the memory. When the bit number from the data counter is greater than the reference bit number, the data comparator outputs a high level signal. The data converter converts the previous RGB data according to the polarity of the output from the data comparator and outputs the result.

Description

구동 장치 및 이를 포함하는 액정 표시 장치{Driving apparatus and liquid crystal display comprising the same}Driving apparatus and liquid crystal display including the same {Driving apparatus and liquid crystal display comprising the same}

도 1은 본 발명의 일 실시예에 따른 액정 표시 장치의 블록도이다.1 is a block diagram of a liquid crystal display according to an exemplary embodiment of the present invention.

도 2는 본 발명의 일 실시예에 따른 데이터 처리부의 내부 블록도이다. 2 is an internal block diagram of a data processor according to an exemplary embodiment of the present invention.

도 3은 본 발명의 일 실시예에 따른 데이터 처리부의 동작을 나타내는 흐름도이다.3 is a flowchart illustrating an operation of a data processor according to an exemplary embodiment of the present invention.

도 4는 본 발명의 일 실시예에 따른 R, G, B 데이터의 변환 과정을 보여주는 도면이다.4 is a diagram illustrating a conversion process of R, G, and B data according to an embodiment of the present invention.

(도면의 주요부분에 대한 부호의 설명)(Explanation of symbols for the main parts of the drawing)

100: 액정 패널 200: 구동 전압 발생부100: liquid crystal panel 200: drive voltage generator

300: 게이트 구동부 400: 감마 전압 발생부300: gate driver 400: gamma voltage generator

500: 데이터 구동부 600: 신호 제어부500: data driver 600: signal controller

610: 데이터 처리부 612: 메모리부610: data processing unit 612: memory unit

614: 데이터 카운터부 616: 데이터 비교부614: data counter section 616: data comparison section

618: 데이터 변환부618: data conversion unit

본 발명은 구동 장치 및 이를 포함하는 액정 표시 장치에 관한 것으로, 보다 상세하게는 전자파(Electro Magnetic Interference ; EMI)에 의한 영향을 감소시켜 제조 원가를 절감할 수 있는 구동 장치 및 이를 포함하는 액정 표시 장치에 관한 것이다.The present invention relates to a drive device and a liquid crystal display device including the same, and more particularly, a drive device and a liquid crystal display device including the same to reduce the influence of electromagnetic interference (Electro Magnetic Interference; EMI) to reduce the manufacturing cost It is about.

일반적으로, 액정 표시 장치(Liquid Crystal Display)는 액정(Liquid Crystal)을 이용하여 영상을 디스플레이 하는 평판 표시 장치의 하나로써, 다른 디스플레이 장치에 비해 얇고 가벼우며, 낮은 소비전력 및 낮은 구동전압을 갖는 장점이 있다.In general, a liquid crystal display (Liquid Crystal Display) is a flat panel display device that displays an image using a liquid crystal (Liquid Crystal), is thinner and lighter than other display devices, has the advantage of low power consumption and low driving voltage There is this.

액정 표시 장치는 기준전극과 컬러필터 등이 형성되어 있는 색필터 표시판과 박막 트랜지스터와 화소전극 등이 형성되어 있는 박막트랜지스터 기판 사이에 액정층이 개재되며, 화소전극과 기준전극에 서로 다른 전위를 인가함으로써 전계를 형성하여 액정 분자들의 배열을 변경시키고, 이를 통해 빛의 투과율을 조절함으로써 화상을 표현한다.In a liquid crystal display device, a liquid crystal layer is interposed between a color filter display panel on which a reference electrode and a color filter are formed, and a thin film transistor substrate on which a thin film transistor and a pixel electrode are formed, and different potentials are applied to the pixel electrode and the reference electrode. By forming an electric field to change the arrangement of the liquid crystal molecules, and through this to control the light transmittance to represent the image.

이러한 액정 표시 장치 중에서 PVA 모드 액정 표시 장치는 다른 모드의 액정 표시 장치들에 비해 응답 속도 특성이 떨어지는 단점을 가지고 있다. 이를 개선하기 위해 오버 드라이브(Advanced Dynamic Capacitance Compensation : ADCC)를 적용하고 있으나, 이는 해상도가 높아질수록 데이터 신호가 복잡해지고 클럭 주파수가 높아지게 되어 전자파의 영향에 민감해진다.Among these liquid crystal display devices, the PVA mode liquid crystal display device has a disadvantage in that its response speed characteristics are lower than those of other liquid crystal display devices. To improve this, overdrive (Advanced Dynamic Capacitance Compensation: ADCC) is applied, but as the resolution increases, the data signal becomes more complex and the clock frequency becomes higher, which makes it sensitive to the effects of electromagnetic waves.

이를 해결하기 위해 RSDS 및 LVDS 등의 데이터 전송 방식을 사용함으로써 전 자파에 의한 영향을 개선하였으나, 외부의 그래픽 제어기로부터 화상 데이터 및 이의 표시를 제어하는 제어 신호를 제공 받는 신호 제어 장치와 메모리 사이의 통신은 TTL 신호 방식을 사용한다. 따라서, 신호 제어 장치와 메모리 사이에서도 해상도가 높아질수록 데이터의 복잡성 및 클럭 주파수 상승 문제가 발생하여 전자파의 영향에 민감해진다. 이를 해결하기 위해 신호 제어 장치와 메모리 사이에 전자파 차단을 위한 별도의 부품을 실장하게 되므로, 제조 원가가 상승하게 된다.In order to solve this problem, the influence of electromagnetic waves has been improved by using data transmission methods such as RSDS and LVDS. However, communication between a signal control device and a memory provided with a control signal for controlling image data and its display from an external graphic controller is performed. Uses TTL signaling. Therefore, as the resolution increases between the signal control device and the memory, data complexity and clock frequency rise problems occur, thereby making it more sensitive to the effects of electromagnetic waves. In order to solve this problem, a separate component is installed between the signal control device and the memory to block electromagnetic waves, thereby increasing manufacturing costs.

본 발명이 이루고자 하는 기술적 과제는, 전자파에 의한 영향을 감소시켜 제조 원가를 절감할 수 있는 구동 장치를 제공하고자 하는 것이다.The technical problem to be achieved by the present invention is to provide a driving device that can reduce the influence of the electromagnetic wave to reduce the manufacturing cost.

본 발명이 이루고자 하는 다른 기술적 과제는, 전자파에 의한 영향을 감소시켜 제조 원가를 절감할 수 있는 구동 장치를 포함하는 액정 표시 장치를 제공하고자 하는 것이다.Another object of the present invention is to provide a liquid crystal display device including a driving device capable of reducing manufacturing costs by reducing the influence of electromagnetic waves.

본 발명의 기술적 과제들은 이상에서 언급한 기술적 과제들로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.The technical problems of the present invention are not limited to the above-mentioned technical problems, and other technical problems not mentioned will be clearly understood by those skilled in the art from the following description.

상기 기술적 과제를 달성하기 위한 본 발명의 일 실시예에 따른 구동 장치는, 이전 R, G, B 데이터 및 기준 비트수가 저장되어 있는 메모리부와, 상기 이전 R, G, B 데이터에서 현재 R, G, B 데이터로 변환되는 비트수와 상기 기준 비트수를 비교하여 비교 결과에 따라 상기 이전 R, G, B 데이터를 반전하여 출력하거나 재출 력한 후, 상기 현재 R, G, B 데이터를 출력하는 데이터 처리부 및 상기 데이터 처리부의 출력 데이터에 대응하는 소정 전압을 데이터 라인에 인가하는 데이터 구동부를 포함한다.According to an aspect of the present invention, there is provided a driving apparatus including a memory unit in which previous R, G, and B data and the number of reference bits are stored, and current R and G in the previous R, G, and B data. And a data processor for comparing the number of bits converted to B data with the reference number of bits and inverting or outputting the previous R, G, and B data according to a comparison result, and then outputting the current R, G, and B data. And a data driver for applying a predetermined voltage corresponding to the output data of the data processor to the data line.

또한, 상기 기술적 과제를 달성하기 위한 본 발명의 다른 실시예에 따른 구동 장치는, 이전 R, G, B 데이터 및 기준 비트수가 저장되어 있는 메모리부와, 상기 이전 R, G, B 데이터에서 현재 R, G, B 데이터로 변환되는 비트수와 상기 기준 비트수를 비교하여 비교 결과에 따라 상기 이전 R, G, B 데이터를 반전하여 출력하거나 재출력한 후, 상기 현재 R, G, B 데이터를 출력하는 데이터 처리부 및 상기 데이터 처리부의 출력 데이터에 대응하는 소정 전압을 데이터 라인에 인가하는 데이터 구동부를 포함한다.In addition, the driving apparatus according to another embodiment of the present invention for achieving the technical problem, the memory unit is stored the previous R, G, B data and the number of reference bits, and the current R in the previous R, G, B data Compares the number of bits converted to G, B data with the reference number of bits and inverts or outputs the previous R, G, B data according to a comparison result, and then outputs the current R, G, B data. And a data driver for applying a predetermined voltage corresponding to the output data of the data processor to the data line.

상기 기술적 과제를 달성하기 위한 본 발명의 일 실시예에 따른 액정 표시 장치는, 다수 개의 게이트 라인과 데이터 라인이 교차된 영역에 정의된 다수 개의 단위 화소를 포함하는 액정 패널, 상기 액정 패널을 구동하기 위한 제어 신호를 생성하는 신호 제어부, 상기 제어 신호를 입력 받아 다수 개의 구동 전압을 생성하는 구동전압 발생부, 상기 구동 전압을 입력 받아 상기 게이트 라인에 인가하는 게이트 구동부, 이전 R, G, B 데이터 및 기준 비트수가 저장되어 있는 메모리부와, 상기 이전 R, G, B 데이터에서 현재 R, G, B 데이터로 변환되는 비트수와 상기 기준 비트수를 비교하여 비교 결과에 따라 상기 이전 R, G, B 데이터를 반전하여 출력하거나 재출력한 후, 상기 현재 R, G, B 데이터를 출력하는 데이터 처리부 및 상기 데이터 라인에 데이터 전압을 인가하는 데이터 구동부를 포함한다.According to an exemplary embodiment of the present invention, a liquid crystal panel includes a plurality of unit pixels defined in an area where a plurality of gate lines and data lines intersect, and drives the liquid crystal panel. A signal control unit for generating a control signal for the control unit; a driving voltage generator for generating a plurality of driving voltages by receiving the control signal; a gate driver for receiving the driving voltages and applying the driving voltages to the gate lines; previous R, G, and B data; The memory unit stores the reference bit number, the number of bits converted from the previous R, G, and B data to the current R, G, and B data, and the reference bit number, and compares the previous R, G, B data according to a comparison result. After inverting and outputting data or re-outputting, a data voltage is applied to the data processor and the data line to output the current R, G, and B data. It includes a data driver.

기타 실시예들의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다. Specific details of other embodiments are included in the detailed description and the drawings.

본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있을 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하고 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것으로, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.Advantages and features of the present invention and methods for achieving them will be apparent with reference to the embodiments described below in detail with the accompanying drawings. However, the present invention is not limited to the embodiments disclosed below, but may be embodied in various forms, and the present embodiments are merely provided to make the disclosure of the present invention complete and the general knowledge in the art to which the present invention belongs. It is provided to fully inform the person having the scope of the invention, the invention is defined only by the scope of the claims. Like reference numerals refer to like elements throughout.

이하, 첨부된 도면을 참조하여 본 발명의 실시예들을 상세히 설명한다.Hereinafter, with reference to the accompanying drawings will be described embodiments of the present invention;

도 1은 본 발명의 일 실시예에 따른 액정 표시 장치의 블록도이다.1 is a block diagram of a liquid crystal display according to an exemplary embodiment of the present invention.

도 1에 도시된 바와 같이, 본 발명의 일 실시예에 따른 액정표시장치는 액정 패널(100), 구동 전압 발생부(200), 게이트 구동부(300), 감마 전압 발생부(400), 데이터 구동부(500), 신호 제어부(600)를 포함한다.As shown in FIG. 1, the liquid crystal display according to the exemplary embodiment of the present invention includes a liquid crystal panel 100, a driving voltage generator 200, a gate driver 300, a gamma voltage generator 400, and a data driver. 500, the signal controller 600.

액정 패널(100)는 등가 회로로 볼 때 다수의 표시 신호선(G1 - Gn, D1 -Dm)과 이에 연결되어 있으며, 매트릭스(matrix) 형태로 배열된 다수의 단위 화소(pixel)를 포함한다.The liquid crystal panel 100 is connected to a plurality of display signal lines G1-Gn and D1 -Dm as viewed in an equivalent circuit, and includes a plurality of unit pixels arranged in a matrix form.

여기서, 표시 신호선(G1 - Gn, D1 - Dm)은 게이트 신호를 전달하는 다수의 게이트선(G1 - Gn)과 데이터 신호를 전달하는 데이터선(D1 - Dm)을 포함한다. 게이트선(G1 - Gn)은 행방향으로 뻗어 있으며 서로가 거의 평행하고 데이터선(D1 - Dm) 은 열방향으로 뻗어 있으며 서로가 거의 평행하다.Here, the display signal lines G1-Gn and D1-Dm include a plurality of gate lines G1-Gn transferring gate signals and data lines D1-Dm transferring data signals. The gate lines G1-Gn extend in the row direction and are substantially parallel to each other, and the data lines D1-Dm extend in the column direction and are substantially parallel to each other.

각 단위 화소는 표시 신호선(G1 - Gn, D1 - Dm)에 연결된 스위칭 소자(Q)와 이에 연결된 액정 커패시터(liquid crystal capacitor)(Clc) 및 유지 커패시터(storage capacitor)(Cst)를 포함한다. 유지 커패시터(Cst)는 필요에 따라 생략할 수 있다.Each unit pixel includes a switching element Q connected to the display signal lines G1-Gn, D1-Dm, a liquid crystal capacitor Clc, and a storage capacitor Cst connected thereto. The sustain capacitor Cst may be omitted as necessary.

스위칭 소자(Q)는 TFT 기판에 구비되어 있으며, 삼단자 소자로서 그 제어 단자 및 제공 단자는 각각 게이트선(G1 - Gn) 및 데이터선(D1 - Dm)에 연결되어 있으며, 출력 단자는 액정 커패시터(Clc) 및 유지 커패시터(Cst)에 연결되어 있다.The switching element Q is provided on a TFT substrate, and is a three-terminal element whose control terminal and providing terminal are connected to the gate lines G1-Gn and the data lines D1-Dm, respectively, and the output terminal is a liquid crystal capacitor. (Clc) and sustain capacitor (Cst).

액정 커패시터(Clc)는 TFT 기판의 화소 전극과 컬러 필터 기판의 공통 전극을 두 단자로 하며 두 전극 사이의 액정층은 유전체로서 기능한다. 화소 전극은 스위칭 소자(Q)에 연결되며 공통 전극은 컬러 필터 기판의 전면에 형성되어 있고 공통 전압(Vcom)을 인가받는다. 여기에서, 공통 전극이 TFT 기판에 구비되는 경우도 있으며 이때에는 두 전극이 모두 선형 또는 막대형으로 만들어진다.The liquid crystal capacitor Clc has a pixel electrode of a TFT substrate and a common electrode of a color filter substrate as two terminals, and the liquid crystal layer between the two electrodes functions as a dielectric. The pixel electrode is connected to the switching element Q, and the common electrode is formed on the front surface of the color filter substrate and receives the common voltage Vcom. Here, the common electrode may be provided in the TFT substrate, in which case both electrodes are made in a linear or bar shape.

유지 커패시터(Cst)는 TFT 기판에 구비된 별개의 신호선(도시하지 않음)과 화소 전극이 중첩되어 이루어지며 이 별개의 신호선에는 공통 전압(Vcom) 등의 정해진 전압이 인가된다(독립 배선 방식). 그러나, 유지 커패시터(Cst)는 화소 전극이 절연체를 매개로 바로 위의 전단 게이트선과 중첩되어 이루어질 수 있다(전단 게이트 방식).The sustain capacitor Cst is formed by superimposing a separate signal line (not shown) and a pixel electrode provided on the TFT substrate, and a predetermined voltage such as the common voltage Vcom is applied to the separate signal line (independent wiring method). However, the sustain capacitor Cst may be formed such that the pixel electrode overlaps the front end gate line directly above the insulator (shear gate method).

한편, 색 표시를 구현하기 위해서는 각 단위 화소가 색상을 표시할 수 있도록 하여야 하는데, 이는 화소 전극에 대응하는 영역에 적색, 녹색, 또는 청색의 컬 러 필터를 구비함으로써 가능하다. 여기에서, 컬러 필터는 컬러 필터 기판의 해당 영역에 형성할 수 있으며, 또한, TFT 기판의 화소 전극 위 또는 아래에 형성할 수도 있다.On the other hand, in order to implement color display, each unit pixel should be able to display color, which is possible by providing a color filter of red, green, or blue in a region corresponding to the pixel electrode. Here, the color filter can be formed in the corresponding region of the color filter substrate, and can also be formed above or below the pixel electrode of the TFT substrate.

액정 패널(100)의 TFT 기판 및 컬러 필터 기판 중 적어도 하나의 바깥 면에는 빛을 편광시키는 편광자(도시하지 않음)가 부착된다.A polarizer (not shown) for polarizing light is attached to an outer surface of at least one of the TFT substrate and the color filter substrate of the liquid crystal panel 100.

구동 전압 발생부(200)는 다수의 구동 전압을 생성한다. 예를 들어, 구동 전압 발생부(200)는 게이트 온 전압(Von), 게이트 오프 전압(Voff) 및 공통 전압(Vcom)을 생성한다. The driving voltage generator 200 generates a plurality of driving voltages. For example, the driving voltage generator 200 generates a gate on voltage Von, a gate off voltage Voff, and a common voltage Vcom.

게이트 구동부(300)는 액정 패널(100)의 게이트선(G1 - Gn)에 연결되어 외부로부터의 게이트 온 전압(Von)과 게이트 오프 전압(Voff)의 조합으로 이루어진 게이트 신호를 게이트선(G1 - Gn)에 인가한다.The gate driver 300 is connected to the gate lines G1-Gn of the liquid crystal panel 100 to receive a gate signal formed by a combination of a gate on voltage Von and a gate off voltage Voff from the outside. Applied to Gn).

감마 전압 발생부(400)는 단위 화소의 투과율과 관련된 두 벌의 복수 감마 전압을 생성할 수 있다. 즉, 두 벌 중 한 벌은 정극성 전압이고, 다른 한 벌은 부극성 전압이 된다. 정극성 전압과 부극성 전압은 공통 전압(Vcom)에 대해 데이터 전압의 극성이 반대인 전압을 의미하며, 반전 구동시 교대하여 액정 패널에 각각 제공된다.The gamma voltage generator 400 may generate two sets of gamma voltages related to transmittance of a unit pixel. That is, one of the two sets is the positive voltage, and the other is the negative voltage. The positive voltage and the negative voltage mean voltages whose polarities of the data voltages are opposite to the common voltage Vcom, and are alternately provided to the liquid crystal panel during inversion driving.

데이터 구동부(500)는 액정 패널(100)의 데이터선(D1 - Dm)에 연결되어 있으며, 감마 전압 발생부(400)로부터 제공된 다수의 감마 전압에 기초하여 다수의 계조 전압을 생성하고, 생성된 계조 전압을 선택하여 데이터 신호로서 단위 화소에 인가하며 통상 다수의 집적 회로로 이루어진다. The data driver 500 is connected to the data lines D1-Dm of the liquid crystal panel 100, and generates a plurality of gray voltages based on the plurality of gamma voltages provided from the gamma voltage generator 400. The gray level voltage is selected and applied to the unit pixel as a data signal, and is usually composed of a plurality of integrated circuits.

신호 제어부(600)는 게이트 구동부(300) 및 데이터 구동부(500) 등의 동작을 제어하는 제어 신호를 생성하여, 각 해당하는 제어 신호를 게이트 구동부(300) 및 데이터 구동부(500)에 제공한다. 또한, 신호 제어부(600)는 이전 R, G, B 데이터에서 현재 R, G, B 데이터로 변환되는 비트수와 기준 비트수를 비교하여 비교 결과에 따라 이전 R, G, B 데이터를 반전하여 출력하거나 재출력한 후 현재 R, G, B 데이터를 출력하는 데이터 처리부(610)를 포함한다. 이에 대한 설명은 도 2를 참조하여 자세하게 설명한다.The signal controller 600 generates control signals for controlling operations of the gate driver 300 and the data driver 500, and provides the corresponding control signals to the gate driver 300 and the data driver 500. In addition, the signal controller 600 compares the number of bits converted from the previous R, G, and B data to the current R, G, and B data and the reference number of bits, and inverts the previous R, G, and B data according to the comparison result. Or a data processor 610 for outputting current R, G, and B data after re-output. The description thereof will be described in detail with reference to FIG. 2.

이하에서 액정 표시 장치의 표시 동작에 대하여 좀더 상세하게 설명한다.Hereinafter, the display operation of the liquid crystal display will be described in more detail.

신호 제어부(600)는 외부의 그래픽 제어기(도시하지 않음)로부터 RGB 영상 신호(R, G, B) 및 이의 표시를 제어하는 제공 제어 신호, 예를 들면 수직 동기 신호(Vsync)와 수평 동기 신호(Hsync), 메인 클록(MCLK), 데이터 인에이블 신호(DE) 등을 제공받는다. 신호 제어부(600)는 제공 제어 신호를 기초로 게이트 제어 신호(CONT1) 및 데이터 제어 신호(CONT2) 등을 생성하고 영상 신호(R, G, B)를 액정 패널(100)의 동작 조건에 맞게 적절히 처리한 후, 게이트 제어 신호(CONT1)를 게이트 구동부(300)로 제공하고 데이터 제어 신호(CONT2)와 처리된 영상 신호(R', G', B')를 데이터 구동부(500)로 제공한다.The signal controller 600 provides an RGB control signal R, G, B and a provision control signal for controlling the display thereof, for example, a vertical synchronization signal Vsync and a horizontal synchronization signal (not shown) from an external graphic controller (not shown). Hsync, main clock MCLK, and data enable signal DE are provided. The signal controller 600 generates a gate control signal CONT1, a data control signal CONT2, and the like based on the provided control signal and appropriately adjusts the image signals R, G, and B according to the operating conditions of the liquid crystal panel 100. After processing, the gate control signal CONT1 is provided to the gate driver 300, and the data control signal CONT2 and the processed image signals R ', G', and B 'are provided to the data driver 500.

여기서, 게이트 제어 신호(CONT1)는 게이트 온 펄스(게이트 온 전압 구간)의 출력 시작을 지시하는 수직 동기 시작 신호(STV), 게이트 온 펄스의 출력 시기를 제어하는 게이트 클록 신호(CPV) 및 게이트 온 펄스의 폭을 한정하는 출력 인에이블 신호(OE) 등을 포함한다. 이 중, 출력 인에이블 신호(OE)와 게이트 클록 신호 (CPV)는 구동 전압 발생부(200)로 제공된다.Here, the gate control signal CONT1 includes a vertical synchronization start signal STV indicating the start of output of the gate on pulse (gate on voltage section), a gate clock signal CPV controlling the output timing of the gate on pulse, and a gate on. An output enable signal OE or the like that defines the width of the pulse. Among these, the output enable signal OE and the gate clock signal CPV are provided to the driving voltage generator 200.

데이터 제어 신호(CONT2)는 영상 데이터(R', G', B')의 제공 시작을 지시하는 수평 동기 시작 신호(STH)와 데이터선(D1 - Dm)에 해당 데이터 전압을 인가하라는 로드 신호(LOAD), 공통 전압(Vcom)에 대한 데이터 전압의 극성(이하 '공통 전압에 대한 데이터 전압의 극성'을 줄여 '데이터 전압의 극성'이라 함)을 반전시키는 반전 신호(RVS) 및 데이터 클록 신호(HCLK) 등을 포함한다.The data control signal CONT2 is a horizontal synchronization start signal STH indicating the start of providing the image data R ', G', and B 'and a load signal for applying a corresponding data voltage to the data lines D1-Dm. LOAD), an inversion signal (RVS) and a data clock signal (inverting the polarity of the data voltage relative to the common voltage Vcom (hereinafter referred to as 'polarity of the data voltage by reducing the polarity of the data voltage for the common voltage') HCLK) and the like.

데이터 구동부(500)는 신호 제어부(600)로부터의 데이터 제어 신호(CONT2)에 따라 한 행의 단위 화소에 대응하는 영상 데이터(R', G', B')를 차례로 제공받고, 계조 전압 중 각 영상 데이터(R', G', B')에 대응하는 계조 전압을 선택함으로써, 영상 데이터(R', G', B')를 해당 데이터 전압으로 변환한다. The data driver 500 receives image data R ′, G ′, and B ′ corresponding to one unit pixel in a row according to the data control signal CONT2 from the signal controller 600. By selecting the gray scale voltages corresponding to the image data R ', G', and B ', the image data R', G ', and B' are converted into the corresponding data voltages.

게이트 구동부(300)는 신호 제어부(600)로부터의 게이트 제어 신호(CONT1)에 따라 게이트 온 전압(Von)을 게이트선(G1 - Gn)에 인가하여 이 게이트선(G1 - Gn)에 연결된 스위칭 소자(Q)를 턴온시킨다.The gate driver 300 applies a gate-on voltage Von to the gate lines G1-Gn according to the gate control signal CONT1 from the signal controller 600, and is connected to the gate lines G1-Gn. Turn on (Q).

하나의 게이트선(G1 - Gn)에 게이트 온 전압(Von)이 인가되어 이에 연결된 한 행의 스위칭 소자(Q)가 턴온되어 있는 동안[이 기간을 '1H' 또는 '1 수평 주기(horizontal period)'이라고 하며 수평 동기 신호(Hsync), 데이터 인에이블 신호(DE), 게이트 클록(CPV)의 한 주기와 동일함], 데이터 구동부(500)는 각 데이터 전압을 해당 데이터선(D1 - Dm)에 공급한다. 데이터선(D1 - Dm)에 공급된 데이터 전압은 턴온된 스위칭 소자(Q)를 통해 해당 단위 화소에 인가된다.While a gate-on voltage Von is applied to one gate line G1-Gn, and a row of switching elements Q connected thereto is turned on (this period is '1H' or '1 horizontal period'). And the same as one period of the horizontal sync signal Hsync, the data enable signal DE, and the gate clock CPV], and the data driver 500 transmits each data voltage to the corresponding data line D1-Dm. Supply. The data voltage supplied to the data lines D1-Dm is applied to the corresponding unit pixel through the turned-on switching element Q.

액정 분자들은 화소 전극과 공통 전극이 생성하는 전기장의 변화에 따라 그 배열을 바꾸고 이에 따라 액정층을 통과하는 빛의 편광이 변화한다. 이러한 편광의 변화는 TFT 기판 및 컬러 필터 기판에 부착된 편광자(도시하지 않음)에 의하여 빛의 투과율 변화로 나타난다.The liquid crystal molecules change their arrangement according to the electric field generated by the pixel electrode and the common electrode, and thus the polarization of light passing through the liquid crystal layer changes. This change in polarization is represented by a change in transmittance of light by a polarizer (not shown) attached to the TFT substrate and the color filter substrate.

이러한 방식으로, 한 프레임(frame) 동안 모든 게이트선(G1 - Gn)에 대하여 차례로 게이트 온 전압(Von)을 인가하여 모든 단위 화소에 데이터 전압을 인가한다. 한 프레임이 끝나면 다음 프레임이 시작되고 각 단위 화소에 인가되는 데이터 전압의 극성이 이전 프레임에서의 극성과 반대가 되도록 데이터 구동부(500)에 인가되는 반전 신호(RVS)의 상태가 제어된다('프레임 반전'). 이때, 한 프레임 내에서도 반전 신호(RVS)의 특성에 따라 한 데이터선을 통하여 흐르는 데이터 전압의 극성이 바뀌거나('라인 반전'), 한 화소행에 인가되는 데이터 전압의 극성도 서로 다를 수 있다('도트 반전').In this manner, the gate-on voltages Von are sequentially applied to all the gate lines G1 -Gn during one frame to apply data voltages to all the unit pixels. When one frame ends, the next frame starts and the state of the inversion signal RVS applied to the data driver 500 is controlled so that the polarity of the data voltage applied to each unit pixel is opposite to that of the previous frame ('frame' reversal'). In this case, the polarity of the data voltage flowing through one data line may be changed ('line inversion') or the polarity of the data voltage applied to one pixel row may be different according to the characteristics of the inversion signal RVS within one frame ( 'Dot reversal').

도 2는 본 발명의 일 실시예에 따른 데이터 처리부의 내부 블록도이다. 2 is an internal block diagram of a data processor according to an exemplary embodiment of the present invention.

도 2에 도시된 바와 같이, 본 발명의 일 실시예에 따른 데이터 처리부(610)는 메모리부(612), 데이터 카운터부(614), 데이터 비교부(616), 데이터 변환부(618) 및 데이터 지연부(620)를 포함한다.As illustrated in FIG. 2, the data processor 610 according to an embodiment of the present invention may include a memory unit 612, a data counter unit 614, a data comparator 616, a data converter 618, and data. The delay unit 620 is included.

메모리부(612)에는 이전 R, G, B 데이터가 저장되어 있으며, 데이터 비교부(616)에서 사용될 기준 비트수가 저장되어 있다. 이때, 기준 비트수는 R, G, B 데이터의 전체 비트수의 50~80%로 설정할 수 있다. 예를 들면, R, G, B 데이터가 48 비트라고 가정하면, 이때에 기준 비트수는 24~38비트로 설정할 수 있다.The memory unit 612 stores previous R, G, and B data, and stores the number of reference bits to be used in the data comparison unit 616. At this time, the reference number of bits may be set to 50 to 80% of the total number of bits of the R, G, B data. For example, assuming that R, G, and B data are 48 bits, the number of reference bits can be set to 24 to 38 bits at this time.

데이터 카운터부(614)에는 메모리부(612)로부터 제공되는 이전 R, G, B에서 현재 R, G, B 데이터로 변환되는 비트수를 계산한다. 여기에서, 변환되는 비트수는 로우 레벨에서 하이 레벨 신호로 변하거나 또는 하이 레벨에서 로우 레벨 신호로 변환되는 비트수이다. 이때, R, G, B 데이터는 하나의 화소 또는 두 개의 화소를 나타낸다. 예를 들면, 하나의 화소는 R, G, B는 각각 8 비트씩 24 비트로 구성되며, 두 개의 화소는 48 비트로 구성된다. 여기에서, 이전 R, G, B 데이터와 현재 R, G, B 데이터는 24 또는 48 비트로 구성될 수 있다.The data counter unit 614 calculates the number of bits converted from the previous R, G, and B data provided from the memory unit 612 to the current R, G, and B data. Here, the number of bits to be converted is the number of bits to be converted from a low level to a high level signal or converted to a low level signal at a high level. In this case, the R, G, and B data represent one pixel or two pixels. For example, one pixel is composed of 24 bits of 8 bits each of R, G, and B, and two pixels are composed of 48 bits. Here, the previous R, G, B data and the current R, G, B data may be composed of 24 or 48 bits.

데이터 비교부(616)는 메모리부(612)로부터 제공되는 기준 비트수보다 이전 R, G, B에서 현재 R, G, B 데이터로 변환되는 비트수가 큰지를 비교한다. 비교 결과, 이전 R, G, B에서 현재 R, G, B 데이터로 변환되는 비트수가 큰 경우에는 하이 레벨의 극성 신호(POL)를 출력한다. 그러나, 변환되는 비트수가 기준 비트수보다 작은 경우에는 로우 레벨의 극성 신호(POL)를 출력한다.The data comparison unit 616 compares whether the number of bits converted from the previous R, G, and B to the current R, G, and B data is greater than the reference number of bits provided from the memory unit 612. As a result of the comparison, when the number of bits converted from the previous R, G and B to the current R, G and B data is large, the high level polarity signal POL is output. However, when the number of bits to be converted is smaller than the reference number of bits, the low level polarity signal POL is output.

데이터 변환부(618)는 데이터 비교부(616)로부터 출력되는 극성 신호(POL)에 따라 이전 R, G, B 데이터를 변환하여 출력한다. 예를 들면, 극성 신호(POL)가 하이 레벨인 경우에는 이전 R, G, B 데이터의 극성을 반전시켜 출력한 후, 데이터 지연부(620)를 통해 소정 시간 지연된 현재 R, G, B 데이터를 출력한다. 이때, 데이터 변환부(618)의 출력 신호가 출력된 후에 데이터 지연부(620)의 출력되도록 스위칭 소자를 사용하는 것도 가능하다. 또한, 극성 신호(POL)가 로우 레벨인 경우에는 이전 R, G, B 데이터를 출력한다.The data converter 618 converts and outputs previous R, G, and B data according to the polarity signal POL output from the data comparator 616. For example, when the polarity signal POL is at a high level, the polarity of the previous R, G, and B data is inverted and output, and the current R, G, and B data that is delayed by a predetermined time through the data delay unit 620 is output. Output In this case, the switching element may be used to output the data delay unit 620 after the output signal of the data converter 618 is output. If the polarity signal POL is at the low level, the previous R, G, and B data are output.

도 3은 본 발명의 일 실시예에 따른 데이터 처리부의 동작을 나타내는 흐름도이다. 도 4는 본 발명의 일 실시예에 따른 R, G, B 데이터의 변환 과정을 보여주는 도면이다. 여기에서, 설명을 위해 편의상 R, G, B 데이터는 8비트로 가정한다.3 is a flowchart illustrating an operation of a data processor according to an exemplary embodiment of the present invention. 4 is a diagram illustrating a conversion process of R, G, and B data according to an embodiment of the present invention. Here, for convenience, the R, G, and B data are assumed to be 8 bits.

도 3에 도시된 바와 같이, 본 발명의 데이터 카운터부(614)는 이전 R, G, B 데이터에서 현재 R, G, B 데이터로 변환되는 비트수를 계산한다(S10). 예를 들면, 도 4의 a는 이전 R, G, B 데이터, b는 현재 R, G, B 데이터를 나타내며, 이전 R, G, B 데이터에서 현재 R, G, B 데이터로 변환되는 비트수는 5개이다.As shown in FIG. 3, the data counter unit 614 of the present invention calculates the number of bits converted from previous R, G, and B data into current R, G, and B data (S10). For example, a in FIG. 4 represents previous R, G, and B data, and b represents current R, G, and B data, and the number of bits converted from the previous R, G, and B data to the current R, G, and B data is Five.

이어서, 데이터 비교부(616)는 이전 R, G, B 데이터에서 현재 R, G, B 데이터로 변환되는 비트수가 기준 비트수보다 큰지를 비교한다(S12). 비교 결과, 이전 R, G, B 데이터에서 현재 R, G, B 데이터로 변환되는 비트수가 기준 비트수보다 크면, 데이터 비교부(616)는 도 4의 c에서와 같이 하이 레벨의 극성 신호를 출력한다(S14). 그 다음, 데이터 변환부(618)는 도 4의 d에서와 같이 극성 신호에 응답하여 이전 R, G, B 데이터를 반전시킨 후에 이를 데이터 구동부(500)로 전달한다(S16). 그 다음, 데이터 변환부(618)는 도 4의 b에서와 같이 현재 R, G, B 데이터를 데이터 구동부(500)로 전달한다(S20).Subsequently, the data comparison unit 616 compares whether the number of bits converted from the previous R, G, and B data into the current R, G, and B data is greater than the reference number of bits (S12). As a result of the comparison, when the number of bits converted from the previous R, G, and B data to the current R, G, and B data is larger than the reference number of bits, the data comparator 616 outputs a high level polarity signal as shown in FIG. (S14). Next, the data converter 618 inverts the previous R, G, and B data in response to the polarity signal as shown in d of FIG. 4, and then transfers the data to the data driver 500 (S16). Next, the data converter 618 transmits current R, G, and B data to the data driver 500 as shown in b of FIG. 4 (S20).

그러나, 이전 R, G, B 데이터에서 현재 R, G, B 데이터로 변환되는 비트수가 기준 비트수보다 작으면, 데이터 비교부(616)는 로우 레벨의 극성 신호를 출력한다(S18). 이어서, 데이터 변환부(618)는 현재 R, G, B 데이터를 데이터 구동부(500)로 전달한다(S20).However, if the number of bits converted from the previous R, G, B data to the current R, G, B data is smaller than the reference number of bits, the data comparator 616 outputs a low level polarity signal (S18). Subsequently, the data converter 618 transmits the current R, G, and B data to the data driver 500 (S20).

상기에서와 같이, 본 발명의 데이터 처리부는 이전 R, G, B에서 현재 R, G, B 데이터로 변환되는 비트수와 메모리부에 저장되어 있는 기준 비트수를 비교하여 비교 결과에 따라 이전 R, G, B 데이터를 반전하여 출력하거나 재출력한 후, 현재 R, G, B 데이터를 출력함으로써 데이터 변환 횟수를 효과적으로 감소시킬 수 있다. 따라서, 해상도가 높아질수록 신호 제어부와 메모리부 사이에서 데이터의 복잡성 및 클럭 주파수 상승 문제로 인해 발생하는 전자파에 의한 영향을 감소시킬 수 있다. 또한, 신호 제어부와 메모리부 사이에 전자파 차단을 위한 별도의 부품이 필요치 않아 제조 원가를 절감할 수 있다.As described above, the data processor of the present invention compares the number of bits converted from the previous R, G, B to the current R, G, B data with the reference number of bits stored in the memory unit, and compares the previous R, After inverting or re-outputting the G and B data, the number of data conversions can be effectively reduced by outputting the current R, G and B data. Therefore, as the resolution increases, the influence of electromagnetic waves generated due to the complexity of the data and the rise of the clock frequency between the signal controller and the memory unit may be reduced. In addition, a separate component for shielding electromagnetic waves is not required between the signal controller and the memory unit, thereby reducing manufacturing costs.

이상 첨부된 도면을 참조하여 본 발명의 실시예를 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명이 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해되어야만 한다.Although embodiments of the present invention have been described above with reference to the accompanying drawings, those skilled in the art to which the present invention pertains may implement the present invention in other specific forms without changing the technical spirit or essential features thereof. I can understand that. Therefore, the embodiments described above are to be understood in all respects as illustrative and not restrictive.

상기한 바와 같은 본 발명에 따른 구동 장치 및 이를 포함하는 액정 표시 장치에 의하면, 데이터 변환 횟수를 감소시킴으로 인해 해상도가 높아질수록 신호 제어부와 메모리부 사이에서 데이터의 복잡성 및 클럭 주파수 상승 문제로 인해 발생하는 전자파에 의한 영향을 감소시킬 수 있다. 또한, 신호 제어부와 메모리부 사이에 전자파 차단을 위한 별도의 부품이 필요치 않아 제조 원가를 절감할 수 있다.According to the driving device and the liquid crystal display including the same according to the present invention as described above, the higher the resolution due to the decrease in the number of data conversions, the higher the resolution and the higher the clock frequency. The influence of electromagnetic waves can be reduced. In addition, a separate component for shielding electromagnetic waves is not required between the signal controller and the memory unit, thereby reducing manufacturing costs.

Claims (11)

이전 R, G, B 데이터 및 기준 비트수가 저장되어 있는 메모리부와, 상기 이전 R, G, B 데이터에서 현재 R, G, B 데이터로 변환되는 비트수와 상기 기준 비트수를 비교하여 비교 결과에 따라 상기 이전 R, G, B 데이터를 반전하여 출력하거나 재출력한 후, 상기 현재 R, G, B 데이터를 출력하는 데이터 처리부; 및The memory unit stores the previous R, G, B data and the reference bit number, and compares the number of bits converted from the previous R, G, B data to the current R, G, B data and the reference bit number to compare the result. A data processor for outputting the current R, G, and B data after inverting the previous R, G, and B data or re-outputting the data; And 상기 데이터 처리부의 출력 데이터에 대응하는 소정 전압을 데이터 라인에 인가하는 데이터 구동부를 포함하는 구동 장치.And a data driver for applying a predetermined voltage corresponding to output data of the data processor to a data line. 제 1 항에 있어서,The method of claim 1, 상기 데이터 처리부는 상기 이전 R, G, B 데이터에서 현재 R, G, B 데이터로 변환되는 비트수가 상기 기준 비트수보다 크면 이전 R, G, B 데이터를 반전하여 출력하고, 상기 변환되는 비트수가 상기 기준 비트수보다 작으면 이전 R, G, B 데이터를 재출력하는 구동 장치.If the number of bits converted from the previous R, G, and B data into the current R, G, and B data is greater than the reference number of bits, the data processor inverts and outputs the previous R, G, and B data, and the converted number of bits Drive device for re-outputting the previous R, G, B data if less than the reference number of bits. 제 1 항에 있어서,The method of claim 1, 상기 데이터 처리부는 상기 이전 R, G, B 데이터에서 현재 R, G, B 데이터로 변환되는 비트수를 계산하는 데이터 카운터부;The data processing unit includes a data counter unit for calculating the number of bits converted from the previous R, G, B data into the current R, G, B data; 상기 변환되는 비트수와 기준 비트수를 비교하여 비교 결과에 따라 극성 신호를 출력하는 데이터 비교부; 및A data comparator for comparing the number of converted bits with a reference bit and outputting a polarity signal according to a comparison result; And 상기 극성 신호에 응답하여 상기 이전 R, G, B 데이터를 반전하여 출력하거나 재출력한 후, 상기 현재 R, G, B 데이터를 출력하는 데이터 변환부를 포함하는 구동 장치.And a data converter configured to output the current R, G, and B data after inverting or outputting the previous R, G, and B data in response to the polarity signal. 제 3 항에 있어서,The method of claim 3, wherein 상기 극성 신호가 하이 레벨인 경우에는 상기 이전 R, G, B 데이터를 반전하여 출력한 후, 상기 현재 R, G, B 데이터를 출력하고, 로우 레벨인 경우에는 현재 R, G, B 데이터를 출력하는 구동 장치.When the polarity signal is high level, the previous R, G, B data is inverted and output, and when the polarity signal is low level, the current R, G, B data is output. To drive. 제 1 항에 있어서,The method of claim 1, 상기 기준 비트수는 R, G, B 데이터의 전체 비트 수의 50~80%으로 설정되는 구동 장치.The reference bit number is set to 50 to 80% of the total number of bits of the R, G, B data. 이전 R, G, B 데이터 및 기준 비트수가 저장되어 있는 메모리부와, 상기 이전 R, G, B 데이터에서 현재 R, G, B 데이터로 변환되는 비트수를 계산하고, 상기 변환되는 비트수와 기준 비트수를 비교하여 비교 결과에 따라 상기 이전 R, G, B 데이터를 반전하여 출력하거나 재출력하는 데이터 처리부; 및A memory unit storing previous R, G, and B data and reference bits, and calculating a number of bits converted from the previous R, G, and B data to current R, G, and B data; A data processor for comparing the number of bits and inverting or outputting the previous R, G, and B data according to a comparison result; And 상기 데이터 처리부의 출력 데이터에 대응하는 소정 전압을 데이터 라인에 인가하는 데이터 구동부를 포함하는 구동 장치.And a data driver for applying a predetermined voltage corresponding to output data of the data processor to a data line. 다수 개의 게이트 라인과 데이터 라인이 교차된 영역에 정의된 다수 개의 단위 화소를 포함하는 액정 패널;A liquid crystal panel including a plurality of unit pixels defined in a region where the plurality of gate lines and the data lines cross each other; 상기 액정 패널을 구동하기 위한 제어 신호를 생성하는 신호 제어부;A signal controller generating a control signal for driving the liquid crystal panel; 상기 제어 신호를 입력 받아 다수 개의 구동 전압을 생성하는 구동전압 발생부;A driving voltage generator configured to receive the control signal and generate a plurality of driving voltages; 상기 구동 전압을 입력 받아 상기 게이트 라인에 인가하는 게이트 구동부;A gate driver which receives the driving voltage and applies it to the gate line; 이전 R, G, B 데이터 및 기준 비트수가 저장되어 있는 메모리부와, 상기 이전 R, G, B 데이터에서 현재 R, G, B 데이터로 변환되는 비트수와 상기 기준 비트수를 비교하여 비교 결과에 따라 상기 이전 R, G, B 데이터를 반전하여 출력하거나 재출력한 후, 상기 현재 R, G, B 데이터를 출력하는 데이터 처리부; 및The memory unit stores the previous R, G, B data and the reference bit number, and compares the number of bits converted from the previous R, G, B data to the current R, G, B data and the reference bit number to compare the result. A data processor for outputting the current R, G, and B data after inverting the previous R, G, and B data or re-outputting the data; And 상기 데이터 라인에 데이터 전압을 인가하는 데이터 구동부를 포함하는 액정 표시 장치.And a data driver for applying a data voltage to the data line. 제 7 항에 있어서,The method of claim 7, wherein 상기 데이터 처리부는 상기 이전 R, G, B 데이터에서 현재 R, G, B 데이터로 변환되는 비트수가 상기 기준 비트수보다 크면 이전 R, G, B 데이터를 반전하여 출력하고, 상기 변환되는 비트수가 상기 기준 비트수보다 작으면 이전 R, G, B 데이터를 재출력하는 액정 표시 장치.If the number of bits converted from the previous R, G, and B data into the current R, G, and B data is greater than the reference number of bits, the data processor inverts and outputs the previous R, G, and B data, and the converted number of bits A liquid crystal display that re-outputs previous R, G, and B data when less than the reference number of bits. 제 7 항에 있어서,The method of claim 7, wherein 상기 데이터 처리부는 상기 이전 R, G, B 데이터에서 현재 R, G, B 데이터로 변환되는 비트수를 계산하는 데이터 카운터부;The data processing unit includes a data counter unit for calculating the number of bits converted from the previous R, G, B data into the current R, G, B data; 상기 변환되는 비트수와 기준 비트수를 비교하여 비교 결과에 따라 극성 신호를 출력하는 데이터 비교부; 및A data comparator for comparing the number of converted bits with a reference bit and outputting a polarity signal according to a comparison result; And 상기 극성 신호에 응답하여 상기 이전 R, G, B 데이터를 반전하여 출력하거나 재출력한 후, 상기 현재 R, G, B 데이터를 출력하는 데이터 변환부를 포함하는 액정 표시 장치.And a data converter configured to output the current R, G, and B data after inverting the previous R, G, and B data in response to the polarity signal and outputting or re-outputting the previous R, G, and B data. 제 9 항에 있어서,The method of claim 9, 상기 극성 신호가 하이 레벨인 경우에는 상기 이전 R, G, B 데이터를 반전하여 출력한 후, 상기 현재 R, G, B 데이터를 출력하고, 로우 레벨인 경우에는 현재 R, G, B 데이터를 출력하는 액정 표시 장치.When the polarity signal is high level, the previous R, G, B data is inverted and output, and when the polarity signal is low level, the current R, G, B data is output. Liquid crystal display. 제 7 항에 있어서,The method of claim 7, wherein 상기 기준 비트수는 R, G, B 데이터의 전체 비트 수의 50~80%으로 설정되는 액정 표시 장치.The reference bit number is set to 50 to 80% of the total number of bits of the R, G, B data.
KR1020060007374A 2006-01-24 2006-01-24 Driving apparatus and liquid crystal display comprising the same KR20070077667A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060007374A KR20070077667A (en) 2006-01-24 2006-01-24 Driving apparatus and liquid crystal display comprising the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060007374A KR20070077667A (en) 2006-01-24 2006-01-24 Driving apparatus and liquid crystal display comprising the same

Publications (1)

Publication Number Publication Date
KR20070077667A true KR20070077667A (en) 2007-07-27

Family

ID=38502189

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060007374A KR20070077667A (en) 2006-01-24 2006-01-24 Driving apparatus and liquid crystal display comprising the same

Country Status (1)

Country Link
KR (1) KR20070077667A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150060439A (en) * 2013-11-26 2015-06-03 엘지디스플레이 주식회사 Liquid crystal display device and driving method thereof

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150060439A (en) * 2013-11-26 2015-06-03 엘지디스플레이 주식회사 Liquid crystal display device and driving method thereof

Similar Documents

Publication Publication Date Title
KR101242727B1 (en) Signal generation circuit and liquid crystal display comprising the same
KR20060021055A (en) Liquid crystal display, driving apparatus and method of liquid crystal display
KR20090009586A (en) Display apparaturs and method for driving the same
KR20120058852A (en) Liquid Crystal Display Device
KR20090002994A (en) Driving apparatus and method for display device and display device including the same
KR20070070928A (en) Driving apparatus and liquid crystal display comprising the same
JP2007334283A (en) Liquid crystal display device and its driving method
KR20080066333A (en) Liquid crystal display and driving method thereof
KR20070079489A (en) Driving apparatus and liquid crystal display including the same
KR20150078816A (en) Display Device For Low-speed Driving
KR20070071955A (en) Liquid crystal display and the method of driving the same
US9093034B2 (en) Liquid crystal display and method of driving the same
KR101174783B1 (en) Apparatus and method for driving of liquid crystal display device
KR20070120351A (en) Signal control apparatus and liquid crystal display comprising the same
KR20080022688A (en) Data driving apparatus and liquid crystal display comprising the same
KR20100030173A (en) Liquid crystal display
JP2007156462A (en) Liquid crystal display device and driving method
JP2008070880A (en) Display device and storage driving circuit of the same
KR20120050113A (en) Liquid crystal display device and driving method thereof
KR20070077667A (en) Driving apparatus and liquid crystal display comprising the same
KR20070077379A (en) Driving apparatus and liquid crystal display comprising the same
KR20080022932A (en) Power module for liquid crystal display, liquid crystal display having this and driving method thereof
KR20080017988A (en) Driving apparatus and liquid crystal display comprising the same
KR20060012444A (en) Display device and driving method for the same
KR20080010986A (en) Driving apparatus and liquid crystal display comprising the same

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination